KR100841825B1 - 전자장치의 제조방법 - Google Patents

전자장치의 제조방법 Download PDF

Info

Publication number
KR100841825B1
KR100841825B1 KR1020067016021A KR20067016021A KR100841825B1 KR 100841825 B1 KR100841825 B1 KR 100841825B1 KR 1020067016021 A KR1020067016021 A KR 1020067016021A KR 20067016021 A KR20067016021 A KR 20067016021A KR 100841825 B1 KR100841825 B1 KR 100841825B1
Authority
KR
South Korea
Prior art keywords
circuit
layer
circuit layer
electronic device
manufacturing
Prior art date
Application number
KR1020067016021A
Other languages
English (en)
Other versions
KR20060101789A (ko
Inventor
코우스케 다나카
히로노리 이시자카
코우지 다사키
마사히토 시부타니
마사히사 신자와
히데히코 도노츠카
카즈야 이와타
Original Assignee
히다치 가세고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히다치 가세고교 가부시끼가이샤 filed Critical 히다치 가세고교 가부시끼가이샤
Publication of KR20060101789A publication Critical patent/KR20060101789A/ko
Application granted granted Critical
Publication of KR100841825B1 publication Critical patent/KR100841825B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07718—Constructional details, e.g. mounting of circuits in the carrier the record carrier being manufactured in a continuous process, e.g. using endless rolls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/02—Feeding of components
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Abstract

제1의 전극(12) 및 제2의 전극(13)이 마주 보는 1조의 각각의 면에 형성된 IC소자(10)와, 슬릿(1)을 가지는 안테나 회로(21)가 형성된 제1의 회로층(20)과, 상기 IC소자(10)와 상기 안테나 회로(21)를 전기적으로 접속하는 제21의 회로층(30)과를 합한 전자 장치의 제조방법에 있어서, 상기 IC소자(10)를 1개 삽입가능한 절결(切缺)(74)을 외주에 복수개 가지는 원반형반송기(70)의 상기 절결(74)에 상기 IC소자(10)를 개별적으로 수납하여, 상기 원반형반송기(70)의 회전에 의해 상기 IC소자(10B)룰 반송하는 것에 의해, 저렴하고 생산성이 뛰어나며 양호한 통신특성을 얻을 수 있는 전자장치 제조방법을 제공한다.
IC소자, 원반형반송기,안테나 회로

Description

전자장치의 제조방법{METHOD OF FOR MANUFACTURING ELECTRONIC DEVICE}
본 발명은 IC소자를 탑재한 비접촉식 고체식별장치와 같은 전자장치의 제조방법에 관한 것으로서, 상세하게는 저렴하고 생산성이 우수하면서 양호한 통신특성을 얻는데 최적인 전자장치의 제조방법에 관한 것이다.
최근, RFID(Radio Frequency Identification)태그를 이용한 비접촉식 고체식별시스템은 물류의 라이프사이클 전체를 관리하는 시스템으로써 제조, 물류, 판매 전체의 업무형태에서 주목을 받고 있다. 특히, 2 .45GHz의 마이크로파를 사용한 전파방식의 RFID태그는, IC소자에 외부안테나를 설치한 구조로서 수 미터의 통신거리가 가능하다고 하는 특징에 의해 주목받고 있으며, 현재, 대량의 상품의 물류 및 물품관리와 제조물이력관리 등을 목적으로 시스템의 구축이 진행되고 있다.
상기 마이크로파를 이용한 전파방식의 RFID태그로서는, 예를 들면, 주식회사 히타치제작소와 주식회사 르네사스 테크놀로지사에 의해 개발된 TCP(Tape Carrier Package)형 인렛(inlet)을 사용한 것이 알려져 있고, TCP 형 인렛의 제조는,폴리이미드 기재와 동 안테나회로를 연속하여 형성한 테이프 케리어에, 동일주면에 모 든 외부전극이 형성된 IC소자를 1개씩 실장(實裝)하는TAB(Tape Automated Bonding)공법이 채용되고 있다(카야마 신, 나루세 쿠니히코「VLSI packaging 기술 (상),(하)」,닛케이 BP사,1993년). 이하, 일반적인 TAB공법을 사용한 RFID 태그의 제조공정에 대하여 도 1을 사용하여 설명한다.
우선, 도 1(a)에 나타낸 것처럼, 금(金) 범프(114)가 회로면에 형성된 동일면상에 모든 외부전극이 형성된 IC소자(110)를 다이싱 가공에 의해 개편화한 후에, 다이싱필름(100)으로부터 진공흡착기(120)에 의해 흡착한다. 그 다음에,도 1(b)에 나타낸 것처럼 동일면상에 모든 외부전극이 형성된 IC소자(110)의 금 범프(114)가 표면이 되도록 진공흡착기 스테이션(130)에 옮긴다. 다음에, 도 1(c)에 나타낸 것처럼, 금 범프(114)가 하면(下面)이 되도록 진공흡착스테이션(130)을 상하반전시킨다. 상기 동일면상에 모든 외부전극이 형성된 IC소자(110)를, 동박이 부착된 폴리이미드 기재를 가공하여 기재(152)상에 안테나 회로(151)를 제작한 안테나 기판(150)의 소정의 위치에 위치맞춤한 후, 히터(140)를 사용하여 가열압착하고, 고정한다. 안테나 회로(151)상의 금 범프(114)와 접속하는 부분에는 주석도금 혹은 땜납도금을 해 두는 것으로 금-주석 합금에 의한 접속을 가능하게 한다. 그 다음에,도 1(d) 에 나타낸 것처럼, 동일면상에 모든 외부전극이 형성된 IC소자(110)와 안테나 기판(150)의 공극에 디스펜서(160)로부터 공급한 열경화성수지(170)에 의해 밀봉된다. 상기 열경화성 수지의 경화가 종료된 상태는 인렛이라고 불리는 RFID태그의 중간형태이다. 이 인렛을 라벨과 박형 케이스에 저장하는 것으로 RFID태그로서 사용가능하다.
그 외의 인렛구조로서는, 예를 들면 히타치제작소의 우사미에 의해, IC소자의 외부전극이 마주보는 1조의 각각의 면에 1개씩 형성된 IC소자에 있어서,각각의 면에 형성된 각 외부전극에 다이폴 안테나를 접속하는 글래스 다이오드 패키지 구조가 개발되어 있다. (특개 2002-269520호 공보). 더욱이, 우사미에 의해, 상기 2개의 외부전극이 IC소자의 마주 본 1조의 각각의 면에 1개씩 형성된 IC소자를 여진(勵振) 슬릿형 다이폴 안테나에 실장할 때에, 안테나에 의해 상기 IC소자의 마주 보는 1조의 각각의 면에 1개씩 형성된 각 외부전극을 끼우는, 샌드위치· 안테나 구조가 개발되어 있다(ISSCC Digest of Technical Papers, pp.398-399,2003년). 여진 슬릿을 가지는 다이폴 안테나 구조는, 이 슬릿의 폭 및 길이를 변화시키는 것으로, 안테나의 임피던스와 상기 IC소자의 입력 임피던스를 정합하는 것이 가능하며, 통신거리가 향상되는 것이 가능하다.
RFID 태그를 사용한 비접촉식 고체식별시스템으로 대량의 상품의 물류 및 물품관리를 실현하기 위해서는 상품의 각각에 RFID 태그를 설치할 필요가 있고, 그것 때문에 RFID태그의 대량이면서 저가인 생산이 불가결하다.
그렇지만, 양호한 통신 특성을 얻을 수 있는 여진(勵振)형 다이폴 안테나 구조에서는 IC소자의 2개의 외부전극이 여진 슬릿을 건너서 안테나에 접속되는 것으로 공진 회로를 형성하기 위해서, 동일면 위로 모든 외부전극이 형성된 IC소자에서는, 신호입력용의 2개의 외부전극과 슬릿을 정밀도 좋게 위치 맞춤하는 것이 필요하다. 그 때문에, 도 1에 나타낸 종래의 TAB공법에서는, 다이싱필름로부터의 진공흡착기에 의한 동일면 위로 모든 외부전극이 형성된 IC소자의 흡착 및 반송이나 동일면 위로 모든 외부전극이 형성된 IC소자와 안테나 기판의 위치 맞춤 및 배치, 그 뒤에 가열 압착, 수지밀봉 등의 각 공정을 동일면 위로 모든 외부전극이 형성된 IC소자에 대해서 1개씩 하기 때문에, 각 공정의 택트 시간을 1초정도 또는 1초이하로 단축하는 것은 대단히 곤란해서, 대량생산성에 있어서의 큰 과제가 되어 있었다.
또, 택트 시간이 길다고 그만큼 인건비 등에 관련하여 저코스트화의 방해가 되는 것에 더하여, 동일면 위로 모든 외부전극이 형성된 IC소자와 안테나 기판과의 접속은 금-주석 또는 금-땜납 접합에 의해 행하기 위해서, 기판재료로서 내열성이 뛰어 나고, 비싼 폴리이미드 필름에 동박을 서로 붙이게 한 테이프 기재를 이용할 필요가 있기 때문에, 저렴한 인렛의 생산이 곤란하다.
상기 안테나에 의해 2개의 외부전극이 마주 본 1조의 각각의 면에 1개씩 형성된 IC소자의 각각의 면에 1개씩 형성된 각 외부전극을 끼는 샌드위치·안테나 구조를 이용하면, 여진 슬릿과 상기 IC소자의 각각의 면에 1개씩 형성된 각 외부전극과의 고정밀도의 위치맞춤이 불필요하게 되지만, TAB공법을 이용한 종래대로의 생산 방법에서는, 택트 시간을 단축하기 때문에 복수의 상기 칩을 복수의 진공흡착기에서 동시에 흡착 및 반송하는 방식을 취하기 때문에, 생산 설비가 복잡해져 설비투자 금액도 증대하고, 인렛의 대량생산 및 저코스트화가 곤란하게 된다.
본 발명은, 상기에 비추어서 이루어진 것이며, 저렴하며 생산성이 뛰어나면서 양호한 통신 특성을 얻을 수 있는 전자장치의 제조 방법을 제공하는 것을 목적으로 한다.
상기의 과제를 해결하기 위해서, 본 발명에 관한 전자장치의 제조 방법은, 양면에 전극이 형성된 IC소자와, 제1 및 제2의 회로층을 포함하는 전자장치의 제조 방법에 있어서, 상기 IC소자의 한쪽의 전극과 상기 제1의 회로층과, 상기 IC소자의 다른 쪽의 전극과 상기 제2의 회로층과, 상기 제1 및 제2의 회로층을 전기적으로 접속하는 것을 특징으로 하고 상기 IC소자 및 상기 회로층의 어느 한편을 따로따로 연속 공급하면서 접속면의 위치 맞춤을 하는 공정을 포함하는 것이다.
상기 전자장치의 제조 방법에 있어서, 상기 IC소자를 연속 공급하는 공정이, IC소자 유지부를 적어도 1개 이상 갖는 IC소자 반송기의 상기 IC소자 유지부에 상기 IC소자를 개별적으로 유지시키는 공정과, 상기 반송기의 반송부를 움직이는 것에 의해 상기 유지시킨 IC소자를 반송하는 공정을 포함하는 것이 바람직하다.
상기 전자장치의 제조 방법에 있어서, 상기 IC소자 반송기가 원반형상인 것이 바람직하다.
상기 전자장치의 제조 방법에 있어서, 상기 IC소자 유지부의 형상이 절결(切缺) 모양인 것이 바람직하다.
상기 전자장치의 제조 방법에 있어서, 상기 반송기의 상기 IC소자 유지부에 상기 IC소자를 개별적으로 유지시키는 공정이, IC소자정렬 공급기를 이용해서 상기 IC소자를 상기 IC소자 유지부에 개별적으로 유지시키는 것이 바람직하다.
상기 전자장치의 제조 방법에 있어서, 상기 IC소자정렬 공급기가 리니어 피더인 것이 바람직하다.
상기 전자장치의 제조 방법에 있어서, 상기 IC소자정렬 공급기가 고주파정렬형 피더인 것이 바람직하다.
상기 전자장치의 제조 방법에 있어서, 상기 IC소자의 전극과 상기 제1 및 제2의 회로층의 적어도 1층과의 전기적인 접속을, 이방 도전성 접착층을 통해서 하는 것이 바람직하다.
상기 전자장치의 제조 방법에 있어서, 상기 접속면의 위치 맞춤을 하는 공정 뒤에, 상기 IC소자의 전극과 상기 제1 및 제2의 회로층의 적어도 1층을 일괄해서 접속하는 공정을 포함하는 것이 바람직하다.
상기 전자장치의 제조 방법에 있어서, 상기 일괄해서 접속하는 방법이 가열 압축에 의한 것이 바람직하다.
상기 전자장치의 제조 방법에 있어서, 상기 가열 압축에 의해, 상기 제1 및 제2의 회로층과의 공극을 밀봉하는 것이 바람직하다.
상기 전자장치의 제조 방법에 있어서, 복수의 상기 IC소자의 전극과 제1 및 제2의 회로층의 적어도 1층을 일괄해서 접속하는 공정 뒤에, 연속하고 있는 복수의 상기 IC소자 부착 회로층을 1개씩의 개편으로 절단하는 공정을 갖는 것이 바람직하다.
상기 전자장치의 제조 방법에 있어서, 상기 제1 및 제2의 회로층의 적어도 1층의 표면에 도전층이 형성되어 있는 것이 바람직하다.
상기 전자장치의 제조 방법에 있어서, 상기 제1 및 제2의 회로층의 적어도 1층이 슬릿을 갖는 것이 바람직하다.
상기 전자장치의 제조 방법에 있어서, 상기 도전층이 알루미늄을 포함하는 것이 바람직하다.
상기 전자장치의 제조 방법에 있어서, 상기 제1 및 제2의 금속박의 적어도 한쪽이 유기수지로 이루어지는 베이스 기재에 지지되고 있으며, 상기 유기수지는, 염화 비닐 수지(PVC), 아크릴로 니트릴 부타디엔 스틸렌(ABS), 폴리에틸렌 텔레프탈레이트(PET), 글라이콜 변성 폴리에틸렌 텔레프탈레이트(PETG), 폴리에틸렌 나프탈레이트(PEN), 폴리카보네이트 수지(PC), 2축 연신폴리에스테르(0-PET), 폴리이미드 수지로부터 선택되는 것이 바람직하다.
상기 전자장치의 제조 방법에 있어서, 상기 제1 및 제2의 금속박의 적어도 한쪽이 종이로 이루어지는 상기 베이스 기재에 지지되어 있는 것이 바람직하다.
도1은, 종래의 제조 방법을 설명하기 위한 도이다.
도 2는, 본 발명의 제조 방법에 의해 얻을 수 있는 인렛의 구조를 나타내는 도이다.
도 3은, 본 발명의 제1의 실시형태를 설명하기 위한 제조 공정도이다.
도 4는, 본 발명의 제2의 실시형태를 설명하기 위한 제조 공정도이다.
이하, 본 발명의 실시 형태에 대해서 도면을 이용해서 상세하게 설명한다.
본 발명에 있어서의 전자장치는, 양면에 전극이 형성된 IC소자와, 제1의 회로층과, 상기 IC소자와 상기 제1의 회로층을 전기적으로 접속하는 단락판 (접속 커버)으로서 동작하는 제2의 회로층을 포함하는 것이다.
상기 전자장치는, 본 발명의 제조 방법을 이용한 RFID태그용 인렛이다. 도2(a)은 RFID태그용 인렛을 상면으로부터 본 개략도이다. 또한, 도 2(b)는 도2(a)의 A-A'부의 단면개략도이다. 도 2를 이용하고, 상기 인렛의 구조를 간단히 설명한다.
도 2(b)에 도시한 바와 같이, 상기 IC소자(10)가 마주 본 1조의 각각의 면에는, 한쪽의 전극(12) 및 다른 쪽의 전극(13)이 각각 형성되어 있다. 상기 IC소자(10)는 한쪽의 전극(12)에 의해, 베이스 기재(22) 및 안테나 회로(21)에서 구성되는 제1의 회로층(20)의 제1의 접속부(2)에 있어서, 이방 도전성 접착제층(40)에 함유되는 도전 입자(41)를 통해서 접속되어 있다. 이와 같이, 베이스 기재(32) 및 금속박(31)에서 구성되는 제2의 회로층(30)과 상기 IC소자(10)의 다른 쪽의 전극(13)이 제2의 접속부(3)에 있어서,또한, 제2의 회로층(30)으로 제1의 회로층(20)이 제3의 접속부(4)에 있어서, 이방 도전성 접착제층(40)에 함유되는 도전 입자(41)를 통해서 각각 접속되어 있다. 상기 IC소자(10)의 다른 쪽의 전극(13)의 제2의 접속부(3)로 제1의 회로층(20)상의 제3의 접속부(4)는, 안테나 회로(21)에 형성된 슬릿(1)을 건너서 접속되는 구조가 된다. 즉, 상기 IC소자(10)의 한쪽의 전극(12)과 다른 쪽의 전극(13)은, 제1의 접속부(2), 안테나 회로(21), 제3의 접속부(4), 제2의 회로층(30)의 금속박(31) 및 제2의 접속부(3)를 통해서 전기적으로 접속된다. 또한, 제1의 회로층(20)과 제2의 회로층(30)의 공극은, 이방 도전성 접 착제층(40)의 매트릭스 수지(42)에 의해 밀봉되어 있다.
다음에, 상기 전자장치의 제조 방법에 대해서 예를 들고, 도면을 이용해서 설명한다.
본 발명에 있어서의 상기 전자장치의 제조 방법의 제1의 예는, 외부전극이 마주 본 1조의 각각의 면에 형성된 IC소자와, 슬릿이 형성된 송수신 안테나로서 동작하는 제1의 회로층과, 상기 IC소자와 상기 제1의 회로층을 전기적으로 접속하는 제2의 회로층을 포함하는 전자장치의 제조 방법에 있어서, 제1의 금속박을 이용해서 복수의 안테나 회로를 형성하는 공정 및 베이스 기재상에 상기 안테나 회로를 설치하는 것으로 제1의 회로층을 형성하는 공정 혹은 베이스 기재상에 설치한 제1의 금속박으로부터 복수의 안테나 회로를 설치하는 것으로 제1의 회로층을 형성하는 공정, 상기 IC소자를 정렬하는 공정, 정렬한 IC소자를 원반형상 반송기의 외주에 배치한 상기 IC소자를 1개 삽입가능한 복수의 절결에 개별적으로 수납하여 상기 원반형상 반송기의 회전에 의해 반송하는 공정, 반송한 IC소자를 전기적으로 접속하도록 제2의 금속박을 형성한 제2의 회로층에 제1의 이방 도전성 접착제층을 통해서 개별적으로 배치하고, IC소자 부착 제2의 회로층을 제작하는 공정, 상기 안테나 회로상의 소정의 위치에, 상기 IC소자가 전기적으로 접속하도록, 상기 IC소자 부착 제2의 회로층을 위치맞춤하는 공정, 제1의 회로층상의 소정의 위치에, 상기 IC소자 부착 제2의 회로층을 제2의 이방 도전성 접착제층을 통해서 일괄해서 가열 압착하는 공정을 적어도 갖는 것이다.
또한、본 발명에 있어서의 전자장치의 제조방법의 제 2의 예는、외부전극이 마주보는 1조의 각각의 면에 형성된 IC소자와、슬릿이 형성된 송신안테나로서 동작하는 제1의 회로층과、상기 IC소자와 상기 제1의 회로층과 전기적으로 접속하는 제2의 회로층을 포함한 전자장치의 제조방법에 있어서、제1의 금속박을 사용하여 복수의 안테나 회로를 형성하는 공정 및 베이스 기재 상에 상기 안테나 회로를 설치하는 것으로 제1의 회로층을 형성하는 공정 혹은 베이스 기재 상에 설치한 제1의 금속박으로부터 복수의 안테나회로를 설치하는 것으로 제1의 회로층을 형성하는 공정、상기 IC소자를 정렬하는 공정、정렬한 IC소자를 원반형상 반송기의 외주에 배치한 상기 IC소자를 1개 삽입가능한 복수의 절결에 개별적으로 수납하여 상기 원반형상 반송기의 회전에 의해 반송하는 공정, 상기 안테나 회로상의 소정의 위치에 상기 IC소자가 전기적으로 접속하도록, 반송한 상기 IC소자를 개별적으로 위치맞춤한 후, 제 1의 이방 도전성 접착제층을 통해 배치되는 공정, 배치한 상기 IC소자 및 안테나 회로 상의 소정의 위치에 전기적으로 접속하도록 제2의 금속박을 형성한 제2의 회로층을 위치맞춤하는 공정, 상기 제2의 회로층을, 상기 IC소자 및 제1의 회로층상에 제2의 이방 도전성 접착제층을 통해 일괄하여 가열압착하는 공정을 적어도 가지는 것이다.
또한、본 발명에 있어서 상기 전자장치의 제조방법의 제3의 예는、외부전극이 마주보는 1조의 각각의 면에 형성된 IC소자와、슬릿이 형성된 송수신안테나로서 동작하는 제1의 회로층과、상기 IC소자와 상기 제1의 회로층을 전기적으로 접속하는 제2의 회로층을 포함하는 전자장치의 제조방법에 있어서, 제1의 금속박을 사용하여 복수의 안테나 회로를 형성하는 복수의 안테나를 형성하는 공정 및 베이스 기 재상에 상기 안테나회로를 설치하는 것으로 제1의 회로층을 형성하는 공정 혹은 베이스 기재상에 설치한 제1의 금속박으로부터 복수의 안테나회로를 설치하는 것으로 제1의 회로층을 형성하는 공정, 상기 안테나 회로상의 소정의 위치에 제1의 이방 도전성 접착층을 형성하는 공정, 상기 IC소자를 정렬하는 공정, 정렬한 IC소자를 원반형상 반송기의 외주에 배치한 상기 IC소자를 1개 삽입가능한 복수의 절결에 개별적으로 수납하여 상기 원반형상 반송기의 회전에 의해 반송하는 공정、상기 안테나회로상의 소정의 위치에 상기 IC소자가 전기적으로 접속하도록、반송한 상기 IC소자를 개별적으로 위치맞춤한 후、제1의 이방 도전성 접착제층을 통해 배치하는 공정、배치한 복수의 상기 IC소자 및 베이스 회로상의 소정의 위치에 제2의 이방 도전성 접착제층을 형성하는 공정、배치한 복수의 상기 IC소자 및 안테나 회로상의 소정의 위치에 전기적으로 접속하도록 제2의 금속박을 형성한 제2의 회로층을 위치맞춤하는 공정, 상기 제2의 회로층을, 복수의 상기 IC소자 및 제1의 회로층 상에 일괄하여 가열압착하는 공정을 적어도 가지는 것이다。
상기 제1 ~제3의 예에 있어서, 제1 및 제2의 금속박의 적어도 한쪽은 알루미늄이다.
상기 제1 ~제3의 예에 있어서, 제1 및 제2의 금속박의 적어도 한쪽은 유기수지 또는 종이로 이루어지는 베이스 기재로 지지되고 있다. 상기 유기수지는, 염화 비닐 수지(PVC), 아크릴로 니트릴 부타디엔 스틸렌(ABS), 폴리에틸렌 텔레프탈레이트(PET), 글라이콜 변성폴리에틸렌 텔레프탈레이트(PETG), 폴리에틸렌 나프탈레이트(PEN), 폴리카보네이트 수지(PC), 2축 연신폴리에스테르(0-PET), 폴리이미드 수지로부터 선택된다.
상기 제1 ~제3의 예에 있어서, 제1의 회로층을 형성하는 방법으로서는, 예컨대, 제1의 금속박을 이용해서 복수의 안테나 회로를 형성하고나서 베이스 기재상에 설치하는 것으로 제1의 회로층을 형성하는 방법, 베이스 기재상에 제1의 금속박을 설치하고 나서 에칭 등에 의해 복수의 안테나 회로를 형성하는 것으로 제1의 회로층을 형성하는 방법이 있다.
상기 IC소자의 정렬 방법으로서는, 예컨대, 칩 콘덴서나 칩 저항 등의 칩 부품을 1열로 정렬하는 고속 벌크 피더나 고주파 부품 피더나 리니어 피더가 있다.
상기 제1 ~제3의 예에 있어서, 제1의 회로층의 폭방향으로 상기 IC소자를 한줄로 세웠을 때의 열을 1열씩, 일괄해서 가열 압착 할 수가 있는 개수분을 1개편(個片)으로서 제2의 회로층을 분할하는 공정, 상기 제2의 회로층을 안테나 회로상의 소정의 위치에 위치맞춤하는 공정, 제2의 회로층을 상기 IC소자 및 제1의 회로층 위로 이방 도전성 접착제층을 통해서 일괄해서 가열 압착하는 공정을 가질 경우, 택트 시간을 단축할 수가 있다는 점에서 바람직하다.
상기 제1 ~제3의 예에 있어서, 상기 IC소자의 외부전극이 부착된 각각의 면에 이방 도전성 접착제층을 형성하고, 상기 IC소자를 상기 이방 도전성 접착제층으로 미리 끼운 상태의 반도체소자를 이용해도 좋고, 이 경우보다 효율적으로 인렛을 제조할 수가 있다.
상기 제1 ~제3의 예에 있어서, 상기 제1 및 제2의 이방 도전성 접착제층의 가열 압착에 의해, 복수의 상기 IC소자를 제1 및 제2의 회로층과 일괄해서 가열 압 착하는 동시에, 제1 및 제2의 회로층과의 공극을 밀봉할 수가 있다.
이 경우, 상기 제1 및 제2의 이방 도전성 접착제층의 두께의 합계를 적어도 상기 IC소자의 두께의 2분의 1 이상으로 하는 것이, 제1 및 제2의 회로층과의 밀봉성을 얻을 수 있고, 고신뢰성을 실현할 수가 있는 점에서 바람직하다.
상기 가열 압착 전에 제2의 회로층을 복수개로 분할해 두면, 가열에 의한 비뚤어짐에 의한 위치 어긋남을 방지할 수가 있는 점에서 바람직하다.
상기 제1 ~제3의 예에 있어서, 상기 IC소자의 외부전극이 부착된 각각의 면에 이방 도전성 접착제층을 형성하고, 상기 IC소자를 상기 이방 도전성 접착제층으로 미리 끼운 상태의 반도체소자의 상기 이방 도전성 접착제층 중의 한쪽의 면 위로, 제2의 회로층을 미리 더 설치하고 있는 것을 이용해도 좋고, 이 경우 더 효율적으로 인렛을 제조할 수가 있다.
상기 제1 ~제3의 예에 있어서, 제2의 회로층을 형성하기 때문에 제2의 금속박을 베이스 기재상에 설치하는 방법으로서는, 예컨대, 제2의 금속박을 단지 상기 베이스 기재상에 첨부만을 하는 방법이 있고, 상기 제2의 금속박에 대해서 에칭 등의 처리를 할 필요가 없는 것으로 공정을 적게 할 수 있고, 택트 시간을 단축할 수가 있고, 저코스트화할 수가 있는 점에서 바람직하다.
상기 제1 ~제3의 예에 있어서, 제2의 회로층을 상기 IC소자 및 제1의 회로층 위로 이방 도전성 접착제층을 통해서 일괄해서 가열 압착하는 공정 뒤에, 연속하고 있는 안테나 회로를 1개씩의 개편으로 절단하는 공정을 갖는다.
상기 제1 ~제3의 예에 있어서, 상기 절단하는 공정에 있어서, 도 2에 있어 서의 A-A'방향을 폭방향이라고 했을 때, 제2의 회로층은 슬릿을 건너서 상기 IC소자에 걸리는 정도의 길이를 갖는 것이 필요하고, 안테나 회로의 폭과 거의 동등의 길이를 갖고 있는 것이 인렛 전체의 외관상 바람직하다.
상기 제1 ~제3의 예에 있어서, 상기 각 공정을 거치고, 본 발명의 전자장치인 인렛 구조를 얻을 수 있다.
상기 인렛에 대해서, RFID태그의 형태에서 사용하는 때는, 인렛의 상하에 커버 시트를 설치하는 것이, 회로를 보호해서 쇼트 등을 막는 점에서 바람직하다.
상기 제1 ~제3의 예에 있어서, 정렬한 복수의 상기 IC소자를 원반형상 반송기의 외주에 배치한 상기 IC소자를 1개 삽입가능한 복수의 절결에 개별적으로 수납하여 상기 원반형상 반송기의 회전에 의해 상기 절결의 수를 최대로 하는 복수개의 상기 IC소자를 동시에 반송하는 것으로써 반송한 칩을 제2의 회로층 및 안테나 회로상의 소정의 위치에 개별적으로 배치해도, 상기 IC소자를 진공흡착기 등에서 1개씩 흡착, 반송 및 배치할 경우와 비교해서 뛰어난 생산성을 실현할 수가 있다. 생산성을 향상함으로써 인렛 1개당의 택트 시간을 단축할 수가 있다.
상기 제1 ~제3의 예에 있어서, 상기 IC소자와 제2의 회로층을 이용하고, 슬릿을 건너는 접속 구조로 하는 것으로써 상기 IC소자의 안테나 회로에 접하는 쪽의 면의 외부전극과 안테나 회로상의 여진슬릿의 고정밀도의 위치맞춤이 불필요하기 때문에 생산 설비의 저가격화와 반송의 고속화를 실현할 수가 있다.
상기 제1 ~제3의 예에 있어서, 상기 IC소자와 제1 및 제2의 회로층, 제1 및 제2의 회로층의 각 전기적 접속은, 이방 도전성 접착제층을 통해서 한다. 이방 도 전성 접착제층에 의한 접속은, 피접속체인 상기 IC소자의 각각의 면에 형성된 각 외부전극을 상기 이방 도전성 접착제층에 함유되는 도전 입자와의 접촉에 의해 얻을 수 있는 것이며, 안테나 회로상의 표면 도금이 불필요한 것, 또한, 금속접합을 형성하기 때문에 200℃ 이상의 고온에서의 본딩에 견딜 수 있는 고내열성 베이스 기재가 불필요하기 때문에, 저렴한 베이스 기재 및 안테나 회로의 사용이 가능해지고, 저코스트화를 실현할 수가 있다.
상기 전기적 접속을 이방 도전성 접착제층을 통해서 하기 때문에, 예컨대, 종래의 금-주석접합 등으로 접속할 경우에는 제1의 회로층의 베이스 기재로서 내열성의 높은 폴리이미드를 사용해야 할 필요가 있는 것에 대해, 예컨대, 저렴한 폴리에틸렌 텔레프탈레이트 등을 사용할 수가 있다. 또한, 상기 접속부의 안테나 회로상의 표면에 주석 도금 등을 할 필요가 없는 것으로, 주석이나 땜납의 도금성이 나쁘지만 저렴한 알루미늄을 안테나 회로의 재료로 사용할 수가 있다. 따라서, 예컨대, 폴리에틸렌 텔레프탈레이트의 베이스 기재로 알루미늄의 안테나 회로를 형성해서 얻을 수 있는 제1의 회로층은, 저렴한 RFID태그용 인렛을 제조하기 때문에 최적인 부재다.
상기 제1의 예에 있어서, 제1의 이방 도전성 접착제층은 미리 제2의 회로층에 형성해도 좋고, 상기 IC소자의 다른 쪽의 전극측에 형성해도 좋다.또한, 제2의 이방 도전성 접착제층은 미리 제1의 회로층 위로 형성해도 좋고, 상기 IC소자의 한쪽의 전극(12)측에 형성해도 좋다.
상기 제2의 예에 있어서, 제1의 이방 도전성 접착제층은 미리 제1의 회로층 위로 형성해도 좋고, 상기 IC소자의 한쪽의 전극(12)측에 형성해도 좋다.또한, 제2의 이방 도전성 접착제층은 미리 제2의 회로층에 형성해도 좋고, IC소자 및 안테나 회로 위로 형성해도 좋다.
즉, 본 발명의 전자장치의 제조 방법은, 외부전극이 마주 본 1조의 각각의 면에 형성된 IC소자와, 슬릿이 형성된 송수신 안테나와, 상기 IC소자와 상기 안테나를 전기적으로 접속하는 제2의 회로층을 포함하는 전자장치의 제조 방법에 있어서, 상기 IC소자의 반송이 상기 IC소자를 1개 삽입가능한 절결를 외주에 복수개 갖는 원반형상 반송기의 상기 절결에 상기 IC소자를 개별적으로 수납하고, 상기 원반형상 반송기의 회전에 의한 것으로써 상기 절결의 수를 최대로 하는 복수개의 상기 IC소자를 동시에 반송할 수가 있는 것을 특징으로 하는 전자장치의 제조 방법이다.
상기 제1 ~제3의 예에서 설명한 것 같이, 상기 IC소자를 원반형상 반송기의 외주에 배치한 상기 IC소자를 1개 삽입가능한 복수의 절결에 개별적으로 수납하여 상기 원반형상 반송기의 회전에 의해 상기 절결의 수를 최대로 하는 복수개의 상기 IC소자를 동시에 반송하는 것으로써 제1 및 제2의 회로층에 전기적으로 접속하도록 개별적으로 배치해도, 인렛의 생산성을 비약적으로 향상할 수가 있다.
실시예
이하, 본 발명의 최적인 실시예에 대해서 도면을 이용해서 더 상세하게 설명하지만, 본 발명은 이것들의 실시예에 한정되는 것은 아니다.
도 2(a)는 본 발명의 실시 형태이며, 본 발명의 제조 방법을 이용한 RFID태그용 인렛을 상면으로부터 본 개략도이다. 또한, 도 2(b)는 도 2(a)의 A-A'부의 단 면개략도이다. 도 2를 이용하고, 인렛의 구조를 간단히 설명한다.
도 2(b)에 도시한 바와 같이, IC소자(10)의 마주 본 1조의 각각의 면에는, 한쪽의 전극(12) 및 다른 쪽의 전극(13)이 형성되어 있다. IC소자(10)는 한쪽의 전극(12)에 의해, 베이스 기재(22) 및 안테나 회로(21)에서 구성되어, 안테나 기판으로서 동작하는 제1의 회로층(20)에 제1의 접속부(2)에 있어서, 이방 도전성 접착제층(40)에 함유되는 도전 입자(41)를 통해서 접속되어 있다. 이와 같이, 베이스 기재(32) 및 금속박(31)으로 구성되어, 단락판으로서 동작하는 제2의 회로층(30)과 IC소자(10)의 다른 쪽의 전극(13)이 제2의 접속부(3)에 있어서, 또한, 제2의 회로층(30)로 제1의 회로층(20)이 제3의 접속부(4)에 있어서, 상기 도전 입자(41)를 통해서 각각 접속되어 있다. 즉, 상기 IC소자(10)의 다른 쪽의 전극(13)의 제2의 접속부(3)로 제1의 회로층(20)상의 제3의 접속부(4)는, 제1의 회로층(20)에 형성된 슬릿(1)을 건너서 접속되는 구조가 된다. 즉, 상기 IC소자(10)의 한쪽의 전극(12)과 다른 쪽의 전극(13)은, 제1의 접속부(2), 안테나 회로(21), 제3의 접속부(4), 제2의 회로층(30)의 금속박(31) 및 제2의 접속부(3)을 통해서 전기적으로 접속된다. 또한, 제1의 회로층(20)과 제2의 회로층(30)의 공극은, 이방 도전성 접착제층(40)의 매트릭스 수지(42)에 의해 밀봉 되어 있다.
<제1의 실시형태>
이하, 도 3을 이용하여, 제1의 실시형태를 설명한다.
우선, 도 3(a)에 도시한 바와 같이, 두께50μm의 폴리에틸렌 텔레프탈레이트기재(22)에, 두께 9μm의 알루미늄박을 접착제로 접합한 테이프 모양기재의 알루 미늄박면에, 스크린 인쇄로 에칭 레지스트를 형성한 후, 에칭 액에 염화제2철수용액을 이용하고, 안테나 회로(21)를 연속해서 형성한다. 여기에서, 안테나 회로(21)의 1개당의 안테나의 폭을 2 .5mm, 슬릿 폭을 0 .5mm, 안테나 회로(21)의 형성 피치를 3mm로 하였다.
다음에, 도 3(b)에 도시한 바와 같이, 약10000개 준비한 외부전극이 마주 본 1조의 각각의 면에 형성된 종횡(縱橫) 각 0 .4mm에서 두께 0 .15mm의 IC소자(10)를 고주파 부품 피더(70)에 공급한 후, 상기 고주파 부품 피더(70) 및 상기 부품 피더(70)에 이어지는 리니어 피더(71)을 주파수 280Hz에서 연속해서 진동시키는 것으로 상기 IC소자(10)를 상기 리니어 피더(71)위로 1열로 정렬하였다.
다음에, 도 3(c)에 도시한 바와 같이, 폭 2mm 길이 50m 두께 50μm의 폴리에틸렌 텔레프탈레이트기재(32)에, 두께 9μm의 알루미늄박을 접착제로 접합한 제2의 회로층(30)의 알루미늄박면 상에, 폭 2mm 길이 50m의 이방 도전성 접착 필름(AC-2052P-45(히타치 화성공업(주)제)을 80℃에서 라미네이트 하고, 세퍼레이터 필름을 벗겨서 형성한 이방 도전성 접착제층(40)을 준비하고, 상기 리니어 피더(71), 상기 IC소자(10)가 1개 삽입가능한 복수의 절결(74)을 외주에 갖는 원반형상 반송기(73), 상기 이방 도전성 접착제층(40)을 상향(上向)으로 배치하였다. 또, 상기 리니어 피더(71)의 선단(先端)에는 진동에 의한 상기 IC소자(10)의 탈락 방지 및 상기 원반형상 반송기(73)의 절결(74)에 삽입하는 상기 IC소자(10)를 1개만 분리하기 위한 핀(72)이 부착되어 있다.
다음에, 도 3(d)에 도시한 바와 같이, 상기 리니어 피더(71)선단의 핀(72) 을 하강하여 상기 리니어 피더(71)의 선두에 정렬한 IC소자(10B)를 1개만 상기 원반형상 반송기(73)의 절결(74)에 삽입해 상기 원반형상 반송기(73)를 회전하였다. 이 때, 상기 리니어 피더(71)선단의 핀(72)은 이후에 삽입하는 상기 IC소자(10)의 탈락 방지 때문에 상승하고, 상기 원반형상 반송기(73)은 이후에 상기 IC소자(10)를 삽입하는 절결(74)이 상기 리니어 피더(71)에 이어지는 위치에서 회전을 정지한다.
다음에, 도 3(e)에 도시한 바와 같이, 상기 원반형상 반송기(73)의 절결(74)에 삽입한 상기 IC소자(10B)가 상기 이방 도전성 접착제층(40)의 윗쪽에 위치하면, 임시부착용 핀(75)로 상기 IC소자(10B)을 상기 절결(74)로부터 빼서 상기 이방 도전성 접착제층(40)에 고정하고, 상기 이방 도전성 접착제층(40)을 갖는 제2의 회로층(30)을 3mm 이동하였다. 상기 동작을 반복해 상기 제2의 회로층(30)에 형성한 이방 도전성 접착제층(40)에 40개의 상기 IC소자(10)를 3mm간격으로 배치하였다. 이 때, 상기 원반형상 반송기(73)의 외주에 갖는 절결(74)은 24개, 상기 원반형상 반송기(73)의 회전속도는 0 .25회전/초, 상기 이방 도전성 접착제층(40)을 갖는 제2의 회로층(30)의 이동 속도는 18mm/초라고 하였다.
다음에, 도 3(f)에 도시한 바와 같이, 배치한 상기 IC소자(10)의 제2의 회로층(30)측의 외부전극과는 반대측의 외부전극면 위로, 상기 폭의 상기 이방 도전성 접착 필름을 80℃에서 라미네이트 한 후, 세퍼레이터 필름을 벗겨서 이방 도전성 접착제층(40)을 형성하고, 3mm 피치에서 40개의 IC소자(10)가 1열로 나란한 상기 IC소자(10)부착 제2의 회로층(30)으로 하였다. 이 때, 상기 IC소자(10)의 외부 전극이 부착된 각각의 면은 상기 이방 도전성 접착제층(40)로 끼워진 상태에 되어 있다.
다음에, 도 3(g)에 도시한 바와 같이, CCD카메라와 화상처리 장치를 이용하여, 상기 IC소자(10)부착 제2의 회로층(30)의 이방 도전성 접착제층(40)상으로 공극을 만들어서 본 상기 IC소자(10)와, 안테나 회로(21)상의 소정의 위치 를 위치맞춤하는 것으로써 상기 IC소자(10)부착 제2의 회로층(30)의 IC소자(10)가 제1의 회로층(20)에 접속하는 방향으로 가고정하였다. 또한, CCD카메라와 화상처리 장치를 이용하는 대신에 이방 도전성 접착제층(40)상으로 육안으로 비추어 본 상기 IC소자(10)의 위치 정밀도에서도 문제는 없다. 계속해서, 제2의 회로층(30)측으로부터 압착 헤드를 강하하고, 압력 3MPa, 온도 180℃、가열 시간 15초의 조건에서, 상기 IC소자(10)부착 제2의 회로층(30)을 제1의 회로층(20)의 폭방향으로 나란한 안테나 회로(21)의 1열분에 대하여 소정의 위치에 일괄해서 가열 압착하는 동시에, 제1의 회로층(20)과 제2의 회로층(30)과의 공극을 밀봉하였다. 압착 헤드에는, 상기 IC소자(10)로 제1의 회로층(20) 및 제2의 회로층(30)의 접속과, 제2의 회로층(30) 및 제1의 회로층(20)의 접속을 동시에 할 수 있도록, 상기 IC소자(10)의 두께 분의 돌기를 소정의 위치에 형성하고 있다.
다음에, 도 3(h)에 도시한 바와 같이, 프레스 절단기를 이용해서 1개의 개편씩 절단하고, 도 2에 나타내는 형상의 인렛 구조를 얻었다.
본 공정을 이용하면, 상기 IC소자(10)의 반송 및 배치에 요하는 시간이 인렛 1개당 0 .167초, 상기 IC소자(10)부착 제2의 회로층(30)을 제1의 회로층(20)에 접속하는데 요하는 시간이 인렛 1개당 0 .375초였다. 압착 헤드를 복수개 이용하면, 인렛 1개당의 택트 시간을 더 단축할 수가 있다.
또, 상기 IC소자(10)의 설치 위치 정밀도는 소정의 위치로부터 ±0 .3mm이내로 수납되고 있어, 위치 어긋남에 의한 조립 불량 및 통신 불량은 없었다.
<제2의 실시형태>
이하, 도 4를 이용하여, 제2의 실시형태를 설명한다.
우선, 도 4(a)에 도시한 바와 같이, 두께 50μm의 폴리에틸렌 텔레프탈레이트기재(22)에, 두께 9μm의 알루미늄박을 접착제로 접합한 테이프 모양기재의 알루미늄박면에, 스크린 인쇄로 에칭 레지스트를 형성한 후, 에칭 액에 염화제2철수용액을 이용하여, 안테나 회로(21)를 연속해서 형성한다. 여기에서, 안테나 회로(21)의 1개당의 안테나의 폭을 2 .5mm, 슬릿 폭을 0 .5mm, 안테나 회로(21)의 형성 피치를 3mm로 하였다.
다음에, 도 4(b)에 도시한 바와 같이, 안테나 회로(21)상의 소정의 위치에, 폭 2mm의 이방 도전성 접착 필름(AC-2052P-45(히타치 화성공업(주)제)을 80℃에서 라미네이트 하고, 세퍼레이터 필름을 벗겨서 이방 도전성 접착제층(40)을 형성하였다.
다음에, 도 4(c)에 도시한 바와 같이, 약 10000개 준비한 외부전극이 마주 본 1조의 각각의 면에 형성된 종횡 각 0 .4mm에서 두께 0 .15mm의 IC소자(10)를 고주파 부품 피더(70)에 공급한 후, 상기 고주파 부품 피더(70) 및 상기 부품 피 더(70)에 이어지는 리니어 피더(71)를 주파수 280Hz에서 연속해서 진동시키는 것으로 상기 IC소자(10)를 상기 리니어 피더(71)위로 1열로 정렬하였다.
다음에, 도 4(d)에 도시한 바와 같이, 상기 리니어 피더(71), 상기 IC소자(10)가 1개 삽입가능한 복수의 절결(74)을 외주에 갖는 원반형상 반송기(73), 상기 안테나 회로(21)상의 소정의 위치에 형성한 이방 도전성 접착제층(40)을 상향에 배치하였다. 또, 상기 리니어 피더(71)의 선단에는 진동에 의한 상기 IC소자(10)의 탈락 방지 및 상기 원반형상 반송기(73)의 절결(74)에 삽입하는 상기 IC소자(10)를 1개만 분리하기 위한 핀(72)이 부착되어 있다.
다음에, 도 4(e)에 도시한 바와 같이, 상기 리니어 피더(71)선단의 핀(72)을 하강시켜서 상기 리니어 피더(71)의 선두에 정렬한 IC소자(10C)를 1개만 상기 원반형상 반송기(73)의 절결(74)에 삽입해 상기 원반형상 반송기(73)를 회전하였다. 이 때, 상기 리니어 피더(71)선단의 핀(72)은 이후에 삽입하는 상기 IC소자(10)의 탈락 방지를 위해서 상승하고, 상기 원반형상 반송기(73)은 이후에 상기 IC소자(10)를 삽입하는 절결(74)이 상기 리니어 피더(71)에 이어지는 위치에서 회전을 정지한다.
다음에, 도 4(f)에 도시한 바와 같이, 상기 원반형상 반송기(73)의 절결(74)에 삽입한 상기 IC소자(10C)가 상기 이방 도전성 접착제층(40)의 윗쪽에 위치하면, 가부용 핀(75)으로 상기 IC소자(10C)를 상기 절결(74)로부터 빼서 상기 이방 도전성 접착제층(40)에 고정하고, 상기 이방 도전성 접착제층(40)을 갖는 안테 나 회로(21)를 3mm 이동하였다. 상기 동작을 반복해 상기 안테나 회로(21)에 형성한 이방 도전성 접착제층(40)에 40개의 상기 IC소자(10)를 3mm간격으로 배치하였다. 이 때, 상기 원반형상 반송기(73)의 외주에 갖는 절결(74)은 24개, 상기 원반형상 반송기(73)의 회전속도는 0 .25회전/초, 상기 이방 도전성 접착제층(40)을 갖는 제2의 회로층(30)의 이동 속도는 18mm/초로 하였다.
다음에, 도 4(g)에 도시한 바와 같이, 두께 50μm의 폴리에틸렌 텔레프탈레이트기재(32)에, 두께 9μm의 알루미늄박을 접착제로 접합된, 폭 2mm의 테이프 모양기재의 알루미늄박면 상에, 상기 테이프 모양기재와 동일한 폭의 상기 이방 도전성 접착 필름(40)을 80℃에서 라미네이트 하고, 세퍼레이터 필름을 벗기고, 이방 도전성 접착제층(40) 부착 제2의 회로층(30)으로 하였다.
다음에, 도 4(h)에 도시한 바와 같이, 이방 도전성 접착제층(40) 부착 제2의 회로층(30)과 제1의 회로층(20)과를 외형크기를 기준으로 해서 소정의 위치에 맞추어, 가고정하였다. 계속해서 이방 도전성 접착제층(40) 부착 제2의 회로층(30)측으로부터 압착 헤드를 강하하고, 압력 3MPa, 온도 180℃、가열 시간15초의 조건에서, 상기 이방 도전성 접착제층(40) 부착 제2의 회로층(30)을 제1의 회로층(20)의 폭방향에 나란한 상기 IC소자(10) 및 안테나 회로(21)의 1열분에 대하여 소정의 위치에 일괄해서 가열 압착하는 동시에, 제1의 회로층(20)과 제2의 회로층(30)과의 공극을 밀봉하였다. 압착 헤드에는, 상기 IC소자(10)와 제1의 회로층(20) 및 제2의 회로층(30)의 접속과, 제2의 회로층(30) 및 제1의 회로층(20)의 접속을 동시에 할 수 있도록, 상기 IC소자(10)의 두께 분의 돌기를 소정의 위치에 형성하고 있다.
다음에, 도 4(i)에 도시한 바와 같이, 프레스 절단기를 이용해서 1개의 개편씩 절단하고, 도 2 및 도 3에 나타내는 형상의 인렛을 얻었다.
본 공정을 이용하면 제1의 실시형태와 같이, 상기 IC소자(10)의 반송 및 배치에 요하는 시간이 인렛 1개당 0 .167초, 상기 제2의 회로층(30)을 제1의 회로층(20)에 접속하는데 요하는 시간이 인렛 1개당 0 .375초였다. 압착 헤드를 복수개 이용하면, 인렛 1개당의 택트 시간을 더 단축할 수가 있다.
또, 제1의 실시형태와 같이, 상기 IC소자(10)의 설치 위치 정밀도는 소정의 위치로부터 ±0 .3mm이내로 수납되고 있어, 위치 어긋남에 의한 조립 불량 및 통신 불량은 없었다.
<제3의 실시형태>
이하, 제3의 실시 형태를 설명한다.
도 3에 있어서의 도 3(f)까지는 제2의 실시형태와 같은 공정을 이용하고, 상기 제1의 회로층(20)의 가공을 하고, 상기 이방 도전성 접착 필름을 안테나 회로(21)상에 라미네이트 해서 이방 도전성 접착제층(40)을 형성하고, 상기 외부전극이 마주 본 1조의 각각의 면에 형성된 IC소자(10)를 정렬 및 반송하고, 안테나 회로(21)상의 소정의 위치에 상기 IC소자(10)를 배치하였다.
다음에, 배치한 상기 IC소자(10)위로, 상기 라미네이트한 이방 도전성 접착 필름과 동일한 폭의 이방 도전성 접착 필름을 80℃에서 라미네이트 되게 하고, 세퍼레이터 필름을 벗겨서 이방 도전성 접착제층(40)을 형성하였다.
다음에, 두께 50μm의 폴리에틸렌 텔레프탈레이트 기재(32)에, 두께 9μm의 알루미늄박을 접착제로 접합한 폭 2mm의 테이프 모양기재를 준비하고, 이것을 제2의 회로층(30)으로 한다. 상기 제2의 회로층(30)의 알루미늄박면 측을 상기 IC소자(10)를 향해, 외형크기를 기준으로 해서 상기 이방 도전성 접착 필름과 겹치는 것 같이 위치맞춤을 하고, 가고정하였다. 계속해서 제2의 회로층(30)측으로부터 압착 헤드를 강하하고, 압력 3MPa, 온도 180℃、가열 시간 15초의 조건에서, 제2의 회로층(30)을 상기 IC소자(10) 및 안테나 회로(21)에 대하여 소정의 위치에 일괄해서 가열 압착하는 동시에, 제1의 회로층(20)과 제2의 회로층(30)과의 공극을 밀봉하였다. 압착 헤드에는, IC소자(10)로 제1의 회로층(20) 및 제2의 회로층(30)의 접속과, 제2의 회로층(30) 및 제1의 회로층(20)의 접속을 동시에 할 수 있도록, 상기 IC소자(10)의 두께분의 돌기를 소정의 위치에 형성하고 있다.
다음에, 프레스 절단기를 이용해서 1개의 개편씩 절단하고, 도 2 및 도 3에 나타내는 형상의 인렛 구조를 얻었다.
본 공정을 이용하면 제1 및 제2의 실시형태와 같이, 상기 IC소자(10)의 반송 및 배치에 요하는 시간이 인렛 1개당 0 .167초, 상기 제2의 회로층(30)을 제1의 회로층(20)에 접속하는데 요하는 시간이 인렛 1개당 0 .375초였다. 압착 헤드를 복수개 이용하면, 인렛 1개당의 택트 시간을 더 단축할 수가 있다.
또, 제1 및 제2의 실시형태와 같이, 상기 IC소자(10)의 설치 위치 정밀도는 소정의 위치로부터 ±0 .3mm이내로 수납되고 있어, 위치 어긋남에 의한 조립 불량 및 통신 불량은 없었다.
<제4의 실시형태>
우선, 두께 50μm의 폴리에틸렌 텔레프탈레이트기재(22)에, 두께 9μm의 알루미늄박을 접착제로 접합한 테이프 모양기재의 알루미늄박면에, 스크린 인쇄로 에칭 레지스트를 형성한 후, 에칭액에 염화제2철수용액을 이용하고, 안테나 회로(21)를 연속해서 형성한다. 여기에서, 안테나 회로(21)의 1개당의 안테나의 폭을 2 .5mm, 슬릿 폭을 0 .5mm, 안테나 회로(21)의 형성 피치를 3mm로 하였다.
다음에, 제1의 회로층(20)상의 소정의 위치에, 폭 2mm의 이방 도전성 접착 필름(AC-2052P-45(히타치 화성공업(주)제))을 80℃에서 라미네이트 하고, 세퍼레이터 필름을 벗겨서 이방 도전성 접착제층(40)을 형성하였다.
다음에, 외부전극이 마주 본 1조의 각각의 면에 형성된 종횡 각 0 .4mm에서 두께 0 .15mm의 IC소자(10)를 약 3000개 준비하고, 고속 칩마운터에 장착된 고속 벌크 피더에 투입하였다. 고속 벌크 피더에 의해 1열로 정렬해서 배출된 상기 IC소자(10)를, 고속 칩마운터를 이용해서 순차 제1의 회로층(20)상의 소정의 위치에 반송하고, 배치하였다.
다음에, 두께 50μm의 폴리에틸렌 텔레프탈레이트기재(32)에, 두께 9μm의 알루미늄박을 접착제로 접합한 폭 2mm의 테이프 모양기재의 알루미늄박면 위로, 상기 알루미늄박과 동일한 폭의 상기 이방 도전성 접착 필름을 80℃에서 라미네이트 하고, 세퍼레이터 필름을 벗기고, 이방 도전성 접착제층(40) 부착 제2의 회로층(30)으로 하였다.
다음에, 이방 도전성 접착제층(40) 부착 제2의 회로층(30)과 제1의 회로층(20)을 외형크기를 기준으로 해서 소정의 위치에 맞추어, 가고정하였다. 계속해 서 이방 도전성 접착제층(40) 부착 제2의 회로층(30)측으로부터 압착 헤드를 강하하고, 압력 3MPa, 온도 180℃、가열 시간 15초의 조건에서, 이방 도전성 접착제층(40) 부착 제2의 회로층(30)을 상기 IC소자(10) 및 안테나 회로(21)에 대하여 소정의 위치에 일괄해서 가열 압착하는 동시에, 제1의 회로층(20)과 제2의 회로층(30)과의 공극을 밀봉하였다. 압착 헤드에는, IC소자(10)와 제1의 회로층(20) 및 제2의 회로층(30)의 접속과, 제2의 회로층(30) 및 제1의 회로층(20)의 접속을 동시에 할수 있도록, 상기 IC소자(10)의 두께 분의 돌기를 소정의 위치에 형성하고 있다.
다음에, 프레스 절단기를 이용해서 1개의 개편씩 절단하고, 도2 및 도 3에 나타내는 형상의 인렛를 얻었다.
본 공정을 이용하면, 상기 IC소자(10)의 반송 및 배치에 요하는 시간이 인렛 1개당 0 .2초, 상기 제2의 회로층(30)을 제1의 회로층(20)에 접속하는데 요하는 시간이 인렛 1개당 0 .375초였다.
또, 제1의 실시형태 및 제2의 실시형태와 같이, 상기 IC소자(10)의 설치 위치 정밀도는 소정의 위치로부터 ±0 .3mm이내로 수납되고 있어, 위치 어긋남에 의한 조립 불량 및 통신 불량은 없었다.
이상의 실시예의 결과를 정리해서 표1에 나타낸다.
[표1]
실시형태 반송 및 배치에 요하는 시간(초/개) 접속에 요하는 시간(초/개) 조립불량 (불량수/총수) 통신 불량 (불량수/총수)
제1의 실시형태 0 .167 0 .375 0/2000 0/2000
제2의 실시형태 0 .167 0 .375 0/2000 0/2000
제3의 실시형태 0 .167 0 .375 0/2000 0/2000
제4의 실시형태 0 . 2 0, 375 0/2000 0/2000
또, 본 실시형태에 의하면, 인렛 1개당의 생산 택트 시간을 1초정도 또는 1초 이하로 단축할 수가 있고, 그것에 의해서 코스트도 저감할 수 있다. 또한, 양호한 통신 특성도 얻을 수 있다. 또한, 이방 도전성 접착제 등보다 저렴한 재료를 사용하는 것에 의해 새로운 코스트 저감이 가능하다.
본 발명의 전자장치의 제조 방법에 의해 다음과 같은 효과를 얻을 수 있다. 외부전극이 마주 본 1조의 각각의 면에 형성된 IC소자를 원반형상 반송기의 외주(外周)에 배치한 상기 IC소자를 1개 삽입가능한 복수의 절결로 개별적으로 수납하여 상기 원반형상 반송기의 회전에 의해 상기 절결의 수를 최대로 하는 복수개의 상기 IC소자를 동시에 반송하는 것으로써 제1 및 제2의 회로층에 개별적으로 배치해도, 뛰어난 생산성을 실현할 수가 있고, 저가격의 인렛을 실현할 수가 있다.

Claims (17)

  1. 양면에 전극이 형성된 IC소자와, 제1 및 제2의 회로층을 포함하는 전자장치의 제조 방법에 있어서,
    상기 IC소자의 한쪽의 전극과 상기 제1의 회로층과, 상기 IC소자의 다른 한쪽의 전극과 상기 제2의 회로층과, 상기 제1 및 제2의 회로층을 전기적으로 접속하는 것을 특징으로 하고,
    상기 IC소자 및 상기 회로층의 어느 한쪽을 따로따로 연속 공급하면서 접속면의 위치 맞춤을 하는 공정을 포함하는 것을 특징으로 하는 전자장치의 제조 방법.
  2. 제1항에 있어서,
    상기 IC소자를 연속 공급하는 공정이,
    IC소자 유지부를 1개 이상 갖는 IC소자 반송기의 상기 IC소자 유지부 1개소(箇所)에 대해 상기 IC소자 1개를 유지시키는 공정과,
    상기 반송기의 반송부를 움직이는 것에 의해 상기 유지시킨 IC소자를 반송하는 공정을 포함하는 전자장치의 제조 방법.
  3. 제2항에 있어서,
    상기 IC소자 반송기가 원반형상인 것을 특징으로 하는 전자장치의 제조 방 법.
  4. 제2항에 있어서,
    상기 IC소자 유지부의 형상이 절결(切缺) 모양인 것을 특징으로 하는 전자장치의 제조 방법.
  5. 제2항에 있어서,
    상기 반송기의 상기 IC소자 유지부 1개소에 상기 IC소자 1개를 유지시키는 공정이, IC소자 정렬 공급기를 이용해서 상기 IC소자 1개를 상기 IC소자 유지부 1개소에 유지시키는 것을 특징으로 하는 전자장치의 제조 방법.
  6. 제5항에 있어서,
    상기 IC소자 정렬 공급기가 리니어 피더인 것을 특징으로 하는 전자장치의 제조 방법.
  7. 제5항에 있어서,
    상기 IC소자 정렬 공급기가 고주파정렬형 피더인 것을 특징으로 하는 전자장치의 제조 방법.
  8. 제1항에 있어서,
    상기 IC소자의 전극과 상기 제1 및 제2의 회로층의 1층 이상의 전기적인 접속을, 이방(異方) 도전성 접착층을 통해서 행하는 것을 특징으로 하는 전자장치의 제조 방법.
  9. 제1항에 있어서,
    상기 접속면의 위치 맞춤을 하는 공정 뒤에, 상기 IC소자 유지부의 전극과 상기 제1 및 제2의 회로층의 1층 이상을 복수의 전자장치에 대해 일괄해서 접속하는 공정을 포함하는 전자장치의 제조 방법.
  10. 제9항에 있어서,
    상기 복수의 전자장치에 대해 일괄해서 접속하는 방법이 가열 압축에 의한 것임을 특징으로 하는 전자장치의 제조 방법.
  11. 제10항에 있어서,
    상기 가열 압축에 의해, 상기 제1 및 제2의 회로층과의 공극을 밀봉하는 것을 특징으로 하는 전자장치의 제조 방법.
  12. 제9항에 있어서,
    복수의 상기 IC소자 유지부의 전극과 제1 및 제2의 회로층의 1층 이상을 복수의 전자장치에 대해 일괄해서 접속하는 공정 뒤에,
    연속하고 있는 복수의 상기 IC소자 부착 회로층을 1개씩의 개편(個片)으로 절단하는 공정을 갖는 것을 특징으로 하는 전자장치의 제조 방법.
  13. 제1항에 있어서,
    상기 제1 및 제2의 회로층의 1층 이상의 표면에 도전층이 형성되어 있는 것을 특징으로 하는 전자장치의 제조 방법.
  14. 제1항에 있어서, 상기 제1 및 제2의 회로층의 1층 이상이 슬릿을 갖는 것을 특징으로 하는 전자장치의 제조 방법.
  15. 제 13항에 있어서,
    상기 도전층이 알루미늄을 포함하는 것을 특징으로 하는 전자장치의 제조 방법.
  16. 제11항에 있어서,
    제1 및 제2의 회로층 중 1층을 구성하는 금속박의 한쪽 또는 양쪽이 유기수지로 이루어지는 베이스 기재로 지지되어 있고,
    상기 유기수지는, 염화 비닐 수지(PVC), 아크릴로 니트릴 부타디엔 스틸렌(ABS), 폴리에틸렌 텔레프탈레이트(PET), 글라이콜 변성 폴리에틸렌 텔레프탈레이트(PETG), 폴리에틸렌 나프탈레이트(PEN), 폴리카보네이트 수지(PC), 2축 연신폴리에스테르(0-PET), 폴리이미드 수지로부터 선택되는 것을 특징으로 하는 전자장치의 제조 방법.
  17. 제 11항에 있어서,
    제1 및 제2의 회로층 중 1층을 구성하는 금속박의 한쪽 또는 양쪽이 종이로 이루어지는 상기 베이스 기재에 지지되어 있는 것을 특징으로 하는 전자장치의 제조 방법.
KR1020067016021A 2004-01-15 2005-01-07 전자장치의 제조방법 KR100841825B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004008313 2004-01-15
JPJP-P-2004-00008313 2004-01-15

Publications (2)

Publication Number Publication Date
KR20060101789A KR20060101789A (ko) 2006-09-26
KR100841825B1 true KR100841825B1 (ko) 2008-06-26

Family

ID=34792223

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067016021A KR100841825B1 (ko) 2004-01-15 2005-01-07 전자장치의 제조방법

Country Status (7)

Country Link
US (1) US20070161154A1 (ko)
EP (1) EP1713020A4 (ko)
JP (1) JP4386038B2 (ko)
KR (1) KR100841825B1 (ko)
CN (1) CN100476869C (ko)
TW (1) TWI266245B (ko)
WO (1) WO2005069205A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006237517A (ja) * 2005-02-28 2006-09-07 Sanyo Electric Co Ltd 回路装置およびその製造方法
CN101160596B (zh) * 2005-04-18 2010-05-26 日立化成工业株式会社 电子装置的制造方法
DE102012212996B4 (de) * 2012-07-24 2018-06-28 Toru Takita Verfahren zur Herstellung eines Inlays für eine Chipkarte
CN113948848B (zh) * 2021-12-20 2022-04-12 成都瑞迪威科技有限公司 一种接地良好的天线互联结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001217380A (ja) * 2000-02-04 2001-08-10 Hitachi Ltd 半導体装置およびその製造方法
JP2003194724A (ja) * 2001-12-26 2003-07-09 Tokyo Weld Co Ltd ワークの外観検査装置および外観検査方法
JP2004127230A (ja) * 2002-08-08 2004-04-22 Renesas Technology Corp 半導体装置、半導体装置の製造方法、電子商取引方法及びトランスポンダ読み取り装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5497938A (en) * 1994-09-01 1996-03-12 Intel Corporation Tape with solder forms and methods for transferring solder to chip assemblies
US5528222A (en) * 1994-09-09 1996-06-18 International Business Machines Corporation Radio frequency circuit and memory in thin flexible package
JP3339390B2 (ja) * 1997-11-12 2002-10-28 株式会社村田製作所 電子部品の搬送装置
DE19962194A1 (de) 1999-12-22 2001-06-28 Flexchip Ag Verfahren zur Herstellung von kontaktierbaren Leiterschleifen für Transponder
US6951596B2 (en) * 2002-01-18 2005-10-04 Avery Dennison Corporation RFID label technique
JP4433629B2 (ja) 2001-03-13 2010-03-17 株式会社日立製作所 半導体装置及びその製造方法
JP2002366917A (ja) 2001-06-07 2002-12-20 Hitachi Ltd アンテナを内蔵するｉｃカード
US6732498B2 (en) * 2001-06-29 2004-05-11 Mars, Incorporated Vacuum assisted cut-and-seal apparatus with transfer wheel
JP2003069294A (ja) * 2001-08-24 2003-03-07 Oji Paper Co Ltd Ｉｃチップの実装装置
US6773543B2 (en) * 2002-05-07 2004-08-10 Delaware Capital Formation, Inc. Method and apparatus for the multiplexed acquisition of a bare die from a wafer
JP3739752B2 (ja) * 2003-02-07 2006-01-25 株式会社 ハリーズ ランダム周期変速可能な小片移載装置
CN100562889C (zh) * 2003-12-05 2009-11-25 日立化成工业株式会社 电子装置的制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001217380A (ja) * 2000-02-04 2001-08-10 Hitachi Ltd 半導体装置およびその製造方法
JP2003194724A (ja) * 2001-12-26 2003-07-09 Tokyo Weld Co Ltd ワークの外観検査装置および外観検査方法
JP2004127230A (ja) * 2002-08-08 2004-04-22 Renesas Technology Corp 半導体装置、半導体装置の製造方法、電子商取引方法及びトランスポンダ読み取り装置

Also Published As

Publication number Publication date
EP1713020A1 (en) 2006-10-18
JPWO2005069205A1 (ja) 2007-12-27
TWI266245B (en) 2006-11-11
JP4386038B2 (ja) 2009-12-16
TW200539037A (en) 2005-12-01
CN100476869C (zh) 2009-04-08
WO2005069205A1 (ja) 2005-07-28
CN1910595A (zh) 2007-02-07
US20070161154A1 (en) 2007-07-12
EP1713020A4 (en) 2009-03-25
KR20060101789A (ko) 2006-09-26

Similar Documents

Publication Publication Date Title
JP4737505B2 (ja) Ｉｃタグインレット及びｉｃタグインレットの製造方法
KR101007415B1 (ko) 전자장치의 제조방법
US6693362B2 (en) Multichip module having chips mounted on upper and under surfaces of a thin film closing an opening formed in a rigid substrate
JP4386023B2 (ja) Ｉｃ実装モジュールの製造方法および製造装置
KR100895567B1 (ko) 전자장치의 제조 방법
JP4518024B2 (ja) 電子装置
KR100841825B1 (ko) 전자장치의 제조방법
JP2001093926A (ja) 半導体素子パッケージ製造方法及びそれにより製造された半導体素子パッケージ
JP6957962B2 (ja) Ｒｆｉｄタグの製造方法
JP2014115938A (ja) 半導体装置およびその製造方法
JP2000091473A (ja) 電気回路の封止構造体の製造方法および該封止構造体

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130607

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140616

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee