CN100476869C - 电子装置的制造方法 - Google Patents
电子装置的制造方法 Download PDFInfo
- Publication number
- CN100476869C CN100476869C CNB200580002465XA CN200580002465A CN100476869C CN 100476869 C CN100476869 C CN 100476869C CN B200580002465X A CNB200580002465X A CN B200580002465XA CN 200580002465 A CN200580002465 A CN 200580002465A CN 100476869 C CN100476869 C CN 100476869C
- Authority
- CN
- China
- Prior art keywords
- mentioned
- circuit layer
- manufacture method
- electronic installation
- described electronic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
- H05K13/02—Feeding of components
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/07718—Constructional details, e.g. mounting of circuits in the carrier the record carrier being manufactured in a continuous process, e.g. using endless rolls
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
- G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7525—Means for applying energy, e.g. heating means
- H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
- H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Abstract
本发明提供了成本低、生产率高、可以得到良好通讯特性的电子装置的制造方法。所述的电子装置包含:在对向的1组的各个面上形成第1电极(12)和第2电极(13)的IC元件(10);形成了具有细缝(1)的天线电路(21)的第1电路层(20);以及将上述IC元件(10)与上述天线电路(21)电连接的第2电路层(30),其中,将上述IC元件(10)一个个收入外周上具备多个可插入1个IC元件(10)的缺口(74)的圆盘状输送器(70)的上述缺口(74)中,通过旋转上述圆盘状输送器(70)而输送上述IC元件(10B)。
Description
技术领域
本发明是关于装载IC元件的非接触式个体识别装置等电子装置的制造方法,更具体地说,本发明是关于成本低、生产率高并且可以得到良好通讯特性的电子装置的制造方法。
背景技术
近年来,使用RFID(Radio Frequency Identificatin)标签的非接触式个体识别系统,作为管理整个物品寿命周期的系统在制造、物流、销售的所有产业中受到人们的关视。尤其是使用2.45GHz的微波的电波方式RFID标签,可以采用在IC元件上加装外部天线的结构,使通讯距离达到几米,因而特别受到注目,目前,正以大量商品的物流及物品管理或制造物品履历管理等为目的而进行系统构建。
使用上述微波的电波方式RFID标签,目前已经知道的例如有,株式会社日立制作所和日本Renesas科技有限公司所开发的使用TCP(Tape CarrierPackage)型插入物的RFID标签;TCP型插入物的制造采用下述制造方法,即,在聚酰亚胺基材和铜天线电路连续形成的带状载体上,一个个安装同一面上形成所有外部电极的IC元件的TAB(Tape Automated Bonding)制法(香山晋、成濑邦彦“VLSI封装技术(上)、(下)”,日经BP公司,1993年)。以下,参照图1说明使用一般TAB加工法制造RFID标签的工艺过程。
首先,如图1(a)所示,在电路面上形成了金凸起114的同一面上形成所有外部电极,通过切割加工将所得到的IC元件110形成单片化,然后,用真空吸附器120吸附,使之离开划片薄膜100。然后,如图1(b)所示,将同一面上形成了所有外部电极的IC元件110移动至真空吸附站130,使其金凸起114成为表面。随后,如图1(c)所示,将真空吸附站130上下反转,使金凸起114变成下面。将上述于同一面上形成了所有外部电极的IC元件110,定位于将带有铜箔的聚酰亚胺基材加工而在基材152上制成天线电路151的天线基板150的特定位置上,然后,使用加热器140加热压接而固定。在天线电路151上与金凸起114连接的部分上,施以镀锡或焊锡而得到通过金-锡合金的连接。随后,如图1(d)所示,利用由给料器160供给的热固性树脂170,填充上述于同一面上形成了所有外部电极的IC元件110和天线基板150的空隙,加以密封。上述热固性树脂的固化结束后的状态,是被称为插入物(inlet)的RFID标签的中间形态。将该插入物收容于标签或薄型盒体中,可以作为RFID标签使用。
其他的插入物构造例如有,由株式会社日立制作的宇佐美所发明的,在互相对向的1组的各自的面上各形成1个IC元件的外部电极的IC元件中,各自的面上所形成的外部电极连接于偶极天线的玻璃二极管封装装构造(日本特开2002 269520号公报)。另外,还有由宇佐美等人研制的,将IC元件的互相对向的1组的各自的面上形成一个个上述2个外部电极的IC元件安装于激振细缝型偶极天线上时,用天线将上述IC元件的在互相对向的1组的各自的面上形成一个个的外部电极加以包夹,形成夹层天线构造(ISSCC Digestof Technical Papers,PP.398-399,2003年)。具有激振细缝的偶极天线构造,可以通过调整此细缝的宽度及长度,来整合天线的阻抗及上述IC元件的输入阻抗,提高通讯距离。
发明内容
为了采用使用RFID标签的非接触式个体识别系统,来实现大量商品的物流及物品管理,必须对每个商品加装RFID标签,为此,需要大量且廉价地生产RFID标签。
然而,在可以得到良好通讯特性的激励型偶极天线结构中,由于IC元件的2个外部电极跨越激励细缝而与天线连接,形成谐振电路,因此,在同一面上形成所有外部电极的IC元件,必须将信号输入用的2个外部电极和细缝以高的精确度对位。因此,采用以往的图1所示的TAB制法,对于同一面上形成所有外部电极的IC元件,需要一个一个地进行下述工序,即,用真空吸附器自划片薄膜吸附和输送在同一面上形成所有外部电极的IC元件,以及将同一面上形成所有外部电极的IC元件和天线基板对位和配置,然后加热压接,进行树脂密封等工序;因而将各工序的生产节拍时间缩短至1秒左右或1秒以下非常困难,大量生产时生产率性存在很大问题。
另外,生产节拍时间较长时,将妨碍了人工费用降低,而且,为了通过金-锡或金-焊锡接合来连接在同一面上形成所有外部电极的IC元件和天线基板,作为基板材料必须使用在耐热性好、价格高的聚酰亚胺薄膜上贴合铜箔的带状基材,而难以生产廉价的插入物。
若使用由上述天线夹持2个外部电极在互相对向的1组的各自的面上一个个形成的IC元件的、在各自的面上形成一个个的外部电极的夹层天线结构,虽然不需要将激励细缝和上述IC元件的在各自面一个个形成的各外部电极进行高精确度的对位,但采用TAB制法的以往生产方法时,为了缩短生产节拍时间而使用多个真空吸附器同时吸附及输送多个上述基片,因而使生产设备复杂化并增加设备投资金额,而难以大量生产插入物及降低生产成本。
本发明是鉴于上述情况而完成的,本发明的目的是,提供一种成本低、生产率高且可以获得良好通讯特性的电子装置的制造方法。
为了实现上述任务,本发明提供了一种电子装置的制造方法,是包含在两面上形成电极的IC元件以及第1和第2电路层的电子装置的制造方法,其特征在于,将上述IC元件的一方的电极与上述第1电路层、上述IC元件的另一方的电极与上述第2电路层、上述第1及第2电路层电连接,并且,包含一面分别连续供给上述IC元件及上述电路层的任一方、一面进行连接面的对位的工序。
在上述电子装置的制造方法中,优选的是,连续供给上述IC元件的工序包括:将上述IC元件一个个保持在至少具有一个以上IC元件保持部的IC元件输送器的上述IC元件保持部的工序;以及,通过移动上述输送器的输送部,输送上述被保持的IC元件的工序。
在上述电子装置的制造方法中,优选的是,上述IC元件输送器是圆盘状。
在上述电子装置的制造方法中,优选的是,上述IC元件保持部的形状是缺口状。
在上述电子装置的制造方法中,优选的是,将上述IC元件一个个保持在上述输送器的上述IC元件保持部的工序是,使用IC元件整列供给器将上述IC元件一个个保持在上述IC元件保持部。
在上述电子装置的制造方法中,优选的是,上述IC元件整列供给器是线性送料器。
在上述电子装置的制造方法中,优选的是,上述IC元件整列供给器是高频整列型送料器。
在上述电子装置的制造方法中,优选的是,通过各向异性导电性粘接层,进行上述IC元件的电极与上述第1和第2电路层的至少一层的电连接。
在上述电子装置的制造方法中,优选的是,在进行上述连接面的对位的工序之后,包括将上述IC元件的电极与上述第1和第2电路层的至少一层一起连接的工序。
在上述电子装置的制造方法中,优选的是,上述一起连接的方法是采用加热压缩进行。
在上述电子装置的制造方法中,优选的是,通过上述加热压缩,将与上述第1及第2电路层的空隙密封。
在上述电子装置的制造方法中,优选的是,在将多个上述IC元件的电极与第1及第2电路层的至少一层一起连接的工序之后,具有将连续的带有多个上述IC元件的电路层切断成一个一个单片的工序。
在上述电子装置的制造方法中,优选的是,在上述第1及第2电路层的至少一层的表面上形成导电层。
在上述电子装置的制造方法中,优选的是,上述第1及第2电路层的至少一层具有细缝。
在上述电子装置的制造方法中,优选的是,上述导电层含有铝。
在上述电子装置的制造方法中,优选的是,上述第1及第2金属箔的至少一方由有机树脂构成的基材所支撑,上述有机树脂选自:聚氯乙烯树脂(PVC)、丙烯腈-丁二烯-苯乙烯共聚物(ABS)、聚对苯二甲酸乙二酯(PET)、乙二醇改性聚对苯二甲酸乙二酯(PETG)、聚萘二甲酸乙二酯(PEN)、聚碳酸酯树脂(PC)、双轴拉伸聚酯(O-PET)、聚酰亚胺树脂。
在上述电子装置的制造方法中,优选的是,上述第1及第2金属箔的至少一方由纸所构成的上述基材所支撑。
采用本发明的电子装置的制造方法可得以下的效果。将在对向的1组的各个面上形成了外部电极的IC元件,一个个收入于配置于圆盘状输送器外周的、可插入1个上述IC元件的多个的缺口中;通过上述圆盘状输送器的旋转,同时输送以上述缺口数为最大数的多个上述IC元件,因而,即使一个个配置于第1及第2电路层,也可实现良好的生产率,得到价格低廉的插入物。
附图的简要说明
图1是用以说明以往的制造方法的图;
图2是表示采用本发明的制造方法得到的插入物结构的图;
图3是用于说明本发明第1实施方式的制造工艺图;
用4是用于说明本发明第2实施方式的制造工艺图。
本发明的实施方式
以下,使用附图详细说明本发明的实施方式。
本发明的电子装置,包含有:在两面上形成了电极的IC元件、第1电路层、以及作为将上述IC元件与上述第1电路层电连接的短路板(连接覆盖层)而工作的第2电路层。
上述电子装置,是使用了本发明的制造方法的RFID用插入物。图2(a)是由上面俯视RFID标签用插入物的示意图。另外,图2(b)是图2(a)的A-A’部的剖面示意图。使用图2简单说明上述插入物的构造。
如图2(b)所示,在上述IC元件10的对向的1组的各个面上,分别形成一方的电极12及另一方的电极13。上述IC元件10,通过一方的电极12,经由各向异性导电性粘接剂层40中含有的导电粒子41,在第1连接部2处与由基材22和天线电路21构成的第1电路层20连接。同样,由基材32及金属箔31构成的第2电路层30和上述IC元件10的另一方电极13,在第2连接部3处经由各向异性导电性粘接剂层40所含有的导电粒子41而连接;另外,第2电路层30和第1电路层20,在第3连接部4处经由各向异性导电性粘接剂层40所含有的导电粒子41连接。上述IC元件10的另一方电极13的第2连接部3和第1电路层20上的第3连接部4,跨越天线电路21上形成的细缝1而连接。即,上述IC元件10的一方的电极12和另一方的电极13,通过第1连接部2、天线电路21、第3连接部4、第2电路层30的金属箔31以及第2连接部3而电连接。另外,第1电路层20和第2电路层30的空隙,由各向异性导电性粘接剂层40的基体树脂42密封。
其次,对上述电子装置的制造方法,参照附图举例进行说明。
本发明的上述电子装置的制造方法的第1例,是包含在对向的1组的各自的面形成外部电极的IC元件、作为形成细缝的收发信号天线来使用的第1电路层、将上述IC元件与第1电路层电连接的第2电路层的电子装置的制造方法,其中,至少具有下述工序:使用第1金属箔形成多个的天线电路的工序;以及在基材上设置上述天线电路而形成第1电路层的工序,或者由基材上设置的第1金属箔来设置多个天线电路以形成第1电路层的工序;将上述IC元件定位的工序;将定位的IC元件,一个个收入配置在圆盘状输送器的外周的、可插入一个上述IC元件的多个缺口中,通过旋转上述圆盘状输送器来输送的工序;通过第1各向异性导电性粘接剂层,将被输送的IC元件一个个配置到为了电连接而形成了第2金属箔的第2电路层上,制作带有IC元件的第2电路层的工序;在上述天线电路上的特定位置,将带有上述IC元件的第2电路层定位,使上述IC元件可以电连接的工序;在第1电路层上的特定位置,通过第2各向异性导电性粘接剂层,将带有上述IC元件的第2电路层一起加热压接的工序。
另外,本发明的上述电子装置的制造方法的第2例,是包含在对向的1组的各自的面上形成外部电极的IC元件、作为形成了细缝的收发信号天线来使用的第1电路层、将上述IC元件与第1电路层电连接的第2电路层的电子装置的制造方法,其中,至少包括下述工序:使用第1金属箔形成多个的天线电路的工序,以及在基材上设置上述天线电路而形成第1电路层的工序,或者,由在基材上设置的第1金属箔来设置多个天线电路以形成第1电路层的工序;将上述IC元件定位的工序;将定位的IC元件,一个个收入配置在圆盘状输送器的外周的、可插入一个上述IC元件的多个缺口中,通过旋转上述圆盘状输送器来输送的工序;在上述天线电路上的特定位置,为了电连接上述IC元件,将所输送的上述IC元件一个个对位后,通过第1各向异性导电性粘接剂层进行配置的工序;将配置的上述IC元件和在上述天线电路上的特定位置为了电连接而形成了第2金属箔的第2电路层对位的工序;通过第2各向异性导电性粘接剂层,将上述第2电路层加热压接到上述IC元件及第1电路层上的工序。
此外,本发明的上述电子装置的制造方法的第3例,是包含在对向的1组的各自的面上形成外部电极的IC元件、作为形成了细缝的收发信号天线来使用的第1电路层、以及将上述IC元件与上述第1电路层电连接的第2电路层的电子装置的制造方法,其中,至少包括下述工序:使用第1金属箔形成多个天线电路的工序,以及在基材上设置上述天线电路而形成第1电路层的工序,或者,由基材上设置的第1金属箔来设置多个天线电路以形成第1电路层的工序;在上述天线电路上的特定位置形成第1各向异性导电性粘接剂层的工序;将上述IC元件定位的工序;将定位的IC元件,一个个收入配置在圆盘状输送器的外周的、可插入一个上述IC元件的多个缺口中,通过旋转上述圆盘状输送器来输送的工序;在上述天线电路上的特定位置,为了电连接上述IC元件,将所输送的上述IC元件一个个对位后,通过第1各向异性导电性粘接剂层进行配置的工序;在配置的多个上述IC元件及在天线电路上的特定位置形成第2各向异性导电性粘接剂层的工序;将上述第2电路层加热压接到多个上述IC元件及第1电路层上的工序。
在上述第1例-第3例中,第1和第2金属箔的至少一方是铝。
在上述第1例-第3例中,第1和第2金属箔的至少一方,是由有机树脂或纸构成的基材来支撑。上述有机树脂选自:聚氯乙烯树脂(PVC)、丙烯腈-丁二烯-苯乙烯共聚物(ABS)、聚对苯二甲酸乙二酯(PET)、乙二醇改性聚对苯二甲酸乙二酯(PETG)、聚萘二甲酸乙二酯(PEN)、聚碳酸酯树脂(PC)、双轴拉伸聚酯(O-PET),聚酰亚胺树脂。
在上述第1例-第3例中,作为形成第1电路层的方法例如有,使用第1金属箔形成多个天线电路后设置于基材上,形成第1电路层的方法;以及,在基材上设置第1金属箔后,通过蚀刻等形成多个的天线电路来形成第1电路层的方法。
作为上述IC元件的定位方法,例如有,将片状电容器或片状电阻等片状零部件排成1列的高速批量送料器,或高频零件送料器,或线性送料器。
在上述第1例-第3例中,具有下述工序的场合,可以缩短生产节拍时间,因而是优选的,所述的工序包括:将在第1电路层的宽度方向上排列上述IC元件时的列,以可以每一列一起加热压接的个数分量作为1个片分割第2电路层的工序;将上述第2电路层与天线电路上的特定位置对位的工序;将上述第2电路层,通过各向异性导电性粘接剂层一起加热压接到上述IC元件及第1电路层上的工序。
在上述第1例-第3例中,也可以使用在上述IC元件的带有外部电极的各自的面上形成各向异性导电性粘接剂层,使上述IC元件预先被上述各向异性导电性粘接剂层夹持的状态的半导体元件,在这种情况下可以更有效地制造插入物。
在上述第1例-第3例中,通过上述第1及第2各向异性导电性粘接剂层的加热压接,可将多个上述IC元件与第1及第2电路层一起加热压接,同时可将与第1及第2电路层的空隙密封。
此时,使上述第1及第2各向异性导电性粘接剂层的厚度合计量至少达到上述IC元件厚度的2分之1以上,可以获得与第1及第2电路层的密封性,实现高的可可靠性,因而是优选的。
如果在上述加热压接之前预先将第2电路层分割成多个,可以防止由于热应变造成的位置偏移,因而是优选的。
在上述第1例-第3例中,也可以在上述IC元件的带有外部电极的各自的面上形成各向异性导电性粘接剂层,在由上述各向异性导电性粘接剂层预先包夹上述IC元件的状态的半导体元件的上述各向异性导电性粘接剂层的一方的面上,进一步预先设置第2电路层,这样,可以更有效地制造插入物。
在上述第1例-第3例中,作为在基材上设置第2金属箔以形成第2电路层的方法,例如有将第2金属箔简单贴合在上述基材上的方法;对于上述第2金属箔,不需要进行蚀刻等处理,而可减少工序,缩短生产节拍时间并降低成本,因而是优选的。
在上述第1例-第3例中,通过各向异性导电性粘接剂层将第2电路层一起加热压接到上述IC元件及第电路层上的工序之后,具有将连续的天线电路切断成为一个一个单片的工序。
上述的第1例-第3例,在上述切断工序中,当图2中的A-A’方向为宽度方向时,第2电路层必须具有跨越细缝而到达上述IC元件的长度,从插入物整体外观上看,具有与天线电路宽度大致相同的长度比较好。
在上述第1例-第3例中,经过上述各工序,可以得到作为本发明的电子装置的插入物结构。
上述的插入物,以RFID标签的形态使用时,在插入物的上下设置薄盖板,可保护电路而防止短路,因而是优选的。
在上述第1例-第3例中,将成列的多个IC元件一个个地收入配置在圆盘状输送器外周的、可插入一个上述IC元件的多个缺口中,通过旋转上述圆盘状输送器,同时输送以上述缺口的数目为最大数值的多个上述IC元件,如此一来,即使将被输送的片一个个地配置在第2电路层及天线电路上的特定位置,与用真空吸附器一个一个吸附、输送及配置上述IC元件的情况相比,仍可实现良好的生产率。由于提高生产率,可缩短每1个插入物的生产节拍时间。
在上述第1例-第3例中,使用上述IC元件和第2电路层,形成跨越细缝的连接结构,这样,不再需要进行上述IC元件的与天线电路接触的一侧的面的外部电极与天线电路上的激励细缝的高精度对位,故可降低生产设备的成本和实现输送的高速化。
在上述第1例-第3例中,上述IC元件与第1及第2电路层的电连接和第1及第2电路层的电连接,是通过各向异性导电性粘接剂层来进行。通过各向异性导电性粘接剂层的连接,是通过使作为被连接体的上述IC元件的各自的面上所形成的各外部电极与上述各向异性导电性粘接剂层中所含有的导电粒子接触而获得,由于不需要天线电路表面上的电镀,而且不需要为了形成金属接合而承受200℃以上高温的焊接的高耐热性基材,故可使用廉价的基材及天线电路,从而实现低成本化。
由于上述电连接是通过各向异性导电性粘接剂层来进行,因此,例如在以往采用金-锡接合等连接的场合,必须使用耐热性高的聚酰亚胺作为第1电路层的基材,与此相对,本发明例如可以使用廉价的聚对苯二甲酸乙二酯等。另外,上述连接部的天线电路上的表面不需要施加镀锡等,因而天线电路的材料可以使用虽然镀覆性比锡或焊锡差、但价格便宜的铝。因此,例如在聚对苯二甲酸乙二酯基材上形成铝的天线电路而得到的第1电路层,是用于制造廉价RFID标签用插入物的适宜的部件。
在上述第1例中,可以将第1各向异性导电性粘接剂层预先形成于第2电路层上,也可以形成于上述IC元件的另一方的电极侧。另外,第2各向异性导电性粘接剂层可以预先形成于第1电路层上,也可以形成于IC元件的一方的电极12侧。
在上述第2例中,可以将第1各向异性导电性粘接剂层预先形成于第1电路层上,也可以形成于上述IC元件的一方的电极12侧。另外,第2各向异性导电性粘接剂层可以预先形成于第2电路层上,也可以形成于IC元件及天线电路上
即,本发明的电子装置的制造方法,是包含在对向的1组的各自的面上形成外部电极的IC元件、形成了细缝的收发信号天线、以及将上述IC元件与上述天线电连接的第2电路层的电子装置的制造方法,其特征在于,将上述IC元件一个个收入外周上具有多个可插入1个上述IC元件的缺口的圆盘状输送器的上述缺口中,通过上述圆盘状输送器的旋转来进行上述IC元件的输送,从而可以同时输送以上述缺口数为最大数的多个上述IC元件。
如上述第1例-第3例中说明的那样,将上述IC元件一个个收入配置在圆盘状输送器外周上的可以插入1个上述IC元件的多个缺口中,通过上述圆盘状输送器的旋转,同时输送以上述缺口数为最大数的多个上述元件,因而,即使与第1及第2电路层电连接的方式一个个配置,也可以大幅度提高插入物的生产率。
实施例
以下,参照附图进一步详细地说明本发明的优选的实施例,但本发明并非限定于这些实施例。
图2(a)是本发明的实施方式,是从上面俯视采用本发明的制造方法的RFID标签用插入物的示意图。另外,图2(b)是图2(a)的A-A’部的剖面示意图。使用图2,简单说明插入物的结构。
如图2(b)所示,在IC元件10的对向的1组的各个面上,形成了一方的电极12和另一方的电极13。IC元件10的一方电极12,在第1连接部2处通过各向异性导电性粘接剂层40中包含的导电粒子41,与由基材22及天线电路21构成、作为天线基板工作的第1电路层20连接。同样,由基材32及金属箔31构成、作为短路板工作的第2电路层30和IC元件10的另一方的电极13,在第2连接部3处通过上述导电粒子41连接;另外,第2电路层30和第1电路层20,在第3连接部4处通过上述导电粒子41连接。即,上述IC元件10的另一方电极13的第2连接部3和第1电路层20上的第3连接部4,跨越第1电路层20上形成的细缝连接。也就是说,上述IC元件10的一方的电极12和另一方的电极13,通过第1连接部2、天线电路21、第3连接部4、第2电路层30的金属箔31以及第2连接部3而电连接。此外,第1电路层20和第2电路层30的空隙,由各向异性导电性粘接剂层40的基体树脂42密封。
<第1实施方式>
以下,参照图3说明第1实施方式。
首先,如图3(a)所示,在厚度50μm的聚对苯二甲酸乙二酯基材22上,利用粘接剂层贴合厚度9μm的铝箔,在所得到的带状基材的铝箔面上,采用丝网印刷形成抗蚀剂,然后,使用氯化铁水溶液作为腐蚀液,连续形成天线电路21。其中,天线电路21的每1个天线的宽度为2.5mm,细缝宽度0.5mm,形成天线电路21的间距为3mm。
其次,如第3图(b)所示,将约10000个准备好的、在对向的1组的各个面上形成外部电极的长宽各0.4mm、厚0.15mm的IC元件10供给高频零件送料器70,然后,使上述高频零件送料器70及与上述零件送料器70连接的线性送料器71以280Hz的频率连续振动,使上述IC元件10在上述线性送料器71上排成一列。
然后,如第3图(c)所示,在宽2mm、长50m、厚50μm的聚对苯二甲酸乙二酯基材32上用粘接剂贴合厚度9μm的铝箔,在所得到的第2电路层30的铝箔面上,于80℃下叠层宽2mm、长50m的各向异性导电性粘接薄膜(AC-2052P-45(日立化成工业(株)制造),剥去分隔膜而形成各向异性导电粘接剂层40。配置上述线性送料器71、外周上具有可插入1个上述IC元件10的多个缺口74的圆盘状输送器73、以及上述各向异性导电粘接剂层40,使上述各向异性导电粘接剂层40朝上。另外,在上述线性送料器71的顶端带有销钉72,用于防止上述IC元件10因振动而脱落,以及只分离出1个插入上述圆盘状输送器73的缺口74的上述IC元件10。
随后,如图3(d)所示,使上述线性送料器71顶端的销钉72下降,将在上述线性送料器71的前端排成列的IC元件10B中的一个插入上述圆盘状输送器73的缺口74,旋转上述圆盘状输送器73。此时,上述线性送料器71顶端的销钉72上升,以防止之后插入的上述IC元件10脱落;上述圆盘状输送器73在随后要插入上述IC元件10的缺口74旋转至与上述线性送料器71连接的位置停止旋转。
然后,如图3(e)所示,当插入上述圆盘状输送器73的缺口74的上述IC元件10B位于上述各向异性导电性粘接剂层40的上方时,利用定位焊用销钉75使上述IC元件10B从上述缺口74脱离,固定于上述各向异性导电性粘接剂层40上,并将具有上述各向异性导电性粘接剂层40的第2电路层30移动3mm。重复以上动作,在上述第2电路层30上形成的各向异性导电性粘接剂层40上,以3mm间隔配置40个上述IC元件10。此时,上述圆盘状输送器73外周上具有的缺口74是24个,上述圆盘状输送器73的旋转速度是0.25转/秒,而具有上述各向异性导电性粘接剂层40的第2电路层30的移动速度是18mm/秒。
接下来,如图3(f)所示,在配置的上述IC元件10的与第2电路层30侧的外部电极相反一侧的外部电极面上,于80℃下层叠上述宽度的上述各向异性导电性粘接薄膜,剥去分隔膜形成各向异性导电性粘接剂层40,得到以3mm的间距将40个IC元件10排成1列的、附有上述IC元件10的第2电路层30。此时,上述IC元件10的带有外部电极的各个面,形成被上述各向异性导电性粘接剂层40夹持的状态。
随后,如图3(g)所示,使用CCD相机和图像处理装置,将由带有上述IC元件10的第2电路层30的各向异性导电性粘接剂层40上面透视的上述IC元件10和天线电路21上的特定位置进行对位,可将带有上述IC元件10的第2电路30的IC元件10暂时固定于与第1电路层20连接的方向。另外,即使不使用CCD相机和图像处理装置,而是通过目视从各向异性导电性粘接剂层40上面透视观看到的上述IC元件10的位置精度也没有任何问题。接着,由第2电路层30一侧降下压接头,以3MPa压力、180℃温度和15秒加热时间的条件,将带有上述IC元件10的第2电路层30,相对于在第1电路层20的宽度方向排列的1列天线电路21,在特定的位置一起加热压接,同时将第1电路层20和第2电路层30的空隙密封。在压接头上,于特定位置形成上述IC元件10的厚度分量的突起,使得上述IC元件10和第1电路层20及第2电路层30的连接,以及第2电路层30及第1电路层20的连接可以同时进行。
接下来,如图3(h)所示,使用压力切断机切断成一个个单片,得到图2所示形状的插入物构造。
采用本工艺,上述IC元件10的输送及配置所需要的时间,每个插入物是0.167秒,将上述带有IC元件10的第2电路层30与第1电路层20连接所需要的时间,每个插入物是0.375秒。若使用多个压接头,则可进一步缩短每1个插入物的生产节拍时间。
另外,上述IC元件10的安装位置精度在规定位置的±0.3mm以内,没有因位置偏差而引起的安装不良及通讯不良。
<第2实施方式>
以下,参照图4说明第2实施方式。
首先,如图4(a)所示,在厚度50μm的聚对苯二甲酸乙二酯基材22上,利用粘接剂贴合厚度9μm的铝箔,在所得到的带状基材的铝箔面上,采用丝网印刷形成抗蚀剂,然后,使用氯化铁水溶液作为腐蚀液,连续形成天线电路21。其中,每1个天线电路21的天线的宽度为2.5mm,细缝宽度0.5mm,形成天线电路21的间距为3mm。
其次,如图4(b)所示,在天线电路21上的特定位置,于80℃下层叠宽2mm的各向异性导电性粘接薄膜(AC-2052P-45,日立化成工业(株)制造),剥去分隔膜,形成各向异性导电性粘接剂层40。
接着,如图4(c)所示,将10000个准备好的、在对向的1组的各个面上形成的长宽各0.4mm、厚0.15mm的IC元件10供给高频零件送料器70,然后,将上述高频零件送料器70及与上述零件送料器70连接的线性送料器71以280Hz的频率连续振动,使上述IC元件10在上述线性送料器71上排成一列。
随后,如图4(d)所示,配置上述线性送料器71、外周上具有可插入1个上述IC元件10的多个缺口74的圆盘状输送器73、以及在上述天线电路21上的特定位置形成的各向异性导电性粘接剂层40,使该各向异性导电性粘接剂层40朝上。另外,在上述线性送料器71的顶端带有销钉72,用于防止上述IC元件10因振动而脱落,以及将插入上述圆盘状输送器73的缺口74的上述IC元件10仅分离出1个。
然后,如图4(e)所示,降下上述线性送料器71顶端的销钉72,将在上述线性送料器71的前端排成列的IC元件10C的一个插入上述圆盘状输送器73的缺口74,旋转上述圆盘状输送器73。此时,上述线性送料器71的顶端的销钉72上升,以防止之后插入的上述IC元件10脱落,上述的圆盘状输送器73,在此后插入上述IC元件10的缺口74旋转至与上述线性送料器71连接的位置停止旋转。
接下来,如图4(f)所示,当插入上述圆盘状输送器73的缺口74的上述IC元件10C位于上述各向异性导电性粘接剂层40的上方时,利用定位焊用销75使上述IC元件10C离开上述缺口74,固定在上述各向异性导电性粘接剂层40上,将具有上述各向异性导电性粘接剂层40的天线电路21移动3mm。重复上述动作,在上述天线电路21上形成的各向异性导电性粘接剂层40上以3mm间隔配置40个上述IC元件10。此时,上述圆盘输送器73的外周上具有的缺口74是24个,上述圆盘状输送器73的转速是0.25转/秒,具有上述各向异性导电性粘接剂层40的第2电路层30的移动速度是18mm/秒。
随后,如图4(g)所示,在厚50μm的聚对苯二甲酸乙二酯基材32上,利用粘接剂贴合厚度9μm的铝箔,在所得到的宽2mm的带状基材的铝箔面上,于80℃下层叠与上述带状基材同宽度的上述各向异性导电性粘接薄膜40,剥去分隔膜,形成带有各向异性导电性粘接剂层40的第2电路层30。
然后,如图4(h)所示,以外形尺寸为基准,将带有各向异性导电性粘接剂层40的第2电路层30和第1电路层20对准于特定位置,并暂时固定。接着,由带有各向异性导电性粘接剂层40的第2电路层30一侧降下压接头,以3MPa压力、180℃温度和15秒加热时间的条件,将带有上述各向异性导电性粘接剂层40的第2电路层30,相对于在第1电路层20的宽度方向排列的1列上述IC元件10及天线电路21,在特定位置一同加热压接,同时将第1电路层20和第2电路层30的空隙密封。在压接头上,于特定位置形成上述IC元件10的厚度分量的突起,使得上述IC元件10和第1电路层20及第2电路层30的连接,以及第2电路层30及第1电路20的连接可以同时进行。
接下来,如图4(i)所示,使用压力切断机切断成一个一个的单片,得到图2和3图所示形状的插入物。
采用本工艺,与第1实施方式同样,上述IC元件10的输送及配置所需的时间,每个插入物是0.167秒,将上述第2电路层30与第1电路层20连接所需要的时间,每个插入物是0.375秒。如果使用多个压接头,则可以进一步缩短每1个插入物的生产节拍时间。
另外,与第1实施方式同样,上述IC元件10的安装位置精确度是规定位置的±0.3mm以内,没有因位置偏差而引起的安装不良及通讯不良。
<第3实施方式>
以下说明第3实施方式。
图3中到图3(f)为止,采用与第2实施方式相同的工艺进行上述第1电路层20的加工,将上述各向异性导电性粘接薄膜层压到天线电路21上,形成各向异性导电性粘接剂层40,然后使在对向的1组的各个面上形成外部电极的IC元件10排成一列并进行输送,将上述IC元件10一个个配置于天线电路21上的特定位置。
其次,在配置的上述IC元件10上,于80℃下层合与上述层压的各向异性导电性粘接薄膜的宽度相同的各向异性导电性粘接薄膜,剥去分隔膜,形成各向异性导电粘接剂层40。
随后,在厚50μm的聚对苯二甲酸乙二酯基材32上,用粘接剂贴合厚度9μm的铝箔,制备宽2mm的带状基材,将其作为第2电路层30。将上述第2电路层30的铝箔面一侧对向上述IC元件10,以外形尺寸为基准进行对位,使得与上述各向异性导电性粘接薄膜重叠,并暂时固定。接着,由第2电路层30一侧降下压接头,在3MPa压力、180℃温度和15秒加热时间的条件下,将第2电路层30对着上述IC元件及天线电路21、在特定的位置一同加热压接,同时将第1电路层20和第2电路层30的空隙密封。在压接头上,于特定位置形成上述IC元件10的厚度分量的突起,使得上述IC元件10和第1电路层20及第2电路层30的连接,以及第2电路层30及第1电路层20的连接可以同时进行。
然后,使用压力切断机切断成一个个的单片,得到图2及图3所示形状的插入物结构。
采用本工艺,与第1及第2实施方式同样,上述IC元件10的输送及配置所需要的时间,每个插入物是0.167秒,将上述第2电路层30连接于第1电路层20所需要的时间,每个插入物是0.375秒。如果使用多个压接头,可以进一步缩短每1个插入物的节拍时间。
另外,与第1及第2实施方式同样,上述IC元件10的安装位置精确度在规定位置的±0.3mm以内,没有因位置偏差而引起的安装不良及通讯不良。
<第4实施方式>
首先,在厚50μm的聚对苯二甲酸乙二酯基材22上,用粘接剂贴合厚度9μm的铝箔,在所得到的带状基材的铝箔面上采用丝网印刷形成抗蚀剂,然后使用氯化铁水溶液作为腐蚀液,连续形成天线电路21。其中,天线电路21的每1个天线的宽度为2.5mm,细缝宽度0.5mm,形成天线电路21的间距为3mm。
其次,在第1电路层20上的特定位置,于80℃下层合宽度2mm的各向异性导电粘接薄膜(AC-2052P-45(日立化成工业(株)制造),剥去分隔膜后形成各向异性导电粘接剂层40。
随后,准备约3000个在对向的1组的各个面上形成外部电极的、长宽各0.4mm、厚0.15mm的IC元件10,将其投入安装在高速晶片镶嵌器上的高速批量送料器中。使用高速晶片镶嵌器,将由高速批量送料器排成1列后排出的上述IC元件10依次输送并配置到第1电路层20上的特定位置。
然后,在厚50μm的聚对苯二甲酸乙二酯基材32上,用粘接剂贴合厚度9μm的铝箔,在所得到的宽2mm的带状基材的铝箔面上,于80℃下层叠与上述铝箔同样宽度的上述各向异性导电粘接薄膜,剥去分隔膜,形成带有各向异性导电粘接剂层40的第2电路层30。
接着,以外形尺寸为基准,将带有各向异性导电粘接剂层40的第2电路层30和第1电路层20对合于特定位置,并暂时固定。随后,由带有各向异性导电粘接剂层40的第2电路层30一侧降下压接头,在3MPa压力、180℃温度和15秒加热时间的条件下,将带有各向异性导电粘接剂层40的第2电路层30,对着上述IC元件10及天线电路21,于特定位置一同加热压接,同时将第1电路层20和第2电路层30的空隙密封。在压接头上,于特定位置形成上述IC元件10的厚度分量的突起,使得IC元件10和第1电路层20及第2电路层30的连接,以及第2电路层30及第1电路20的连接可以同时进行。
然后,使用压力切断机切断成一个一个的单片,得到图2及图3所示形状的插入物构造。
采用本制造工艺,上述IC元件10的输送及配置所需要的时间,每个插入物是0.2秒,将第2电路层30连接于第1电路层20所需要的时间,每个插入物是0.375秒。
另外,与第1及第2实施方式同样,上述IC元件10的安装位置精度在规定位置的±0.3mm以内,没有因位置偏差而引起的安装不良及通讯不良。
以上实施例的结果汇总示于表1中。
表1
实施方式 | 输送及配置所需要的时间(秒/个) | 连接所需要的时间(秒/个) | 组装不良(不良数/总数) | 通讯不良(不良数/总数) |
第1实施方式 | 0.167 | 0.375 | 0/2000 | 0/2000 |
第2实施方式 | 0.167 | 0.375 | 0/2000 | 0/2000 |
第3实施方式 | 0.167 | 0.375 | 0/2000 | 0/2000 |
第4实施方式 | 0.2 | 0.375 | 0/2000 | 0/2000 |
另外,采用本实施方式时,可以将每1个插入物的生产节拍时间缩短到1秒左右或1秒以下,这样可以降低成本。另外,还可以得到良好的通讯特性。此外,通过使用各向异性导电性粘接剂等廉价材料,可以进一步降低成本。
Claims (17)
1.电子装置的制造方法,是包含在两面上形成电极的IC元件以及第1和第2电路层的电子装置的制造方法,其特征在于,将上述IC元件的一面的电极与上述第1电路层、上述IC元件的另一面的电极与上述第2电路层、上述第1与第2电路层电连接,并且包含一边分别连续供给上述IC元件及上述电路层的任一方、一边进行连接面的对位的工序。
2.权利要求1所述的电子装置的制造方法,其中,连续供给上述IC元件的工序包括:将上述IC元件一个个保持在至少具有一个IC元件保持部的IC元件输送器的上述IC元件保持部的工序;以及,通过移动上述输送器的输送部,输送上述被保持的IC元件的工序。
3.权利要求2所述的电子装置的制造方法,其中,上述IC元件输送器是圆盘状。
4.权利要求2所述的电子装置的制造方法,其中,上述IC元件保持器的形状是缺口状。
5.权利要求2所述的电子装置的制造方法,其中,将上述IC元件一个个保持在上述输送器的上述IC元件保持部的工序,是使用IC元件整列供给器将上述IC元件一个个保持在上述IC元件保持部。
6.权利要求5所述的电子装置的制造方法,其中,上述IC元件整列供给器是线性送料器。
7.权利要求5所述的电子装置的制造方法,其中,上述IC元件整列供给器是高频整列型送料器。
8.权利要求1所述的电子装置的制造方法,其中,上述IC元件的电极与上述第1及第2电路层的至少一个电路层的电连接是通过各向异性导电性粘接层进行的。
9.权利要求1所述的电子装置的制造方法,其中,在进行上述连接面的对位工序之后,包含将上述IC元件的电极和上述第1及第2电路层的至少一个电路层一起连接的工序。
10.权利要求9所述的电子装置的制造方法,其中,上述一起连接的方法是通过加热压接进行。
11.权利要求10所述的电子装置的制造方法,其中,通过上述加热压接将上述IC元件与上述第1及第2电路层的空隙密封。
12.权利要求9所述的电子装置的制造方法,其中,在将多个上述IC元件的电极和第1及第2电路层的至少一个电路层一起连接的工序之后,具有将连续的带有多个上述IC元件的电路层切断成一个一个的单片的工序。
13.权利要求1所述的电子装置的制造方法,其中,在上述第1及第2电路层的至少一个电路层的表面上形成导电层。
14.权利要求1所述的电子装置的制造方法,其中,上述第1及第2电路层的至少一个电路层具有细缝。
15.权利要求13所述的电子装置的制造方法,其中,上述导电层含有铝。
16.权利要求11所述的电子装置的制造方法,其中,上述第1及第2电路层的金属箔的至少一方由有机树脂构成的基材支撑,上述有机树脂为选自聚氯乙烯树脂PVC、丙烯腈-丁二烯-苯乙烯共聚物ABS、聚对苯二甲酸乙二酯PET、乙二醇改性聚对苯二甲酸乙二酯PETG、聚萘二甲酸乙二酯PEN、聚碳酸酯树脂PC、双轴拉伸聚酯O-PET、聚酰亚胺树脂中的一种。
17.权利要求11所述的电子装置的制造方法,其中,上述第1及第2电路层的金属箔的至少一方是由纸构成的基材所支撑。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP008313/2004 | 2004-01-15 | ||
JP2004008313 | 2004-01-15 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1910595A CN1910595A (zh) | 2007-02-07 |
CN100476869C true CN100476869C (zh) | 2009-04-08 |
Family
ID=34792223
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB200580002465XA Expired - Fee Related CN100476869C (zh) | 2004-01-15 | 2005-01-07 | 电子装置的制造方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US20070161154A1 (zh) |
EP (1) | EP1713020A4 (zh) |
JP (1) | JP4386038B2 (zh) |
KR (1) | KR100841825B1 (zh) |
CN (1) | CN100476869C (zh) |
TW (1) | TWI266245B (zh) |
WO (1) | WO2005069205A1 (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006237517A (ja) * | 2005-02-28 | 2006-09-07 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
KR101007415B1 (ko) * | 2005-04-18 | 2011-01-12 | 히다치 가세고교 가부시끼가이샤 | 전자장치의 제조방법 |
DE102012212996B4 (de) * | 2012-07-24 | 2018-06-28 | Toru Takita | Verfahren zur Herstellung eines Inlays für eine Chipkarte |
CN113948848B (zh) * | 2021-12-20 | 2022-04-12 | 成都瑞迪威科技有限公司 | 一种接地良好的天线互联结构 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5497938A (en) * | 1994-09-01 | 1996-03-12 | Intel Corporation | Tape with solder forms and methods for transferring solder to chip assemblies |
US5528222A (en) * | 1994-09-09 | 1996-06-18 | International Business Machines Corporation | Radio frequency circuit and memory in thin flexible package |
JP3339390B2 (ja) * | 1997-11-12 | 2002-10-28 | 株式会社村田製作所 | 電子部品の搬送装置 |
DE19962194A1 (de) | 1999-12-22 | 2001-06-28 | Flexchip Ag | Verfahren zur Herstellung von kontaktierbaren Leiterschleifen für Transponder |
JP2001217380A (ja) * | 2000-02-04 | 2001-08-10 | Hitachi Ltd | 半導体装置およびその製造方法 |
US6951596B2 (en) * | 2002-01-18 | 2005-10-04 | Avery Dennison Corporation | RFID label technique |
JP4433629B2 (ja) | 2001-03-13 | 2010-03-17 | 株式会社日立製作所 | 半導体装置及びその製造方法 |
JP2002366917A (ja) * | 2001-06-07 | 2002-12-20 | Hitachi Ltd | アンテナを内蔵するicカード |
US6732498B2 (en) * | 2001-06-29 | 2004-05-11 | Mars, Incorporated | Vacuum assisted cut-and-seal apparatus with transfer wheel |
JP2003069294A (ja) * | 2001-08-24 | 2003-03-07 | Oji Paper Co Ltd | Icチップの実装装置 |
JP2003194724A (ja) * | 2001-12-26 | 2003-07-09 | Tokyo Weld Co Ltd | ワークの外観検査装置および外観検査方法 |
US6773543B2 (en) * | 2002-05-07 | 2004-08-10 | Delaware Capital Formation, Inc. | Method and apparatus for the multiplexed acquisition of a bare die from a wafer |
JP3803085B2 (ja) * | 2002-08-08 | 2006-08-02 | 株式会社日立製作所 | 無線icタグ |
JP3739752B2 (ja) * | 2003-02-07 | 2006-01-25 | 株式会社 ハリーズ | ランダム周期変速可能な小片移載装置 |
WO2005055130A1 (ja) * | 2003-12-05 | 2005-06-16 | Hitachi Chemical Co., Ltd. | 電子装置の製造方法 |
-
2005
- 2005-01-07 EP EP05703363A patent/EP1713020A4/en not_active Withdrawn
- 2005-01-07 CN CNB200580002465XA patent/CN100476869C/zh not_active Expired - Fee Related
- 2005-01-07 WO PCT/JP2005/000095 patent/WO2005069205A1/ja active Application Filing
- 2005-01-07 KR KR1020067016021A patent/KR100841825B1/ko not_active IP Right Cessation
- 2005-01-07 JP JP2005517010A patent/JP4386038B2/ja active Active
- 2005-01-07 US US10/586,305 patent/US20070161154A1/en not_active Abandoned
- 2005-01-12 TW TW094100869A patent/TWI266245B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US20070161154A1 (en) | 2007-07-12 |
KR20060101789A (ko) | 2006-09-26 |
CN1910595A (zh) | 2007-02-07 |
JP4386038B2 (ja) | 2009-12-16 |
EP1713020A1 (en) | 2006-10-18 |
TW200539037A (en) | 2005-12-01 |
TWI266245B (en) | 2006-11-11 |
EP1713020A4 (en) | 2009-03-25 |
KR100841825B1 (ko) | 2008-06-26 |
JPWO2005069205A1 (ja) | 2007-12-27 |
WO2005069205A1 (ja) | 2005-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4737505B2 (ja) | Icタグインレット及びicタグインレットの製造方法 | |
CN101160596B (zh) | 电子装置的制造方法 | |
CN101385402B (zh) | 卡片型存储媒介物及其制造方法 | |
CN100476869C (zh) | 电子装置的制造方法 | |
JP4271038B2 (ja) | スマートラベルウェブおよびその製造方法 | |
CN1918583B (zh) | 电子装置 | |
CN100562889C (zh) | 电子装置的制造方法 | |
KR100846236B1 (ko) | 스마트 카드 웹 및 그 제조 방법 | |
US20060205113A1 (en) | Radio frequency identification (RFID) tag lamination process | |
JP2006195796A (ja) | Icタグ及びicタグインレット | |
JP2006318343A (ja) | 非接触icインレットの製造方法および製造装置 | |
KR20100043945A (ko) | 무선 인식 태그의 제조 방법 및 제조 장치 | |
JP4449460B2 (ja) | 電子装置の製造方法及び熱圧着装置 | |
JP2000091473A (ja) | 電気回路の封止構造体の製造方法および該封止構造体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090408 Termination date: 20170107 |