JP2001217380A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2001217380A
JP2001217380A JP2000032737A JP2000032737A JP2001217380A JP 2001217380 A JP2001217380 A JP 2001217380A JP 2000032737 A JP2000032737 A JP 2000032737A JP 2000032737 A JP2000032737 A JP 2000032737A JP 2001217380 A JP2001217380 A JP 2001217380A
Authority
JP
Japan
Prior art keywords
semiconductor chip
chip
semiconductor device
semiconductor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000032737A
Other languages
English (en)
Other versions
JP2001217380A5 (ja
Inventor
Mitsuo Usami
光雄 宇佐美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2000032737A priority Critical patent/JP2001217380A/ja
Priority to TW090100272A priority patent/TW552562B/zh
Priority to KR1020010004659A priority patent/KR20010078221A/ko
Priority to US09/775,546 priority patent/US6635968B2/en
Publication of JP2001217380A publication Critical patent/JP2001217380A/ja
Priority to US10/410,175 priority patent/US6867478B2/en
Publication of JP2001217380A5 publication Critical patent/JP2001217380A5/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07773—Antenna details
    • G06K19/07777—Antenna details the antenna being of the inductive type
    • G06K19/07779—Antenna details the antenna being of the inductive type the inductive antenna being a coil
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07773—Antenna details
    • G06K19/07786—Antenna details the antenna being of the HF type, such as a dipole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/91—Diode arrays, e.g. diode read-only memory array
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/928—Front and rear surface processing

Abstract

(57)【要約】 （修正有） 【課題】 半導体装置及びその製造方法に関し、特に薄
型半導体チップを利用した非接触認識デバイスに関し
て、効率よく製造する為の半導体装置の構造及び製造方
法を提供する事。 【解決手段】 あらかじめ薄型チップ１２に接着樹脂を
付着させておき、対称的に設計され且つアンテナ１１が
形成された電極付きフィルム基板２３で上下をはさん
で、薄型チップ１３とフィルム基板２３の電極を接続す
ることにより、半導体装置を製造す。接続をウエハ状態
で行いロール２１，２２状に巻き取った後個々のチップ
に切断する事により、工数の低減と付帯設備の合理化を
図る事ができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置およびそ
の製造方法に関し、特に薄型半導体チップを利用した非
接触認識デバイスに関して、効率よく製造するための半
導体装置の構造とその半導体装置の製造方法に関する。
【０００２】
【従来の技術】薄型半導体チップを組み立てる従来例は
特開平８―３１６１９４に示されている。これを図６を
使用して説明する。図６の（ａ）は粘着層５２を持つテ
ープ５３に半導体チップ５４に接着剤４５をつけた状態
で貼り付けられていることを示す断面図である。図６の
（ｂ）は粘着層６２をもつテープ６３に図６の（ａ）の
状態のものを引き伸ばして貼り付け紫外線６１を照射し
ている状態の工程の断面図を示している。図６の（ｃ）
は図６の（ｂ）で半導体チップの転写が終了したシート
をひっくり返して電極１２があるフィルム基板２３に半
導体チップ５４と電極１２を位置合わせして加熱ヘッド
押し付けた状態を示す断面図である。図６の（ｄ）は続
けて半導体チップ上の接着剤４５が溶けて電極１２に接
着された状態を示す断面図である。
【０００３】
【発明が解決しようとする課題】薄型半導体チップの組
み立てでは図６に示すように薄型チップのハンドリング
と位置合わせのためにテープに付着された状態で行われ
るのが従来例であった。これは薄型半導体チップを分離
すると、チップの表裏がばらばらとなり組み立て上困難
となるためと、薄いためにチップ損傷による歩留まり低
下が発生するためである。本発明では従来での工程低減
と、付帯装置設備の低減を行うことを目的とする。
【０００４】
【課題を解決するための手段】前記の課題を解決するた
めの第１の手段は、少なくとも半導体チップの表面端子
に接続できる位置に設定されたパターンを持つ２つの導
体によって当該の半導体チップを表面および裏面をはさ
むことを特徴とする半導体装置とすることである。
【０００５】前記の課題を解決するための第２の手段
は、少なくとも半導体チップの表面端子に接続できる位
置に設定されたパターンを持つ２つの導体によって当該
の半導体チップを表面および裏面をはさむ半導体装置に
おいて当該の半導体チップは１１０ミクロン以下の薄型
であることを特徴とする半導体装置とすることである。
【０００６】前記の課題を解決するための第３の手段
は、少なくとも半導体チップの表面端子に接続できる位
置に設定されたパターンを持つ２つの導体によって当該
の半導体チップを表面および裏面をはさむ半導体装置に
おいて当該のパターンはアンテナであることを特徴とす
る半導体装置とすることである。
【０００７】前記の課題を解決するための第４の手段
は、少なくとも半導体チップの表面端子に接続できる位
置に設定されたパターンを持つ２つの導体によって当該
の半導体チップを表面および裏面をはさむ半導体装置に
おいて当該の導体はフィルム基板に印刷されていること
を特徴とする半導体装置とすることである。
【０００８】前記の課題を解決するための第５の手段
は、少なくとも半導体チップの表面端子に接続できる位
置に設定されたパターンを持つ２つの導体によって当該
の半導体チップを表面および裏面をはさむ半導体装置に
おいて当該の導体はフィルム基板に印刷されていて、か
つ当該のフィルム基板はロール状の形態に格納されるこ
とを特徴とする半導体装置とすることである。
【０００９】前記の課題を解決するための第６の手段
は、少なくとも半導体チップの表面端子に接続できる位
置に設定されたパターンを持つ２つの導体によって当該
の半導体チップを表面および裏面をはさむとき、当該の
半導体チップの表面にはあらかじめ異方導電性接着剤が
付着していることを特徴とする半導体装置とすることで
ある。
【００１０】前記の課題を解決するための第７の手段
は、少なくとも半導体チップの表面端子に接続できる位
置に設定されたパターンを持つ２つの導体によって当該
の半導体チップを表面および裏面をはさむとき、当該の
半導体チップの表面にはあらかじめ異方導電性接着剤が
付着していて、当該の異方導電性接着剤は当該の半導体
チップが半導体チップ状に分割される前に付着されるこ
とを特徴とする半導体装置とすることである。
【００１１】前記の課題を解決するための第８の手段
は、少なくとも半導体チップの表面端子に接続できる位
置に設定されたパターンを持つ２つの導体によって当該
の半導体チップを表面および裏面をはさむ半導体装置に
おいて当該の導体はフィルム基板に印刷されていて、か
つ当該のフィルム基板はロール状の形態に格納されてい
て、当該の半導体チップと当該の導体は切断分離して使
用されることを特徴とする半導体装置とすることであ
る。
【００１２】前記の課題を解決するための第９の手段
は、ウエハ状態において、電極部にスクリーン印刷によ
って印刷された導電性ペーストを用いて、電極とアンテ
ナを接続することを特徴とする半導体装置とすることで
ある。
【００１３】前記の課題を解決するための第１０の手段
は、電極の表面に酸化膜を形成して、導電性ペーストで
アンテナ接続して、当該のアンテナと当該の電極の間の
コンデンサを、倍圧整流回路の入力コンデンサとするこ
とを特徴とする半導体装置とすることである。
【００１４】
【発明の実施の形態】(実施例1)図１は本発明の実施例
を示している。アンテナ１１が半導体チップ１２に取り
付けられている状態を示している。本発明は薄型半導体
チップを活用した認識デバイスの構造と製造方法に関す
るものである。認識デバイスとはバーコードのように対
象物をデジタル情報により読み取りが可能なデバイスで
あって、繰り返し使用が可能なものである。この認識デ
バイスは半導体チップによって構成され、読み取り機に
より非接触に読み取られる。薄型チップであれば紙のよ
うな薄いものにも貼り付けたり内蔵することが可能とな
る。半導体チップの動作エネルギは読み取り機からの放
射電磁波によって与えられる。アンテナの形状は使用す
る周波数によって異なるがチップ上を含めてチップの端
子と接続されて必要とされる部品である。アンテナはダ
イポール、モノポール、ループなど各種の形態が考えら
れる。紙状に封入されるときは、チップの厚さは110ミ
クロン以下に、またアンテナは印刷状または細いワイヤ
状などな活用される。全体の厚さが薄ければ薄いほど曲
げに強いデバイスとなるが、集中果汁に絶えられるよう
にするためにはメタルで補強したり、メタルを蒸着する
ことが効果的である。また、チップサイズも小さくした
方が経済的でありかつ機械的強度をますことが可能とな
る。アンテナは金属たとえばアルミやニッケルなど蒸着
膜をエッチングしたものや、銀ペーストを印刷したもの
が用いられる。印刷はＰＥＴ基板にスクリーン印刷した
ものなどが使用される。アンテナのサイズは読み取り機
のエネルギや通信距離によってさまざまな大きさをとる
ことが可能である。比較的大きく、波長の整数分の１で
あれば２から3メートルの距離と通信することが可能と
なる。
【００１５】(実施例2)図２は本発明の別の実施例を示
している。この図ではインレットといわれる中間形態の
実装状態を示している。第１のロール２１と第２のロー
ルがあって、ＰＥＴなどの薄いフィルム基板２３があっ
て、あらかじめアンテナ１１がスクリーン印刷やエッチ
ングによって形成されていて、各アンテナに薄型チップ
が実装されて複数取り付けられており、これが認識デバ
イスとして機能する。この認識デバイスは完成された状
態の厚さが薄いのでロール状にまきとることが可能とな
り、出荷するときはロール状で受け渡しが行われる。こ
れは認識デバイスの用途がさまざまな分野で使用される
ために、最終形態は使う側に近いところで決定されるた
め、中間完成状態で受け渡しをした方が利用されやすい
ことと、薄型チップやアンテナであると単体で存在する
と損傷の問題や扱い法が困難であるためである。アンテ
ナやチップの搭載法は各種考えられる。アンテナの向き
はロールと直角や水平である選択が配慮される。フィル
ム基板はチップ片面であったり、チップを挟む形態であ
ったりする。ロールのサイズも最大値は自由であるが、
最小値はたとえば巻き取り径は半導体チップの厚さに依
存する。半導体チップがアンテナに搭載されると直後ま
たは別の装置によって認識デバイスの電気的、機械的試
験が行われて不良の認識デバイスはカットまたはマーク
される。アンテナ間隔は自由であるが、各アンテナはさ
まざまな形態のものが混在してもよい。たとえば、近接
型のアンテナと遠隔型のアンテナであってもよい。また
半導体チップの形状や機能も混在して差し支えない。フ
ィルム基板には、補強メタルがあらかじめうめられてい
てもよい。またスプロケットや位置を示すマーカなどが
印刷してあり、シンクロをとることに活用することが行
われる。
【００１６】(実施例3)図３は本発明の別の実施例を示
している。図３の（ａ）はフィルム基板２３を示す断面
図である。図３（ｂ）はつづけて、フィルム基板にアン
テナを印刷した工程の直後の断面図を示している。具体
的厚さとして、フィルム基板が１０ミクロン、アンテナ
の厚さが１０ミクロンなどが考えられる。図３（ｃ）は
アンテナの上に接着剤を塗った直後の工程の断面図を示
している。図３（ｄ）は続けて、半導体チップ１２の上
の表面電極３２をもつものをフェースダウンで位置合わ
せして搭載した直後の工程の断面図を示している。図３
（ｅ）は続けてカッターによって所定のサイズにカット
することによりアンテナと半導体チップが取り出される
ことを示す工程の断面図を示している。図３（ｆ）は取
り出された認識デバイスをしめしており、インレットと
いわれる。このインレットはさまざまな物品や紙、フィ
ルムなどの媒体に付着される。インレットの形態をとる
ことによって、薄く小さな半導体チップのものを直接出
荷することが避けられることと、アンテナ付きの状態で
の試験が可能となるので、電気的、機械的品質の保証が
しやすくなる。またカットされる工程を対象物に付着さ
れる直前までのばすことが可能となるので、さらに取り
扱いが容易となる。アンテナの形状および色彩も、小さ
くまた透明状にすれば媒体の中に封入されてもステルス
性をますことが可能となり、セキュリティ面、使用面、
デザイン面での利用価値を高めることが可能となる。
【００１７】(実施例4)図４は本発明の別の実施例であ
る。図４（ａ）は表面デバイス４２とシリコン基板４２
を持つ半導体ウエハの断面図を示している。図４（ｂ）
は図４（ａ）のウエハ表面に異方導電性接着剤を付着し
た工程の直後の断面図を示している。図４（ｃ）は分離
溝４４を形成して分離した接着剤４５を形成した工程の
直後の断面図を示している。分離溝は半導体チップの分
離ラインにそって形成される。半導体ウエハは特にシリ
コンオンインシュレータウエハを使用すれば薄型化が自
己整合的み行われるので、均一に薄くすることが可能と
なる。異方導電性接着剤はシート状のものを貼り付ける
こたや、スピン塗布やキャスト法による流し込みやトラ
ンスファモールドなどを行うことによって形成される。
溝つけはウエットエッチングまたはドライエッチングに
よって形成される。ドライエッチングの場合はサイドエ
ッチングの少ない方法によって、薄型の半導体チップサ
イズと合わせることが可能となりやすくまた。溝幅を小
さくして経済性を高めることが可能となる。ここでは、
樹脂がエッチングで分離される例を示したが、ウエハ上
にスクリーン印刷により接着剤を印刷することも可能で
ある。
【００１８】(実施例5)図５は本発明の別の実施例であ
る。図５（ａ）はシリコン基板４１に形成された表面デ
バイス４１と分離された接着剤４５をもつウエハが粘着
層５２をもつテープ５３にフェースダウンで接着されれ
いる状態を示す断面図である。図５（ｂ）は続けて、シ
リコン基板４２が除去された工程の直後を湿す断面図で
ある。図５（ｃ）は続けて表面デバイス分離溝５１が形
成されて半導体チップ５４として分離されていることを
湿す断面図である。シリコン基板はシリコンエッチ液た
とえば、水酸化カリウムやヒドラジンやアンモニアなど
によってエッチングされて、シリコンオンインシュレー
タウエハであれば、内層のシリコン酸化膜がエッチング
ストッパとなってエッチングをとめることが可能とな
り、高価な装置を必要としないで均一に薄くすることが
可能となる。表面デバイス分離溝５１はは表面デバイス
４１の裏面からホとレジストを塗布して分離部分をマス
クによって露光現像して窓あけし、ドライエッチングま
たはウエットエッチングでエッチングで溝を形成する。
ドライエッチングで特にアスペクト比のよいエッチング
を行えば溝幅を小さく押さえることが可能となって半導
体チップの取得数を増加させ、経済性を増すことが可能
となる。
【００１９】(実施例6)図７は本発明の別の実施例を示
している。図７の（ａ）は半導体チップを２枚の基板で
挟み込んだ状態を示す断面図である。上側第１電極７１
はチップ裏面酸化膜７２があることによってショート防
止をはかり、上側シート７３には別の上側第２電極７４
があって、同様にショート防止される。次に、下側第１
電極はチップ第１電極７６と接続され、チップ１２は下
側シート７８にある電極と導電粒子７９によって接続さ
れる。チップ第２電極７９ａと下側第２電極７９ｂも同
様に導電粒子によって接続される。導電粒子は接着樹脂
７９ｃの中に分散して存在する。図７（ｂ）は半導体チ
ップを２枚の基板で挟み込んだ状態を示す別の断面図で
ある。上側第１電極７１は上側シート７３にあってまた
別の上側第２電極７４がある。次に、下側第１電極はチ
ップ第１電極７６と接続され、チップ１２は下側シート
７８にある電極と導電粒子７９によって接続される。チ
ップ第２電極７９ａと下側第２電極７９ｂも同様に導電
粒子によって接続される。導電粒子は接着樹脂７９ｃの
中に分散して存在する。ここで、上側第１電極と下側第
１電極はチップ第1電極に対応するようにし、また上側
第２電極と下側第２電極はチップ第２電極に対応する。
このようにすると、チップが上下反転しても、基板上の
電極に接続出来る。ここでは薄型チップによる実施例を
強調してのべているが、従来の１００ミクロン以上の厚
いチップにおいても、同様の扱いが可能となる。このと
きは、チップを単体として扱いバッチ式に組み立てるこ
とにより経済性を確保することが可能となる。
【００２０】ここで、アンテナが上下に存在することに
関しては、他方をグランドと扱う処理を行えば分布定数
回路を形成し、効率よくエネルギと信号を伝達すること
が可能となる。これは、コンデンサカップリングによ
り、２．４５ＧＨｚの高周波帯で可能となる。また１
３．５６ＭＨｚの低周波帯では、波長がアンテナに対し
て長いので、共振効率に対して副作用は少ない。
【００２１】(実施例7)図８は本発明の別の実施例を示
している。本図面は図７の工程の平面図を示している。
この図では上側第１電極７１と下側第１電極７５は重な
って表現され同様に、上側第２電極７４と下側第１電極
７９ｂは重なって表現されている。上側第1電極と上側
第2電極、また下側第1電極と下側第２電極、またチップ
１２上のチップ第１電極７６とチップ第2電極７９ａは
それぞれ左右対称に形成されている。少なくとも、チッ
プが上下反転、平面回転しても確実に基板電極と接続す
ることが可能な配置になるようにチップ上の電極や基板
上の電極が配置される。チップ上のアンテナは極性が逆
であってもチップ上の回路が動作する配置に設定され
る。薄型半導体チップの位置を設定しないで実装するこ
とが可能である。すなわち、基板の電極が上下両方にあ
るので、チップの裏表に関係なく接続することが可能と
なり、量産に適している。また、チップが回転しても接
続が可能となり、チップを位置決めすることなく接続す
ることが可能となる。
【００２２】(実施例8)図９は本発明の別の実施例であ
る。図９の（ａ）は薄型のチップ１２に接着樹脂７９ｃ
が付着されて強度強化されている状態を示す断面図であ
る。薄型チップ１２の表面にはチップ第1電極７６とチ
ップ第2電極７９ａがあって、また、接着樹脂７９ｃの
中には導電粒子７９が分散している。接着樹脂は熱可塑
性または熱硬化性である。図９の（ｂ）は続けて、図９
の（ａ）のものを２枚のフィルム基板で挟んだ断面構造
を示している。これは上下のフィルム基板についた電極
とチップ上の電極を位置合わせしている。この状態から
加熱加圧することによって接着樹脂が溶けて硬化すれ
ば、図７の（ｂ）のような断面図となって下の基板の電
極と一括で接続する。このように、薄型チップがあらか
じめ接続樹脂に付着されているため強度の確保ができ
て、個別にハンドリングするよりも、まとめて取り扱う
ことが可能となる。また、基板との合わせもチップ上
下、回転を気にすることなく搭載可能となって、実装装
置の簡略化をおこない、経済的な製造が可能となる。
【００２３】(実施例9)図１０は本発明の別の実施例を
示している。符号７３、７６、７４、１２、７５、７８
についてはいままでの説明とおなじである。この図では
さらに裏面電極１０１があって、チップ裏面から電極を
取り出して、アンテナと接続する。このようにすると、
チップが表裏逆転しても、アンテナと接続することが可
能となる。
【００２４】(実施例10)図１１は本発明の別の実施例を
示している。この図では電極部の一部の構成を示してい
る。図１１（ａ）では酸化膜１１５が電極７６の上に形
成され、接着剤１１１によってアンテナ７４に接着され
ている。図１１（ｂ）はチップ内のフロントエンド回路
を示している。コンデンサ１１２は図１１（ａ）の電極
とアンテナ間で形成される。整流ダイオード１１３と入
力ダイオード１１４によって整流された倍圧電圧が出力
に発生する。
【００２５】
【発明の効果】薄型半導体チップの組み立てでは図６に
示すように薄型チップのハンドリングと位置合わせのた
めにテープに付着された状態で行われるのが従来例であ
った。これは薄型半導体チップを分離すると、チップの
表裏がばらばらとなり組み立て上困難となるためと、薄
いためにチップ損傷による歩留まり低下が発生するため
である。本発明により従来での工程低減と、付帯装置設
備の低減を行うことが可能となった。
【図面の簡単な説明】
【図１】本発明の第1の実施例を説明するための図であ
る。
【図２】本発明の第2の実施例を説明するための図であ
る。
【図３】本発明の第3の実施例を説明するための図であ
る。
【図４】本発明の第4の実施例を説明するための図であ
る。
【図５】本発明の第5の実施例を説明するための図であ
る。
【図６】従来例を説明するための図である。
【図７】本発明の第6の実施例を説明するための図であ
る。
【図８】本発明の第7の実施例を説明するための図であ
る。
【図９】本発明の第8の実施例を説明するための図であ
る。
【図１０】本発明の第9の実施例を説明するための図で
ある。
【図１１】本発明の第10の実施例を説明するための図で
ある。
【符号の説明】
１１…アンテナ １２…半導体チップ ２１…第１のロール ２２…第２のロール ２３…フィルム基板 ３１…接着剤 ３２…表面電極 ３３…カッター ３４…インレット ４１…表面デバイス ４２…シリコン基板 ４３…異方導電性接着剤 ４４…分離溝 ４５…分離した接着剤 ５１…表面デバイス分離溝 ５２…粘着層 ５３…テープ ５４…半導体チップ ６１…紫外線 ６２…粘着層 ６３…テープ ６４…加熱ヘッド ７１…上側第１電極 ７２…チップ裏面酸化膜 ７３…上側シート ７４…上側第２電極 ７５…下側第１電極 ７６…チップ第１電極 ７８…下側シート ７９…導電粒子 ７９ａ…チップ第２電極 ７９ｂ…下側第２電極 ７９ｃ…接着樹脂 １０１…裏面電極 １１１…接着剤 １１２…入力コンデンサ １１３…整流ダイオード １１４…入力ダイオード １１５…酸化膜。

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】少なくとも半導体チップの表面端子に接続
    できる位置に設定されたパターンを持つ２つの導体によ
    って当該の半導体チップを表面および裏面をはさむこと
    を特徴とする半導体装置。
  2. 【請求項２】少なくとも半導体チップの表面端子に接続
    できる位置に設定されたパターンを持つ２つの導体によ
    って当該の半導体チップを表面および裏面をはさむ半導
    体装置において当該の半導体チップは１１０ミクロン以
    下の厚さであることを特徴とする半導体装置。
  3. 【請求項３】少なくとも半導体チップの表面端子に接続
    できる位置に設定されたパターンを持つ２つの導体によ
    って当該の半導体チップを表面および裏面をはさむ半導
    体装置において当該のパターンはアンテナであることを
    特徴とする半導体装置。
  4. 【請求項４】少なくとも半導体チップの表面端子に接続
    できる位置に設定されたパターンを持つ２つの導体によ
    って当該の半導体チップを表面および裏面をはさむ半導
    体装置において当該の導体はフィルム基板に印刷されて
    いることを特徴とする半導体装置。
  5. 【請求項５】少なくとも半導体チップの表面端子に接続
    できる位置に設定されたパターンを持つ２つの導体によ
    って当該の半導体チップを表面および裏面をはさむ半導
    体装置において当該の導体はフィルム基板に印刷されて
    いて、かつ当該のフィルム基板はロール状の形態に格納
    されることを特徴とする半導体装置。
  6. 【請求項６】少なくとも半導体チップの表面端子に接続
    できる位置に設定されたパターンを持つ２つの導体によ
    って当該の半導体チップを表面および裏面をはさむと
    き、当該の半導体チップの表面にはあらかじめ異方導電
    性接着剤が付着していることを特徴とする半導体装置。
  7. 【請求項７】少なくとも半導体チップの表面端子に接続
    できる位置に設定されたパターンを持つ２つの導体によ
    って当該の半導体チップを表面および裏面をはさむと
    き、当該の半導体チップの表面にはあらかじめ異方導電
    性接着剤が付着していて、当該の異方導電性接着剤は当
    該の半導体チップが半導体チップ状に分割される前に付
    着されることを特徴とする半導体装置。
  8. 【請求項８】少なくとも半導体チップの表面端子に接続
    できる位置に設定されたパターンを持つ２つの導体によ
    って当該の半導体チップを表面および裏面をはさむ半導
    体装置において当該の導体はフィルム基板に印刷されて
    いて、かつ当該のフィルム基板はロール状の形態に格納
    されていて、当該の半導体チップと当該の導体は切断分
    離して使用されることを特徴とする半導体装置。
  9. 【請求項９】ウエハ状態において、電極部にスクリーン
    印刷によって印刷された導電性ペーストを用いて、電極
    とアンテナを接続することを特徴とする半導体装置。
  10. 【請求項１０】電極の表面に酸化膜を形成して、導電性
    ペーストでアンテナ接続して、当該のアンテナと当該の
    電極の間のコンデンサを、倍圧整流回路の入力コンデン
    サとすることを特徴とする半導体装置。
JP2000032737A 2000-02-04 2000-02-04 半導体装置およびその製造方法 Pending JP2001217380A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2000032737A JP2001217380A (ja) 2000-02-04 2000-02-04 半導体装置およびその製造方法
TW090100272A TW552562B (en) 2000-02-04 2001-01-05 Semiconductor devices and the manufacturing method
KR1020010004659A KR20010078221A (ko) 2000-02-04 2001-01-31 반도체 장치 및 그 제조방법
US09/775,546 US6635968B2 (en) 2000-02-04 2001-02-05 Semiconductor device having improved alignment of an electrode terminal on a semiconductor chip and a conductor coupled to the electrode terminal
US10/410,175 US6867478B2 (en) 2000-02-04 2003-04-10 Semiconductor device having improved alignment of an electrode terminal on a semiconductor chip and a conductor coupled to the electrode terminal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000032737A JP2001217380A (ja) 2000-02-04 2000-02-04 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2001217380A true JP2001217380A (ja) 2001-08-10
JP2001217380A5 JP2001217380A5 (ja) 2005-10-27

Family

ID=18557300

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000032737A Pending JP2001217380A (ja) 2000-02-04 2000-02-04 半導体装置およびその製造方法

Country Status (4)

Country Link
US (2) US6635968B2 (ja)
JP (1) JP2001217380A (ja)
KR (1) KR20010078221A (ja)
TW (1) TW552562B (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005055130A1 (ja) * 2003-12-05 2005-06-16 Hitachi Chemical Co., Ltd. 電子装置の製造方法
WO2005069205A1 (ja) * 2004-01-15 2005-07-28 Hitachi Chemical Co., Ltd. 電子装置の製造方法
WO2005076202A1 (ja) * 2004-02-06 2005-08-18 Hitachi Chemical Co., Ltd. 電子装置
WO2006051887A1 (en) * 2004-11-09 2006-05-18 Semiconductor Energy Laboratory Co., Ltd. Ic chip, antenna, and manufacturing method of the ic chip and the antenna
JP2007080153A (ja) * 2005-09-16 2007-03-29 Dainippon Printing Co Ltd 非接触式データキャリアインレット、非接触式データキャリアインレットロール及び非接触式データキャリア、並びにこれらの製造方法
JP2007087223A (ja) * 2005-09-22 2007-04-05 Dainippon Printing Co Ltd 非接触式データキャリアインレット、非接触式データキャリアインレットロール、非接触式データキャリア、非接触式データキャリアインレットの製造方法、非接触式データキャリアインレットロールの製造方法および非接触式データキャリアの製造方法
JP2007094563A (ja) * 2005-09-27 2007-04-12 Dainippon Printing Co Ltd 非接触式データキャリアインレット、非接触式データキャリアインレットロール及び非接触式データキャリア、並びにこれらの製造方法
JP2007102429A (ja) * 2005-10-03 2007-04-19 Dainippon Printing Co Ltd 非接触式データキャリアインレット、非接触式データキャリアインレットロール、非接触式データキャリア、非接触式データキャリアインレットの製造方法、非接触式データキャリアインレットロールの製造方法および非接触式データキャリアの製造方法。
WO2007141836A1 (ja) * 2006-06-02 2007-12-13 Hitachi, Ltd. Ｉｃタグ用インレットの製造方法
JP2009230488A (ja) * 2008-03-24 2009-10-08 Nec Tokin Corp Ｉｃカードの製造方法
US7704790B2 (en) 2005-06-17 2010-04-27 Renesas Technology Corp. Method of manufacturing a carrier member for electronic components
US8529142B2 (en) 2004-04-12 2013-09-10 Brother Kogyo Kabushiki Kaisha RFID circuit element cartridge, roll for producing electromagnetic radiation reaction element label, and tag-label producing device

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6589809B1 (en) * 2001-07-16 2003-07-08 Micron Technology, Inc. Method for attaching semiconductor components to a substrate using local UV curing of dicing tape
CN2504706Y (zh) * 2001-09-25 2002-08-07 闽祥实业有限公司 具有触摸控制功能的平板显示屏
CN100461410C (zh) * 2003-08-28 2009-02-11 株式会社日立制作所 半导体器件以及其制造方法
US20050110161A1 (en) * 2003-10-07 2005-05-26 Hiroyuki Naito Method for mounting semiconductor chip and semiconductor chip-mounted board
JP4479209B2 (ja) * 2003-10-10 2010-06-09 パナソニック株式会社 電子回路装置およびその製造方法並びに電子回路装置の製造装置
KR100674950B1 (ko) * 2005-01-22 2007-01-26 삼성전자주식회사 기준 반도체 칩을 구비하는 반도체 기판 및 이를 이용한반도체 칩 어셈블리 방법
CN101160596B (zh) * 2005-04-18 2010-05-26 日立化成工业株式会社 电子装置的制造方法
JP4952280B2 (ja) * 2007-02-09 2012-06-13 富士通株式会社 電子装置製造システムおよび電子装置製造方法
US20140061970A1 (en) * 2011-02-15 2014-03-06 Dic Corporation Nanoimprint curable composition, nanoimprint-lithographic molded product, and method for forming pattern

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4731643A (en) * 1985-10-21 1988-03-15 International Business Machines Corporation Logic-circuit layout for large-scale integrated circuits
US4709253A (en) * 1986-05-02 1987-11-24 Amp Incorporated Surface mountable diode
USH1267H (en) * 1990-07-05 1993-12-07 Boyd Melissa D Integrated circuit and lead frame assembly
JPH06334119A (ja) * 1993-02-17 1994-12-02 Seiko Instr Inc 昇圧用半導体集積回路及びその半導体集積回路を用いた電子機器
US5721452A (en) * 1995-08-16 1998-02-24 Micron Technology, Inc. Angularly offset stacked die multichip device and method of manufacture
US6275681B1 (en) * 1998-04-16 2001-08-14 Motorola, Inc. Wireless electrostatic charging and communicating system
JP2000032737A (ja) 1998-05-06 2000-01-28 Toru Kobayashi エネルギ―増幅システム
US6414543B1 (en) * 2000-11-28 2002-07-02 Precision Dynamics Corporation Rectifying charge storage element

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8273605B2 (en) 2003-12-05 2012-09-25 Hitachi Chemical Co., Ltd. Manufacturing method for electronic device having IC chip and antenna electrically connected by bridging plate
WO2005055130A1 (ja) * 2003-12-05 2005-06-16 Hitachi Chemical Co., Ltd. 電子装置の製造方法
KR100895567B1 (ko) * 2003-12-05 2009-04-29 히다치 가세고교 가부시끼가이샤 전자장치의 제조 방법
KR100841825B1 (ko) * 2004-01-15 2008-06-26 히다치 가세고교 가부시끼가이샤 전자장치의 제조방법
WO2005069205A1 (ja) * 2004-01-15 2005-07-28 Hitachi Chemical Co., Ltd. 電子装置の製造方法
WO2005076202A1 (ja) * 2004-02-06 2005-08-18 Hitachi Chemical Co., Ltd. 電子装置
JP4518024B2 (ja) * 2004-02-06 2010-08-04 日立化成工業株式会社 電子装置
JPWO2005076202A1 (ja) * 2004-02-06 2007-08-02 日立化成工業株式会社 電子装置
US8529142B2 (en) 2004-04-12 2013-09-10 Brother Kogyo Kabushiki Kaisha RFID circuit element cartridge, roll for producing electromagnetic radiation reaction element label, and tag-label producing device
US7928554B2 (en) 2004-11-09 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. IC chip, antenna, and manufacturing method of the IC chip and the antenna
US8242592B2 (en) 2004-11-09 2012-08-14 Semiconductor Energy Laboratory Co., Ltd. IC chip, antenna, and manufacturing method of the IC chip and the antenna
WO2006051887A1 (en) * 2004-11-09 2006-05-18 Semiconductor Energy Laboratory Co., Ltd. Ic chip, antenna, and manufacturing method of the ic chip and the antenna
US7704790B2 (en) 2005-06-17 2010-04-27 Renesas Technology Corp. Method of manufacturing a carrier member for electronic components
JP2007080153A (ja) * 2005-09-16 2007-03-29 Dainippon Printing Co Ltd 非接触式データキャリアインレット、非接触式データキャリアインレットロール及び非接触式データキャリア、並びにこれらの製造方法
JP2007087223A (ja) * 2005-09-22 2007-04-05 Dainippon Printing Co Ltd 非接触式データキャリアインレット、非接触式データキャリアインレットロール、非接触式データキャリア、非接触式データキャリアインレットの製造方法、非接触式データキャリアインレットロールの製造方法および非接触式データキャリアの製造方法
JP2007094563A (ja) * 2005-09-27 2007-04-12 Dainippon Printing Co Ltd 非接触式データキャリアインレット、非接触式データキャリアインレットロール及び非接触式データキャリア、並びにこれらの製造方法
JP2007102429A (ja) * 2005-10-03 2007-04-19 Dainippon Printing Co Ltd 非接触式データキャリアインレット、非接触式データキャリアインレットロール、非接触式データキャリア、非接触式データキャリアインレットの製造方法、非接触式データキャリアインレットロールの製造方法および非接触式データキャリアの製造方法。
WO2007141836A1 (ja) * 2006-06-02 2007-12-13 Hitachi, Ltd. Ｉｃタグ用インレットの製造方法
JP4796628B2 (ja) * 2006-06-02 2011-10-19 株式会社日立製作所 Ｉｃタグ用インレットの製造方法
JP2009230488A (ja) * 2008-03-24 2009-10-08 Nec Tokin Corp Ｉｃカードの製造方法

Also Published As

Publication number Publication date
US20010012645A1 (en) 2001-08-09
KR20010078221A (ko) 2001-08-20
US6867478B2 (en) 2005-03-15
TW552562B (en) 2003-09-11
US6635968B2 (en) 2003-10-21
US20030201522A1 (en) 2003-10-30

Similar Documents

Publication Publication Date Title
JP2001217380A (ja) 半導体装置およびその製造方法
US6407669B1 (en) RFID tag device and method of manufacturing
JP4173904B2 (ja) 平坦な台から成る３次元アンテナアレイを有するセキュリティタグとその製作方法
TW480447B (en) IC card
US20070238245A1 (en) Transfer tape strap process
US7446663B2 (en) Method of forming an RF circuit assembly having multiple antenna portions
JP2003529163A (ja) 共振周波数を調整する部材を有するｒｆｉｄラベル
JP2004516538A (ja) スマートラベルウェブおよびその製造方法
TWI495062B (zh) 將電子晶片連接到無線射頻辨識裝置上的方法
US7056769B2 (en) Method of manufacturing an electronic device
JP2001351082A (ja) 非接触ｉｃチップ、非接触ｉｃモジュール及び非接触ｉｃ情報処理媒体
US8723744B2 (en) Method for making contactless portable devices with dielectric bridge and portable devices
US7431218B2 (en) RFID tag, module component, and RFID tag fabrication method
JP4774636B2 (ja) Ｉｃモジュール、ｉｃモジュールを有するｉｃカード、および、製造方法
US20220242081A1 (en) Rfid tag manufacturing system
WO2013143485A1 (zh) 一种基于分形处理的超高频标签天线
EP2225707B1 (en) Method of manufacturing an antenna or a strap on a substrate for accommodating an integrated circuit
JP3421334B2 (ja) Ｉｃタグ
JPWO2020012726A1 (ja) 無線通信デバイスおよびその製造方法
JP4693295B2 (ja) 回路の形成方法
JP3548457B2 (ja) 非接触ｉｃカードにおけるコイルの終端接続方法
JP3827014B2 (ja) 電磁波読み取り可能なデータキャリア
WO2020012726A1 (ja) 無線通信デバイスおよびその製造方法
JP4529216B2 (ja) Ｉｃカード及びその製造方法
KR101417623B1 (ko) 알에프아이디 태그 및 그 제조 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050715

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050715

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061010

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070116

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070515