KR20010078221A - 반도체 장치 및 그 제조방법 - Google Patents

반도체 장치 및 그 제조방법 Download PDF

Info

Publication number
KR20010078221A
KR20010078221A KR1020010004659A KR20010004659A KR20010078221A KR 20010078221 A KR20010078221 A KR 20010078221A KR 1020010004659 A KR1020010004659 A KR 1020010004659A KR 20010004659 A KR20010004659 A KR 20010004659A KR 20010078221 A KR20010078221 A KR 20010078221A
Authority
KR
South Korea
Prior art keywords
chip
semiconductor chip
electrode
semiconductor
terminal
Prior art date
Application number
KR1020010004659A
Other languages
English (en)
Inventor
우사미미츠오
Original Assignee
가나이 쓰토무
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쓰토무, 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가나이 쓰토무
Publication of KR20010078221A publication Critical patent/KR20010078221A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07773—Antenna details
    • G06K19/07777—Antenna details the antenna being of the inductive type
    • G06K19/07779—Antenna details the antenna being of the inductive type the inductive antenna being a coil
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07773—Antenna details
    • G06K19/07786—Antenna details the antenna being of the HF type, such as a dipole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/91—Diode arrays, e.g. diode read-only memory array
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/928—Front and rear surface processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Credit Cards Or The Like (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명은 반도체장치 및 그 제조방법에 관한 것으로서 그 과제를 해결하는 수단은 하나의 전극단자를 갖는 반도체 칩과 제 1의 도전체가 그 표면에 형성된 제 1의 부재와 제 2의 도전체가 그 표면에 형성된 제 2의 부재를 준비하고 상기 제 1 및 제 2의 도전체가 대향하여 만나도록 상기 제 1 및 제 2의 부재를 대향하여 위치시켜 그 사이에 상기 반도체 칩을 끼우는 것에 의해 상기 제 1 또는 제 2의 도전체중 어느 한 쪽과 상기 하나의 전극단자가 전기적으로 콘택트시키는 것을 특징으로하며 개시된 발명의 과제는 박형칩을 경제적으로 실장하는 방법을 제공하는 기술이 제시된다.

Description

반도체 장치 및 그 제조방법{SEMICONDUCTOR DEVAICES AND THE MANUFACTURING METHOD}
본 발명은 반도체장치 및 그 제조방법에 관한 특히 박형반도체 칩을 이용한 비접촉인식 디바이스(Identification Device)에 적용하기에 적절한 것이다.
박형반도체 칩을 조립하는 종래예는 일본국특개평8-316194에 개시되어 있다.상기를 도 1을 사용하여 설명한다. 도 1(a)는 점착층(52)을 갖는 테이프(53)에 반도체 칩(54)에 접착제(45)를 붙힌 상태로 접착되어 있는 것을 나타내는 단면도이다. 도 1(b)는 점착층(62)를 갖는 테이프(63)에 도 1(a)의 상태의 것을 늘려서 접착 자외선(61)을 조사하고 있는 상태의 공정의 단면도를 나타내고 있다 도 1(c)는 도 1(b)에서 반도체 칩의 전사가 완료한 씨트를 뒤집어서 전극(11)이 있는 필름기판(23)에 반도체 칩(54)와 전극(12)를 위치를 맞추어서 가열헤드를 눌러붙인 상태를 나타내는 단면도이다. 도 1(d)는 계속하여 반도체 칩상의 접착제(45)가 녹아서 전극(11)에 접착된 상태를 나타내는 단면도이다.
박형반도체 칩의 조립에서는 도 1에 도시하는 바와 같이 박형 칩의 핸들링과의 위치맞춤을 위하여 테이프에 부착된 상태에서 실행되는 것이 일반적이다. 박형반도체 칩을 분리하고 나서 핸들링하는 것으로 가정하면 분리된 개개의 칩의 앞뒤가 흩어지기 때문에 조립이 곤란해진다. 또한 개개의 칩의 두께가 얇기 때문에 핸들링할 때에 칩이 다른 무엇인가에 부딪혀서 칩의 각이 깨지는 등의 칩 손상이 발생하는 가능성이 있다. 손상한 칩은 불량 칩이된다. 양품률이 그 분만큼 감소하기 때문에 칩의 공정률이 저하한다. 이로 인하여 도 6의 방법으로 핸들링 위치맞춤을 실행하는 것이 통례이다. 공정률이 저하하기 때문에 칩을 분리한 후의 핸들링은 양산베이스에서는 실행되지 않는 실정이다. 본 발명의 과제는 도 1에 나타나는 바와 같은 박형 반도체 칩의 핸들링 위치맞춤의 방법보다도 공정을 저감하는 것이다. 또한 본 발명의 과제는 박형반도체 칩의 핸들링 위치맞춤에 필요한 부착장치설비(Attachment Apparatus)의 저감을 실행하는 것이다.
본 발명의 개요는 이하와 같다.
도 2(a)는 도시하는 바와 같이 위치결정치구(401)를 준비한다. 본 치구(401)에는 이상의 홈 파임 또는 구멍(이하 구멍으로 함)(402)와 같은 것이 설치되고 상기에 인식용 칩(12)를 낙입하는 것에 의해 인식용 칩(12)의 위치결정을 실행한다. 인식용 칩의 평면형태의 바람직한 것은 장방형 정방형 또는 사각형이다. 인식용 칩의 평면적인 사이즈보다 약각 큰 사이즈의 구멍을 형성한다. 상기의 아래에 설치된 필름기판(403)에 인식용 칩(12)는 접착된다. 위치결정 된 것에 의해 인식용 칩(12)의 한 면은 필름기판(403)에 점착하는 것이 된다.
본 상태에서 개개의 인식용 칩(12)의 한쌍의 전극패드가 설치되고 그 위에 방사안테나가 날개형으로 취부된다. 전극패드는 인식용 칩(12)의 한평면의 도중심에 대하여 대략 점대칭으로 설치되는 것이 바람직하다. 이와 같이 구성하면 구멍(402)에 대하여 인식용 칩(12)가 90도 회전하여 위치결정된 경우와 그와 같은 회전이 없는 경우중 어느 하나의 경우에도 안테나와 전극과의 전기적 접속이 가능해진다.
도 3(a),(b)의 예는 인식용 칩(12)의 전극을 점대칭으로 설치하는 것이 아니고 상기 도 중심에 대하여 대략 축대칭으로 설치한다. 얻어지는 효과는 도 2의 경우와 같다. 도 2, 3의 예에 한하지 않고 인식용 칩에 위치결정이 근본적으로 이루어지는 것은 아니고 복수의 방법으로 위치결정이 이루어지는 경우에도 그 전극에대해서 안테나가 바르게 위치결정되도록 전극의 위치 형태 안테나의 위치 형태등을 규정할 필요가 있다.
또한 인식용 칩(12)는 앞뒤반전하여 위치결정되는 경우도 있다. 그 경우에도 전극에 대해서 안테나가 바르게 위치결정되어 전기적으로 접속될 필요가 있다. 도 4는 상기에 대응하기 위한 구성을 개시하고 있다. 2개의 안테나로 인식용 칩(12)를 끼우도록 한다. 예를들면 인식용 칩(12)를 안테나 (71, 75)(2개의 안테나가 겹쳐져 있는 상태가 도 4에서는 하나의 안테나와 같이 도시되어 있다.)로 끼운다. 둘 중 어느 한 쪽의 안테나가 인식용 칩(12)의 전극과 전기적으로 접속이 도모된다. 한 쪽만이 전극에 접속하는 안테나로서 기능한다. 도 4(a),(b)에서는 인식용 칩(12)가 0도 또는 90도 회전하여 위치결정되어도 또한 인식용 칩(12)의 앞뒤가 반전하거나 하지 않아도 전극과 안테나와의 전기적 접속을 도모하는 것이 가능하다.
상기에 관련하는 구성은 이하와 같다.
1. 적어도 반도체 칩의 표면단자에 접속가능한 위치에 설정된 패턴을 갖는 2개의도체에 의해 당해의 반도체 칩을 표면 및 뒷면을 끼운 반도체 장치.
2. 그 반도체 칩의두께는 110미크론 이하이다.
3. 그 패턴은 안테나이다.
4. 적어도 반도체 칩의 표면단자에 접속가능한 위치에 설정된 패턴을 갖는 2개의 도체에 의해 당해의 반도체 칩을 표면 및 뒷면을 끼운 반도체장치에 있어서 당해의 도체는 필름기판에 인쇄되어 있는 것을 특징으로 하는 반도체장치.
5. 적어도 반도체 칩의 표면단자에 접속가능한 위치에 설정된 패턴을 갖는 2개의 도체에 의해 당해의 반도체 칩을 표면 및 뒷면을 끼운 반도체 장치에 있어서 당해의 도체는 필름기판에 인쇄되어 있고 또한 당해의 필름기판을 롤상태의 형태로 격납되어 있는 것을 특징으로 하는 반도체 장치.
6. 적어도 반도체 칩의 표면단자에 접속가능한 위치에 설정된 팬턴을 갖는 2개의 도체에 의해 당해의 반도체 칩을 표면 및 뒷면을 끼울 때 당해의 반도체 칩의 표면에는 미리 이방도전성(異方導電性)접착제(Anisotropic Conductive Adhesive)가 부착하고 있는 것을 특징으로 하는 반도체 장치.
7. 적어도 반도체 칩의 표면단자에 접속가능한 위치에 설정된 패턴을 갖는 2개의 도체에 의해 당해의 반도체 칩을 표면 및 뒷면을 끼운 반도체 장치에 있어서 당해의 반도체 칩의 표면에는 미리 이방도전성(異方導電性)접착제가 부착하고 있고 당해의 이방도전성접착제는 당해의 반도체 칩이 반도체 칩상태로 분할되기 전에 부착되는 것을 특징으로 하는 반도체 장치.
8. 적어도 반도체 칩의 표면단자에 접속가능한 위치에 설정된 패턴을 갖는 2개의 도체에 의해 당해의 반도체 칩을 표면 및 뒷면을 끼운 반도체 장치에 있어서 당해의 도체는 필름기판에 인쇄되어 있고 또한 당해의 필름기판을 롤상태의 형태로 격납되어 있고 당해의 반도체 칩과 당해의 도체는 절단분리하여 사용되는 것을 특징으로 하는 반도체 장치.
9. 웨이퍼상태에 있어서 전극부에 스크린인쇄에 의해 인쇄된 도전성 페이스트를 이용하여 전극과 안테나를 접속하는 것을 특징으로 하는 반도체장치.
10. 전극의 표면에 산화막을 형성하여 도전성페이스트로 안테나접속하여 당해의 안테나와 당해의 전극의 사이의 콘덴서를 배압정류회로(倍壓整流回路)의 입력콘덴서로 하는 것을 특징으로 하는 반도체장치.
도 1 은 인식용 칩의 종래의 실장방법을 설명하기 위한 도이다.
도 2 는 본 발명의 한 실시예에 관한 인식용 칩의 위치결정용 치구 및 그것으로 위치결정한 인식용 칩에 안테나를 취부한 상태를 설명하기 위한 도이다.
도 3 은 본 발명의 한 실시예에 관한 인식용 칩과 안테나와의 위치결정방법을 설명하기 위한 도이다.
도 4 는 본 발명의 한 실시예에 관한 인식용 칩과 안테나와의 위치결정방법을 설명하기 위한 다른 도이다.
도 5 는 인식용 칩에 안테나가 취부된 상태를 나타내는 도이다.
도 6 은 롤상태로 말린 필름기판에 안테나부착 인식용 칩이 탑재되어 있는 상태를 나타내는 도이다.
도 7 은 안테나부착 인식용 칩이 탑재된 필름기판의 핸들링의 방법을 설명하기 위한 도이다.
도 8 은 실리콘기판(42) 표면에 표면디바이스(41) 및 접착제층(43)을 형성하고 상기에 분리구(44)를 형성하는 공정을 설명하기 위한 도이다.
도 9 는 도 8에서 나타난 것을 테이프(53)의 위에 페이스다운으로 취부하고또한 가공하는 공정을 설명하기 위한 도이다.
도 10 은 본 발명의 한 실시예에 관한 하나의 인식용 칩을 상하로 위치하는 안테나에서 끼워 고정하는 공정을 설명하기 위한 도이다.
도 11 은 본 발명의 한 실시예에 관한 하나의 인식용 칩의 한쌍의 전극에 한쌍의 안테나를 취부한 상태를 나타내는 도이다.
도 12 는 본 발명의 한 실시예에 관한 하나의 인식용 칩의 상하에 안테나를 위치시켜 인식용 칩의 전극상에는 도전성 입자를 설치한 구성을 나타내는 도이다.
도 13 은 본 발명의 한 실시예에 관한 도 12의 구성의 변형예를 나타내는 도이다.
도 14 는 본 발명의 한 실시예에 관한 도 12의 구성의 변형예등을 나타내는 도이다.
<주요부분에 대한 도면부호의 설명>
401 : 치구 402 : 구멍
403 : 필름기판 12 : 인식용 칩
(실시예 1)
도 5는 본 발명의 실시예를 나타내고 있다. 안테나(11)이 반도체 칩(12)에 취부되어 있는 상태를 나타내고 있다. 본 발명은 박형반도체 칩을 활용한 인식디바이스의 구조와 제조방법에 관한 것이다. 인식디바이스는 바코드와 같이 대상물을 디지털정보에 의해 판독하는 것이 가능한 디바이스이고 반복사용이 가능한 것이다. 본 인식디바이스는 반도체 칩에 의해 구성되고 판독기에 의해 비접촉으로 판독된다. 박형칩이면 종이와 같은 얇은 것도 접착되거나 내장하는 것이 가능해진다. 반도체 칩의동작 에네르기는 판독기로부터의 방사전자파에 의해 전달된다. 안테나의형태는 사용하는 주파수에 의해 다르다. 그것을 칩상에 탑재가능한 정도로 소형의 안테나에서도 안테나로서 기능한다. 본 경우는 칩과 판독기와의 사이의 통신이 가능한 거리는 짧다. 조금 더 통신거리를 길게(칩과 판독기가 약간 떨어져 있어도 통신이 가능한 정도로 길게)하고 싶은 경우에는 안테나를 대형으로 할 필요가 있다. 본 경우는 외부착(Off-chip)안테나로 할 필요가 있다. 외부착안테나의 한끝은 칩의 일단자에 전기적으로 접속시킬 필요가 있다. 안테나는 다이폴(Dipolo) 모노폴 루프등 각종의 형태를 들수 있다. 종이형태의 매체에 본 반도체장치를 봉입하는 경우에는 칩의 두께는 110미크론이하로 하는 것이 바람직하다. 또한 안테나는 인쇄형 또는 가는 와이어형으로 형성하는 것이 바람직하다. 전체의 두께가 얇으면 얇은만큼 굴곡에 강한 디바이스가 되지만 집중하중에 지탱할 수 있게 하기 위해서는 메탈로 보강하거나 메탈을 증착하는 것이 효과적이다. 또한 칩사이즈도 작게한 쪽이 경제적이고 또한 기계적강도를 증가하는 것이 가능해진다. 안테나는 금속 예를들면 알루미늄과 니켈등 증착막을 에칭한 것과 은페이스트를 인쇄한 것이 이용된다. 인쇄는 PET기판에 스크린인쇄한 것등이 사용된다. 안테나의 사이즈는 판독기의 에네르기와 통신거리에 의해 여러가지의 크기를 취하는 것이 가능하다. 비교적 크고 파장의 정수분의 1이면 2에서 3미터의 거리로 통신하는 것이 가능해진다.
(실시예 2)
도 6은 본 발명의 별도의 실시예를 나타내고 있다. 본 도에서는 인렛트로 불리우는 중간형태의 실장상태를 나타내고 있다. 제 1의 롤(21)과 제 2의 롤(22)에 PET등의 얇은 필름기판(23)이 말려부착되어 있다. 본 얇은 필름기판(23)에는 미리 안테나(11)이 스크린인쇄와 에칭에 의해 형성되어 있다. 각 안테나에 박형칩이 실장되어 복수개 취부되어 있다. 이것이 인식디바이스로서 기능한다. 본 인식디바이스는 완성된 상태의 두께가 얇은것으로 롤상태로 둥글리는 것이 가능해지고 출하할 때에는 롤상태로 전달이 실행된다. 이것은 인식디바이스의 용도가 여러가지 분야로 사용된다. 사용상의 최종형태는 사용하는 장소에 가까운 부근에서 결정되기 때문에 중간 완성상태로 전달을 하는 편이 편리한다. 안테나부착 박형 칩 단체이면 손상의문제가 있다. 취급도 신중함이 요구된다. 상기 이유로 롤상태로 전달이 바람직하다. 안테나와 칩의 탑재법은 여러종류를 들수 있다. 안테나의 방향은 롤과 직각과 수평인 선택이 배려된다. 필름기판은 칩의 편면(片面)에 설치하여도 좋고 칩을 끼운형태이어도 좋다. 롤사이즈의 최대값은 자유롭게 결정할 수 있다. 최소치 예를들면 감는 지름은 반도체 칩의 두께에 의존해야만 한다. 반도체 칩에 안테나를 탑재하고 그 직후에 별도의 장치에 의해 본 인식디바이스의 전기적 기계적 시험을 실행한다. 시험결과를 기초로 불량인식 디바이스는 커트 또는 마크된다. 복수의 안테나의 간격은 자유롭게 결정할 수 있다. 개개의 안테나는 여러가지의 형태의 것이 혼재하여도 좋다. 예를들면 근접형(Proximity-type)의 안테나와 원격형(Remotoe-type)의 안테나이어도 좋다. 또한 반도체 칩의 형태와 기능도 각각 다른 것이 혼재하여 지장을 주지않는다. 필름기판에는 보강메탈을 미리 채워도 좋다. 또한 스프로켓트(Sprocket)와 위치를 나타내는 마크등을 필름기판상으로 인쇄하는 것에 의해 칩핸들링부와 필름기판 이동부와의 싱크로(Synchro)(동기)를 취하는 것이 가능하다.
(실시예 3)
도 7은 본 발명의 별도의 실시예를 나타내고 있다. 도 7(a)는 필름기판(23)을 나타내는 단면도이다. 도 7(b)는 계속하여 필름기판(23)에 안테나(11)을 인쇄한 공정직후의 단면도를 나타내고 있다. 구체적두께로서 필름기판(23)이 10미크론 안테나(11)의 두께가 10미크론등을 들 수 있다. 도 7(c)는 안테나(11)상에 접착제(31)을 바른 직후의 공정의 단면도를 나타내고 있다. 도 7(d)는 이어서 표면전극(32)를 갖는 반도체 칩(12)를 페이스다운으로 필름기판(23)과 상대적으로 위치를 맞추어서 필름기판(23)상으로 탑재한 상태의 단면도를 나타내고 있다. 도 7(e)는 이어서 커터(33)에 의해 소정의 사이즈로 커트하는 것에 의해 안테나(11)과 반도체 칩(12)가 취출되는 것을 나타내는 공정의 단면도를 나타내고 있다. 도 7(f)는 취출된 인식디바이스를 나타낸다. 이것을 인렛트(Inlet)로 칭한다. 본 인렛트는 여러가지의 물품과 종이 필름등의 매체에 취부된 상태에서 출하된다. 인렛트의 형태를 취하는 것에 의해 얇고 작은 반도체 칩을 직접출하하는 부적절함을 회피할 수 있다. 또한 안테나부착의 상태에서의 시험이 가능해지기 때문에 전기적 기계적 품질의 보증이 하기쉬워진다. 또한 인렛트로부터 커트하는 것에 의해 칩을 분리하여 최적대상물에 점착하거나 내장하는 공정은 최종실장시점까지 연장하는 것이 가능하다. 그때까지는 인렛트의 상태에서 핸들링가능하기 때문에 취급이 용이해진다. 안테나의 형태를 작고 그 색채를 투명상태로 하면 매체의 안에 봉입되어도 스테레스성(Stealth Characteristics)을 증가하는 것이 가능하다. 상기에 의해 세큐리티면 사용면 디자인면에서의 이용가치를 높이는 것이 가능해진다.
(실시예 4)
도 8은 본 발명의 별도의 실시예이다. 도 8(a)는 표면디바이스(41)과 실리콘기판(42)를 갖는 반도체웨이퍼의 단면도를 나타내고 있다. 도 8(b)는 도 8(a)의 웨이퍼표면(43)에 이방도전성접착제(상기명시)을 부착한 공정직후의 단면도를 나타내고 있다. 도 8(c)는 분리구(Separate Groove)(44)를 형성하여 분리한 접착제(45)를 형성한 공정 직후의 단면도를 나타내고 있다. 분리구는 반도체 칩의 분리라인에 따라서 형성된다. 반도체웨이퍼는 특히 실리콘 온 인슐레이터 웨이퍼를 사용하면 박형화가 자기정합적(自己整合的)으로 실행되기 때문에 균일하게 얇게 하는 것이 가능해진다. 이방도전성접착제는 씨트형의 것을 부착하는 것과 스핀도포와 캐스트법에 의한 유입과 트랜스퍼몰드등을 실행하는 것에 의해 형성된다. 홈부착은 웨트 에칭 또는 드라이 에칭에 의해 형성된다. 드라이에칭의 경우는 사이드에칭이 적은 방법에 의해 박형의 반도체 칩사이즈와 맞추는 것이 가능해지기 쉽다. 구폭을 작게하여 경제성을 높이는 것이 가능해진다. 여기서는 수지가 에칭으로 분리되는 예를 나타냈지만 웨이퍼상에 스크린인쇄에 의해 접착제를 인쇄하는 것도 가능하다.
(실시예 5)
도 9는 본 발명의 별도의 실시예이다. 도 9(a)는 실리콘기판(41)에 형성된 표면디바이스(42)와 분할된 접착제층(45)를 갖는 웨이퍼가 점착층(52)를 갖는 테이프(53)에 페이스다운으로 접착되어 있는 상태를 나타내는 단면도이다. 도 9(b)는 이어서 실리콘기판(42)가 제거된 공정 직후를 나타내는 단면도이다. 도 9(c)는 이어서 표면디바이스분리구(51)이 형성되고 반도체 칩(54)로서 분리되어 있는 것을 나타내는 단면도이다. 실리콘기판은 실리콘에칭액 예를들면 수산화칼륨과 히드라진과 암모니아등에 의해 에칭되고 실리콘 온 인슐레이터 웨이퍼(Silicon on Insulator)이면 내층(Internal Layer)의 실리콘산화막이 에칭스토퍼로 되어 에칭을 멈추게하는 것이 가능해지고 고가의 장치를 필요로 하지 않고서 균일하게 얇게하는 것이 가능해진다. 표면디바이스분리구(51)은 표면디바이스(41)의 뒷면으로부터 호트레지스트를 도포하여 분리부분을 마스크에 의해 노광현상하여 창을 열고 드라이에칭 또는 웨트 에칭에서 에칭으로 홈을 형성한다. 드라이엣칭에서 특히 에스펙트(aspect)비(比)가 좋은 에칭을 실행하면 구폭을 적게미는것이 가능해져서 반도체 칩의 취득수를 증가시키고 경제성을 증가하는 것이 가능해진다.
(실시예 6)
도 10은 본 발명의 별도의 실시예를 나타내고 있다. 본 도는 반도체 칩을 2매의 기판으로 끼운상태를 나타내는 단면도이다. 상측 제 1 전극(71)은 칩뒷면 산화막(72)가 있는 것에 따라서 쇼트방지를 재고 상측시트(73)에는 상측 제 2 전극(74)가 있어서 상기와 같이 쇼트방지된다. 다음으로 하측 제 1 전극은 칩 제 1 전극(76)과 접속되고 칩(12)는 하측시트(78)에 있는 전극과 도전입자(Conductive Particle)(79)에 의해 접속된다. 칩 제 2전극(79a)와 하측 제 2 전극(79b)도 상기와 같이 도전입자에 의해 접속된다. 도전입자는 접착수지(79c)의 안에 분산하여 존재한다. 여기서는 박형칩에 의한 실시예를 강조하여 기술하고 있지만 종래의 100미크론이상의 두께 칩에 있어서도 상기와 같은 취급이 가능해진다. 이 때에는 칩을 단체로서 취급하여 배치식으로 조립하는 것에 의해 경제성을 확보하는 것이 가능해진다.
또한 칩 뒷면산화막(72)의 형성은 필수만은 아니다. 설치하지 않아도 좋다.
칩이 90도 회전하여도 안테나의 전극과 칩의 전극이 접속되는 실시예를 도 4에 나타낸다. 도 4(a)의 반도체 칩(12)와 도 4(b)의 반도체 칩(12)는 서로 90도 회전하고 있는 관계이지만 칩 제 1 전극(76)과 칩 제 2전극(79a)는 본 발명과 같이 대칭위치에 있기때문에 90도 회전하여도 안테나의 전극에 접속하는 것이 가능하다.
여기서 안테나가 상하로 존재하는 것에 관해서는 다른쪽을 그랜드로 취급하는 처리를 실행하면 분포정수회로를 형성하고 효율좋은 에네르기와 신호를 전달하는 것이 가능해진다. 이것은 콘덴서 커플링에 의해 2.45GHz의 고주파대로 가능해진다. 또한 13.56MHz의 저주파대에서는 파장이 안테나에 대하여 길기 때문에 공진효율에 대해서 부작용은 작다.
(실시예 7)
도 11은 본 발명의 별도의 예를 나타내고 있다. 본 도면은 도 10의 공정의 평면도를 나타내고 있다. 본 도에서는 상층 제 1전극(71)과 하측 제 1전극(75)는 겹쳐서 표현되는 상기와 같이 상측 제 2전극(74)와 하측 제 1 전극(79b)는 겹쳐서 도시되어 있다. 상측 제 1 전극과 상측 제 2 전극 또는 하측 제 1 전극과 하측 제 2 전극 또는 칩(12)상의 칩 제 1 전극(76)과 칩 제 2전극(79a)는 각각 좌우대칭으로 형성되어 있다. 적어도 칩이 상하반전 평면회전하여도 확실하게 기판전극과 접속하는 것이 가능한 배치가 되도록 칩상의 전극과 기판상의 전극이 배치된다. 칩상의 안테나는 극성이 역이어도 칩상의 회로가 동작하는 배치로 설정된다. 칩의 앞뒤에 관계없이 실장가능하다. 또한 평면적으로 90도 회전하여 위치결정되어도 실장가능하다. 따라서 본 실시예의 실장방법은 양산에 적절하다. 칩이 90도 회전하여도 안테나의 전극과 칩의 전극이 접속되는 실시예를 도 4에서 나타낸다. 도 4(a)의 반도체 칩(12)와 도 4(b)의 반도체 칩(12)는 상호 90도 회전하고 있는 관계이지만 칩 제 1 전극(76)과 칩 제 2 전극(79a)는 본 실시예와 같이 대칭위치이기 때문에 90도 회전하여도 안테나의 전극에 접속하는 것이 가능하다.
(실시예 8)
도 12는 본 발명의 별도의 실시예이다. 도 12의(a)는 박형의 칩(12)에 접착수지(79c)가 부착되어 강도강화되어 있는 상태를 나타내는 단면도이다. 박형 칩(12)의 표면에는 칩 제 1전극(76)과 칩 제 2전극(79a)가 있어서 또한 접착수지(79c)의 안에는 도전입자(79)가 분산하고 있다. 접착수지는 열가소성 또는 열경화성이다. 도 12의(b)는 이어서 도 12(a)의 것을 2매의 필름기판으로 끼운 단면 구조를 나타내고 있다. 이것은 상하의 필름기판에 대한 전극과 칩상의 전극을 위치맞춤하고 있다. 본 상태에서 가열가압하는 것에 의해 접착수지가 녹아서 경화하면 도 10(b)와 같은 단면도가 되어 아래의 기판의 전극과 일괄하여 접속한다. 이와같이 박형 칩이 미리접착수지에부착되어 있기 때문에 강도의 확보가 가능하고 개별로 핸들링하기보다도 총합적으로 취급하는 것이 가능해진다. 또한 기판과의 맞춤도 칩 상하 회전을 염두하지 않고 탑재가 가능해지고 실장장치의 간략화를 실행하고 경제적인 제조가 가능해진다.
(실시예 9)
도 13은 본 발명의 별도의 실시예를 나타내고 있다. 부호(73, 76, 74, 12, 75, 78)에 대해서는 지금까지의 설명과 같다. 본 도에서는 또한 후면전극(101)이 있어서 칩 후면에서 전극을 취출하여 안테나와 접속한다. 이와 같이 하면 칩이 앞뒤 역전하여도 안테나와 접속하는 것이 가능해진다.
(실시예 10)
도 14는 본 발명의 별도의 실시예를 나타내고 있다. 본 도에서는 전극부의일부의 구성을 나타내고 있다. 도 14(a)에서는 산화막(115)가 전극(76)상에 형성되고 접착제(111)에 의해 안테나(74)에 접착되어 있다. 도 14(b)는 칩내의 프론트엔드회로를 나타내고 있다. 콘덴서(112)는 도 14(a)의 전극과 안테나간에서 형성된다. 정류다이오드(113)과 입력다이오드(114)에 의해 정류된 배압전압이 출력에 발생한다.
(실시예 11)
도 3은 본 발명의 별도의 실시예를 나타내고 있다. 본 도에서는 상측 제 1 전극(371)과 하측 제 1 전극(375)는 겹쳐서 표현되는 상기와 같이 상측 제 2 전극(374)와 하측 제 1 전극(379b)는 겹쳐서 표현되어 있다. 상측 제 1 전극과 상측 제 2전극 또는 하측 제 1 전극과 하측 제 2 전극 또는 칩(12)상의 칩 제 1 전극(376)과 칩 제 2 전극(379a)는 각각 좌우대칭으로 형성되어 있다. 적어도 칩이 상항반전 평면회전하여도 확실하게 기판전극과 접속하는 것이 가능한 배치가 되도록 칩상의 전극과 기판상의 전극이 배치된다. 칩 상의 안테나는 극성이 역이어도 칩상의 회로가 동작하는 배치에 설정된다. 박형반도체 칩의 위치를 설정하지 않고서 실장하는 것이 가능하다. 즉 기판의 전극이 상하양쪽이기 때문에 칩의 앞뒤에 관계없이 접속하는 것이 가능해지고 양상에 적절하다. 또한 칩이 회전하여도 접속이 가능해지고 칩을 위치결정하는 일 없이 접속하는 것이 가능해진다. 또한 도 3은 칩이 90도 회전하여도 안테나의 전극과 칩의 전극이 접속되는 실시예를 나타낸다. 도 3(a)의 반도체 칩(12)와 도 3(b)의 반도체 칩(12)는 상호 90도 회전하고 있는 관계이지만 칩 제 1전극(376)과 칩 제 2 전극(379a)는 본 발명과 같이 대칭위치에 있기 때문에 90도 회전하여도 안테나의 전극에 접속하는 것이 가능하다.
(실시예 12)
도 2는 본 발명의 별도의 실시예(평면도)를 나타내고 있다. 위치맞춤 지그(jig)(401)에 복수(2개에서 100,000개정도)의 홈(402)가 있어서 반도체 칩(12)가 초음파와 같은 진동에 의해 하나의 홈에는 하나의 반도체칩이 들어가 있다. 본 위치맞춤지그에 들어간 반도체 칩은 일괄하여 안테나패턴(404)를 갖고 필름기판(403)에 전사되어 일괄하여 접속된다. 이와같이 하면 하나씩 위치맞춤하는 경우와 비교하여 동시에 안테나패턴과 반도체 칩의 접속이 가능하기 때문에 압도적인 조립 코스트의 저코스트화가 가능해진다.
박형 반도체 칩의 조립에서는 도 1에 도시하는 바와 같이 박형 칩의 핸들링과 위치 맞춤을 위해 테이프로 부착된 상태로 실행하는 것이 종래의 예였다. 이것은 박형 반도체 칩을 분리하면 칩의 앞뒤가 흩어지고 조립상 곤란해지는 것과 얇기 때문에 칩 손상에 의한 공정률 저하가 발생하기 때문이다. 본 발명에 의해 종래에서 공정저감과 부착장치설비의 저감을 실행하는 것이 가능해졌다.

Claims (15)

  1. 하나의 전극단자를 갖는 반도체 칩과 제 1의 도전체가 본 표면에 형성된 제 1의 부재와 제 2의 도전체가 본 표면에 형성된 제 2의 부재를 준비하고,
    상기 제 1 및 제 2의 도전체가 대향하도록 상기 제 1 및 제 2의 부재를 대향하여 위치시키고 그 사이에 상기 반도체 칩을 끼우는 것에 의한 상기 제 1 또는 제 2의 도전체 중 어느 한 쪽과 상기 하나의 전극단자가 전기적으로 콘택트시키는 것을 특징으로 하는 반도체장치의 제조방법.
  2. 청구항 1에 있어서,
    본 칩의 평면형태보다도 큰 상기의 칩의 위치결정용 구멍 또는 홈을 복수개 갖는 칩 위치결정수단을 준비하고,
    본 수단의 상기 구멍 또는 홈에 상기 반도체 칩을 넣는 것에 의한 본 칩의 위치결정을 실행하고 그 후에 상기 제 1 및 제 2의 부재에서 개개의 상기 반도체 칩을 끼우는 것을 특징으로 하는 반도체 장치의 제조방법.
  3. 청구항 1에 있어서,
    상기 제 1 및 제 2의 도전체는 안테나인 것을 특징으로 하는 반도체장치의 제조방법.
  4. 청구항 1에 있어서,
    상기 위치결정용 구멍 또는 홈은 상기에 들어가는 반도체 칩이 앞뒤 반전하여 들어가는 경우 및 90도 또는 180도 회전하여 들어가는 경우를 허용하는 것을 특징으로 하는 반도체 장치의 제조방법.
  5. 청구항 1에 있어서,
    상기 제 1의 부재는 제 1 및 제 2의 방사안테나이고 상기 반도체 칩의 제 1의 전극 제 2의 전극에 각각 전기적으로 접속가능하게 구성되어 있는 것을 특징으로 하는 반도체장치의 제조방법.
  6. 청구항 1에 있어서,
    상기 반도체 칩 전극의 형성되어 있지 않는 측의 면상에는 절연층이 형성되어 있는 것을 특징으로 하는 반도체 장치의 제조방법.
  7. 하나의 전극단자를 갖고, 그 평면형태가 거의 장방형, 정방형 또는 사각형인 반도체 칩의 하나의 전극단자와 제 1의 도전체부재를 위치결정하여 전기적 접속을 도모할 때 상기 반도체 칩이 90도 회전한 경우와 그와 같은 회전이 없는 모든 경우에 있어서,
    전기적 접속이 가능하도록 상기 전기단자는 한쌍 설치되어 있고,
    본 칩과 상기 제 1의 도전체부재가 전기적으로 접속된 것을 특징으로 하는반도체장치.
  8. 청구항 7에 있어서,
    상기 전기단자는 상기 반도체 칩 평면상에 점대칭 또는 중심축에 대해서 대칭으로 한쌍배치되어 있거나 또는 4개의 각부 근방에 대칭적으로 배치되어 있는 것을 특징으로 하는 반도체장치.
  9. 청구항 7에 있어서,
    상기 전기단자는 상기 평면상에 가늘고 길게 형성되어 있는 것을 특징으로 하는 반도체장치.
  10. 청구항 9에 있어서,
    상기 제 1의 도전체부재의 상기 전기단자와의 접속부가 되는 부분 근방의 폭은 상기 가늘고 길게 형성된 한쌍의 상기 전기단자의 간격보다도 작은 것을 특징으로 하는 반도체 장치.
  11. 청구항 7에 있어서,
    상기 제 1의 도전체부재의 상기 전기단자와의 접속부가 되는 부분 근방의 형태는 하나의 전기단자와 접속가능하며 또한 다른 전기단자와는 접속할 수 없는 것을 특징으로 하는 반도체 장치.
  12. 청구항 7에 있어서,
    상기 전기단자는 상기 반도체 칩 평면상에 점대칭 또는 중심축에 대해서 대칭으로 한쌍배치되고,
    상기 제 1의 도전체부재의 상기 전기단자와의 접속부가 되는 부분 근방의 상기 제 1의 도전체부재의 폭을 상기 반도체 칩 평면의 하나의 폭의 절반이하로 하는 것을 특징으로 하는 반도체 장치.
  13. 청구항 7에 있어서,
    상기 한쌍의 전기단자는 상기 반도체 칩평면상의 각부 근방에 있고 또한 상기 반도체 칩 평면상에 점대칭 또는 중심축에 대해서 대칭으로 한쌍배치되어 있는 것을 특징으로 하는 반도체 장치.
  14. 청구항 7에 있어서,
    상기 제 1의 도전체부재와는 별도로 제 2의 도전체부재가 별도의 전기단자에 전기적 접속된 것을 특징으로 하는 반도체장치.
  15. 하나의 전극단자를 갖고 본 평면형태가 거의 장방형 정방형 또는 사각형인 반도체 칩의 하나의 전극단자와 제 1의 도전체부재를 위치결정하여 전기적 접속을 도모할 때,
    상기 반도체 칩을 수납가능한 홈 또는 구멍을 갖는 부재에 상기 반도체 칩을 수납하여 위치결정하고 본 반도체 칩이 90도 회전한 경우와 그와 같은 회전이 없는 경우의 양쪽에 있어서 전기적 접속이 가능하도록 상기 전기단자는 한쌍 설치된 상기 반도체 칩과 제 1의 도전체부재를 위치결정하는 것에 의한 상기 전기단자와 제 1의 도전체부재와의 전기적접속을 도모하는 것을 특징으로 하는 반도체장치의 제조방법.
KR1020010004659A 2000-02-04 2001-01-31 반도체 장치 및 그 제조방법 KR20010078221A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000-32737 2000-02-04
JP2000032737A JP2001217380A (ja) 2000-02-04 2000-02-04 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
KR20010078221A true KR20010078221A (ko) 2001-08-20

Family

ID=18557300

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010004659A KR20010078221A (ko) 2000-02-04 2001-01-31 반도체 장치 및 그 제조방법

Country Status (4)

Country Link
US (2) US6635968B2 (ko)
JP (1) JP2001217380A (ko)
KR (1) KR20010078221A (ko)
TW (1) TW552562B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100979736B1 (ko) * 2007-02-09 2010-09-07 후지쯔 가부시끼가이샤 전자 장치 제조 시스템 및 전자 장치 제조 방법

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6589809B1 (en) * 2001-07-16 2003-07-08 Micron Technology, Inc. Method for attaching semiconductor components to a substrate using local UV curing of dicing tape
CN2504706Y (zh) * 2001-09-25 2002-08-07 闽祥实业有限公司 具有触摸控制功能的平板显示屏
DE60337036D1 (de) * 2003-08-28 2011-06-16 Hitachi Ltd Halbleiterbauelement und verfahren zu seiner herstellung
TW200520123A (en) * 2003-10-07 2005-06-16 Matsushita Electric Ind Co Ltd Method for mounting semiconductor chip and semiconductor chip-mounted board
JP4479209B2 (ja) * 2003-10-10 2010-06-09 パナソニック株式会社 電子回路装置およびその製造方法並びに電子回路装置の製造装置
WO2005055130A1 (ja) * 2003-12-05 2005-06-16 Hitachi Chemical Co., Ltd. 電子装置の製造方法
KR100841825B1 (ko) * 2004-01-15 2008-06-26 히다치 가세고교 가부시끼가이샤 전자장치의 제조방법
EP1715445A4 (en) * 2004-02-06 2016-08-31 Hitachi Chemical Co Ltd ELECTRONIC EQUIPMENT
WO2005101306A1 (ja) 2004-04-12 2005-10-27 Brother Kogyo Kabushiki Kaisha 無線タグ回路素子カートリッジ、電磁波反応体ラベル作成装置用ロール、及びタグラベル作成装置
EP1810333B1 (en) 2004-11-09 2013-04-10 Semiconductor Energy Laboratory Co., Ltd. Ic chip and manufacturing method of the ic chip
KR100674950B1 (ko) * 2005-01-22 2007-01-26 삼성전자주식회사 기준 반도체 칩을 구비하는 반도체 기판 및 이를 이용한반도체 칩 어셈블리 방법
CN101160596B (zh) * 2005-04-18 2010-05-26 日立化成工业株式会社 电子装置的制造方法
JP2006347609A (ja) 2005-06-17 2006-12-28 Renesas Technology Corp 電子部品搬送用キャリアの製造方法
JP2007080153A (ja) * 2005-09-16 2007-03-29 Dainippon Printing Co Ltd 非接触式データキャリアインレット、非接触式データキャリアインレットロール及び非接触式データキャリア、並びにこれらの製造方法
JP4802630B2 (ja) * 2005-09-22 2011-10-26 大日本印刷株式会社 非接触式データキャリアインレットの製造方法、非接触式データキャリアインレットロールの製造方法および非接触式データキャリアの製造方法
JP4839757B2 (ja) * 2005-09-27 2011-12-21 大日本印刷株式会社 非接触式データキャリアインレット、非接触式データキャリアインレットロール及び非接触式データキャリア、並びにこれらの製造方法
JP4862340B2 (ja) * 2005-10-03 2012-01-25 大日本印刷株式会社 非接触式データキャリアインレット、非接触式データキャリアインレットロール、非接触式データキャリア、非接触式データキャリアインレットの製造方法、非接触式データキャリアインレットロールの製造方法および非接触式データキャリアの製造方法。
CN101460962B (zh) * 2006-06-02 2011-01-12 株式会社日立制作所 Ic标签用插件的制造方法
JP2009230488A (ja) * 2008-03-24 2009-10-08 Nec Tokin Corp Ｉｃカードの製造方法
KR20130115358A (ko) * 2011-02-15 2013-10-21 디아이씨 가부시끼가이샤 나노임프린트용 경화성 조성물, 나노임프린트 성형체 및 패턴 형성 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4731643A (en) * 1985-10-21 1988-03-15 International Business Machines Corporation Logic-circuit layout for large-scale integrated circuits
US4709253A (en) * 1986-05-02 1987-11-24 Amp Incorporated Surface mountable diode
USH1267H (en) * 1990-07-05 1993-12-07 Boyd Melissa D Integrated circuit and lead frame assembly
JPH06334119A (ja) * 1993-02-17 1994-12-02 Seiko Instr Inc 昇圧用半導体集積回路及びその半導体集積回路を用いた電子機器
US5721452A (en) * 1995-08-16 1998-02-24 Micron Technology, Inc. Angularly offset stacked die multichip device and method of manufacture
US6275681B1 (en) * 1998-04-16 2001-08-14 Motorola, Inc. Wireless electrostatic charging and communicating system
JP2000032737A (ja) 1998-05-06 2000-01-28 Toru Kobayashi エネルギ―増幅システム
US6414543B1 (en) * 2000-11-28 2002-07-02 Precision Dynamics Corporation Rectifying charge storage element

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100979736B1 (ko) * 2007-02-09 2010-09-07 후지쯔 가부시끼가이샤 전자 장치 제조 시스템 및 전자 장치 제조 방법

Also Published As

Publication number Publication date
US6635968B2 (en) 2003-10-21
JP2001217380A (ja) 2001-08-10
TW552562B (en) 2003-09-11
US20010012645A1 (en) 2001-08-09
US20030201522A1 (en) 2003-10-30
US6867478B2 (en) 2005-03-15

Similar Documents

Publication Publication Date Title
KR20010078221A (ko) 반도체 장치 및 그 제조방법
US6407669B1 (en) RFID tag device and method of manufacturing
US8368512B2 (en) RFID tag, method of manufacturing the RFID tag, and method of mounting the RFID tag
US8035522B2 (en) RFID tag
US8672230B2 (en) RFID tag
US6412702B1 (en) Non-contact IC card having an antenna coil formed by a plating method
JPH11149538A (ja) 複合ｉｃモジュールおよび複合ｉｃカード
US20090039168A1 (en) Noncontact Information Storage Medium and Method for Manufacturing Same
US8517277B2 (en) Radio frequency identification tag and method of manufacturing the same
JP2000311233A (ja) 回路チップコネクタおよび回路チップを結合する方法
JPH11149537A (ja) 複合ｉｃカードおよび複合ｉｃモジュール
JP4320674B2 (ja) Ｒｆｉｄタグ
US11875210B2 (en) Wireless communication device and method of manufacturing same
JP2008041005A (ja) Ｒｆｉｄタグおよびその製造方法
WO2005076202A1 (ja) 電子装置
US7431218B2 (en) RFID tag, module component, and RFID tag fabrication method
JP2000235635A (ja) コンデンサ内蔵非接触型ｉｃカードとその製造方法
JP4935938B2 (ja) Ｒｆｉｄタグ
JP4935829B2 (ja) Ｒｆｉｄタグ
KR100854104B1 (ko) Ｒｆｉｄ 태그 제조 방법, ｒｆｉｄ 태그 및 ｒｆｉｄ태그용 전기 연결 부재
JP2003006589A (ja) 非接触通信記録媒体及びその製造方法
JP2006302969A (ja) 半導体チップの実装方法、および半導体チップの実装方法を用いて形成される半導体パッケージが搭載された回路基板
JP3827014B2 (ja) 電磁波読み取り可能なデータキャリア
JP4529216B2 (ja) Ｉｃカード及びその製造方法
JP2002074297A (ja) Ｉｃモジュールの接続方法

Legal Events

Date Code Title Description
A201 Request for examination
E801 Decision on dismissal of amendment
E902 Notification of reason for refusal
WITB Written withdrawal of application