JP2006302969A - 半導体チップの実装方法、および半導体チップの実装方法を用いて形成される半導体パッケージが搭載された回路基板 - Google Patents

Abstract

【課題】 半導体チップの割れや欠けを防ぎ、複数の半導体チップを一括して基板に実装する方法、ならびにその実装方法を用いて形成される半導体パッケージが搭載される回路基板を提供する。
【解決手段】 複数の保持凹所が形成される保持体を、液体中で保持凹所が上方に向けて配置した状態で揺動させながら、液体中に複数の半導体チップを投下し、各保持凹所に半導体チップを電極が露出するようにそれぞれ嵌り込ませ、保持部の凹所に嵌り込んでいる各半導体チップの電極の配置に合せた位置に、電極が配置されるように複数の基板が一体化された基板集合体を、各半導体チップの電極に各基板の電極が対向するように位置合せし、各半導体チップの電極と、各基板の電極とを、電気的に接続し、基板集合体を、半導体チップが実装された複数の基板に分割することによって、半導体チップの割れや欠けを防ぎ、複数の半導体チップを一括して基板に実装する。
【選択図】 図１

Description

本発明は、半導体チップの実装方法、および半導体チップの実装方法を用いて形成される半導体パッケージが搭載された回路基板に関する。

ＲＦＩＤ（非接触型）タグは、たとえば商品に貼り付けられ、ＲＦＩＤタグが貼り付けられた商品の流通を管理する目的で用いられる。ＲＦＩＤタグは、半導体チップと、ラジオ周波数帯の電波を送受信するためのアンテナ回路部が形成された基板とを含んで構成され、前記アンテナ回路部が形成された基板に半導体チップが搭載される。

ＲＦＩＤタグを構成する半導体チップはメモリ機能および無線通信機能を有すればよく、たとえば一辺１ｍｍ以下のチップが用いられる。半導体チップと比較して基板は、アンテナ回路部が形成されるので、半導体チップと比較して大きな寸法となる。このようなアンテナ回路部を備えたＲＦＩＤタグを小形の商品に貼り付ける場合、タグを貼り付ける平坦な領域を確保することができない場合がある。特に高機能化され、小形化および薄形化された電子機器の回路基板にＲＦＩＤタグを貼り付けようとしても、ＲＦＩＤタグを貼り付ける平坦な領域を回路基板に確保することができず、ＲＦＩＤタグを回路基板に貼り付けることが困難である。このような問題を解決するために、アンテナ回路部が直接形成された回路基板に、半導体チップを搭載し、ＲＦＩＤタグと同様の機能を有する回路ブロックを回路基板に形成する。

図１９は、従来の半導体パッケージ１０７の断面図である。ＲＦＩＤタグに用いられる半導体チップに記録した情報の不正取得を防ぐ目的で、半導体パッケージ１０７を、アンテナ回路部を有する回路基板に搭載する。半導体パッケージ１０７は、前記不正取得行為を防ぐために２０μｍ以下の厚さに形成された半導体チップ１０１を、突起電極１０３およびパッド電極１０４を介して、中継基板１０２に実装し、防御膜１０６で半導体チップ１０１を覆って構成される（たとえば特許文献１参照）。

前述の回路基板および中継基板に半導体チップを実装するにあたっては、半導体チップを搭載機を用いて１つずつ取り上げ、半導体チップと基板と位置合せを行い、半導体チップを基板に搭載する。

特開２０００−１１１２９号公報

前述の半導体チップの基板への実装方法では、基板に半導体チップを搭載するにあたって、半導体チップを搭載機を用いて１つずつ把持し、半導体チップと基板との位置合せを行い、半導体チップを基板に搭載する。このとき、一辺が１ｍｍ以下、特に数百μｍ程度のような微細な半導体チップの搭載においては、半導体チップを、搭載機を用いて取り上げること自体が困難である。また、半導体チップの取り上げ操作において、搭載機によって半導体チップが把持されるので、半導体チップが欠けてしまう恐れがある。

さらに、半導体チップ１０１の割れ、および欠けによって、半導体チップ１０１を中継基板１０２に実装して形成される半導体パッケージ１０７が搭載された回路基板の歩留まりが悪いという問題がある。

本発明の目的は、半導体チップの割れ、および欠けを防ぎ、複数の半導体チップを一括して基板に実装する方法、ならびにその実装方法を用いて形成される半導体パッケージが搭載される回路基板を提供することである。

本発明は、一表面に電極が形成される半導体チップを基板に実装する方法であって、
複数の保持凹所が形成される保持体を、液体中で保持凹所が上方に向けて配置した状態で揺動させながら、液体中に複数の半導体チップを投下することによって、各保持凹所に半導体チップを電極が露出するようにそれぞれ嵌り込ませる自己整合配置工程と、
保持部の凹所に嵌り込んでいる各半導体チップの電極の配置に合せた位置に、電極が配置されるように複数の基板が一体化された基板集合体を、各半導体チップの電極に各基板の電極が対向するように位置合せする位置合せ工程と、
各半導体チップの電極と、各基板の電極とを、電気的に接続する接続工程と、
基板集合体を、半導体チップが実装された複数の基板に分割する分割工程とを有することを特徴とする半導体チップの実装方法である。

本発明に従えば、自己整合配置工程では、複数の半導体チップを液体に投下するという簡易な構成で、複数の半導体チップを一括して保持体の各保持凹所に保持させることができる。したがって、複数の半導体チップを１つずつ各保持凹所に保持させる場合と比較して、作業が容易になり、自己整合配置工程に要する時間を短縮することができる。また、自己整合配置工程は、液体中で行われるので、半導体チップにかかる負荷を小さくすることができるので、半導体チップの割れおよび欠けを防ぐことができる。

また、位置合せ工程では、半導体チップを保持体の保持凹所に保持させた状態で、各半導体チップの電極に各基板の電極が対向するように位置合せする。したがって、搭載機を用いて半導体チップ１つずつ位置合せをする場合と比較して、半導体チップに直接加わる外力を小さくすることができるので、半導体チップの欠けを防ぐことができる。また、位置合せ工程では、複数の半導体チップと複数の基板とを一括して位置合せするので、半導体チップ１つずつと各基板と位置合せする場合と比較して、作業が容易であり、位置合せ工程に要する時間を短縮することができる。

さらに、接続工程では、複数の半導体チップと基板集合体とを一括して固定するので、半導体チップと基板とを個々に固定する場合と比較して、半導体チップが実装された基板の生産性を高くするこができる。

また本発明は、前記接続工程は、
保持体と基板集合体との間に接着部材を介在させ、保持体と基板集合体とに、互いに近づくような力を加えて仮固定する仮固定工程部と、
仮固定された各半導体チップと基板集合体とに、互いに近づくような力を加えて本固定する本固定工程部とを有することを特徴とする。

本発明に従えば、接続工程を、仮固定工程部と、本固定工程部と２段階の工程部に分割するので、仮固定工程部に必要な機能と、本固定工程部に必要な機能とを分離させることができる。したがって、各工程部に必要な機能を有する既存の装置を使うことができ、仮固定に必要な機能および本固定に必要な機能の両機能を有する装置を必要としないので、半導体チップ実装した基板の生産性を高くすることができる。

また、仮固定工程部では接着部材が用いられるので、液状の接着剤を使用する場合と比較して、一定量の接着剤を半導体チップと基板集合体との間に介在させることができる。したがって、半導体チップの電極と基板の電極との接続状態のばらつきを防止することができるので、半導体チップが実装された基板の歩留まりを高くすることができる。

また本発明は、前記本固定工程部は、
仮固定された各半導体チップから保持体を離脱させる離脱操作段階と、
各半導体チップと基板集合体とを加圧治具で狭持して、互いに近づくような力を加える加圧操作段階と、
加圧治具によって狭持した状態で、各半導体チップと基板集合体とを加熱雰囲気中に設置して、接着部材を硬化させる硬化操作段階とを有することを特徴とする。

本発明に従えば、基板集合体に仮固定された各半導体チップから保持体を離脱させ、半導体チップと基板集合体とに互いに近づくような力を加え、各半導体チップと基板集合体とを加熱雰囲気中に設置して接着部材を硬化させる。したがって、各半導体と基板集合体とを加熱雰囲気中に設置するときには、各半導体チップから保持体が離脱しているので、保持体と基板集合体との線膨張係数差に起因して発生する、半導体チップと基板集合体の各基板との位置ずれを防ぐことができる。

また本発明は、接着部材は、異方性導電フィルムであることを特徴とする。
本発明に従えば、接着部材に、異方性導電フィルムを用いるので、半導体チップと基板集合体の間に介在させ異方性導電フィルムの厚み方向に加圧することにより、半導体チップの電極と基板集合体の電極とを電気的に接続することができる。異方性導電フィルムは厚み方向にのみ導電性を有するので、半導体チップの電極と基板集合体の電極とを正確に電気的に接続することができるので、半導体チップが実装された基板の歩留まりを高くすることができる。また、基板集合体と半導体チップとの位置合せを行う場合の視認性が良好なので、位置合せ作業が容易である。

また本発明は、前記半導体チップの実装方法によって半導体チップを基板に実装して形成される半導体パッケージが搭載されることを特徴とする回路基板である。

本発明に従えば、半導体チップの実装方法において半導体チップの割れや欠けを防ぐことができるので、半導体パッケージを搭載した回路基板の信頼性を高くすることができる。

本発明によれば、自己整合配置工程および位置合せ工程での、半導体チップの欠けを防ぐことができるので、半導体チップの良品率を下げることなく、半導体チップを基板に実装することができる。また、自己整合配置工程、位置合せ工程および接続工程に要する時間を短縮することができる。したがって、信頼性を低下させることなく、半導体チップが実装された基板を短時間で大量に生産することがきる。

また本発明によれば、各工程部に必要な機能を有する既存の装置を使うことができるので、半導体チップ実装した基板の生産性を高くすることができる。また、半導体チップの電極と基板の電極との接続状態のばらつきを防止することができるので、半導体チップが実装された基板の歩留まりを高くすることができる。

また本発明によれば、半導体チップと基板集合体の各基板との位置ずれを防ぐことができるので、半導体チップが実装された基板の信頼性を高くすることができる。

また本発明によれば、半導体チップの電極と基板集合体の電極とを正確に電気的に接続することができるので、半導体チップが実装された基板の歩留まりを高くすることができ、位置合せ作業が容易であるので、半導体チップが実装された基板の信頼性を高くすることができる。

また本発明によれば、半導体パッケージを搭載した回路基板の信頼性を高くすることができる。

図１は、本発明の実施の一形態の半導体チップの実装方法の手順を示すフローチャートである。図２は、本発明の実施の一形態の半導体チップの実装方法によって形成された半導体パッケージ１０の断面図である。半導体パッケージ１０は、たとえば半導体チップ１と、中継基板２とを含んで構成される。半導体パッケージ１０は、中継基板２に実装した半導体チップ１を保護部材６で封止して構成される。半導体チップ１は、たとえばフリップチップであって、表面部に第１突起電極３Ａおよび第２突起電極３Ｂが設けられる。中継基板２は、たとえば半導体チップ１と他の基板とを接続する接続配線を形成する基板である。第１突起電極３Ａおよび第２突起電極３Ｂは、中継基板２の厚み方向一方側の表面部に形成される導電体であるパッド電極７と接続される。また、パッド電極７は、中継基板２の厚み方向一方側の表面部に設けられた導電体である配線４と、中継基板２の厚み方向に貫通する導電体である貫通配線９とを介し、中継基板２の厚み方向他方側の表面部に設けられた導電体である外部電極８と接続される。

本発明の実施の一形態の半導体チップ１の実装方法は、半導体チップ１を基板に実装する方法であり、たとえば、半導体パッケージ１０を製造するにあたって、中継基板２に半導体チップ１を実装する場合に好適に適用することができる。

本発明の実施の一形態の半導体チップ１の実装方法は、自己整合配置工程と、位置合せ工程と、接続工程と、分割工程とを含む。自己整合配置工程は、たとえば配置作業を含む。位置合せ工程は、たとえば位置合せ作業を含む。接続工程は、たとえば仮固定作業を含む仮固定工程部と、本固定工程部とを含む。本固定工程部は、たとえば離脱操作作業を含む離脱操作段階と、加圧操作作業を含む加圧操作段階と、硬化操作作業を含む硬化操作段階とを含む。接続工程は、たとえば仮固定作業と、離脱作業と、加圧作業と、硬化作業とを含む。分割工程は、たとえば分割作業を含む。

半導体ウェハおよび基板集合体の準備が整うとステップｓ１に進む。厚み方向一方側の表面部に複数の突起電極が設けられた半導体ウェハを準備する。突起電極の形状は、たとえば円柱状であって、半導体ウェハの厚み方向一方側の表面部から突出した状態に設けられる。各突起電極は導電性を有する材料であればよく、たとえば、表面を金で形成してもよい。次に、分割することによって複数の中継基板２を形成することができる基板集合体を準備する。基板集合体の厚み方向一方側の表面部には、半導体チップ１が実装される複数のチップ実装部を形成する。チップ実装部には、印刷法によって、たとえばパッド電極７と配線４などが設けられる。

ステップｓ１では、半導体ウェハを個片化し、半導体ウェハから半導体チップ１を形成する個片化作業を行う。個片化作業はたとえば、ダイシングブレードを用いて半導体ウェハを切削して分割することによって、半導体チップ１を形成する。半導体チップ１は、たとえば２つの平行な底面部があって、この２つの底面部をつなぐ側面部１３を有するように形成される。また、側面部１３は、たとえば少なくとも一部に、底面部に対して傾斜する側面を有するように形成される。また、半導体チップ１の底面部に平行な断面の面積が、一方の底面部から他方の底面部に向うにつれて小さくなるように、半導体チップ１を形成する。

底面部に対して傾斜した側面を有する側面部１３を形成する方法は、本実施形態では、たとえば個片化作業に用いられるダイシングブレードの切刃が半導体ウェハに対して傾斜するように配置して、その角度を利用して半導体ウェハから半導体チップ１を斜めに切削することによって、形成することができる。また、半導体ウェハがＳｉ単結晶である場合には、結晶異方性を利用したウエットエッチングにより、側面部１３を形成してもよい。ステップｓ１で個片化作業が完了するとステップｓ２に進む。

ステップｓ２では、保持凹所を有する保持体を形成する保持体形成作業を行う。保持体形成作業では、たとえば、金属板にフライス加工または金型加工を施し複数の保持凹所を金属板の厚み方向一方側の表面部に設け、保持凹所を有する保持体を形成することができる。また、プラスチック板にエンボス加工を施して、プラスチック板の厚み方向一方側の表面部に複数の保持凹所を設け、保持体を形成してもよい。保持体に保持凹所を形成し、保持体形成作業が完了するとステップｓ３に進む。

ステップｓ３では、保持体の保持凹所に半導体チップ１を配置させる配置作業を行う。配置作業は、保持体に形成された複数の保持凹所に、半導体チップ１を第１突起電極３Ａおよび第２突起電極３Ｂが露出するように嵌まり込ませる。半導体チップ１を保持体の各保持凹所に、第１突起電極３Ａおよび第２突起電極３Ｂが露出した状態で嵌り込ませるとステップｓ３が完了しステップｓ４に進む。

ステップｓ４では、半導体チップ１の第１突起電極３Ａおよび第２突起電極３Ｂと、基板集合体のパッド電極７との位置合せをする位置合せ作業を行う。位置合せ作業では、まず、基板集合体のチップ実装部が形成された表面に、接着部材５を供給する。接着部材５には、たとえば異方性導電ペーストまたは絶縁性ペーストなどを用いて、たとえばディスペンサーを用いて基板集合体の表面に供給することができる。

さらに位置合せ作業では、基板集合体に複数形成されたチップ実装部と、保持体の保持凹所に嵌り込む複数の半導体チップ１とを対向させ、第１突起電極３Ａおよび第２突起電極３Ｂと、パッド電極７の位置合せをする。半導体チップ１の突起電極３と、基板集合体のパッド電極７との位置合せが完了するとステップｓ５に進む。

ステップｓ５では、基板集合体と半導体チップ１とを仮固定する仮固定作業を行う。仮固定作業では、位置合せされた半導体チップ１と基板集合体とを、保持体の保持凹所に半導体チップ１を嵌り込ませた状態で、加熱しながら保持体と基板集合体とが互いに近づくような力を加えて、加圧した後、加熱および加圧状態から解放し、半導体チップ１と基板集合体とを、接着部材５を完全に硬化させずに、仮固定する。半導体チップ１と基板集合体とを仮固定するとステップｓ５が完了し、ステップｓ６に進む。

ステップｓ６では、保持体を半導体チップから離脱させる離脱操作作業を行う。保持体を半導体チップ１から離脱させると、ステップｓ６が完了しステップｓ７に進む。

ステップｓ７では、半導体チップ１と基板集合体とを互いに近づく力で加圧する加圧操作作業を行う。加圧操作作業では、仮固定作業で仮固定された、基板集合体と複数の半導体チップ１とに、互いに近づくような力を加える。基板集合体と複数の半導体チップ１とに、互いに近づくような力を加えるとステップｓ７が完了し、ステップｓ８に進む。

ステップｓ８では、基板集合体と複数の半導体チップ１とを互いに近づくような力で加圧した状態で、接着部材５を硬化させる硬化操作作業を行う。硬化操作作業では、基板集合体と複数の半導体チップ１とを互いに近づく力で加圧した状態で、加熱雰囲気中に設置することによって、第１突起電極３Ａおよび第２突起電極３Ｂとパッド電極とが接続された状態で接着部材５を完全硬化させる。接着部材５が完全硬化すると加圧した状態から解放して、ステップｓ８が完了しステップｓ９に進む。

ステップｓ９では、半導体チップ１を保護部材６で封止する封止作業を行う。封止作業では、たとえば保護部材６を用いて半導体チップ１を封止する。保護部材６で半導体チップ１を封止するとステップｓ９が完了し、ステップｓ１０に進む。

ステップｓ１０では、基板集合体の分割を行う分割作業を行う。分割作業では、複数の半導体チップ１が固定されている基板集合体を分割することによって、分割作業が完了し、ステップｓ８が完了すると、図２に示した中継基板２に半導体チップ１が実装された半導体パッケージ１０を形成することができる。

図３は、半導体チップ１の断面図である。図４は、半導体チップ１の正面図である。本実施形態の個片化作業で形成される半導体チップ１は、六面体であって、２つの平行な底面部を有し各底面部をつなぐ４つの側面部１３が設けられている。各側面部１３は、各底面部に対して傾斜して設けられる。半導体チップ１は、四角錐台であって、広い面積を有する一方の底面部（以下「主面部」という場合がある。）１１には、第１突起電極３Ａおよび第２突起電極３Ｂが設けられる。第１突起電極３Ａおよび第２突起電極３Ｂは、たとえば円柱状であって、主面部１１から突出して設けられる。また、図４に示すように、半導体チップ１の主面部１１を、正方形状に形成し、半導体チップ１の主面部１１の第１突起電極３Ａおよび第２突起電極３Ｂを、主面部１１の４隅のうち、主面部１１の中心を挟んで対向する２つの隅付近に設ける。また、主面部１１と平行な底面部（以下「副面部」という場合がある。）１２も正方形状に形成する。

図５は、保持体１４の断面図である。図５では、図面が煩雑になるのを防ぐため保持凹所１５を２つだけを図示する。本実施形態の、保持体形成作業で形成される保持体１４には、保持体１４の厚み方向一方側の表面部に複数の保持凹所１５が設けられる。保持凹所１５は、たとえば一個の保持体１４に数十個から数百個形成する。保持凹所１５は、半導体チップ１を、第１突起電極３Ａおよび第２突起電極３Ｂを露出させた状態で、嵌り込ませるような形状であればよい。本実施形態では、保持凹所１５の底面３５を、正方形に形成し、保持凹所１５の側面３４を保持凹所１５の底面３５に対して傾斜させる。保持凹所１５の側面３４の底面３５に対する傾斜は、半導体チップ１の副面部１２に対する側面部１３の傾斜に合わせて設け、保持凹所１５を前記四角錐台の半導体チップ１の型枠状に形成する。本実施形態では、保持体１４に、たとえばポリカーボネート樹脂板を用いて、保持体１４にエンボス加工を施すことによって保持凹所１５が形成された保持体１４を形成する。

図６は、配置作業の具体的な手順を説明するための図である。本実施形態の配置作業では、保持体１４を液体１６中で揺動させ上方から複数の半導体チップ１を液体１６中に投下することによって、保持凹所１５に半導体チップ１を嵌り込ませる。具体的には、たとえば図６（ａ）に示すように、保持体１４を保持凹所１５が上方に臨むように液体１６中に沈めて、図示しない超音波発振子などを用いて保持体１４に振動を加え、保持体１４を揺動させる。液体１６には、たとえば水またはアルコール、ならびに水に界面活性剤を加えた液体などを用いる。

保持体１４は、保持凹所１５を上方に向けて液体１６中に沈められているので、投下された半導体チップ１は、保持体１４の保持凹所１５が形成された表面に到達する。保持体１４は揺動しているので、保持体１４の保持凹所１５が形成される表面に到達した半導体チップ１は、保持体１４の表面部で移動し、保持凹所１５に捕捉される。半導体チップ１は四角錐台形状に形成され、かつ保持体１４の保持凹所１５は、半導体チップ１の四角錐台形状に整合するように形成されているので、各半導体チップ１は、図６（ｂ）に示すように、第１突起電極３Ａおよび第２突起電極３Ｂが保持体１４から露出した状態で、自己整合的に各保持凹所１５に嵌り込む。本実施形態では、たとえば複数ある保持凹所１５のうち予め定める割合の保持凹所１５に半導体チップ１が嵌り込むと配置作業を終了する。本実施形態の配置作業を行うことによって、１０秒程度の配置作業で９割以上の保持凹所１５に半導体チップ１が嵌り込ませることができる。

図７は、位置合せ作業および仮固定作業の様子を模式的に示す断面図である。位置合せ作業では、基板集合体１７のチップ実装部が形成される表面部に接着部材５を供給し、基板集合体１７のパッド電極７と、保持体１４の保持凹所１５に嵌め込まれた複数の半導体チップ１の第１突起電極３Ａと第２突起電極３Ｂとを位置合せする。本実施形態では、接着部材５にシート状のいわゆる異方性導電フィルム（ＡＣＦ）を用いて基板集合体１７のチップ実装部が設けられた表面部に接着部材５を供給する。

本実施形態の仮固定作業では、位置合せ作業で位置合せされた、第１突起電極３Ａおよび第２突起電極３Ｂとパッド電極７とを接触させずに、第１突起電極３Ａおよび第２突起電極と、パッド電極７との間に接着部材５を介在させた状態で、半導体チップ１と基板集合体１７とを仮固定する。仮固定作業では、加熱加圧装置を用いて、半導体チップ１と基板集合体１７とを１００℃程度に加熱する。加熱しながら保持体１４と基板集合体１７とが互いに近づくような力を加えて、１〜９秒加圧した後、加熱および加圧状態から解放し、半導体チップ１と基板集合体１７とを仮固定する。仮固定後は、第１突起電極３Ａおよび第２突起電極３Ｂとパッド電極７とが軽く接触する程度の状態になる。

図８は、加圧操作作業および硬化操作作業の様子を模式的に示す断面図である。本実施形態の加圧操作作業では、半導体チップ１と基板集合体１７とを加圧治具１９で狭持して、複数の半導体チップ１と基板集合体１７とが互いに近づくような力を加える。加圧治具１９は、複数の半導体チップ１と基板集合体１７とに均一に荷重を加えて、半導体チップ１と基板集合体１とを狭持できればよく、たとえば平坦な面を有する２枚の金属板２０と錘２１とを含んで構成される。本実施形態では、２つの金属板２０の間に半導体チップ１と基板集合体１７とを介在させ、基板集合体１７と接する金属板２０の上方から錘２１を載置し、半導体チップ１と基板集合体１７とに互いに近づく力で加圧する。

本実施形態の硬化作業では、半導体チップ１と基板集合体１７とを、加圧治具１９で狭持した状態で、オーブン内に設置する。オーブン内は、たとえば１８０℃に設定する。１８０℃に設定されたオーブン内に、基板集合体１７と複数の半導体チップ１と狭持した状態で設置することによって、半導体チップ１の第１突起電極３Ａおよび第２突起電極３Ｂと、基板集合体１７のチップ実装部に設けられたパッド電極７とを接続した状態で、接着部材５を硬化する。また、本実施形態の硬化操作作業では、加圧治具１９で狭持された半導体チップ１と基板集合体１７との組合せを複数組準備して、一度にオーブン内に設置する。複数組一度にオーブン内に設置することによって、生産性を高めることができる。

図９は、封止作業の様子を模式的に示す断面図である。本実施形態の封止作業では、基板集合体１７のパッド電極７に、複数の半導体チップ１の第１突起電極３Ａおよび第２突起電極３Ｂを接続した状態で、複数の半導体チップ１を一括して保護部材６を用いて封止する。本実施形態では、半導体チップ１の封止は、トランスファ樹脂モールド法を用いて、複数の半導体チップ１を一括して封止する。このように半導体チップ１が封止された基板集合体１７を分割することによって、前述した図２に示す、半導体パッケージ１０を製造することができる。半導体パッケージ１０は、表面実装技術を用いて、外部電極８を介して他の回路基板に搭載することができる。

図１０は、半導体パッケージ１０が搭載された回路基板５１の斜視図である。回路基板５１は、回路ブロック部５２およびアンテナ回路部５３とを含んで構成される。回路ブロック部５２は、回路基板５１本来の機能を有する回路を含んで構成される。アンテナ回路部５３は、ラジオ周波数帯の電波を送受信するアンテナ回路を含んで構成される。本実施形態の半導体パッケージ１０を形成する半導体チップ１は、たとえばＲＦＩＤに用いられる半導体チップである。半導体パッケージ１０を、回路ブロック部５２およびアンテナ回路部５３を有する回路基板５１に、表面実装技術を用いて搭載し、半導体パッケージ１０を、外部電極８を介してアンテナ回路部５３と接続することによって、回路基板５１にＲＦＩＤタグと同様の機能を有した機能ブロックを形成することができる。

図１１は、アンテナ回路部５３を説明するための図である。図１１（ａ）は、ループ状のアンテナ回路２３を模式的に示す図である。図１１（ｂ）は、ポール状のアンテナ回路２４を模式的に示す図である。

たとえばＲＦＩＤタグと同様の機能を有する回路基板では、情報読取／書込み用のリーダ／ライタから出射される電波によって、電気エネルギーを受け取り、情報が載せられた信号のやり取りを行うので、情報を格納したメモリ素子と無線通信素子を備えた半導体チップと、半導体チップを内蔵した半導体パッケージと、アンテナ回路部５３とを含んで構成される。アンテナ回路部５３は、アンテナ回路と端子とを含んで構成される。

電磁エネルギーを電力に変換する形式で用いられる数十ＭＨｚレベルの周波数帯の場合は、アンテナ回路部５３には、図１１（ａ）に示すように、半導体パッケージが搭載される半導体パッケージ搭載部２７に形成される第１端子２２Ａと第２端子２２Ｂとを結び、回路基板にループ状に設けられた、ループ状アンテナ回路２３が形成される。また、比較的周波数が高い数百〜数千ＭＨｚの周波数を用いる場合は、マイクロ波エネルギーを電力として用いるので、アンテナ回路部５３には、図１１（ｂ）に示すように、第１端子２２Ａまたは第２端子２２Ｂから延びる２素子のポール状アンテナ回路２４が形成される。

回路基板５１に形成されるアンテナ回路部５３が有するアンテナ回路が、ループ状アンテナ回路２３およびポール状アンテナ回路２４どちらの場合でも、第１端子２２Ａおよび第２端子２２Ｂと電気的に接続される半導体チップ１の第１突起電極３Ａおよび第２突起電極３Ｂとの接続は、入れ替え可能である。すなわち第１突起電極３Ａは、アンテナ回路部５３の第１端子２２Ａまたは第２端子２２Ｂどちらに電気的に接続されてもよく、同様に第２突起電極３Ｂについても第１端子２２Ａまたは第２端子２２Ｂどちらに電気的に接続されてもよい。

図１２は、基板集合体１７のチップ実装部１８におけるパッド電極７および配線４の配置を説明するための図である。図１３は、保持凹所１５に嵌り込む半導体チップ１の姿勢を説明するための図である。

基板集合体１７の厚み方向一方側の表面部には、半導体チップ１が実装されるチップ実装部１８が設けられる。チップ実装部１８は、たとえばパッド電極７または、パッド電極７と配線４とを含む。パッド電極７は、貫通配線９および外部電極８を介して、たとえば、アンテナ回路部の端子と接続される。本実施形態では、チップ実装部１８におけるパッド電極７を、たとえば、図１２（ａ）に示すように、チップ実装部１８における対向する２辺に沿うように、２個のパッド電極７を長方形の層状に形成する。また、たとえば図１２（ｂ）に示すように、４個のパッド電極７を、チップ実装部１８の四隅に正方形の層状に形成してもよい。パッド電極７をチップ実装部１８の四隅に形成する場合は、たとえば配線４を、チップ実装部１８の、対向する２つの辺に沿わせて形成し、隣り合う２つのパッド電極と接続するように設けてもよい。

また、本実施形態の配置作業では、半導体チップ１の主面部１１および副面部１２が正方形状に形成され、保持凹所１５が半導体チップ１の型枠状に形成されているので、半導体チップ１は、図１３（ａ）〜図１３（ｄ）に示すように、主面部１１を露出させた状態で、半導体チップ１の各側面部１３が、保持凹所１５のそれぞれの側面と対応する４つの姿勢で保持凹所１５に嵌り込む。

本実施形態の半導体チップ１の第１突起電極３Ａと第２突起電極３Ｂとは、中継基板２の外部電極８と、貫通配線９と、パッド電極７とを介して、アンテナ回路部５３の第１端子２２Ａと第２端子２２Ｂとに電気的に接続される。したがって、半導体チップ１の第１突起電極３Ａおよび第２突起電極３Ｂと、基板集合体１７のチップ実装部１８に形成される各パッド電極７との接続についても入れ替え可能である。

具体的には、図１２（ａ）に示すように、チップ実装部１８における対向する２辺に沿うように、２個のパッド電極７を形成した場合は、第１突起電極３Ａは、２個のパッド電極７のうち、いずれのパッド電極７と接続されてもよい。また、同様に第２突起電極３Ｂについても、いずれのパッド電極７に接続されてもよい。

また、たとえば図１２（ｂ）に示すように、４個のパッド電極７をチップ実装部１８の四隅に形成した場合は、第１突起電極３Ａは、４個のパッド電極７のうち、いずれのパッド電極７と接続されてもよい。同様に第２突起電極３Ｂについても、いずれのパッド電極７に接続されてもよい。

４つの姿勢で嵌め込まれた複数の半導体チップ１のうち、いずれの姿勢で嵌め込まれている場合であっても、たとえば図１２（ａ）に示すように、チップ実装部１８における対向する２辺に沿うように、２個のパッド電極７を形成している場合は、２個のパッド電極７のうちいずれかのパッド電極７と対向するように、第１突起電極３Ａとを位置合せすることができる。また、第２突起電極３Ｂは、対角の隅付近に設けられているので、第１突起電極３Ａがいずれか一方のパッド電極７と位置合せされれば、必ず残りの一方のパッド電極７と位置合せされる。

また、たとえば図１２（ｂ）に示すように、４個のパッド電極７をチップ実装部１８の四隅に形成した場合であっても、第１突起電極３Ａはいずれかのパッド電極と位置合せすることができる。第１突起電極３Ａが位置合せされると、必ず第２突起電極３Ｂは、第１突起電極３Ａと位置合せされたパッド電極７と配線４で接続されていないパッド電極７と位置合せされる。

本実施形態では、位置合せ作業によって、第１突起電極３Ａおよび第２突起電極３Ｂとパッド電極７と位置合せされ、接続工程で接続されている。したがって、本実施形態の半導体チップの実装方法を用いて形成された半導体パッケージ１０を、たとえばアンテナ回路部５３を有する回路基板５１に表面実装技術を用いて搭載することによって、回路基板５１にＲＦＩＤタグと同様の機能を有する機能ブロックを形成することができる。

また、図１２および図１３に示した、本実施形態の第１突起電極３Ａと第２突起電極３Ｂとの形状および主面部１１における位置を、基板集合体１７のパッド電極の形状およびチップ実装部１８における位置に入れ替え、パッド電極７の形状およびチップ実装部１８における位置を第１突起電極３Ａと第２突起電極３Ｂとの形状および主面部１１での位置に入れ替えてもよい。具体的には、たとえば半導体チップ１の主面部１１の１辺に沿うように、第１突起電極３Ａを形成し、第１突起電極３Ａを沿わせた辺に対向する一辺に第２突起電極３Ｂを沿わせて形成し、パッド電極７をチップ実装部１８の４隅のうち、主面部１１の中心を挟んで対向する２つの隅付近に形成してもよい。

本実施形態の半導体チップの実装方法によれば、自己整合配置工程では、複数の半導体チップ１を液体１６に投下するという簡易な構成で、複数の半導体チップ１を一括して保持体１４の各保持凹所１５に嵌り込ませることができる。したがって、複数の半導体チップ１を１つずつ各保持凹所１５に保持させる場合と比較して、作業が容易になり、自己整合配置工程に要する時間を短縮することができる。また、自己整合配置工程は、液体１６中で行われるので、半導体チップ１にかかる負荷を小さくすることができるので、半導体チップの割れおよび欠けを防ぐことができる。

また、位置合せ工程では、半導体チップ１を保持体１４の保持凹所１５に保持させた状態で、位置合せする。したがって、搭載機を用いて半導体チップ１を１つずつ位置合せする場合と比較して、半導体チップ１に直接加わる外力を小さくすることができるので、半導体チップ１の欠けを防ぐことができる。また、位置合せ工程では、複数の半導体チップ１と、基板集合体１７のチップ実装部１８とを一括して位置合せするので、半導体チップ１を１つずつ各チップ実装部１８と位置合せする場合と比較して、作業が容易であり、位置合せ工程に要する時間を短縮することができる。

このように、自己整合配置工程および位置合せ工程での、半導体チップ１の欠けを防ぐことができるので、半導体チップ１の良品率を下げることなく、半導体チップを基板に実装することができる。また、自己整合配置工程、位置合せ工程および接続工程に要する時間を短縮することができる。したがって、信頼性を低下させることなく、半導体チップ１が実装された基板を短時間で大量に生産することがきる。

さらに、接続工程では、複数の半導体チップ１と基板集合体１７とを一括して固定するので、半導体チップ１と中継基板２とを個々に固定する場合と比較して、半導体チップが実装された基板の生産性を高くするこができる。

本実施形態の半導体チップの実装方法によれば、硬化操作作業では、保持体１４が半導体チップ１から離脱しているので、温度を上昇させることによる保持体１４の熱変形と、保持体１４と基板集合体１７との線膨張係数の差に起因する、半導体チップ１と、基板集合体１７に形成されたチップ実装部１８との位置ずれを防ぐことができる。

また、硬化操作作業では、保持体１４を半導体チップ１から離脱させるので、硬化操作作業でたとえば２００℃近い温度までオーブン内の温度を上昇させた場合であっても、保持体１４の材料としてプラスチックを用いることができる。したがって、保持体１４の材料選択の制約がなくなり、生産性を向上することができる。

また、位置合せ作業後にそのまま完全硬化まで行わないので、位置合せ作業を行う装置を長時間占有することがなく、生産性を向上することができる。

本実施形態の半導体チップの実装方法によれば、各工程に必要な機能を有する既存の装置を使うことができるので、半導体チップ１を実装した中継基板２の生産性を高くすることができる。また、半導体チップ１の突起電極と中継基板２のパッド電極７との接続状態のばらつきを防止することができるので、半導体チップ１が実装された中継基板２の歩留まりを高くすることができる。

本実施形態の半導体チップの実装方法によれば、接着部材５に、異方性導電フィルムを用いるので、液状の接着部材を用いる場合と比較して、基板集合体１７の表面への接着部材の供給量のむらを小さくすることができるので、半導体チップ１が実装された中継基板２を含む半導体パッケージ１０の歩留まりを高くすることができる。

本実施形態の半導体チップの実装方法によれば、保持体１４に、ポリカーボネート樹脂板を用いるので、エンボス加工を容易に施すことができ、本固定工程部での１００℃程度の加熱で変形することがない。

また、基板集合体１７と半導体チップ１との位置合せを行う場合の視認性が良好なので、位置合せ作業が容易である。このように、半導体チップ１が実装された中継基板２の歩留まりを高くすることができる。

本実施形態の半導体チップの実装方法によれば、半導体チップ１の割れや欠けを防ぐことができるので、半導体パッケージ１０を搭載した回路基板５１の信頼性を高くすることができる。

本実施形態の半導体チップの実装方法を用いた半導体パッケージ１０の製造方法によれば、特にチップサイズが１ｍｍ以下の微小な半導体チップ１をパッケージ化する場合に好適に適用することができ、低コスト、高信頼性の半導体パッケージ１０を製造することができる。したがって、たとえばＲＦＩＤ用の半導体チップを用いた半導体パッケージおよび、半導体パッケージを搭載した回路基板または電気電子製品の小型化と高機能化とを両立させることができる。

また、本実施形態の半導体チップの実装方法を用いて形成される半導体パッケージ１０が搭載される回路基板５１は、ＲＦＩＤタグを貼り付けずに、ＲＦＩＤタグと同様の機能を有する。したがって、回路基板５１の小型化、および電子機器の小形化することができる。

さらに、本実施形態の半導体チップの実装方法を用いて形成される半導体パッケージ１０を用いることにより、半導体パッケージ１０の製造コストの低減と半導体パッケージ１０の高信頼性とを実現することができるので、半導体パッケージ１０を搭載した電子回路モジュールおよび電気電子製品の製造コスト低減および電気電子製品の高信頼性を両立することができる。

また、本実施形態の半導体チップの実装方法によれば、半導体チップ１の主面部１１に、第１突起電極３Ａおよび第２突起電極３Ｂを前述した配置で設け、また、基板集合体１７のチップ実装部１８に、パッド電極７を前述した配置で設ける。したがって、配置作業工程で４つの姿勢で、複数の半導体チップ１が保持凹所１５に配置された場合であっても、確実に接続工程で、確実に第１突起電極３Ａおよび第２突起電極３Ｂとパッド電極７とが接続工程で接続されるので、短時間で複数の半導体チップ１を各保持凹所１５に嵌め込ませることができる配置作業の特性を活かすことができる。

図１４は、本発明の実施の他の形態の半導体チップの実装方法に用いられる半導体チップ１の正面図である。本実施形態の半導体チップの実装方法は、前述の半導体チップの実装方法と類似した構成であり、同一の構成には同一の符号を付し、重複を避け異なる構成についてのみ説明する。

本実施形態の半導体チップの実装方法の個片化作業で形成される半導体チップ１の主面部１１には、２個の突起電極２５と２個のダミー突起電極２６が設けられる。突起電極２５は、半導体チップ１と回路的に接続された電極であって、導電性を有する部材で構成され、形状は、たとえば円柱状であって、半導体チップ１の主面部１１から突出した状態に設けられる。ダミー突起電極２６は、半導体チップ１と回路的に接続されていない電極であって、たとえば突起電極２５と同じ材料を用いて同じ形状に形成する。

本実施形態の半導体チップの主面部１１には、主面部１１の中心を通る直線上であって、主面部１１の中心からの距離が等しい位置に、各突起電極２５をそれぞれ設ける。また、主面部１１には、主面部１１の中心を通り、２個の突起電極２５を結ぶ直線と垂直に交わる直線上であって、主面部１１の中心からの距離が等しい位置に、各ダミー突起電極２６をそれぞれ設ける。たとえば、チップ四辺のそれぞれの中央部付近に突起電極２５と、ダミー突起電極２６とを設けてもよい。

また、図１４に示すように、半導体チップ１の主面部１１の突起電極２５を、主面部１１の４隅のうち、主面部１１の中心を挟んで対向する２つの隅付近に設けてもよい。突起電極２５を、主面部１１の中心を挟んで対向する２つの隅付近に設ける場合は、ダミー突起電極２６を、主面部１１の４隅のうち、突起電極２５が設けられていない２つの隅付近に設ける。また、半導体チップ１の主面部１１に突起電極２５とダミー突起電極２６とを設け、基板集合体１７のチップ実装部１８に突起電極２５およびダミー突起電極２６とに対応する位置にパッド電極を形成する。さらに、保持体の保持凹所を本実施形態の半導体チップの型枠状に形成する。

さらに、本実施形態の突起電極２５とダミー突起電極２６との形状および主面部１１における位置を、基板集合体１７のパッド電極７の形状およびチップ実装部１８における位置に入れ替え、パッド電極７の形状およびチップ実装部１８における位置を突起電極２５とダミー突起電極２６との形状および主面部１１での位置に入れ替えてもよい。このとき、チップ実装部１８には、４個のパッド電極が形成されるが、チップ実装部１８の中心を通る直線上に形成される一組のパッド電極７は、配線４および貫通配線９などに接続せず、残り１組のパッド電極７のみを配線４および貫通配線９に接続し、外部電極８に電気的に接続させる。

本実施形態の半導体チップの実装方法によれば、加圧操作作業において、半導体チップ１は、基板集合体１７に対して突起電極２５およびダミー突起電極２６によって形成される４つの支点で支えられるので、半導体チップ１が加圧操作作業で傾くことを防ぐことができる。

図１５は、本発明の実施のさらに他の形態の半導体チップの実装方法に用いられる半導体チップ１の正面図である。本実施形態の半導体チップの実装方法は、前述の実施の一形態と類似した構成であり、同一の構成には同一の符号を付し、重複を避け異なる構成についてのみ説明する。

本実施形態の半導体チップの実装方法では、半導体ウェハの個片化作業において半導体チップ１の主面部１１を長方形に形成する。また、半導体チップ１の主面部１１の第１突起電極３Ａと第２突起電極３Ｂとを、主面部１１の４隅のうち、主面部１１の中心を挟んで対向する２つの隅付近に設ける。また、保持体１４の保持凹所１５を本実施形態の半導体チップ１の型枠状に形成する。

このように、半導体チップ１を形成しても、前述の実施の一形態と同様の効果が得られる。

図１６は、本発明の実施のさらに他の形態の半導体チップの実装方法を用いて形成された半導体チップ１が搭載される回路基板のアンテナ回路部を説明するための図である。本実施形態は、前述の実施の一形態と類似した構成であり、重複を避け異なる構成についてのみ説明する。

本実施形態の半導体チップの実装方法を用いて形成される半導体パッケージが搭載される回路基板のアンテナ回路部は、ループ状アンテナ回路２３およびポール状アンテナ回路２４の２つのアンテナ回路を有する。ループ状アンテナ回路２３の両端部には、それぞれ第３端子２８Ａおよび第４端子２８Ｂが形成される。また、ポール状アンテナ回路２４の半導体パッケージ搭載部２７内の２つの両端部には、それぞれ第５端子２９Ａおよび第６端子２９Ｂが形成される。ループ状アンテナ回路２３とポール状アンテナ回路２４とは、前述したように、それぞれ異なる特性を有している。

図１７は、本発明の実施のさらに他の形態の半導体チップ１の正面図である。本実施形態の、半導体チップ１は、個片化作業で、たとえば図１７（ａ）に示すように主面部１１を長方形に形成される。また、主面部１１に、図１６に示すループ状アンテナ回路２３の第３端子２８Ａと第４端子２８Ｂとに、中継基板２のパッド電極７と配線４と貫通配線９と外部電極８とを介して、それぞれ電気的に接続される第３突起電極３０Ａと第４突起電極３０Ｂとが設けられる。第３突起電極３０Ａおよび第４突起電極３０Ｂは、半導体チップ１と回路的に接続された電極であって、導電性を有する部材で構成され、形状は、たとえば円柱状であって、半導体チップ１の主面部１１から突出した状態に設けられる。

また、半導体チップ１の主面部１１に、図１６に示すポール状アンテナ回路２４の第５端子２９Ａと第６端子２９Ｂとに、中継基板２のパッド電極７と配線４と貫通配線９と外部電極８とを介して、それぞれ電気的に接続される第５突起電極３１Ａと第６突起電極３１Ｂとが設けられる。第５突起電極３１Ａおよび第６突起電極３１Ｂは、半導体チップ１と回路的に接続された電極であって、導電性を有する部材で構成され、形状は、たとえば円柱状であって、半導体チップ１の主面部１１から突出した状態に設けられる。

第３突起電極３０Ａと、第４突起電極３０Ｂとは、たとえば、図１７（ａ）〜図１７（ｃ）に示すように、主面部１１の４隅のうち、主面部１１の中心を挟んで対向する２つの隅付近に設けられ、また、第５突起電極３１Ａと第６突起電極３１Ｂとは、主面部１１の長辺に沿い、かつ主面部１１の中心において点対称の位置に設ける。また、保持体１４の保持凹所１５を本実施形態の半導体チップ１の型枠状に形成する。

図１８は、本発明の実施のさらに他の形態のチップ実装部１８を示す正面図である。本実施形態では、基板集合体１７に設けられるチップ実装部１８には、２個の第１パッド電極３２および２個の第２パッド電極３３が形成される。各第１パッド電極３２は、中継基板２の貫通配線９および外部電極８を介してループ状アンテナ回路２３の第３端子２８Ａと第４端子２８Ｂとそれぞれ接続される。また、各第２パッド電極３３は、中継基板の貫通配線および外部電極を介して、ポール状アンテナ回路２４の第５端子２９Ａと第６端子２９Ｂとに電気的に接続される。本実施形態の各第１パッド電極３２は、基板集合体１７のチップ実装部１８の対向する２つの短辺に沿わせて形成される。また、各第２パッド電極３３は、基板集合体１７のチップ実装部１８の対向する２つの長辺に沿わせて形成される。

本実施形態で形成される半導体チップ１および基板集合体１７を用いて、保持体１４に半導体チップ１を配置させる配置作業を行うと、半導体チップ１は、２通りの姿勢で保持体１４の保持凹所１５に配置されるけれども、位置合せ作業で、第３突起電極３０Ａは、２個の第１パッド電極３２のうちいずれか一方の第１パッド電極３２と位置合せすることができる。第４突起電極３０Ｂは、２個の第１パッド電極３２のうち第３突起電極３０Ａと位置合せされていない第１パッド電極３２と位置合せすることができる。また、第５突起電極３１Ａは、２個の第２電極パット３３のうちいずれか一方の第２パット電極３３と位置合せされる。また、第６突起電極３１Ｂは、２個の第２パッド電極３３のうち第５突起電極３１Ａと位置合せされていない第２パッド電極３３と位置合せされる。この後接続工程で半導体チップの各突起電極と、基板集合体１７のパッド電極とが接続される。

このように、本実施形態では、第３突起電極３０Ａおよび第４突起電極３０Ｂを確実に第１パッド電極３２に接続することができ、また、第５突起電極３１Ａおよび第６突起電極３１Ｂを確実に第２パッド電極３３に接続することができる。したがって、本実施形態で形成される半導体パッケージは、回路基板５１に表面実装技術用いて搭載することができ、回路基板５１のループ状アンテナ回路２３およびポール状のアンテナ回路２４に確実に接続することができる。

本実施形態の半導体チップの実装方法によれば、回路基板５１に異なる特性のアンテナ回路が形成されていた場合であっても、各アンテナ回路と確実に接続することができる半導体パッケージを製造することができる。

また、半導体チップ１が基板集合体１７に対して、各突起電極によって４点で支持されるので、加圧操作作業で、半導体チップが傾くことがなく、本実施形態の半導体チップの実装方法を用いて、信頼性の高い半導体パッケージを製造することができる。

本発明の実施の一形態の半導体チップの実装方法の手順を示すフローチャートである。 本発明の実施の一形態の半導体チップの実装方法によって形成された半導体パッケージ１０の断面図である。 半導体チップ１の断面図である。 半導体チップ１の正面図である。 保持体１４の断面図である。 配置作業の具体的な手順を説明するための図である。 位置合せ作業および仮固定作業の様子を模式的に示す断面図である。 加圧操作作業および硬化操作作業の様子を模式的に示す断面図である。 封止作業の様子を模式的に示す断面図である。 半導体パッケージ１０が搭載された回路基板５１の斜視図である。 アンテナ回路部５３を説明するための図である。 基板集合体１７のチップ実装部１８におけるパッド電極７および配線４の配置を説明するための図である。 保持凹所１５に嵌り込む半導体チップ１の姿勢を説明するための図である。 本発明の実施の他の形態の半導体チップの実装方法に用いられる半導体チップ１の正面図である。 本発明の実施のさらに他の形態の半導体チップの実装方法に用いられる半導体チップ１の正面図である。 本発明の実施のさらに他の形態の半導体チップの実装方法を用いて形成された半導体チップ１が搭載される回路基板のアンテナ回路部を説明するための図である。 本発明の実施のさらに他の形態の半導体チップ１の正面図である。 本発明の実施のさらに他の形態のチップ実装部１８を示す正面図である。 従来の半導体パッケージ１０７の断面図である。

符号の説明

１ 半導体チップ
２ 中継基板
３Ａ 第１突起電極
３Ｂ 第２突起電極
４ 配線
５ 接着部材
６ 保護部材
７ パッド電極
８ 外部電極
９ 貫通配線
１０ 半導体パッケージ
１１ 主面部
１２ 副面部
１３ 側面部
１４ 保持体
１５ 保持凹所
１７ 基板集合体

Claims (5)

1. 一表面に電極が形成される半導体チップを基板に実装する方法であって、
   複数の保持凹所が形成される保持体を、液体中で保持凹所が上方に向けて配置した状態で揺動させながら、液体中に複数の半導体チップを投下することによって、各保持凹所に半導体チップを電極が露出するようにそれぞれ嵌り込ませる自己整合配置工程と、
   保持部の凹所に嵌り込んでいる各半導体チップの電極の配置に合せた位置に、電極が配置されるように複数の基板が一体化された基板集合体を、各半導体チップの電極に各基板の電極が対向するように位置合せする位置合せ工程と、
   各半導体チップの電極と、各基板の電極とを、電気的に接続する接続工程と、
   基板集合体を、半導体チップが実装された複数の基板に分割する分割工程とを有することを特徴とする半導体チップの実装方法。
2. 前記接続工程は、
   保持体と基板集合体との間に接着部材を介在させ、保持体と基板集合体とに、互いに近づくような力を加えて仮固定する仮固定工程部と、
   仮固定された各半導体チップと基板集合体とに、互いに近づくような力を加えて本固定する本固定工程部とを有することを特徴とする請求項１記載の半導体チップの実装方法。
3. 前記本固定工程部は、
   仮固定された各半導体チップから保持体を離脱させる離脱操作段階と、
   各半導体チップと基板集合体とを加圧治具で狭持して、互いに近づくような力を加える加圧操作段階と、
   加圧治具によって狭持した状態で、各半導体チップと基板集合体とを加熱雰囲気中に設置して、接着部材を硬化させる硬化操作段階とを有することを特徴とする請求項１または２記載の半導体チップの実装方法。
4. 接着部材は、異方性導電フィルムであることを特徴とする請求項１〜３のいずれか１つに記載の半導体チップの実装方法。
5. 請求項１〜４のいずれか１つに記載の半導体チップの実装方法によって半導体チップを基板に実装して形成される半導体パッケージが搭載されることを特徴とする回路基板。
   

Images