JP2008204346A - Rfidタグおよびrfidタグの製造方法 - Google Patents

Rfidタグおよびrfidタグの製造方法 Download PDF

Info

Publication number
JP2008204346A
JP2008204346A JP2007042192A JP2007042192A JP2008204346A JP 2008204346 A JP2008204346 A JP 2008204346A JP 2007042192 A JP2007042192 A JP 2007042192A JP 2007042192 A JP2007042192 A JP 2007042192A JP 2008204346 A JP2008204346 A JP 2008204346A
Authority
JP
Japan
Prior art keywords
circuit chip
chip
circuit
terminals
rfid tag
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007042192A
Other languages
English (en)
Other versions
JP4992465B2 (ja
Inventor
Shunji Baba
俊二 馬場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2007042192A priority Critical patent/JP4992465B2/ja
Priority to TW096149729A priority patent/TWI377506B/zh
Priority to EP07124106A priority patent/EP1962229B1/en
Priority to US11/966,350 priority patent/US8302869B2/en
Priority to KR1020080002128A priority patent/KR100978874B1/ko
Priority to CN2008100007274A priority patent/CN101251903B/zh
Priority to CN2011100437518A priority patent/CN102117428B/zh
Publication of JP2008204346A publication Critical patent/JP2008204346A/ja
Priority to KR1020090135736A priority patent/KR100968194B1/ko
Application granted granted Critical
Publication of JP4992465B2 publication Critical patent/JP4992465B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077Constructional details, e.g. mounting of circuits in the carrier
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95121Active alignment, i.e. by apparatus steering
    • H01L2224/95122Active alignment, i.e. by apparatus steering by applying vibration
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]

Abstract

【課題】本発明は、非接触で外部機器との間で情報のやり取りを行なうRFIDタグおよびその製造方法に関し、一つの辺に沿う2つの端子がアンテナ端子、残りの2つの端子がダミー端子である場合の回路チップを用い、その回路チップの回転状態を問わずに4つの端子全てを使って実装する。
【解決手段】第1のパッド121が、実装状態の回路チップと重なって延びる結線部121cで互いに接続されるとともに回路チップ13B下面の一方の対角に形成された2つの端子にそれぞれ接続される第1および第2のサブパッド121a,121bを有し、第2のパッド122が、実装状態の回路チップ13Bを迂回した経路で互いに接続されるとともに回路チップ下面のもう一方の対角に形成された2つの端子にそれぞれ接続される第3および第4のサブパッド122a,122bを有する。
【選択図】 図8

Description

本発明は、非接触で外部機器との間で情報のやり取りを行なうRFIDタグ(Radio Frequency IDentification)タグおよびそのRFIDタグの製造方法に関する。なお、本願技術分野における当業者間では、本明細書で使用する「RFIDタグ」のことを「RFIDタグ」用の内部構成部材(インレイ;inlay)であるとして「RFIDタグ用インレイ」と称する場合もある。また、この「RFIDタグ」には、非接触ICカードも含まれる。
近年、リーダライタに代表される外部機器との間で、電波によって非接触で情報のやり取りを行なう種々のタイプのRFIDタグが提案されている(例えば、特許文献1,2,3参照)。
このRFIDタグの一種として、プラスチックや紙からなるベースシート上に電波通信用のアンテナパターンとICチップが搭載された構成のものが提案されており、このようなタイプのRFIDタグについては、物品などに取り付けられ、その物品に関する情報を外部機器とやり取りすることで物品の識別を行なうという利用形態が考えられている。
図1は、このようなタイプのRFIDタグの一例を示す模式断面図である。
ここに示すRFIDタグ10は、シート状のベース11上に導体パターンからなるアンテナ12が形成されており、その上には回路チップ13が搭載されている。この回路チップ13には、アンテナ12を介して外部機器との間で情報を伝達するための回路が組み込まれている。この回路チップ13は、その下面に形成されている接続端子13aがはんだ付け等によりアンテナ12の、互いに近接して形成された2つの実装パッド(後述する)と電気的に接続され、さらにその周りが接着剤14でベース11上に固定されている。
RFIDタグの潜在的な用途は極めて広範囲に広がっており、その用途を顕在化させるための1つの大きな要因は如何にしてコストを下げて安価に大量生産するか、という点である。
大量生産を可能にしコストを下げることに大きく寄与する点の1つが回路チップの接続端子の配置である。回路チップの接続端子を、回路チップをアンテナ端子に接続するにあたり、回路チップを特定の向きにして接続する必要があるような配置にした場合、接続にあたり、回路チップ1つずつの姿勢をきちんと制御する必要があり、それが生産性向上の足かせとなりかねない。
図2は、回路チップ下面の端子配置の第1例を示す図である。
ここには、正方形状の回路チップ13Aが示されており、その下面の4隅には、後述する2つの実装パッド121,122(図3参照)に接続される端子が1つずつ、合計4つ形成されている。
ここで、これら4つの端子のうちの一方の対角に形成された2つの端子131は、回路チップ13Aの内部の電子回路に接続され、アンテナ12(図1参照)との電気的な接続を担うアンテナ端子であり、もう一方の対角に形成されたもう2つの端子132は、回路チップ13Aの内部の電子回路とは非接続であって実装時の回路チップ13Aの姿勢の安定化を図る目的のダミー端子である。
図3は、実装パッドと回路チップの位置関係を示した図である。
ここには、2つの実装パッド121,122が示されているが、これら2つの実装パッド121,122は、図1に示すアンテナ12の、回路チップ13側に位置する、互いに近接した2つの端部である。
図2に示すような、正方形状の回路チップ13Aであって、一方の対角に2つのアンテナ端子121が形成され、もう一方の対角に2つのダミー端子122が形成された構造の場合、回路チップ13Aが、実装パッド121,122に対して図3に示すような位置関係に配置されていた場合、あるいは、図3に示す位置関係から、回路チップ13Aの中心点Oを中心に矢印方向に90°回転した場合、180°回転した場合、270°回転した場合のいずれの場合も、2つのアンテナ端子121,122のうちの一方のアンテナ端子が2つの実装パッド121,122のうちの一方の実装パッドに接続され、他方のアンテナ端子が他方の実装パッドに接続される。したがって、回路チップがいずれの回転位置にあった状態で実装パッドに接続されてもRFIDタグとして正常動作が期待できる。
すなわち、この端子配置の場合、実装パッドに回路チップを実装するにあたり回路チップの向きを考慮する必要がなく、実装設備の簡素化、高速実装化につながることが期待される。
しかしながら、回路チップ内部の電子回路の構成やレイアウト等によっては、図2に示すように一方の対角にアンテナ端子121,他方の対角にダミー端子122を配置できるとは限らず、以下に説明する図4に示す端子配置となる場合がある。
図4は、回路チップ下面の端子配置の第2例を示した図である。
この図4にも、図2の回路チップ13Aと同様、正方形状の回路チップ13Bが示されているが、端子配置は図2の回路チップ13Aとは異なる。すなわち、この回路チップ13Bの下面の4隅に1つずつ、合計4つの端子が形成されているが、それら4つの端子のうち、回路チップ13Bの下面の1つの辺139に沿う2つの隅にそれぞれ1つずつ、合計2つのアンテナ端子131が形成され、4っつの端子のうちの残りの2つの端子がダミー端子132として形成されている。
この端子配置を有する回路チップ13Bが90°,180°,270°回転した場合を考える。
図5は、実装パッドと、図4に示す端子配置を有する回路チップ13Bの位置関係を示した図である。
図5(A)は、実装パッド121,122に図4に示す回路チップ13Bを、図4に示す姿勢のまま、配置した状態を示しており、図5(B),(C),(D)は、回路チップ13Bを、図5(A)に示す姿勢から、回路チップ13Bの中心点Oを中心に、矢印方向に、それぞれ90°,180°,270°回転させた状態を示している。
これら図5(A)〜(D)から分かるように、図5(A),図5(C)の場合は2つの実装パッド121,122の一方、他方に2つのアンテナ端子131の一方、他方が配置されるため問題はないが、図5(B),図5(D)の場合は2つのアンテナ端子131の双方が、2つの実装パッド121,122のうちの一方の実装パッドにのみ配置されてしまい、このままではRFIDタグとしての正常動作は不可能である。
すなわち、図4に示す端子配置を有する回路チップ13Bと、図5に示すような実装パッド121,122との組合せの場合、回路チップ13Bの実装にあたり、回路チップ13Bの回転方向の姿勢を1つ1つ正確に管理する必要があり、この点が生産効率を大幅に削ぐ結果となり、大量生産、低コスト化の重大な阻害要因となる。
これを解決するために、特許文献4には、以下の技術が提案されている。
図6は、その特許文献4に提案されている回路チップの端子配置を示す図である。
この図6に示す回路チップ13Cも正方形状を有しているが、その下面には図2,図4に示すダミー端子は形成されておらず、4隅に形成された4つの端子はいずれもが内部回路と接続されたアンテナ端子である。ただし、この回路チップ13Cの下面の1つの辺139aに沿う2つの隅に形成された2つのアンテナ端子131aは内部回路上で互いに接続されており、もう1つの辺13bに沿う2つの隅に形成された2つのアンテナ端子131bも、内部回路上で互いに接続されている。
上掲の特許文献4では実装パッドの形状も工夫されている。
図7は、特許文献4にて提案された形状の実装パッド上に図6に示す端子配置を有する回路チップを配置した状態を示した図である。
この図7に示す実装パッド121´,122´は、回路チップ13Cの4隅に形成されている4つの端子のうちのいずれか1つずつの端子のみ接続される形状を有している。
図7(A)は、実装パッド121´,122´に、図6に示す回路チップ13Cを、図6に示す姿勢のまま配置した状態を示しており、図7(B),(C),(D)は、回路チップ13Cを、図7(A)に示す姿勢から、回路チップ13Cの中心点Oを中心に、矢印方向にそれぞれ90°,180°,270°回転させた状態を示している。
図6に示す端子配置の回路チップ13C、および図7に示す形状の実装パッド121´,122´によれば、回路チップ13Cの回転状態にかかわらず、2つの実装パッド121´,122´のうちの一方、他方に、アンテナパッド131a,131bの一方/他方が配置されるため、実装パッド121´,122´に対する回路チップ13Cの回転位置を考慮せずに回路チップ13Cを接続することができ、この点では、実装設備の簡素化、大量生産につながることが期待される。
しかしながら、図6,図7に示す、特許文献4の提案の場合、回路チップ13Cの下面の4隅に端子が形成されているにもかかわらず2つの端子のみが実装に寄与し、他の2つの端子は実装に寄与せず、図2,図4に示す回路チップ13A,13Bがダミー端子を設けてまで実装時の安定化を図ったのに対し、実装時の回路チップの位置や姿勢の安定性が低下し、実装の位置や姿勢のばらつきが大きくなり、RFIDタグとしての性能が大きくばらつくおそれがある。
また、図6に示す回路チップ13Cでは、その内部回路で端子が2つずつ電気的に接続されているが、このような接続を行なうことができるのであれば、もともと、図2に示すように、一方の対角の端子のみをアンテナ端子とし、他方の対角の端子をダミー端子とすることが可能であり、その場合は、図3に示すように回路チップの回転位置を考慮せずに、かつ4隅の4つの端子の全てを接続に用いて実装時の回路チップの安定性を図ることができるのであり、図6,図7のように構成するメリットは存在しない。
特開2000−311226号公報 特開2000−200322号公報 特開2001−351082号公報 特開2005−107882号公報
本発明は、上記事情に鑑み、図4に示すような、一つの辺に沿う2つの端子がアンテナ端子、残りの2つの端子がダミー端子である場合の回路チップを用い、その回路チップの回転位置を問わずに4つの端子全てを使って実装されたRFIDタグ、およびそのRFIDタグの、大量生産に適した製造方法を提供することを目的とする。
上記目的を達成する本発明のRFIDタグは、ベースと、ベース上に配線された、互いに近接した2つの実装パッドを有する通信用のアンテナと、実装パッドに電気的に接続された状態にベース上に実装された、アンテナを介して無線通信を行なう方形の回路チップとを備えたRFIDタグであって、
上記回路チップが、その回路チップの、実装パッドと接続される側の下面の4つの隅それぞれに、実装パッドに接続される端子を備え、それらの端子のうちの、回路チップの下面の1つの辺に沿う2つの隅に形成された端子が回路チップに搭載された回路とアンテナとを接続するアンテナ端子であり、それらのアンテナ端子を除く2つの端子がその回路とは非接続のダミー端子であって、
上記2つの実装パッドのうちの一方である第1のパッドが、実装状態の回路チップと重なって延びる結線部で互いに接続されるとともに回路チップ下面の一方の対角に形成された2つの端子にそれぞれ接続される第1および第2のサブパッドを有し、
上記2つの実装パッドのうちの他方である第2のパッドが、実装状態の回路チップを迂回した経路で互いに接続されるとともに回路チップ下面のもう一方の対角に形成された2つの端子にそれぞれ接続される第3および第4のサブパッドを有することを特徴とする。
本発明のRFIDタグは、2つの実装パッドのうちの一方である第1のパッドが、回路チップ下面の一方の対角に形成された2つの端子にそれぞれ接続される第1および第2のサブパッドからなり、もう一方の第2のパッドが、回路チップ下面のもう一方の対角に形成された2つの端子にそれぞれ接続される。第3および第4のサブパッドからなるものであるため、回路チップ下面の1つの辺に沿う2つの隅に形成された端子がアンテナ端子であり、それらのアンテナ端子を除く2つの端子がダミー端子である、図4に示す端子配置の回路チップについて、回転状態を考慮することなく、4つの端子の全てを使って実装することができ、製造設備の簡素化、高速実装化につなげることができる。
ここで、本発明のRFIDタグにおいて、実装状態の回路チップと重なる部分の面積に関し、第1のサブパッドと第2のサブパッドと結線部との面積の合計と、第3のサブパッドと第4のサブパッドの面積の合計とが等しくなるように、第3のサブパッドと第4のサブパッドが、実装状態の回路チップ下面の中心位置に向かって広がる各付加部を有することが好ましい。
上記の付加部を設けることにより、回路チップがどの回転状態で実装されても、実装時の寄生容量が一定となり、この寄生容量による通信距離への影響のばらつきが抑えられる。
また、上記本発明のRFIDタグにおいて、上記第1、第2、第3、および第4のサブパッドの、結線部および付加部を除いた部分の、実装状態の回路チップと重なる部分の端縁が互いに平行又は直角に延在し、かつ、結線部および付加部が、実装状態の回路チップと重なる領域に形成されていることが好ましい。
こうすることにより、回路チップを実装パッドに実装するにあたり、多数個製造している中では回路チップの実装パッドに対する実装位置ずれが生じても、寄生容量を一定に保つことができ、寄生容量による通信距離への影響のばらつきが抑えられ、RFIDタグとしての製品の性能の安定化が図られる。
また、上記目的を達成する本発明のRFIDタグの製造方法は、ベースと、ベース上に配線された、互いに近接した2つの実装パッドを有する通信用のアンテナと、実装パッドに電気的に接続された状態にベース上に実装された、アンテナを介して無線通信を行なう方形の回路チップとを備えたRFIDタグの製造方法であって、
製造後にアンテナとして作用する複数の配線パターンが二次元的に配列された、切断後にベースとなるウェブを用意するウェブ準備工程と、
回路チップが嵌入するチップ整列孔がウェブ上に配列された配線パターンの配列ピッチと同一のピッチで二次元的に形成された整列マスク上に、複数の回路チップを供給し、その整列マスクを振動又は傾斜させて回路チップをチップ配置孔に嵌入させることにより複数の回路チップを整列マスク上に整列させるチップ整列工程と、
整列マスク上に整列した回路チップをウェブ上に一括して転写するチップ転写工程と、
ウェブ上に転写された回路チップを各配線パターンに接続するチップ接続工程とを有することを特徴とする。
本発明のRFIDタグの製造方法は、ウェブ上にアンテナの配線パターンを二次元的に配列しておき、整列マスク上に回路チップを二次元的に配列し、それらの回路チップをウェブ上に一括して転写して接続するものであり、RFIDタグを効率的に大量生産することができる。ここで、整列マスク上に回路チップを整列させるにあたっては、回路チップの回転状態は制御できないが、本発明のRFIDタグを構成する回路チップによれば回転状態は制御する必要がない。この製造方法は回路チップの回転状態を制御する必要がないことを利用して高効率な製造を可能としているのである。
ここで、本発明のRFIDの製造方法において、上記チップ整列工程が、前記複数の回路チップを、整列マスク上に、端子が配列された下面を下向きにして整列させる工程であって、
上記チップ転写工程が、整列マスク上に整列した回路チップ上面に粘着性の支持体を置いて回路チップを支持体に一括して転写し、支持体に転写された回路チップをウェブ上に一括して転写する工程であってもよく、あるいは、上記チップ整列工程が、複数の回路チップを、整列マスク上に、端子が配列された下面を上向きにして整列させる工程であって、
上記チップ転写工程が、整列マスク上に整列した回路チップを配線パターンが形成された面を下向きにした状態のウェブの下向きの面に、下側から一括して転写する工程であ
ってもよい。
以上の本発明によれば、回路チップの実装時の回転状態を考慮せずに済み、それを利用して大量生産、低コスト化を図ることができる。
以下、本発明の実施形態について説明する。
図8は、本発明の第1実施形態のRFIDタグの、回路チップ実装部分の拡大図である。
ここには、図4に示す回路チップ13Bと同じ回路チップ13Bが示されている。
この回路チップ13Bは正方形状を有しており、この回路チップ13Bの下面の4つの隅それぞれに端子が備えられている。それら4つの端子のうちの、1つの辺139に沿う2つの隅に形成された2つの端子が、回路チップ13Bに搭載されている回路とアンテナとを接続するアンテナ端子131であり、それら2つのアンテナ端子131を除く残りの2つの端子が回路チップ13Bに搭載されている回路とは非接続であって、実装時の回路チップ13Bの姿勢安定性を図る目的のダミー端子132である。この回路チップ13Bは、一点鎖線で囲まれた実装領域内に実装される。この実装領域内には、第1のサブパッド121aと第2のサブパッド121bと、結線部121cとからなる第1の実装パッド121と、第3のサブパッド122aと第4のサブパッド122bとからなる第2の実装パッド122を有する。
第1の実装パッド121を構成する第1のサブパッド121aおよび第2のサブパッド121bは、回路チップ13Bの下面の一方の対角に形成された2つの端子それぞれに接続されるパッドであり、結線部121cは、実装状態の回路チップ13Bと重なって延び、第1のサブパッド121aと第2のサブパッド121bを接続している。
また、第2の実装パッド122を構成する第3のサブパッド122aおよび第4のサブパッド122bは、回路チップ13Bの下面のもう一方の対角に形成された2つの端子それぞれに接続される端子である。これら第3のサブパッド122aと第4のサブパッド122bは、実装状態の回路チップ13Bを迂回した経路で互いに接続されている。
ここで、回路チップ13Bが図8に示す回転位置(ここではこれを0°とする)で実装された場合、第1のサブパッド121aにはダミー端子132が接続され、第2のサブパッド121bにはアンテナ端子131が接続され、第3のサブパッド122aにはダミー端子132が接続され、第4のサブパッド122bにはアンテナ端子131が接続される。すなわち、第1の実装パッド121には1つのアンテナ端子131が接続され、第2の実装パッド122にも1つのアンテナ端子131が接続されるため、この接続状態のRFIDタグは正常に動作する。
図9、図10、図11は、図8に示す回路チップ13Bを、それぞれ90°、180°、270°回転させて実装パッド上に配置した状態を示した図である。
図9に示す、回路チップ13Bを90°回転させた状態では、第1のサブパッド121a、第2のサブパッド121b、第3のサブパッド122a、第4のサブパッド122bに、それぞれ、アンテナ端子131、ダミー端子132、ダミー端子132、アンテナ端子131が接続される。したがって第1の実装パッド121と第2の実装パッド122の双方にアンテナ端子131が接続され、この場合も正常に動作する。
図10に示す回路チップ13Bを180°回転させた状態では、第1のサブパッド121a、第2のサブパッド121b、第3のサブパッド122a、第4のサブパッド122bに、それぞれ、アンテナ端子131、ダミー端子132、アンテナ端子131、ダミー端子132が接続される。したがって、この場合もやはり、第1の実装パッド121と第2の実装パッド122との双方にアンテナ端子131が1つずつ接続され、正常動作となる。
さらに、図11に示す、回路チップ13Bを270°回転させた状態では、第1のサブパッド121a、第2のサブパッド121b、第3のサブパッド122a、第4のサブパッド122bに、それぞれ、ダミー端子132、アンテナ端子131、アンテナ端子131、ダミー端子132が接続される。すなわち、この場合も、第1の実装パッド121と第2の実装パッド122の双方にアンテナ端子131が1つずつ接続され、正常動作が期待できる。
これら図8〜図11から分かるように、本実施形態によれば、回路チップ13Bの回転状態を考慮することなく実装パッド上に実装することができる。
図12は、第2実施形態のRFIDタグの、回路実装部分の拡大図である。
ここでは、図8に示す第1実施形態との相違点について説明する。
この図12に示す第2実施形態の、図8に示す第1実施形態との相違点は、第3のサブパッド122aおよび第4のサブパッド122bに、各付加部1222a,1222bが付加されている点である。その他にも、この図12には、図8とは描き方が違う点があるが、これは、この付加部1222a,1222bの説明のために描き方を変えたのであって、RFIDタグとしての相違点は付加部1222a,1222bの有無の点のみである。
ここでは、第1のサブパッド121a、第2のサブパッド121b、第3のサブパッド122a、第4のサブパッド122bそれぞれの、実装状態の回路チップ13Bとの重なり領域1211a,1211b,1221a,1221bの端線(例えば重なり領域1221bにおける、長さeの縦線および横線、他の重なり領域1221a,1211a,1211bについても同様)は、全て互いに平行又は直角に延在しており、かつ回路チップ13Bの実装時の位置ずれを考慮しない設計中心値としては、それら4つの領域1211a,1211b,1221a,1221bはいずれもe×eの面積を有する。回路チップ13Bの実装時の位置ずれについての考察は後述する。
またここでは、結線部121cの面積と、2つの付加部1222a,1222bの合計の面積とが同一となるように、2つの付加部1222a,1222bの面積が決められている。具体的には、本実施形態では、2つの付加部1222a,1222bはいずれも、結線部121cの2分の1の面積を有している。こうすることにより、第1のサブパッド121aの、実装された回路チップ13Bとの重なり領域1211a、第2のサブパッド121bの、実装された回路チップ13Bとの重なり領域1211b、および結線部121cの合計の面積と、第3のサブパッド121aの、実装された回路チップ13Bとの重なり領域1211a、および第4のサブパッド121bの、実装された回路チップ13Bとの重なり領域の合計の面積とが等しくなり、回路チップ13Bの回転位置にかかわらず、回路チップ13Bの実装時の寄生容量の影響が一定に保たれ、したがって、通信距離への影響が一定に保たれるなどRFIDタグの特性のばらつきが抑えられ、品質の安定化が図られる。
次に、回路チップ13Bの、実装位置のばらつきの影響について説明する。
図13は、図12に示す第2実施形態のRFIDタグであって、回路チップが設計値どおりの標準の位置に実装された状態を示す図、図14は、同じく図12に示す第2実施形態のRFIDタグであって、回路チップが図13に示す標準位置と比べ、横方向にδだけずれた位置に実装された状態を示す図である。
ここでは、図13に示す寸法eは全て等しく、想定される最大の実装ずれ量δmaxに対し、δmax≦k,δmax≦hとなっている。また、回路チップ13Bは正方形状を有し、その輪郭線は上下方向又は左右方向に延びている。また、各サブパッドの回路チップ13Bとの重なり領域1211a,1211b,1221a,1221bの端線も全て上下方向又は左右方向に延びている。このため、回路チップ13Bが標準の位置から最大の実装ずれ量δmax以内のずれ量δだけずれても、第1の実装パッドと第2の実装パッドとを比べたときの回路チップ13Bとの重なり領域の面積は変化せず、したがってRFIDタグとしての性能が安定に保たれる。
図14では、実装ずれ量δだけ横にずれており、その結果、第1のサブパッドの重なり領域1211aは、δ×eだけ面積が増え、第2のサブパッドの重なり領域1211bはδ×eだけ面積が減っている。この結果第1のサブパッドと第2のサブパッドと結線部121cとからなる第1の実装パッドの、回路チップ13Bと重なっている領域の面積は実装ずれ量δの大きさにかかわらず一定に保たれる。また、これと同様に、第3のサブパッドの重なり領域1221aはδ×eだけ面積が減り、第4のサブパッドの重なり領域1221bはδ×eだけ面積が増えている。この結果、第3のサブパッドと第4のサブパッドと、それぞれの付加部1222a,1222bとからなる第2の実装パッドの、回路チップ13Bと重なっている領域の面積は実装ずれ量δの大きさにかかわらず一定に保たれる。図14では、回路チップ13Bがこの図14の左方向にずれて実装された状態を示しているが、回路チップ13Bがこの図14の右方向にずれて実装された場合であっても、第1の実装パッドおよび第2の実装パッドの回路チップ13Bと重なっている領域の面積は一定に保たれる。さらに、回路チップ13Bが図14の上方向又は下方向にずれて実装された場合も同様である。
次に、本発明のRFIDタグの製造方法の実施形態について説明する。
図15は、切断後にRFIDタグのベース(図1のベース13参照)となるウェブを示した図である。
この図15に示すウェブ20は、図15(B)に示すようにロール状に巻回されている。図15(A)は、そのウェブ20の一部の拡大平面図であり、このウェブ20上には、RFIDタグを製造した後でアンテナ(図1のアンテナ12参照)として作用する複数の配線パターン22が二次元的に一定のピッチで配列されている。またこの図15(A)には回路チップが実装される領域23が破線で示されている。
図16は、整列マスクの平面図、図17は、図16の矢印A−Aに沿う断面図である。ただし、この断面図では、整列マスクに設けられたチップ配置孔31の数を減らし、拡大して示している。また図18は、図16、図17に示す整列マスク上に回路チップが整列した状態を示した図である。
この整列マスク30には、回路チップ13が図18に示す状態に嵌入するチップ整列孔31が二次元的に配列されている。
このチップ整列孔31の配列ピッチは、図15に示すウェブ20上の配線パターン22の配列ピッチと同一である。各チップ整列孔31は、回路チップ13をスムーズに整列させるために表面の開口が広く裏面側ほど狭いテーパ状となっている。回路チップ13の整列の位置精度は、チップ整列孔31の配列の精度に依存するが、ここでは、整列マスク30としては、薄いステンレス又はアルミニウム等の金属板が使用され、チップ整列孔31はエッチングにより形成されており、エッチングによれば十分に高い位置精度でチップ配置孔31を形成することができる。
図19、図20は、整列マスク上への回路チップ供給の様子を示した、それぞれ平面図および断面図である。
ここでは、整列マスク30上に供給された回路チップ13がこぼれないように枠41が設けられたチップ供給ジグ40を取り付け、図20に示すように全体を傾けて、整列マスク30に形成されたチップ整列孔31の数と同数の回路チップ13を供給する。ここでは、回路チップ13は、アンテナに接続される端子13a(図1の端子13a参照)を下向きにした状態で供給される。この回路チップ13の端子13aには、後の半田づけのための半田ボール(図示せず)が固定されている。
図21、図22は、整列マスク上に必要数の回路チップが供給された後の、回路チップを整列させる様子を示したそれぞれ平面図および断面図、図23、図24は、回路チップが整列マクス上に整列した状態を示した、それぞれ平面図および断面図である。
整列マスク30上への回路チップ13の供給が完了したら、今度は、図21、図22に矢印で示すように、整列マスク30の全体を振動させたり、あるいは整列マスク30を色々な方向に傾けて、回路チップ13をチップ整列孔31に1つずつ嵌入させることにより、図23、図24に示すように、回路チップ13を整列させる。
図25は、整列マスク上の回路チップへ粘着フイルムを押し当てた状態を示した図、図26は、整列マスク上の回路チップを粘着フイルムに粘着させて持ち上げた状態を示した図である。
整列マスク30上への回路チップ13の整列が終わると、今度は、図25に示すように、粘着フイルム51を押え板52で、整列マスク30上の回路チップ13に押し当てて、その整列マスク30上に整列している回路チップ13を、図26に示すように一括して持ち上げる。
図27は、接着剤が供給された状態のウェブを示した図である。
整列マスク上に配列された回路チップは、図25、図26に示すようにして一括して持ち上げた後、ウェブ20上に一括して供給されるが、このウェブ20上への供給に先立って、ウェブ20の、回路チップが実装される領域23には、図27に示すように、接着剤24が塗布あるいは印刷により配置される。
図28、図29、図30は、図26のようにして整列マスクから一括して持ち上げた回路チップをウェブ上に一括して供給する様子を示した図である。
ウェブ20の、回路チップ13が供給される部分をステージ53上に置き、その上部に回路チップ13を運んで、図28に示すように、回路チップ13がウェブ20上のチップ配置領域23(図15、図27参照)と正しく重なるように位置合わせされ、図29に示すように回路チップ13がウェブ20に一括して押し当てられる。その後、図30に示すように粘着フィルム51を持ち上げると、回路チップ13はウェブ20上に搭載された状態に残る。ここで、回路チップ13が粘着フィルム51に着いたまま持ち上げられたり、粘着フィルム51を持ち上げる際に回路チップ13の位置がずれてしまわないようにウェブ20上に供給する接着剤24(図27参照)として、粘着フイルム51の粘着力よりも十分に強い粘着力を持つ接着剤が使用される。
図31は、ウェブ上への回路チップのさらに確実な搭載方法を示す図である。
ここでは、押え板52として、回路チップ13の配列ピッチと同一のピッチでピン挿入孔521が形成された押え板を用い、ウェブ20上に回路チップ13を供給した後、粘着フイルム51を持ち上げる際に、押え板52のピン挿入孔521の配列ピッチと同一のピッチで押しピン551が並ぶ押しピン機構55の押しピン551をピン挿入孔521に挿入して、回路チップ13を上から押さえながら粘着フイルム51を持ち上げる。こうすることにより、回路チップ13をウェブ20上にさらに確実に搭載させることができる。
図32は、ウェブ20上に供給された回路チップの実装の様子を示す図、図33は、回路チップの実装が完了した状態のウェブを示す図である。
前述したように、回路チップ13の端子13aには半田ボール(図示せず)が固定されており、ここでは、ウェブ20上に一括して供給された回路チップ13上に加圧加熱ヘッド56を押し当てて加圧および加熱することにより、図33に示すように、ウェブ20上への回路チップ13の実装が完了する。
ウェブ20上への回路チップ13の実装が完了した後は、RFIDタグの個片に切断される。
次にRFIDタグの製造方法の別の実施形態について説明する。上述の実施形態と同様の工程については、図示および説明を省略する。
図34、図35は、整列マスク上への回路チップ供給の様子を示した、それぞれ平面図および断面図である。
ここでは、回路チップ13は端子13aを上に向けた状態で供給される。回路チップ13を整列マスク30上へ供給した後の、整列マスク30上での整列については、図21、図22を参照して説明したように、整列マスク30に振動を加えたり色々な方向に傾けることにより行なわれる。ここでは、この点に関する図示は省略する。
図36、図37は、回路チップが整列マスク上に整列した状態を示したそれぞれ、平面図および断面図である。
ここでは、回路チップ13は、整列マスク30のチップ整列孔31上に端子13aを上に向けた状態で整列している。
図38は、ウェブ上への回路チップの実装工程を示した図である。
製造後にアンテナとして作用する配線パターンが二次元的に配列された、ロール状に巻回された状態のウェブ20は、そのロール状の状態から巻き解かれて、先ず、接着剤印刷部に供給される。この接着剤印刷部では、印刷用マスク61とスキージ62により、ウェブ20上の回路チップ搭載領域に接着剤24が印刷される。接着剤が印刷されたウェブ20は、ガイド部材60により上下反転される。
図39は、ウェブ20とガイド部材60の位置関係を示した図である。
ウェブ20上には配線パターン22が形成され、さらに接着剤24が印刷された状態でガイド部材60によりガイドされるが、このガイド部材60は、ウェブ20の、配線パターン22や接着剤24のない両縁部にのみ接触してウェブ20をガイドしている。このガイド部材60は、例えば、ウェブ20に傷をつけないように鏡面加工された固定部材であってもよく、あるいはウェブ20の両縁部にのみ接触するように中央部分が細径に加工されたロール、あるいは両縁部それぞれに設けられた長さの短かい一対のロールであってもよい。
図38に戻って説明を続ける。
ガイド部材60により上下反転されたウェブ20は、今度は、加圧加熱部に進む。この加圧加熱部には、ウェブ20を上下から挟んで加圧および加熱する一対の加圧加熱ヘッド57,58が備えられており、ここでは、整列マスク30上に整列した回路チップ13がウェブ20の下側から整列マスク30ごと持ち上げられてそのまま加圧加熱され、回路チップ13がウェブ20の配線パターンに半田づけされる。
このようにして、多数個の回路チップ13がウェブ20上に一度に実装される。
RFIDタグの一例を示す模式断面図である。 回路チップ下面の端子配置の第1例を示す図である。 実装パッドと回路チップの位置関係を示した図である。 回路チップ下面の端子配置の第2例を示した図である。 実装パッドと、図4に示す端子配置を有する回路チップの位置関係を示した図である。 特許文献4に提案されている回路チップの端子配置を示す図である。 特許文献4にて提案された形状の実装パッド上に図6に示す端子配置を有する回路チップを配置した状態を示した図である。 本発明の第1実施形態のRFIDタグの、回路チップ実装部分の拡大図である。 図8に示す回路チップ13Bを90°回転させて実装パッド上に配置した状態を示した図である。 図8に示す回路チップ13Bを180°回転させて実装パッド上に配置した状態を示した図である。 図8に示す回路チップ13Bを270°回転させて実装パッド上に配置した状態を示した図である。 第2実施形態のRFIDタグの、回路実装部分の拡大図である。 図12に示す第2実施形態のRFIDタグであって、回路チップが設計値どおりの標準の位置に実装された状態を示す図である。 図12に示す第2実施形態のRFIDタグであって、回路チップが図13に示す標準位置と比べ、横方向にδだけずれた位置に実装された状態を示す図である。 切断後にRFIDタグのベース(図1のベース13参照)となるウェブを示した図である。 整列マスクの平面図である。 図16の矢印A−Aに沿う断面図である。 図16、図17に示す整列マスク上に回路チップが整列した状態を示した図である。 整列マスク上への回路チップ供給の様子を示した平面図である。 整列マスク上への回路チップ供給の様子を示した断面図である。 整列マスク上に必要数の回路チップが供給された後の、回路チップを整列させる様子を示した平面図である。 整列マスク上に必要数の回路チップが供給された後の、回路チップを整列させる様子を示した断面図である。 回路チップが整列マクス上に整列した状態を示した平面図である。 回路チップが整列マクス上に整列した状態を示した断面図である。 整列マスク上の回路チップへ粘着フイルムを押し当てた状態を示した図である。 整列マスク上の回路チップを粘着フイルムに粘着させて持ち上げた状態を示した図である。 接着剤が供給された状態のウェブを示した図である。 図26のようにして整列マスクから一括して持ち上げた回路チップをウェブ上に一括して供給する様子を示した図である。 図26のようにして整列マスクから一括して持ち上げた回路チップをウェブ上に一括して供給する様子を示した図である。 図26のようにして整列マスクから一括して持ち上げた回路チップをウェブ上に一括して供給する様子を示した図である。 ウェブ上への回路チップのさらに確実な搭載方法を示す図である。 ウェブ上に供給された回路チップの実装の様子を示す図である。 回路チップの実装が完了した状態のウェブを示す図である。 整列マスク上への回路チップ供給の様子を示した平面図である。 整列マスク上への回路チップ供給の様子を示した断面図である。 回路チップが整列マスク上に整列した状態を示した平面図である。 回路チップが整列マスク上に整列した状態を示した断面図である。 ウェブ上への回路チップの実装工程を示した図である。 ウエブとガイド部材の位置関係を示した図である。
符号の説明
10 RFIDタグ
11 ベース
12 アンテナ
121 第1の実装パッド
121a 第1のサブパッド
1211a 重なり領域
121b 第2のサブパッド
1211b 重なり領域
121c 結線部
122 第2の実装パッド
122a 第3のサブパッド
1221a 重なり領域
1221b 重なり領域
1222a 付加部
122b 第4のサブパッド
1222b 付加部
13,13A,13B,13C 回路チップ
13a 端子
131 アンテナ端子
131a,131b,131c,131d
132 ダミー端子
139,139a,139b 辺
20 ウェブ
22 配線パターン
23 領域
24 接着剤
30 整列マスク
31 チップ配置孔
40 チップ供給ジグ
41 枠
51 粘着フィルム
52 押え板
521 ピン挿入孔
53 ステージ
55 押しピン機構
56,57,58 加圧加熱ヘッド
60 ガイド部材
61 印刷用マスク
62 スキージ

Claims (6)

  1. ベースと、前記ベース上に配線された、互いに近接した2つの実装パッドを有する通信用のアンテナと、前記実装パッドに電気的に接続された状態に前記ベース上に実装された、前記アンテナを介して無線通信を行う方形の回路チップとを備えたRFIDタグであって、
    前記回路チップが、該回路チップの、前記実装パッドと接続される側の下面の4つの隅それぞれに、該実装パッドに接続される端子を備え、該端子のうちの、該下面の1つの辺に沿う2つの隅に形成された端子が該回路チップに搭載された回路と前記アンテナとを接続するアンテナ端子であり、該アンテナ端子を除く2つの端子が該回路とは非接続のダミー端子であって、
    前記2つの実装パッドのうちの一方である第1のパッドが、実装状態の回路チップと重なって延びる結線部で互いに接続されるとともに該回路チップ下面の一方の対角に形成された2つの端子にそれぞれ接続される第1および第2のサブパッドを有し、
    前記2つの実装パッドのうちの他方である第2のパッドが、該実装パッドに接続された状態の回路チップを迂回した経路で互いに接続されるとともに該回路チップ下面のもう一方の対角に形成された2つの端子にそれぞれ接続される第3および第4のサブパッドを有することを特徴とするRFIDタグ。
  2. 実装状態の回路チップと重なる部分の面積に関し、前記第1のサブパッドと前記第2のサブパッドと前記結線部との面積の合計と、前記第3のサブパッドと前記第4のサブパッドの面積の合計とが等しくなるように、該第3のサブパッドと該第4のサブパッドが、実装状態の回路チップ下面の中心位置に向かって広がる各付加部を有することを特徴とする請求項1記載のRFIDタグ。
  3. 前記第1、第2、第3、および第4のサブパッドの、前記結線部および前記付加部を除いた部分の、実装状態の回路チップと重なる部分の端縁が互いに平行又は直角に延在し、かつ、前記結線部および前記付加部が、実装状態の回路チップと重なる領域に形成されていることを特徴とする請求項2記載のRFIDタグ。
  4. ベースと、前記ベース上に配線された、互いに近接した2つの実装パッドを有する通信用のアンテナと、前記実装パッドに電気的に接続された状態に前記ベース上に実装された、前記アンテナを介して無線通信を行なう方形の回路チップとを備えたRFIDタグの製造方法であって、
    製造後に前記アンテナとして作用する複数の配線パターンが二次元的に配列された、切断後に前記ベースとなるウェブを用意するウェブ準備工程と、
    前記回路チップが嵌入するチップ整列孔が前記ウェブ上に配列された配線パターンの配列ピッチと同一のピッチで二次元的に形成された整列マスク上に、複数の回路チップを供給し、該整列マスクを振動又は傾斜させて該回路チップを前記チップ配置孔に嵌入させることにより該複数の回路チップを前記整列マスク上に整列させるチップ整列工程と、
    前記整列マスク上に整列した回路チップを前記ウェブ上に一括して転写するチップ転写工程と、
    前記ウェブ上に転写された回路チップを各配線パターンに接続するチップ接続工程とを有することを特徴とするRFIDタグの製造方法。
  5. 前記チップ整列工程が、前記複数の回路チップを、前記整列マスク上に、前記端子が配列された下面を下向きにして整列させる工程であって、
    前記チップ転写工程が、前記整列マスク上に整列した回路チップ上面に粘着性の支持体を置いて該回路チップを該支持体に一括して転写し、該支持体に転写された回路チップを前記ウェブ上に一括して転写する工程であることを特徴とする請求項4記載のRFIDタグの製造方法。
  6. 前記チップ整列工程が、前記複数の回路チップを、前記整列マスク上に、前記端子が配列された下面を上向きにして整列させる工程であって、
    前記チップ転写工程が、前記整列マスク上に整列した回路チップを前記配線パターンが形成された面を下向きにした状態の前記ウェブの下向きの面に、下側から一括して転写する工程であることを特徴とする請求項4記載のRFIDタグの製造方法。
JP2007042192A 2007-02-22 2007-02-22 Rfidタグおよびrfidタグの製造方法 Expired - Fee Related JP4992465B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2007042192A JP4992465B2 (ja) 2007-02-22 2007-02-22 Rfidタグおよびrfidタグの製造方法
TW096149729A TWI377506B (en) 2007-02-22 2007-12-24 Rfid tag and rfid tag manufacturing method
EP07124106A EP1962229B1 (en) 2007-02-22 2007-12-27 RFID tag and RFID tag manufacturing method
US11/966,350 US8302869B2 (en) 2007-02-22 2007-12-28 RFID tag and RFID tag manufacturing method
KR1020080002128A KR100978874B1 (ko) 2007-02-22 2008-01-08 Rfid 태그
CN2008100007274A CN101251903B (zh) 2007-02-22 2008-01-14 射频识别标签
CN2011100437518A CN102117428B (zh) 2007-02-22 2008-01-14 射频识别标签制造方法
KR1020090135736A KR100968194B1 (ko) 2007-02-22 2009-12-31 Rfid 태그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007042192A JP4992465B2 (ja) 2007-02-22 2007-02-22 Rfidタグおよびrfidタグの製造方法

Publications (2)

Publication Number Publication Date
JP2008204346A true JP2008204346A (ja) 2008-09-04
JP4992465B2 JP4992465B2 (ja) 2012-08-08

Family

ID=39495290

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007042192A Expired - Fee Related JP4992465B2 (ja) 2007-02-22 2007-02-22 Rfidタグおよびrfidタグの製造方法

Country Status (6)

Country Link
US (1) US8302869B2 (ja)
EP (1) EP1962229B1 (ja)
JP (1) JP4992465B2 (ja)
KR (2) KR100978874B1 (ja)
CN (2) CN101251903B (ja)
TW (1) TWI377506B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011015143A (ja) * 2009-07-01 2011-01-20 Fujitsu Ltd Rfidタグ
WO2014097836A1 (ja) * 2012-12-19 2014-06-26 株式会社村田製作所 チップ部品の実装構造およびモジュール部品

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200935315A (en) * 2008-02-01 2009-08-16 Taiwan Name Plate Co Ltd An ordering catalog with electronic bookmarks
FR2948796A1 (fr) * 2009-07-28 2011-02-04 Ask Sa Support de dispositif d'identification radiofrequence pour carte hybride et son procede de fabrication
WO2011103508A1 (en) * 2010-02-19 2011-08-25 Cubic Corporation Smartcard interconnect
CN103608915B (zh) * 2011-06-21 2016-09-07 株式会社村田制作所 电路模块
EP2931171B1 (en) 2012-12-17 2018-08-15 3M Innovative Properties Company Device for dispensing a dental material with locking mechanism
EP2742898A1 (en) 2012-12-17 2014-06-18 3M Innovative Properties Company Powder jet device for dispensing a dental material
EP2742897A1 (en) 2012-12-17 2014-06-18 3M Innovative Properties Company Nozzle head, hand piece and powder jet device for applying a dental material
TWI601229B (zh) * 2015-12-25 2017-10-01 韋僑科技股份有限公司 無線射頻識別裝置及其製造方法
TWI621993B (zh) 2016-12-19 2018-04-21 韋僑科技股份有限公司 無線射頻識別感測與記錄裝置及其製造方法
EP3789919A1 (fr) * 2019-09-09 2021-03-10 Thales Dis France SA Procédé de fabrication d'une carte à puce métallique avec mini antenne relais
CN112149779A (zh) * 2020-09-15 2020-12-29 上海坤锐电子科技有限公司 电子标签芯片的识别方法、读取设备

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001062517A1 (fr) * 2000-02-22 2001-08-30 Toray Engineering Company,Limited Carte d'identification sans contact ou analogue et procede de fabrication correspondant
JP2001257222A (ja) * 2000-03-09 2001-09-21 Hitachi Ltd 半導体実装装置およびその製造方法
JP2003229456A (ja) * 2002-02-04 2003-08-15 Dainippon Printing Co Ltd ウェブ材料へのicチップ実装方法とicチップ付き包装体およびicチップ付き包装体の製造方法
JP2005107882A (ja) * 2003-09-30 2005-04-21 Toppan Forms Co Ltd 半導体回路
JP2005228101A (ja) * 2004-02-13 2005-08-25 Toppan Forms Co Ltd スレッドの製造方法及びicチップ入りシートの製造方法
JP2006252050A (ja) * 2005-03-09 2006-09-21 Matsushita Electric Ind Co Ltd Icカードモジュール
JP2006302969A (ja) * 2005-04-15 2006-11-02 Sharp Corp 半導体チップの実装方法、および半導体チップの実装方法を用いて形成される半導体パッケージが搭載された回路基板
JP2007042087A (ja) * 2005-07-04 2007-02-15 Hitachi Ltd Rfidタグ及びその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0783190B2 (ja) 1993-04-23 1995-09-06 日本電気株式会社 折畳型電子機器
JPH0888448A (ja) 1994-09-16 1996-04-02 Fuji Photo Optical Co Ltd フレキシブルプリント基板
JP2000311226A (ja) 1998-07-28 2000-11-07 Toshiba Corp 無線icカード及びその製造方法並びに無線icカード読取り書込みシステム
JP2000099673A (ja) 1998-09-17 2000-04-07 Hitachi Maxell Ltd 半導体装置
JP2000200322A (ja) 1999-01-05 2000-07-18 Mitsubishi Electric Corp メ―タ自動読取装置
JP3502557B2 (ja) 1999-01-07 2004-03-02 松下電器産業株式会社 非接触icカードの製造方法
JP2001339125A (ja) 2000-05-30 2001-12-07 Fujikura Ltd フレキシブルプリント基板
JP4620836B2 (ja) 2000-06-08 2011-01-26 大日本印刷株式会社 ウエハーの製造方法
JP2003041234A (ja) 2001-08-01 2003-02-13 Fujikura Ltd フレキシブルプリント基板用接着剤
JP4109039B2 (ja) * 2002-08-28 2008-06-25 株式会社ルネサステクノロジ 電子タグ用インレットおよびその製造方法
JP2004094839A (ja) * 2002-09-04 2004-03-25 Hitachi Ltd Rfidタグ
JP4184776B2 (ja) 2002-12-16 2008-11-19 大日本印刷株式会社 Icカード
EP1830309A4 (en) 2003-12-05 2009-05-13 Hitachi Chemical Co Ltd METHOD FOR PRODUCING ELECTRONIC EQUIPMENT
TW200530933A (en) * 2004-03-12 2005-09-16 Renesas Tech Corp Production process of inlet for electronic tag
JP2007102558A (ja) * 2005-10-05 2007-04-19 Toshiba Corp 電子部品、および無線通信媒体

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001062517A1 (fr) * 2000-02-22 2001-08-30 Toray Engineering Company,Limited Carte d'identification sans contact ou analogue et procede de fabrication correspondant
JP2001257222A (ja) * 2000-03-09 2001-09-21 Hitachi Ltd 半導体実装装置およびその製造方法
JP2003229456A (ja) * 2002-02-04 2003-08-15 Dainippon Printing Co Ltd ウェブ材料へのicチップ実装方法とicチップ付き包装体およびicチップ付き包装体の製造方法
JP2005107882A (ja) * 2003-09-30 2005-04-21 Toppan Forms Co Ltd 半導体回路
JP2005228101A (ja) * 2004-02-13 2005-08-25 Toppan Forms Co Ltd スレッドの製造方法及びicチップ入りシートの製造方法
JP2006252050A (ja) * 2005-03-09 2006-09-21 Matsushita Electric Ind Co Ltd Icカードモジュール
JP2006302969A (ja) * 2005-04-15 2006-11-02 Sharp Corp 半導体チップの実装方法、および半導体チップの実装方法を用いて形成される半導体パッケージが搭載された回路基板
JP2007042087A (ja) * 2005-07-04 2007-02-15 Hitachi Ltd Rfidタグ及びその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011015143A (ja) * 2009-07-01 2011-01-20 Fujitsu Ltd Rfidタグ
KR101096335B1 (ko) * 2009-07-01 2011-12-20 후지츠 프론테크 가부시키가이샤 Rfid 태그
US8424771B2 (en) 2009-07-01 2013-04-23 Fujitsu Limited RFID tag
WO2014097836A1 (ja) * 2012-12-19 2014-06-26 株式会社村田製作所 チップ部品の実装構造およびモジュール部品
JP5621951B1 (ja) * 2012-12-19 2014-11-12 株式会社村田製作所 チップ部品の実装構造およびモジュール部品
US9560757B2 (en) 2012-12-19 2017-01-31 Murata Manufacturing Co., Ltd. Chip component mounting structure, and module component

Also Published As

Publication number Publication date
JP4992465B2 (ja) 2012-08-08
CN102117428B (zh) 2013-11-06
TW200837639A (en) 2008-09-16
US20080203173A1 (en) 2008-08-28
TWI377506B (en) 2012-11-21
CN102117428A (zh) 2011-07-06
EP1962229A3 (en) 2009-07-01
KR20100008362A (ko) 2010-01-25
KR100978874B1 (ko) 2010-08-31
EP1962229B1 (en) 2012-06-27
KR100968194B1 (ko) 2010-07-06
CN101251903A (zh) 2008-08-27
US8302869B2 (en) 2012-11-06
EP1962229A2 (en) 2008-08-27
KR20080078535A (ko) 2008-08-27
CN101251903B (zh) 2011-04-20

Similar Documents

Publication Publication Date Title
JP4992465B2 (ja) Rfidタグおよびrfidタグの製造方法
JP4616719B2 (ja) Icチップ実装方法
US8698633B2 (en) RFID tag manufacturing method with strap and substrate
EP1873694A1 (en) RFID tag manufacturing method and RFID tag
US7036741B2 (en) Semiconductor devices and manufacturing method therefor and electronic commerce method and transponder reader
US7214563B2 (en) IC chip mounting method
TWI297125B (en) Rfid tag and method of manufacturing the same
US7317395B2 (en) RFID tag and method of manufacturing the same
US20100005647A1 (en) Method of manufacturing an inlet member for an electronic tag
JP2007311407A (ja) Icチップ、回路形成済ウエハ、および非接触通信部材
JP2003006589A (ja) 非接触通信記録媒体及びその製造方法
JP2004206559A (ja) エンボス可能な非接触通信機能を備えたicカード
CN112530928A (zh) 天线装置及其制造方法
JP2009176874A (ja) インレットの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120323

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120410

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120423

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150518

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees