CN101251903A - 射频识别标签和射频识别标签制造方法 - Google Patents

射频识别标签和射频识别标签制造方法 Download PDF

Info

Publication number
CN101251903A
CN101251903A CNA2008100007274A CN200810000727A CN101251903A CN 101251903 A CN101251903 A CN 101251903A CN A2008100007274 A CNA2008100007274 A CN A2008100007274A CN 200810000727 A CN200810000727 A CN 200810000727A CN 101251903 A CN101251903 A CN 101251903A
Authority
CN
China
Prior art keywords
circuit chip
pad
sub
chip
web joint
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008100007274A
Other languages
English (en)
Other versions
CN101251903B (zh
Inventor
马场俊二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN101251903A publication Critical patent/CN101251903A/zh
Application granted granted Critical
Publication of CN101251903B publication Critical patent/CN101251903B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95121—Active alignment, i.e. by apparatus steering
    • H01L2224/95122—Active alignment, i.e. by apparatus steering by applying vibration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Credit Cards Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

本发明提供一种RFID标签和RFID标签制造方法。其中，第一焊盘具有第一和第二子焊盘，它们通过以与被安装的安装焊盘重叠的方式延伸的连接部分而彼此连接，并且它们分别连接到在所述电路芯片的下表面的一条对角线上的两个位置形成的端子中的两个。第二焊盘具有第三和第四子焊盘，它们经由绕过连接到所述安装焊盘的所安装的电路芯片的路径彼此连接，并且它们分别连接到在所述电路芯片的下表面的另一条对角线上的两个位置形成的两个端子。

Description

射频识别标签和射频识别标签制造方法
技术领域
本发明涉及一种RFID(射频识别)标签，其以非接触方式与外部设备交换信息，本发明并且涉及其制造方法。顺便提及，在本说明书中使用的“RFID标签”在本领域内的技术人员中也被称为“RFID标签嵌入件”，表示在“RFID标签”中使用的内部构成部件(嵌入件)。另外，所述“RFID标签”包括无接触的IC卡。
背景技术
近些年来，已经提出了各种类型的RFID标签，以通过无线电以非接触的方式与以读取器/写入器为代表的外部设备交换信息(例如参见，日本专利申请公布No.2000-311226、No.2000-200332和No.2001-351082)。
作为一种RFID标签，已经提出了一种配置，其中，在由塑料、纸张等形成的基片上安装用于无线通信的天线图案和IC芯片。这种类型的RFID标签的一种可能应用是将它们附装到物品上，并且通过与外部设备交换关于所述物品的信息而识别所述物品。
图1是示出了这种类型的RFID标签的一个示例的示意剖面图。
在此所示的RFID标签10具有由片状基座11上的导电图案形成的天线12和其上安装的电路芯片13。电路芯片13包含用于经由天线12与外部设备交换信息的电路。在电路芯片13的下表面上形成的连接端子13a通过焊接等电连接到天线12的两个安装焊盘(后述)，所述两个安装焊盘彼此靠近，它们的边缘的每个被使用粘合剂14固定到基座11。
RFID标签的可能使用已经极宽地扩展，将所述使用现实化的一个重要因素是如何降低制造成本，并且以较低的成本实现大量生产。
电路芯片的连接端子的布置是有助于允许大量生产以降低产品成本的条件。当所述连接端子被布置使得电路芯片必须被定向在特定方向上以电连接到天线端子时，必须在连接时逐个精确地控制电路芯片的姿态。这可能是提高生产率的一个障碍。
图2是示出在电路芯片的下表面上形成的连接端子的第一示例的图。
图2示出了正方形电路芯片13A。总共四个端子的每个形成在所述正方形电路芯片13A的下表面的四个角，其连接到后述的两个安装焊盘121和122(参见图3)之一。
在这种情况下，在所述四个端子中，一条对角线的两个端子131是天线端子，它们连接到电路芯片13A中的电子电路，以向天线12提供电连接(参见图1)。另一条对角线的两个端子是伪端子，其不与电路芯片13A中的电子电路连接，并且旨在当安装电路芯片13A时提高电路芯片13A的姿态的稳定性。
图3是示出安装焊盘和电路芯片之间的位置关系的图。
虽然图3示出了两个安装焊盘121和122，但是这些安装焊盘121和122对应于图1中所示的天线12的两端部分，所述两端部分被定位在电路芯片13侧，并且被布置得彼此靠近。
现在，在其中一条对角线的两个天线端子131和另一对角线的两个伪端子132被形成图2中所示的正方形电路13A中的结构中，电路芯片13A可以以如图3中所示的相对于安装焊盘121和122的位置关系被布置，并且可以从图3中所示的位置关系在箭头方向上围绕电路芯片13A的中心点被旋转90度、180度和270度中的任何角度。在这些布置的任何一个中，两个天线端子131和132之一连接到两个安装焊盘121和122之一，并且另一个天线连接到另一个安装焊盘。因此，即使当电路芯片在任何旋转位置连接到所述安装焊盘时，也可以预期作为RFID标签的正常操作。
换句话说，这种端子布置消除了在安装焊盘上安装电路芯片时考虑电路芯片的方向的必要，并且预期简化安装设备和实现高速安装。
但是，根据电路芯片中的电子电路的配置、布局等，一条对角线的天线端子131和另一对角线的伪端子132不能总是被布置为如图2中所示。在一些情况下，可以如图4中所示布置终端，如下所述。
图4是示出电路芯片的下表面的端子布置的第二示例的图。
类似于在图2中的电路芯片13A，图4示出了正方形电路芯片13B，但是，所述终端的布置与图13A中的电路芯片13A的布置不同，具体上，总共四个端子的每个被形成在电路芯片13B的下表面的四个角之一上。但是，在所述四个端子中，总共两个天线端子131的每个沿着电路芯片13B的下表面的一侧139被形成在两个角之一上，并且剩余的两个端子被形成为伪端子132。
假定具有这种端子布置的电路芯片13B要旋转90度、180度和270度。
图5是示出在安装焊盘和具有在图4中所示的端子布置的电路芯片13B之间的位置关系的图。
图5的部分(A)示出了其中图4中所示的电路芯片13B被形成在安装焊盘121和122上并且图4中所示的姿态不变的状态。在图5的部分(B)-(D)的每个中，示出了下述状态：其中，电路芯片13B从在图5的部分(A)中所示的姿态在箭头方向上围绕电路芯片13B的中央点O旋转90度、180度和270度的每个。
从图5的部分(B)-(D)可以显然看出，在图5的部分(A)和(C)的情况下不发生问题，因为分别在一个和另一个天线端子131上形成一个和另一个安装焊盘121和122。在图5的部分(B)和(D)的情况下，两个天线端子131都形成在两个安装焊盘121和122的一个上，并且如果不进行任何动作，则不能执行作为RFID标签的正常操作。
换句话说，在具有图4中所示的端子布置的电路芯片13B和安装焊盘121和122的组合的情况下，当安装电路芯片13B时，需要精确地逐个管布置电路芯片13B的旋转方向的姿态，导致生产率大大降低，这引起了对于大量生产和成本降低的严重阻碍。
为了解决这个问题，在日本专利申请No.2005-107882中提出了下面的技术。
图6是示出在日本专利申请公布No.2005-107882中提出的电路芯片的端子布置图。
但是，在图6中所示的电路13C也具有正方形，伪端子不像在图2和4中所示的那些那样被形成，并且在四个角形成的所有四个端子都是连接到内部电路的天线端子。注意，在沿着电路芯片13C的下表面的一侧139a的两个角上形成的两个天线端子131a在所述内部电路上彼此连接，而沿着另一侧139b在两个角形成的天线端子131b也在内部电路上彼此连接。
在日本专利申请公布No.2005-107882中，向安装焊盘的形状加上了各种想法。
图7是示出下述状态的图：其中，具有图6中所示的端子布置的电路芯片被形成在每个安装焊盘上，每个安装焊盘具有日本专利申请公布No.2005-107882中提出的形状。
图7中所示的安装焊盘121’和122’被成形为仅仅连接到电路芯片13c的四个角上形成的四个端子的任何一个。
图7的部分(A)示出了下述状态：其中，图6中所示的电路芯片13c被形成在安装焊盘121’和122’上，并且图6中所示的姿态不变，在图7的部分(B)-(D)的每个中，示出了下述状态：其中，将电路芯片13C从图7中的部分(A)中所示的姿态沿箭头的方向上围绕电路芯片13C的中心点O旋转90度、180度和270度的每个。
根据具有图6中所示的端子布置的电路芯片13C和安装焊盘121’和122’(每个具有图7中所示的形状)，分别在一个和另一个天线端子131a和131b上形成一个和另一个安装焊盘121’和122’，而与电路芯片13C的旋转状态无关。因此，有可能将电路芯片13C连接到安装焊盘121’和122’，而不考虑电路芯片13C的旋转，这预期简化安装设备，并且实现高速安装。
但是，在图6和7中所示的日本专利申请公布No.2005-107882的建议的情况下，虽然分别在电路芯片13C的下表面的四个角上形成四个端子，但是仅仅两个端子用于安装，而另两个端子不用于安装。虽然在图2-4中所示的电路芯片13A-13B提供了伪端子以当安装它们时改善稳定性，但是在安装中引起的位置和姿态的变化被大大增加，因此RFID标签的性能可能大大改变。
而且，在图6中所示的电路芯片13C中，虽然两个端子每个在内部电路中彼此电连接，但是这样的连接原来允许仅仅使用一条对角线的端子作为天线端子、而使用另一对角线的端子作为伪端子，如图2中所示。在这种情况下，在四个角形成的所有四个端子用于连接，而不考虑图3中所示的电路芯片的旋转位置，其使得有可能当安装所述电路芯片时改善所述电路芯片的稳定性，因此，图6和7中那样的配置没有优点。
发明内容
鉴于上述情况，已经作出了本发明，本发明提供了一种RFID标签，其中，当沿着一侧的两个端子是端子天线并且剩余的两个端子是伪端子时(如图4所示)使用电路芯片，并且使用所有的四个端子来安装所述电路芯片，而与其旋转位置无关，本发明并且提供了一种适合于大量生产的RFID标签的制造方法。
本发明的RFID标签包括：基座；通信天线，其被连接到在基座上，并且具有彼此靠近的两个安装焊盘；以及，正方形电路芯片，其被安装在所述基座上，并且电连接到所述安装焊盘以经由安装的天线来执行无线通信，其中：
所述电路芯片具有连接到所述电路芯片的下表面的四个角上的安装焊盘的端子，并且在所述端子中，沿着所述下表面的一侧在两个角上形成的两个端子是将在所述电路芯片上安装的电路连接到所述天线的天线端子，并且除了所述天线端子之外的两个端子是不连接到所述电路的伪端子，
作为所述两个安装焊盘的一个安装焊盘的第一焊盘具有第一子焊盘和第二子焊盘，所述第一子焊盘和所述第二自焊盘通过以与安装的所述安装焊盘重叠的方式延伸的连接部分而彼此连接，并且分别连接到所述电路芯片的下表面的一条对角线上的两个位置形成的端子中的两个，并且
作为所述两个安装焊盘的另一个安装焊盘的第二焊盘具有第三子焊盘和第四子焊盘，所述第三子焊盘和所述第四子焊盘经由绕过连接到所述安装焊盘的安装的所述电路芯片的路径彼此连接，并且它们分别连接到所述电路芯片的下表面的另一条对角线上的两个位置形成的端子中的剩余的两个。
在本发明的RFID标签中，两个安装焊盘的第一焊盘由第一子焊盘和第二子焊盘构成，所述第一子焊盘和第二子焊盘分别连接到电路芯片的下表面的一条对角线上的两个位置形成的两个端子，并且第二焊盘由第三子焊盘和第四子焊盘构成，所述第三子焊盘和第四子焊盘分别连接到所述电路芯片的下表面的另一条对角线上的两个位置形成的两个端子。因此，即使当使用具有图4中所示的端子布置(其中，在沿着所述电路芯片的下表面的一侧的两个角形成的端子是天线端子，并且除了这些天线端子之外的两个端子是伪端子)的电路芯片时，可以使用所有的四个端子来安装所述电路芯片，而不考虑旋转状态，这使得可以简化安装设备，并且实现高速安装。
在根据本发明的这个RFID标签中，优选的是，所述第三子焊盘和第四子焊盘的每个具有扩展到安装的所述电路芯片的下表面的中央位置的增加部分，以便在与安装的电路芯片重叠的区域上，第一子焊盘、第二子焊盘和连接部分的总的面积等于第三子焊盘和第四子焊盘的总面积。
当提供了所述增加部分时，即使当在任何旋转状态中安装所述电路芯片时也保持安装时的寄生电容不变，这抑制了由于寄生电容导致的通信距离上的影响的变化。
而且，在根据本发明的RFID标签中，优选的是，除了所述连接部分和所述增加部分之外，与安装的电路芯片重叠的第一、第二、第三和第四子焊盘的每个区域的边线彼此平行或者彼此垂直地延伸，而所述连接部分和所述增加部分形成在与安装的电路芯片重叠的区域中。
当以这种方式在所述安装焊盘上安装所述电路芯片时，即使所述电路芯片和所述安装焊盘之间发生位置移动，也可以在制造多个产品时期间将寄生电容保持为不变，这抑制了由于寄生电容导致的通信距离上的影响的变化，并且改善了作为RFID标签的产品的性能的稳定性。
而且，根据本发明，用于制造RFID标签的RFID标签制造方法，所述RFID标签具有：基座；通信天线，其被连接到在基座上，并且具有彼此靠近的两个安装焊盘；以及正方形电路芯片，其被安装在所述基座上，并且电连接到所述安装焊盘以经由所安装的天线来执行无线通信，所述RFID标签制造方法包括：
连接板准备步骤，其中，准备连接板，所述连接板在被切割后作为底座，并且在制造后具有多个以二维排列的作为天线的布线图案；
芯片对齐步骤，其中，多个电路芯片要被提供到对齐掩模上，所述对齐掩模具有芯片对齐孔，所述电路芯片插入到所述芯片对齐孔中，并且所述芯片对齐孔二维地形成，并且排列间距与所述连接板上排列的布线图案的间距相同，并且通过振荡或者倾斜所述对齐掩模以便所述多个电路芯片被对齐在所述对齐掩模上，所述电路芯片插入到所述芯片对齐孔中；
芯片转移步骤，其中，所述对齐掩模上对齐的所述电路芯片被一次转移到所述连接板上；并且
芯片连接步骤，其中，被转移到所述连接板上的所述电路芯片连接到相应的布线图案。
在本发明的RFID标签制造方法中，天线布线图案被二维地排列在所述连接板上，并且所述电路芯片被转移到要连接的连接板上，由此可以有效地大量生产RFID标签。在所述对齐掩模上对齐所述电路芯片中，不能控制所述电路芯片的旋转状态，但是根据本发明的方法不需要控制所述RFID标签的电路芯片的旋转状态。这种制造方法通过使用不需要控制电路芯片的旋转状态这一点而允许高效生产。
在根据本发明的RFID标签制造方法中，所述芯片对齐步骤可以是在所述对齐掩模上对齐多个所述电路芯片，同时将其上排列了表面端子的每个所述电路芯片的下表面朝下的步骤，并且
所述芯片转移步骤可以是下述步骤：将粘合剂支撑构件布置于所述对齐掩模上对齐的所述电路芯片的上表面上，以将所述电路芯片一次转移在所述支撑构件上，并且将转移到所述支撑构件的所述电路芯片一次转移到所述连接板。
或者，所述芯片对齐步骤可以是下述步骤：将多个所述电路芯片对齐在所述对齐掩模上，同时将其上排列了表面端子的每个电路芯片的下表面朝下，并且
所述芯片转移步骤可以是下述步骤：一次地将在所述对齐掩模上的对齐的电路芯片转移到所述连接板的面向下的表面上，布线图案形成在所述表面上。
根据本发明，当安装电路芯片时，不必考虑所述电路芯片的旋转状态，这使得在大量生产和成本降低上改善。
附图说明
图1是示出RFID标签的一个示例的示意横截面视图。
图2是RFID标签的下表面上的端子布置的第一示例的图。
图3是示出安装焊盘和电路芯片之间的位置关系的图。
图4是示出电路芯片的下表面上的端子布置的第二示例的图。
图5是示出安装焊盘和具有图4中所示的端子布置的电路芯片之间的位置关系的图。
图6是示出其中日本专利申请公布No.2005-107882中提出的电路芯片的端子布置的图。
图7是示出下述状态的图：其中，在日本专利申请公布No.2005-107882中提出的安装焊盘上形成具有图6中所示的端子布置的电路芯片。
图8是根据本发明的第一实施例的RFID标签的电路芯片安装部分的放大图。
图9是示出其中将图8中所示的电路芯片13B旋转90度以安装在所述安装焊盘上的状态的图。
图10是示出其中将图8中所示的电路芯片13B旋转180度以安装在所述安装焊盘上的状态的图。
图11是示出其中将图8中所示的电路芯片13B旋转270度以安装在所述安装焊盘上的状态的图。
图12是根据本发明的第二实施例的RFID标签的电路芯片安装部分的放大图。
图13是图12中所示的根据本发明的第二实施例的RFID标签的图，用于指示其中电路芯片被安装在设计值中的标准位置上的状态。
图14是图12中所示的根据本发明的第二实施例的RFID标签的图，用于指示其中电路芯片被安装在与图13中所示的标准位置相比较水平移位δ的位置的状态。
图15是示出切割后作为RFID标签的底座(参见在图1中的基座11)的连接板的图。
图16是对齐掩模的俯视图。
图17是沿着图16的线A-A’所取的横截面视图。
图18是示出其中在图16和17中所示的对齐掩模上对齐电路芯片的状态的图。
图19是示出向对齐掩模上提供电路芯片的状态的俯视图。
图20是示出向对齐掩模上提供电路芯片的状态的横截面视图。
图21是示出下述状态的平面图：其中，在对齐掩模上提供必要数量的电路芯片后对齐电路芯片。
图22是示出下述状态的横截面视图：其中，在对齐掩模上提供必要数量的电路芯片后对齐电路芯片。
图23是示出其中在对齐掩模上对齐电路芯片的状态的俯视图。
图24是示出其中在对齐掩模上对齐电路芯片的状态的横截面视图。
图25是示出其中将粘合膜压到对齐掩模上的电路芯片上的状态图。
图26是示出其中将对齐掩模上的电路芯片粘接在粘合膜上、并且将得到的结构抬高的状态图。
图27是示出粘合剂被提供到的连接板的图。
图28是示出下述状态的图：其中，图26中所示的一次从对齐掩模抬高的电路芯片被一次提供到所述连接板上。
图29是示出下述状态的图：其中，图26中所示的一次从对齐掩模抬高的电路芯片被一次提供到所述连接板上。
图30是示出下述状态的图：其中，如图26中所示的一次从对齐掩模提高的电路芯片被一次提供到所述连接板上。
图31是示出用于将电路芯片安装到向连接板上的更可靠的方法图。
图32是示出将提供的电路芯片安装在连接板上的状态图。
图33是示出在其中完成电路芯片的安装的状态的连接板的图。
图34是示出将电路芯片提供到对齐掩模上的状态的俯视图。
图35是示出向对齐掩模上提供电路芯片的状态的横截面视图。
图36是示出其中在对齐掩模上对齐电路芯片的状态的俯视图。
图37是示出其中在对齐掩模上对齐电路芯片的状态的横截面视图。
图38是示出将电路芯片安装到连接板的过程图。
图39是使出在连接板和导引构件之间的位置关系图。
具体实施方式
下面将说明本发明的实施例。
图8是根据本发明的第一实施例的RFID标签的电路芯片安装部分的放大视图。
这个附图示出了与图4中所示的相同的电路芯片13B。
电路芯片13B是正方形的，并且在电路芯片13B的下表面的四个角上具有相应的端子。在这四个端子中，分别沿着一侧139的两个角形成的两个端子是天线端子131，其将在电路芯片13B上安装的电路连接到天线。除了两个天线端子131之外的剩余的两个端子是未连接到在电路芯片13B上安装的电路的伪端子132，其旨在当安装电路芯片13B时改善电路芯片13B的姿态的稳定性。电路13B被安装在由交替的长短虚线围住的安装区域中。所述安装区域具有：第一安装焊盘121，其由第一子焊盘121a、第二子焊盘121b和连接部分121c构成；以及第二安装焊盘122，其由第三子焊盘122a和第四子焊盘122b构成。
第一安装焊盘121的第一子焊盘121a和第二子焊盘121b分别连接到电路芯片13B的下表面上形成的一条对角线的两个端子。连接部分121c以与被安装的电路芯片13B重叠的方式延伸，并且将第一子焊盘121a连接到第二子焊盘121b。
而且，第二安装焊盘122的第三子焊盘122a和第四子焊盘122b分别连接到电路芯片13B的下表面上形成的另一条对角线的两个端子。第三子焊盘122a和第四子焊盘122b经由绕过所安装的电路芯片13B的路径彼此连接。
当在图8中所示的旋转位置(在此这被设置为0度)安装电路芯片13B时，伪端子132连接到第一子焊盘121a，天线端子131连接到第二子焊盘121b，伪端子132连接到第三子焊盘122a，并且天线端子131连接到第四子焊盘122b。换句话说，一个天线端子131连接到第一安装焊盘121，另一个天线端子131连接到第二安装焊盘122。因此，在这个连接状态下的RFID标签正常地操作。
图9、10和11中每个示出下述状态的图：其中，在图8中所示的电路芯片13B被旋转90度、180度和270度的每个以安装在安装焊盘上。
在如图9中所示将电路芯片13B旋转90度的状态中，天线端子131、伪端子132、伪端子132和天线端子131分别连接到第一子焊盘121a、第二子焊盘121b、第三子焊盘122a和第四子焊盘122b。因此，天线端子131分别连接到第一安装焊盘121和第二安装焊盘122，在这种情况下，RFID标签也正常的操作。
在如图10中所示将电路芯片13B旋转180度的状态中，天线端子131、伪端子132、天线端子131和伪端子132分别连接到第一子焊盘121a、第二子焊盘121b、第三子焊盘122a和第四子焊盘122b。因此，天线端子131分别连接到第一安装焊盘121和第二安装焊盘122，在这种情况下，RFID标签也正常的操作。
而且，在如图11中所示将电路芯片13B旋转270度的状态中，伪端子132、天线端子131、天线端子131和伪端子132分别连接到第一子焊盘121a、第二子焊盘121b、第三子焊盘122a和第四子焊盘122b。因此，天线端子13 1分别连接到第一安装焊盘121和第二安装焊盘122，在这种情况下也可以预期RFID标签的正常的操作。
从这些图8-11显然，根据这个实施例，有可能在安装焊盘上安装电路芯片13B而不用考虑电路芯片13B的旋转状态。
图12是根据本发明的第二实施例的RFID标签的电路芯片安装部分的放大视图。
在此，下面将说明与在图8中所示的第一实施例不同的点。
第二实施例和图8中所示的第一实施例之间的差别在于：分别向第三子焊盘122a和第四子焊盘122b加上了增加部分1222a和1222b。此外，图12与图8不同在于绘制附图的方式以说明增加部分1222a和1222b，并且在其间的RFID标签中的差别仅仅是存在或者不存在增加部分1222a和1222b。
在此，关于第一子焊盘121a与所安装的电路芯片13B的重叠区域1211a、第二子焊盘121b与所安装的电路芯片13B的重叠区域1211b、第三子焊盘122a与所安装的电路芯片13B的重叠区域1221a、第四子焊盘122b与所安装的电路芯片13B的重叠区域1221b的每个，其边线平行地或者垂直地延伸(例如，其中每条垂直和水平线具有关于重叠区域1221b的长度“e”，这同样适用于其他重叠区域1221a、1211a、1211b)。而且，这四个区域1211a、1211b、1221a、1221b的每个具有面积“e×e”来作为设计中心值，而不考虑当安装电路芯片13B时电路芯片13B的位置移动。下面说明当安装电路芯片13B时电路芯片13B的位置移动。
而且，在这种情况下，确定两个增加部分1222a和1222b的每个，使得连接部分121c的面积和所述两个增加部分1222a和1222b的总面积彼此相等。具体上，在这个实施例中，所述两个增加部分1222a和1222b的每个具有等于连接部分121c的面积的一半的面积。以这种方式，第一子焊盘121a与所安装的电路芯片13B的重叠区域1211a、第二子焊盘121b与所安装的电路芯片13B的重叠区域1211b和连接部分121c的总的面积等于第三子焊盘122a与所安装的电路芯片13B的重叠区域1221a和1222a、第四子焊盘122b与所安装的电路芯片13B的重叠区域1221b和1222b的总的面积。当安装电路芯片13B时引起的寄生电容的影响被保持不变，而与电路芯片13B的旋转位置无关。因此，可以抑制在RFID标签的特性上的变化，诸如保持在通信距离上的影响不变，这改善了质量的稳定性。
接着说明在电路芯片13B的安装位置上的变化的影响。
图13是图12中所示的根据本发明的第二实施例的RFID标签的图，用于指示其中将电路芯片安装在设计值中的标准位置的状态。图14是图12中所示的根据本发明的第二实施例的RFID的图，用于指示其中电路芯片被安装在与图13中所示的标准位置相比较水平移位δ的位置的状态。
在此，假定在图13中所示的“e”全部相等，并且相对于要估算的最大安装移位长度δmax建立不等式δmax≤k，δmax≤h。而且，所述电路芯片13B具有正方形，并且其轮廓线在上下方向或者左右方向上延伸。而且，在相应的焊盘上形成的、与电路芯片13B重叠的各个重叠区域1211a、1211b、1221a和1221b所有边缘线也在上下方向或者左右方向上延伸。结果，即使电路芯片13B从标准位置移位最大安装移位长度δmax内的移位长度δ，在第一安装焊盘和第二安装焊盘之间进行比较，与电路芯片13B重叠的重叠区域的面积也不变。因此，稳定地保持RFID标签的性能。
在图14中，电路芯片13B水平地移位安装移位长度δ，因此第一子焊盘的重叠区域1211a的面积被增大“δ×e”。结果，第一安装焊盘与电路芯片13B的重叠区域的面积(所述第一安装焊盘的构成是第一子焊盘、第二子焊盘和连接部分121c)被保持不变，而与安装移位“δ”的长度无关。同样，第三子焊盘的重叠区域1221a的面积被减少“δ×e”，并且第四子焊盘的重叠区域1221b的面积被提高“δ×e”。结果，第二安装焊盘与电路芯片13B的重叠区域的面积(所述第二安装焊盘由第三子焊盘、第四子焊盘和相应的增加部分1222a和1222b构成)被保持不变，而与安装移位“δ”的长度无关。图14示出了下述状态：其中，电路芯片13B在图14中的左方向移位以安装。但是，即使电路芯片13B在图14的右方向上移位以安装，第一安装焊盘与电路芯片13B的重叠区域的面积和第二安装焊盘与电路芯片13B的重叠区域的面积保持不变。而且，即使电路芯片13B在图14上的向上或者向下方向上移位以安装，也获得相同的结果。
接着说明本发明的RFID标签制造方法的一个实施例。
图15是在切割后作为RFID标签的基座(参见图1中的基座11)的连接板的图。
图15中所示的连接板20如在图15的部分(B)中所示滚动。图15的部分(A)是连接板20的部分的放大俯视图，并且，在制造了RFID标签后，在连接板20上以固定间距二维排列作为天线(参见图1中的天线12)的多个布线图案22。而且，在图15的部分(A)中，芯片安装区域23每个用虚线表示。
图16是对齐掩模的俯视图，图17是沿着图16的线A-A’所取的横截面视图。顺便提及，在这个横截面视图中，在对齐掩模30上形成的芯片对齐孔31的数量被减少，并且以放大的方式被示出。而且，图18是示出其中在图16和17中所示的对齐掩模上对齐电路芯片的状态。
在对齐掩模30上，有二维排列的芯片对齐孔31，其中如图18中所示，电路芯片13插入到芯片对齐孔31中。
芯片对齐孔31的排列间距与图15中所示的连接板20上的布线图案22的相同。每个芯片对齐孔31具有尖锥形，其具有带有宽开口的表面，并且向后表面侧逐渐变窄，以便平滑地对齐电路芯片13。电路芯片13的对齐的位置精度依赖于芯片对齐孔31的精度。但是，在这种情况下，将薄的不锈钢板或者由诸如铝的金属构成的金属板用作对齐掩模30，并且通过蚀刻来形成芯片对齐孔31。因此，可以通过蚀刻以足够高的位置精度来形成芯片对齐孔31。
图19和20分别是示出了将电路芯片提供到对齐掩模上的状态的俯视图图和横截面视图。
在这个实施例中，具有框架41的芯片提供夹40被附接到对齐掩模30，以防止被提供到对齐掩模30上的电路芯片13掉落。芯片提供夹40如图20中所示整体倾斜以提供与对齐掩模30上形成的对齐孔31的数量相同数量的电路芯片13。在这种情况下，在连接到天线的端子13a(参见图1中的端子13a)方向向下的状态中提供电路芯片13。用于以后焊接的焊接球(未示出)被固定到电路芯片13的端子13a上。
图21和23分别是示出其中在将必要数量的电路芯片提供到对齐掩模后对齐电路芯片的状态的俯视图和横截面视图。图23和24分别是示出其中在对齐掩模上对齐电路芯片的状态的俯视图和横截面视图。
在完成了将电路芯片13提供到对齐掩模30上后，接着如图21和22中的箭头所示在各个方向上振荡或者倾斜对齐掩模30整体，以逐个地将电路芯片13插入到芯片对齐孔31中，以由此对齐图23和24中所示的电路芯片13。
图25是示出其中将粘合膜压到对齐掩模上的电路芯片上的状态图，图26是示出其中将对齐掩模上的电路芯片粘接到粘合膜并且得到的结构被抬高的状态图。
当将对齐电路芯片13对齐到对齐掩模30上时，使用图25中所示的压板52将粘合膜51压到对齐掩模30上的电路芯片13，并且如图26中所示一次抬高在对齐掩模30上对齐的电路芯片13。
图27是示出被提供粘合剂的连接板的图。
对齐掩模30上对齐的电路芯片在一次被抬起后被一次提供到连接板20上，如图25和26中所示。但是，在将电路芯片提供到连接板20上之前，通过印刷而在如图27所示要安装电路芯片的连接板20的区域23上涂敷或者布置粘合剂24。
图28-30是每个示出其中如图26所示一次从对齐掩模30抬起的电路芯片被一次提供到连接板上的状态图。
其中要提供电路芯片13的连接板20的部分被置于工作台53上，电路芯片13被传送到在工作台53之上的位置，以便电路芯片13被对齐以正确地与连接板20上的芯片安装区域23(参见图15和27)重叠，如图28中所示，并且将电路芯片13一次压到连接板20，如图29中所示。其后，当粘合膜51如图30所示被抬高时，电路芯片13保持被安装在连接板20上。作为要提供到连接板20上的粘合剂24(参见图27)，使用具有比粘合膜51更强的粘接力的粘合剂，以防止电路芯片13通过粘合到粘合膜51而被抬起，并且防止电路芯片13的位置当抬起粘合膜51时移位。
图31是示出一种用于向连接板上安装电路芯片的更可靠的方法的图。
在此将具有引线插孔521(具有与电路芯片13相同的排列间距)的压板用作压板52。在将电路芯片13提供到连接板20上后抬起粘合膜51时，将压销机构55的压销551(它们以与压板52的引线插孔521的间距相同的间距排列)插入到引线插孔521中，并且在从上方压靠电路芯片13时抬起粘合膜51。以这种方式，可以更可靠地在连接板20上安装电路芯片13。
图32是示出安装连接板20上提供的电路芯片13的状态图，图33是示出在完成电路芯片13的安装的状态中的连接板20的图。
如上所述，焊接球(未示出)被固定到电路芯片13的端子13a上。在这种情况下，加压和加热头56被一次压到连接板20上提供的电路芯片13，以执行加压和加热，由此如图33中所示，完成将电路芯片13安装连接板20上。
在完成了连接板20上的电路芯片13的安装后，得到的结构被切割为独立的部件来作为RFID标签。
接着说明RFID标签制造方法的另一个实施例。关于与上述的实施例相同的处理，将省略图解和说明。
图34和35分别是示出将电路芯片13提供到对齐掩模30上的状态的俯视图和横截面视图。
在这些附图中，电路芯片13设有向上的端子13a。如参见图21和22所示，对齐掩模30在各个方向上振动或者倾斜以在将电路芯片13提供到对齐掩模30上后将电路芯片13在对齐掩模30上对齐。
图36和37分别是示出其中在对齐掩模30上对齐电路芯片13的状态的俯视图和横截面视图。
在这些附图中，在对齐掩模30的芯片对齐孔31上对齐电路芯片13，并且端子13a向上。
图38是示出向连接板上安装电路芯片13的过程的图。
轧制的连接板20(其中，布线图案二维地排列以在制造后作为天线)被从轧制状态展开，并且首先被提供到粘合剂印刷部分。在粘合剂印刷部分中，粘合剂24被使用印刷掩模61和隔离胶62印刷在连接板20上的电路芯片安装区域上。被印刷了粘合剂的连接板20被引导构件60反转。
图39是示出在连接板20和引导构件60之间的位置关系。
形成布线图案22并且印刷了粘合剂24的连接板20被引导构件60引导。但是，引导构件60在仅仅与没有布线图案22和粘合剂24的连接板20的两个边缘部分接触的同时引导所述连接板20。引导构件60可以是固定构件，其进行镜面处理以便不引起对连接板20的损害，或者所述引导构件60可以是辊，其中央部分被形成以具有小直径以便仅仅与连接板20的两个边缘部分接触，或者所述引导构件60可以是一对短辊，每个被提供到两个边缘部分的每个。
参见图38，将继续说明。
由引导构件60反转的连接板20接着移动到加压和加热部分。这个加压和加热部分设置有一对加压和加热头57和58，其在将连接板20保持在其间的同时加压和加热连接板20。在此，对齐掩模30上对齐的电路芯片13被布置在连接板20之下，并且与对齐掩模30一起被抬起，然后被直接地加压和加热，以便将电路芯片13焊接到连接板20的布线图案上。
因此，一次将多个电路芯片13安装在连接板20上。

Claims (6)

1.一种射频识别标签，包括：基座；通信天线，其被连接到在基座上，并且具有彼此靠近的两个安装焊盘；以及，正方形电路芯片，其被安装在所述基座上，并且电连接到所述安装焊盘，以经由安装的天线来执行无线通信，其中：
所述电路芯片具有连接到所述电路芯片的下表面的四个角上的安装焊盘的端子，并且在所述端子中，沿着所述下表面的一侧在两个角上形成的两个端子是将在所述电路芯片上安装的电路连接到所述天线的天线端子，并且除了所述天线端子之外的两个端子是不连接到所述电路的伪端子，
作为所述两个安装焊盘的一个安装焊盘的第一焊盘具有第一子焊盘和第二子焊盘，所述第一子焊盘和所述第二子焊盘通过以与安装的所述安装焊盘重叠的方式延伸的连接部分而彼此连接，并且分别连接到所述电路芯片的所述下表面的一条对角线上的两个位置形成的所述端子中的两个，并且
作为所述两个安装焊盘的另一个安装焊盘的第二焊盘具有第三子焊盘和第四子焊盘，所述第三子焊盘和所述第四子焊盘经由绕过连接到所述安装焊盘的安装的所述电路芯片的路径彼此连接，并且它们分别连接到所述电路芯片的所述下表面的另一条对角线上的两个位置形成的所述端子中的剩余的两个。
2.根据权利要求1所述的射频识别标签，其中，所述第三子焊盘和所述第四子焊盘的每个具有扩展到安装的所述电路芯片的所述下表面的中央位置的增加部分，以便在与安装的所述电路芯片重叠的区域上，所述第一子焊盘、所述第二子焊盘和所述连接部分的总面积等于所述第三子焊盘和所述第四子焊盘的总面积。
3.根据权利要求2所述的射频识别标签，其中，除了所述连接部分和所述增加部分之外，与安装的所述电路芯片重叠的所述第一子焊盘、所述第二子焊盘、所述第三子焊盘和所述第四子焊盘的每个区域的边线彼此平行或者彼此垂直地延伸，而所述连接部分和所述增加部分形成在与安装的所述电路芯片重叠的区域中。
4.一种用于制造射频识别标签的射频识别标签制造方法，所述射频识别标签具有：基座；通信天线，其被连接到在所述基座上，并且具有彼此靠近的两个安装焊盘；以及正方形电路芯片，其安装在所述基座上，并且电连接到所述安装焊盘，以经由安装的天线来执行无线通信，所述方法包括：
连接板准备步骤，其中，准备连接板，所述连接板在被切割后作为底座，并且在制造后具有多个以二维排列的作为天线的布线图案；
芯片对齐步骤，其中，多个电路芯片要被提供到对齐掩模上，所述对齐掩模具有芯片对齐孔，所述电路芯片插入到所述芯片对齐孔中，并且所述芯片对齐孔二维地形成，并且排列间距与所述连接板上排列的布线图案的间距相同，并且通过振荡或者倾斜所述对齐掩模以便所述多个电路芯片被对齐在所述对齐掩模上，将所述电路芯片插入到所述芯片对齐孔中；
芯片转移步骤，其中，所述对齐掩模上对齐的所述电路芯片被一次转移到所述连接板上；以及
芯片连接步骤，其中，被转移到所述连接板上的所述电路芯片连接到相应的布线图案。
5.根据权利要求4所述的射频识别标签制造方法，其中，所述芯片对齐步骤是在所述对齐掩模上对齐多个所述电路芯片、同时将其上排列了表面端子的每个所述电路芯片的下表面朝下的步骤，并且
所述芯片转移步骤是下述步骤：将粘合剂支撑构件布置于所述对齐掩模上对齐的所述电路芯片的上表面上，以将所述电路芯片一次转移到所述支撑构件上，并且将转移到所述支撑构件的所述电路芯片一次转移到所述连接板。
6.根据权利要求4所述的射频识别标签制造方法，其中，所述芯片对齐步骤是下述步骤：将多个所述电路芯片对齐在所述对齐掩模上，同时将其上排列了表面端子的每个电路芯片的下表面朝下，并且
所述芯片转移步骤是下述步骤：一次地将所述对齐掩模上对齐的所述电路芯片转移到所述连接板的面向下的表面上，布线图案形成在所述表面上。
CN2008100007274A 2007-02-22 2008-01-14 射频识别标签 Expired - Fee Related CN101251903B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007042192 2007-02-22
JP2007-042192 2007-02-22
JP2007042192A JP4992465B2 (ja) 2007-02-22 2007-02-22 Ｒｆｉｄタグおよびｒｆｉｄタグの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2011100437518A Division CN102117428B (zh) 2007-02-22 2008-01-14 射频识别标签制造方法

Publications (2)

Publication Number Publication Date
CN101251903A true CN101251903A (zh) 2008-08-27
CN101251903B CN101251903B (zh) 2011-04-20

Family

ID=39495290

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2011100437518A Expired - Fee Related CN102117428B (zh) 2007-02-22 2008-01-14 射频识别标签制造方法
CN2008100007274A Expired - Fee Related CN101251903B (zh) 2007-02-22 2008-01-14 射频识别标签

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2011100437518A Expired - Fee Related CN102117428B (zh) 2007-02-22 2008-01-14 射频识别标签制造方法

Country Status (6)

Country Link
US (1) US8302869B2 (zh)
EP (1) EP1962229B1 (zh)
JP (1) JP4992465B2 (zh)
KR (2) KR100978874B1 (zh)
CN (2) CN102117428B (zh)
TW (1) TWI377506B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101944193A (zh) * 2009-07-01 2011-01-12 富士通株式会社 Rfid标签

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200935315A (en) * 2008-02-01 2009-08-16 Taiwan Name Plate Co Ltd An ordering catalog with electronic bookmarks
FR2948796A1 (fr) * 2009-07-28 2011-02-04 Ask Sa Support de dispositif d'identification radiofrequence pour carte hybride et son procede de fabrication
US8348171B2 (en) * 2010-02-19 2013-01-08 Cubic Corporation Smartcard interconnect
JP5754507B2 (ja) * 2011-06-21 2015-07-29 株式会社村田製作所 回路モジュール
EP2742898A1 (en) 2012-12-17 2014-06-18 3M Innovative Properties Company Powder jet device for dispensing a dental material
EP2931171B1 (en) 2012-12-17 2018-08-15 3M Innovative Properties Company Device for dispensing a dental material with locking mechanism
EP2742897A1 (en) 2012-12-17 2014-06-18 3M Innovative Properties Company Nozzle head, hand piece and powder jet device for applying a dental material
JP5621951B1 (ja) * 2012-12-19 2014-11-12 株式会社村田製作所 チップ部品の実装構造およびモジュール部品
TWI601229B (zh) * 2015-12-25 2017-10-01 韋僑科技股份有限公司 無線射頻識別裝置及其製造方法
TWI621993B (zh) 2016-12-19 2018-04-21 韋僑科技股份有限公司 無線射頻識別感測與記錄裝置及其製造方法
EP3789919A1 (fr) * 2019-09-09 2021-03-10 Thales Dis France SA Procédé de fabrication d'une carte à puce métallique avec mini antenne relais
CN112149779A (zh) * 2020-09-15 2020-12-29 上海坤锐电子科技有限公司 电子标签芯片的识别方法、读取设备

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0783190B2 (ja) 1993-04-23 1995-09-06 日本電気株式会社 折畳型電子機器
JPH0888448A (ja) 1994-09-16 1996-04-02 Fuji Photo Optical Co Ltd フレキシブルプリント基板
JP2000311226A (ja) 1998-07-28 2000-11-07 Toshiba Corp 無線ｉｃカード及びその製造方法並びに無線ｉｃカード読取り書込みシステム
JP2000099673A (ja) 1998-09-17 2000-04-07 Hitachi Maxell Ltd 半導体装置
JP2000200322A (ja) 1999-01-05 2000-07-18 Mitsubishi Electric Corp メ―タ自動読取装置
JP3502557B2 (ja) 1999-01-07 2004-03-02 松下電器産業株式会社 非接触ｉｃカードの製造方法
CN1200822C (zh) * 2000-02-22 2005-05-11 东丽工程株式会社 非接触式识别信息卡类及其制造方法
JP2001257222A (ja) * 2000-03-09 2001-09-21 Hitachi Ltd 半導体実装装置およびその製造方法
JP2001339125A (ja) 2000-05-30 2001-12-07 Fujikura Ltd フレキシブルプリント基板
JP4620836B2 (ja) 2000-06-08 2011-01-26 大日本印刷株式会社 ウエハーの製造方法
JP2003041234A (ja) 2001-08-01 2003-02-13 Fujikura Ltd フレキシブルプリント基板用接着剤
JP3789827B2 (ja) * 2002-02-04 2006-06-28 大日本印刷株式会社 Ｉｃチップ実装方法とｉｃチップ付き包装体およびｉｃチップ付き包装体の製造方法
JP4109039B2 (ja) * 2002-08-28 2008-06-25 株式会社ルネサステクノロジ 電子タグ用インレットおよびその製造方法
JP2004094839A (ja) * 2002-09-04 2004-03-25 Hitachi Ltd Ｒｆｉｄタグ
JP4184776B2 (ja) 2002-12-16 2008-11-19 大日本印刷株式会社 Ｉｃカード
JP2005107882A (ja) * 2003-09-30 2005-04-21 Toppan Forms Co Ltd 半導体回路
CN100562889C (zh) * 2003-12-05 2009-11-25 日立化成工业株式会社 电子装置的制造方法
JP2005228101A (ja) * 2004-02-13 2005-08-25 Toppan Forms Co Ltd スレッドの製造方法及びｉｃチップ入りシートの製造方法
TW200530933A (en) * 2004-03-12 2005-09-16 Renesas Tech Corp Production process of inlet for electronic tag
JP2006252050A (ja) * 2005-03-09 2006-09-21 Matsushita Electric Ind Co Ltd Ｉｃカードモジュール
JP2006302969A (ja) * 2005-04-15 2006-11-02 Sharp Corp 半導体チップの実装方法、および半導体チップの実装方法を用いて形成される半導体パッケージが搭載された回路基板
JP2007042087A (ja) * 2005-07-04 2007-02-15 Hitachi Ltd Ｒｆｉｄタグ及びその製造方法
JP2007102558A (ja) * 2005-10-05 2007-04-19 Toshiba Corp 電子部品、および無線通信媒体

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101944193A (zh) * 2009-07-01 2011-01-12 富士通株式会社 Rfid标签
US8424771B2 (en) 2009-07-01 2013-04-23 Fujitsu Limited RFID tag
CN101944193B (zh) * 2009-07-01 2013-07-24 富士通株式会社 Rfid标签

Also Published As

Publication number Publication date
EP1962229A3 (en) 2009-07-01
EP1962229B1 (en) 2012-06-27
US20080203173A1 (en) 2008-08-28
CN101251903B (zh) 2011-04-20
JP2008204346A (ja) 2008-09-04
EP1962229A2 (en) 2008-08-27
JP4992465B2 (ja) 2012-08-08
TW200837639A (en) 2008-09-16
US8302869B2 (en) 2012-11-06
TWI377506B (en) 2012-11-21
KR100978874B1 (ko) 2010-08-31
KR20100008362A (ko) 2010-01-25
CN102117428A (zh) 2011-07-06
KR20080078535A (ko) 2008-08-27
CN102117428B (zh) 2013-11-06
KR100968194B1 (ko) 2010-07-06

Similar Documents

Publication Publication Date Title
CN101251903B (zh) 射频识别标签
US9449269B2 (en) Methods and apparatus for embedding wire in substrates for secure documents
CN100538731C (zh) Rfid标签制造方法和rfid标签
CN101097611A (zh) Rfid标签制造方法及rfid标签
EP1746636A1 (en) IC chip mounting method
KR20000062329A (ko) 회로칩 탑재 카드 및 회로칩모듈
JP2009015814A (ja) スマートカードの製造方法および製造装置
CN100355050C (zh) Rfid标签及其制造方法
CN100412897C (zh) 射频识别标签组件、射频识别标签以及射频识别标签部件
WO2008100101A1 (en) Probe card including a plurality of connectors and method of bonding the connectors to a substrate of the probe card
US7317395B2 (en) RFID tag and method of manufacturing the same
US8173534B2 (en) Method for producing a semiconductor wafer with rear side identification
CN100416606C (zh) 射频识别标签、模块组件及射频识别标签的制造方法
EP1796024A1 (en) Method for the connection of a printed antenna with a RFID module and unit produced by said method
CN116565594A (zh) 一种绑定区的连接结构、显示面板及显示装置
JP2004206559A (ja) エンボス可能な非接触通信機能を備えたｉｃカード
JP2008293203A (ja) 無線媒体

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110420

Termination date: 20150114

EXPY Termination of patent right or utility model