KR100968194B1 - Ｒｆｉｄ 태그의 제조 방법 - Google Patents

Ｒｆｉｄ 태그의 제조 방법 Download PDF

Info

Publication number
KR100968194B1
KR100968194B1 KR1020090135736A KR20090135736A KR100968194B1 KR 100968194 B1 KR100968194 B1 KR 100968194B1 KR 1020090135736 A KR1020090135736 A KR 1020090135736A KR 20090135736 A KR20090135736 A KR 20090135736A KR 100968194 B1 KR100968194 B1 KR 100968194B1
Authority
KR
South Korea
Prior art keywords
chip
circuit chip
web
circuit
alignment
Prior art date
Application number
KR1020090135736A
Other languages
English (en)
Other versions
KR20100008362A (ko
Inventor
šœ지 바바
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20100008362A publication Critical patent/KR20100008362A/ko
Application granted granted Critical
Publication of KR100968194B1 publication Critical patent/KR100968194B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95121—Active alignment, i.e. by apparatus steering
    • H01L2224/95122—Active alignment, i.e. by apparatus steering by applying vibration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Credit Cards Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)

Abstract

본 발명은 비접촉으로 외부 기기와 정보를 주고받는 RFID 태그의 제조 방법에 관한 것이며, 하나의 변을 따르는 2개의 단자가 안테나 단자, 나머지 2개의 단자가 더미 단자인 경우의 회로칩을 이용하여, 그 회로칩의 회전 상태에 관계없이 4개의 단자 모두를 사용하여 실장하는 것을 목적으로 한다.
제조 후에 안테나로서 작용하는 복수의 배선 패턴이 2차원적으로 배열된, 절단 후에 베이스가 되는 웹을 준비하는 웹 준비 단계와, 회로칩이 끼워 넣어지는 칩 정렬 구멍이 웹 상에 배열된 배선 패턴의 배열 피치와 동일한 피치로 2차원적으로 형성된 정렬 마스크 상에, 복수의 회로칩을 공급하고, 이 정렬 마스크에 진동 또는 경사를 가하여 이 회로칩을 칩 정렬 구멍에 끼워 넣음으로써, 이 복수의 회로칩을 정렬 마스크 상에 정렬시키는 칩 정렬 단계와, 정렬 마스크 상에 정렬한 회로칩을 웹 상에 일괄적으로 전사하는 칩 전사 단계와, 웹 상에 전사된 회로칩을 각 배선 패턴에 접속하는 칩 접속 단계를 포함한다.

Description

ＲＦＩＤ 태그의 제조 방법{RFID TAG MANUFACTURING METHOD}
본 발명은, 비접촉으로 외부 기기와 정보를 주고받는 RFID (Radio Frequency IDentification) 태그 및 그 RFID 태그의 제조 방법에 관한 것이다. 또한, 본원 기술 분야에서의 당업자간에는 본 명세서에서 사용하는 「RFID 태그」를 「RFID 태그」용 내부 구성 부재(인레이; inlay)인 것으로 하여 「RFID 태그용 인레이」로 칭하는 경우도 있다. 또한, 이「RFID 태그」에는 비접촉 IC 카드도 포함된다.
최근, 리더라이터로 대표되는 외부 기기와, 전파에 의해 비접촉으로 정보를 주고받는 여러 가지 타입의 RFID 태그가 제안되어 있다(예컨대, 특허 문헌 1, 2, 3 참조).
이 RFID 태그의 일종으로서, 플라스틱이나 종이로 이루어지는 베이스 시트 상에 전파 통신용 안테나 패턴과 IC칩이 탑재된 구성을 갖는 것이 제안되어 있으며, 이러한 타입의 RFID 태그에 대해서는, 물품 등에 부착되어, 그 물품에 관한 정보를 외부 기기와 주고받음으로써 물품의 식별을 행하는 이용 형태가 생각되어지고 있다.
도 1은 이러한 타입의 RFID 태그의 일례를 도시하는 모식 단면도이다.
여기에 도시하는 RFID 태그(10)는 시트형 베이스(11) 상에 도체 패턴으로 이루어지는 안테나(12)가 형성되어 있으며, 그 위에는 회로칩(13)이 탑재되어 있다. 이 회로칩(13)에는 안테나(12)를 통해 외부 기기와 정보를 주고받기 위한 회로가 내장되어 있다. 이 회로칩(13)은 그 하면에 형성되어 있는 접속 단자(13a)가 납땜 등에 의해 안테나(12)의 상호 근접 형성된 2개의 실장 패드(후술함)와 전기적으로 접속되고, 또한, 그 주위가 접착제(14)로 베이스(11) 상에 고정되어 있다.
RFID 태그의 잠재적인 용도는 매우 광범위하게 넓어지고 있으며, 그 용도를 현재화시키기 위한 하나의 큰 요인은 어떻게 하여 비용을 내려 저렴하게 대량 생산을 하는가라는 점이다.
대량 생산을 가능하게 하고 비용을 내리는 것에 크게 기여하는 점 중 하나가 회로칩 접속 단자의 배치이다. 회로칩을 안테나 단자에 접속할 때에, 회로칩을 특정한 방향으로 접속하여야 하도록 회로칩의 접속 단자를, 배치한 경우, 접속시에, 회로칩 하나씩의 자세를 정확하게 제어하여야 하며, 그것이 생산성 향상의 걸림돌이 될 수 있다.
도 2는 회로칩 하면의 단자 배치의 제1 예를 도시하는 도면이다.
여기에는 정방형상의 회로칩(13A)이 도시되어 있으며, 그 하면의 4 모퉁이에는 후술하는 2개의 실장 패드(121, 122)(도 3 참조)에 접속되는 단자가 하나씩 합계 4개 형성되어 있다.
여기서, 이들 4개의 단자 중 한쪽 대각에 형성된 2개의 단자(131)는 회로칩(13A) 내부의 전자 회로에 접속되고, 안테나(12)(도 1 참조)와의 전기적인 접속 을 담당하는 안테나 단자이며, 다른 한쪽 대각에 형성된 다른 2개의 단자(132)는 회로칩(13A) 내부의 전자 회로와 접속되어 있지 않으며, 실장시의 회로칩(13A) 자세의 안정화를 도모하는 목적의 더미 단자이다.
도 3은 실장 패드와 회로칩의 위치 관계를 도시한 도면이다.
여기에는 2개의 실장 패드(121, 122)가 도시되어 있지만, 이들 2개의 실장 패드(121, 122)는 도 1에 도시하는 안테나(12)의 회로칩(13)측에 위치하는 상호 근접한 2개의 단부이다.
도 2에 도시하는 바와 같은, 정방형상의 회로칩(13A)으로서, 한쪽 대각에 2개의 안테나 단자(131)가 형성되고, 다른 한쪽 대각에 2개의 더미 단자(132)가 형성된 구조의 경우, 회로칩(13A)이 실장 패드(121, 122)에 대하여 도 3에 도시하는 바와 같은 위치 관계에 배치되어 있던 경우, 혹은, 도 3에 도시하는 위치 관계로부터 회로칩(13A)의 중심점(O)을 중심으로 화살표 방향으로 90° 회전한 경우, 180°회전한 경우, 270° 회전한 경우 중 어느 쪽의 경우도 2개의 안테나 단자(131, 132 중 한쪽의 안테나 단자가 2개의 실장 패드(121, 122) 중 한쪽의 실장 패드에 접속되고, 다른쪽의 안테나 단자가 다른쪽의 실장 패드에 접속된다. 따라서, 회로칩이 어느 회전 위치에 있었던 상태에서 실장 패드에 접속되어도 RFID 태그로서 정상 동작을 기대할 수 있다.
즉, 이 단자 배치의 경우, 실장 패드에 회로칩을 실장하는데 있어서 회로칩의 방향을 고려할 필요가 없고, 실장 설비의 간소화, 고속 실장화로 이어지는 것이 기대된다.
그러나, 회로칩 내부의 전자 회로의 구성이나 레이아웃 등에 따라서는 도 2에 도시하는 바와 같이 한쪽 대각에 안테나 단자(131), 다른 한쪽 대각에 더미 단자(132)를 배치할 수 있다는 것으로 한정되지 않고, 이하에 설명하는 도 4에 도시하는 단자 배치가 되는 경우가 있다.
도 4는 회로칩 하면의 단자 배치의 제2 예를 도시한 도면이다.
이 도 4에도 도 2의 회로칩(13A)과 마찬가지로 정방형상의 회로칩(13B)이 도시되어 있지만, 단자 배치는 도 2의 회로칩(13A)과는 다르다. 즉, 이 회로칩(13B) 하면의 4 모퉁이에 하나씩, 합계 4개의 단자가 형성되어 있지만, 이들 4개의 단자 중 회로칩(13B) 하면의 하나의 변(139)을 따르는 2개의 모퉁이에 각각 하나씩, 합계 2개의 안테나 단자(131)가 형성되고, 4개의 단자 중 나머지 2개의 단자가 더미 단자(132)로서 형성되어 있다.
이 단자 배치를 갖는 회로칩(13B)이 90°, 180°, 270° 회전한 경우를 생각한다.
도 5의 (B)는 실장 패드와, 도 4에 도시하는 단자 배치를 갖는 회로칩(13B)의 위치관계를 도시한 도면이다.
도 5의 (A)는 실장 패드(121, 122)에 도 4에 도시하는 회로칩(13B)을, 도 4에 도시하는 자세 그대로 배치한 상태를 도시하고 있으며, 도 5의 (B), (C), (D)는 회로칩(13B)을 도 5의 (A)에 도시하는 자세로부터 회로칩(13B)의 중심점(O)을 중심으로, 화살표 방향으로, 각각 90°, 180°, 270° 회전시킨 상태를 도시하고 있다.
이들 도 5의 (A) 내지 도 5의 (D)로부터 알 수 있는 바와 같이, 도 5의 (A), 도 5의 (C)의 경우는 2개의 실장 패드(121, 122)의 한쪽, 다른쪽에 2개의 안테나 단자(131)의 한쪽, 다른쪽이 배치되기 때문에 문제는 없지만, 도 5의 (B), 도 5의 (D)의 경우는 2개의 안테나 단자(131) 모두가 모두가장 패드(121, 122) 중 한쪽의 실장 패드에만 배치되게 되며, 이 상태에서는 RFID 태그로서의 정상 동작은 불가능하다.
즉, 도 4에 도시하는 단자 배치를 갖는 회로칩(13B)과, 도 5에 도시하는 바와 같은 실장 패드(121, 122)와의 조합의 경우, 회로칩(13B)의 실장에 있어서, 회로칩(13B)의 회전 방향의 자세를 하나 하나 정확히 관리하여야하며, 이 점이 생산 효율을 대폭 삭감하는 결과가 되어 대량 생산, 저비용화의 중대한 저해 요인이 된다.
이것을 해결하기 위해, 특허 문헌 4에는 이하의 기술이 제안되어 있다.
도 6은 그 특허 문헌 4에 제안되어 있는 회로칩의 단자 배치를 도시하는 도면이다.
이 도 6에 도시하는 회로칩(13C)도 정방형상을 갖고 있지만, 그 하면에는 도 2, 도 4에 도시하는 더미 단자는 형성되어 있지 않고, 4 모퉁이에 형성된 4개의 단자는 모두가 내부 회로와 접속된 안테나 단자이다. 단, 이 회로칩(13C) 하면의 변(139a)을 따르는 2개의 모퉁이에 형성된 2개의 안테나 단자(131a)는 내부 회로 상에서 상호 접속되어 있으며, 또 하나의 변(139b)을 따르는 2개의 모퉁이에 형성된 2개의 안테나 단자(131b)도 내부 회로 상에서 상호 접속되어 있다.
상기 표제의 특허 문헌 4에서는 실장 패드의 형상도 고안되어 있다.
도 7은 특허 문헌 4에서 제안된 형상의 실장 패드 상에 도 6에 도시하는 단자 배치를 갖는 회로칩을 배치한 상태를 도시한 도면이다.
이 도 7에 도시하는 실장 패드(121', 122')는 회로칩(13C)의 4 모퉁이에 형성되어 있는 4개의 단자 중 어느 하나의 단자에만 접속되는 형상을 갖고 있다.
도 7의 (A)는 실장 패드(121', 122')에 도 6에 도시하는 회로칩(13C)을 도 6에 도시하는 자세 그대로 배치한 상태를 도시하고 있으며, 도 7의 (B), (C), (D)는 회로칩(13C)을 도 7의 (A)에 도시하는 자세로부터, 회로칩(13C)의 중심점(O)을 중심으로 화살표 방향으로 각각 90°, 180°, 270° 회전시킨 상태를 도시하고 있다.
도 6에 도시하는 단자 배치의 회로칩(13C) 및 도 7에 도시하는 형상의 실장 패드(121', 122')에 의하면, 회로칩(13C)의 회전 상태에 관계없이, 2개의 실장 패드(121', 122') 중 한쪽, 다른쪽에 안테나 패드(131a, 131b)의 한쪽/다른쪽이 배치되기 때문에, 실장 패드(121', 122')에 대한 회로칩(13C)의 회전 위치를 고려하지 않고 회로칩(13C)을 접속할 수 있으며, 이 점에서는 실장 설비의 간소화, 대량 생산으로 이어지는 것이 기대된다.
그러나, 도 6, 도 7에 도시하는 특허 문헌 4의 제안의 경우, 회로칩(13C)의 하면 4 모퉁이에 단자가 형성되어 있음에도 불구하고 2개의 단자만이 실장에 기여하고, 다른 2개의 단자는 실장에 기여하지 않으며, 도 2, 도 4에 도시하는 회로칩(13A, 13B)이 더미 단자를 설치하면서까지 실장시의 안정화를 도모한 것에 반하여 실장시의 회로칩 위치나 자세의 안정성이 저하되고, 실장의 위치나 자세의 변동이 커져 RFID 태그로서의 성능이 크게 변동될 우려가 있다.
또한, 도 6에 도시하는 회로칩(13C)에서는 그 내부 회로에서 단자가 2개씩 전기적으로 접속되어 있지만, 이러한 접속을 행할 수 있으면, 원래, 도 2에 도시하는 바와 같이, 한쪽 대각의 단자만을 안테나 단자로 하고, 다른쪽 대각의 단자를 더미 단자로 하는 것이 가능하며, 그 경우는 도 3에 도시하는 바와 같이 회로칩의 회전 위치를 고려하지 않고, 또한, 4 모퉁이의 4개의 단자 모두를 접속에 이용하여 실장시 회로칩의 안정성을 도모할 수 있는 것이며, 도 6, 도 7과 같이 구성하는 메리트는 존재하지 않는다.
[특허 문헌 1] 일본 특허 공개 제2000-311226호 공보
[특허 문헌 2] 일본 특허 공개 제2000-200322호 공보
[특허 문헌 3] 일본 특허 공개 제2001-351082호 공보
[특허 문헌 4] 일본 특허 공개 제2005-107882호 공보
본 발명은 상기 사정을 감안하여, 도 4에 도시하는 바와 같은 하나의 변을 따르는 2개의 단자가 안테나 단자, 나머지 2개의 단자가 더미 단자인 경우의 회로칩을 이용하고, 그 회로칩의 회전 위치에 관계없이 4개의 단자 모두를 사용하여 실장된 RFID 태그 및 그 RFID 태그의 대량 생산에 적합한 제조 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하는 본 발명의 RFID 태그는 베이스와, 베이스 상에 배선된 상호 근접한 2개의 실장 패드를 갖는 통신용 안테나와, 실장 패드에 전기적으로 접속된 상태로 베이스 상에 실장된 안테나를 통해 무선 통신을 행하는 사각형 회로칩을 구비한 RFID 태그로서,
상기 회로칩이 그 회로칩의 실장 패드와 접속되는 측 하면의 4개의 모퉁이 각각에 실장 패드에 접속되는 단자를 구비하고, 이들 단자 중 회로칩 하면의 하나의 변을 따르는 2개의 모퉁이에 형성된 단자가 회로칩에 탑재된 회로와 안테나를 접속하는 안테나 단자이며, 이들 안테나 단자를 제외한 2개의 단자는 그 회로와 접속되지 않은 더미 단자이며,
상기 2개의 실장 패드 중 한쪽인 제1 패드가 실장 상태의 회로칩과 겹쳐져 연장되는 결선부에서 상호 접속되고, 회로칩 하면의 한쪽 대각에 형성된 2개의 단자에 각각 접속되는 제1 및 제2 서브 패드를 가지며,
상기 2개의 실장 패드 중 다른 쪽인 제2 패드가 실장 상태의 회로칩을 우회한 경로로 상호 접속되고, 회로칩 하면의 다른 한쪽 대각에 형성된 2개의 단자에 각각 접속되는 제3 및 제4 서브 패드를 갖는 것을 특징으로 한다.
본 발명의 RFID 태그는 2개의 실장 패드 중 한쪽인 제1 패드가 회로칩 하면의 한쪽 대각에 형성된 2개의 단자에 각각 접속되는 제1 및 제2 서브 패드로 이루어지며, 다른 한 쪽의 제2 패드가 회로칩 하면의 다른 한쪽 대각에 형성된 2개의 단자에 각각 접속된다. 제3 및 제4 서브 패드로 이루어지는 것이기 때문에, 회로칩 하면의 하나의 변을 따르는 2개의 모퉁이에 형성된 단자가 안테나 단자이며, 이들 안테나 단자를 제외한 2개의 단자가 더미 단자인 도 4에 도시하는 단자 배치의 회로칩에 대해서, 회전 상태를 고려하지 않고 4개의 단자 모두를 사용하여 실장할 수 있고, 제조 설비의 간소화, 고속 실장화로 이어질 수 있다.
여기서, 본 발명의 RFID 태그에 있어서, 실장 상태의 회로칩과 겹쳐지는 부분의 면적에 관하여, 제1 서브 패드와 제2 서브 패드와 결선부와의 면적 합계와, 제3 서브 패드와 제4 서브 패드의 면적 합계가 동일해지도록 제3 서브 패드와 제4 서브 패드가 실장 상태의 회로칩 하면의 중심 위치를 향하여 넓어지는 각 부가부를 갖는 것이 바람직하다.
상기 부가부를 설치함으로써, 회로칩이 어떤 회전 상태로 실정되어도 실장시의 기생 용량이 일정해지며, 이 기생 용량에 의한 통신 거리에의 영향의 변동이 억제된다.
또한, 상기 본 발명의 RFID 태그에 있어서, 상기 제1, 제2, 제3 및 제4 서브 패드의 결선부 및 부가부를 제외한 부분의 실장 상태의 회로칩과 겹쳐지는 부분의 단 가장자리가 상호 평행 또는 직각으로 연장되고, 또한, 결선부 및 부가부가 실장상태의 회로칩과 겹쳐지는 영역에 형성되어 있는 것이 바람직하다.
이렇게 함으로써, 회로칩을 실장 패드에 실장하는데 있어서, 다수 개 제조하고 있는 중에 회로칩의 실장 패드에 대한 실장 위치의 어긋남이 발생하여도 기생 용량을 일정하게 유지할 수 있고, 기생 용량에 의한 통신 거리에의 영향의 변동이 억제되며, RFID 태그로서의 제품 성능의 안정화가 도모된다.
또한, 상기 목적을 달성하는 본 발명의 RFID 태그의 제조 방법은 베이스와, 베이스 상에 배선된 상호 근접한 2개의 실장 패드를 갖는 통신용 안테나와, 실장 패드에 전기적으로 접속된 상태로 베이스 상에 실장된 안테나를 통해 무선 통신을 행하는 사각형 회로칩을 구비한 RFID 태그의 제조 방법으로서,
제조 후에 안테나로서 작용하는 복수의 배선 패턴이 2차원적으로 배열되게 절단된 후에 베이스가 되는 웹을 준비하는 웹 준비 공정과,
회로칩이 끼워 넣어지는 칩 정렬 구멍이 웹 상에 배열된 배선 패턴의 배열 피치와 동일한 피치로 2차원적으로 형성된 정렬 마스크 상에, 복수의 회로칩을 공급하고, 그 정렬 마스크를 진동 또는 경사지게 하여 회로칩을 칩 정렬 구멍에 끼워 넣음으로써 복수의 회로칩을 정렬 마스크 상에 정렬시키는 칩 정렬 공정과,
정렬 마스크 상에 정렬한 회로칩을 웹 상에 일괄적으로 전사하는 칩 전사 공정과,
웹 상에 전사된 회로칩을 각 배선 패턴에 접속하는 칩 접속 공정을 갖는 것 을 특징으로 한다.
본 발명의 RFID 태그의 제조 방법은 웹 상에 안테나의 배선 패턴을 2차원적으로 배열해 두고, 정렬 마스크 상에 회로칩을 2차원적으로 배열하며, 이들 회로칩을 웹 상에 일괄적으로 전사하여 접속하는 것이며, RFID 태그를 효율적으로 대량 생산할 수 있다. 여기서, 정렬 마스크 상에 회로칩을 정렬시킬 때에 회로칩의 회전 상태는 제어할 수 없지만, 본 발명의 RFID 태그를 구성하는 회로칩에 의하면 회전 상태는 제어할 필요가 없다. 이 제조 방법은 회로칩의 회전 상태를 제어할 필요가 없는 것을 이용하여 고효율인 제조를 가능하게 하고 있는 것이다.
여기서, 본 발명의 RFID의 제조 방법에 있어서, 상기 칩 정렬 공정은 상기 복수의 회로칩을 정렬 마스크 상에 단자가 배열된 하면을 하향으로 하여 정렬시키는 공정이며,
상기 칩 전사 공정은 정렬 마스크 상에 정렬한 회로칩 상면에 점착성 지지체를 두고 회로칩을 지지체에 일괄적으로 전사하며, 지지체에 전사된 회로칩을 웹 상에 일괄적으로 전사하는 공정이어도 좋고, 혹은 상기 칩 정렬 공정이 복수의 회로칩을 정렬 마스크 상에 단자가 배열된 하면을 상향으로 하여 정렬시키는 공정이며,
상기 칩 전사 공정은 정렬 마스크 상에 정렬한 회로칩을 배선 패턴이 형성된 면을 하향으로 한 상태의 웹 하향의 면에, 하측으로부터 일괄적으로 전사하는 공정이어도 좋다.
이상의 본 발명에 의하면, 회로칩 실장시의 회전 상태를 고려하지 않아도 좋 고, 그것을 이용하여 대량 생산, 저비용화를 도모할 수 있다.
이하, 본 발명의 실시형태에 대해서 설명한다.
도 8은 본 발명의 제1 실시형태의 RFID 태그의 회로칩 설치 부분의 확대도이다.
여기에는, 도 4에 도시하는 회로칩(13B)과 동일한 회로칩(13B)이 도시되어 있다.
이 회로칩(13B)은 정방형상을 갖고 있으며, 이 회로칩(13B) 하면의 4개의 모퉁이 각각에 단자가 구비되어 있다. 이들 4개의 단자 중 하나의 변(139)을 따르는 2개의 모퉁이에 형성된 2개의 단자가 회로칩(13B)에 탑재되어 있는 회로와 안테나를 접속하는 안테나 단자(131)이며, 이들 2개의 안테나 단자(131)를 제외한 나머지 2개의 단자가 회로칩(13B)에 탑재되어 있는 회로와는 비접속으로서, 실장시 회로칩(13B)의 자세 안정성을 도모하기 위한 더미 단자(132)이다. 이 회로칩(13B)은 일점 쇄선으로 둘러싸인 실장 영역 내에 실장된다. 이 실장 영역 내에는 제1 서브 패드(121a)와 제2 서브 패드(121b)와, 결선부(121c)로 이루어지는 제1 실장 패드(121)와, 제3 서브 패드(122a)와 제4 서브 패드(122b)로 이루어지는 제2 실장 패드(122)를 갖는다.
제1 실장 패드(121)를 구성하는 제1 서브 패드(121a) 및 제2 서브 패드(121b)는 회로칩(13B) 하면의 한쪽 대각에 형성된 2개의 단자 각각에 접속되는 패드이며, 결선부(121c)는 실장 상태의 회로칩(13B)과 겹쳐져 연장되고, 제1 서브 패드(121a)와 제2 서브 패드(121b)를 접속하고 있다.
또한, 제2 실장 패드(122)를 구성하는 제3 서브 패드(122a) 및 제4 서브 패드(122b)는 회로칩(13B) 하면의 다른 한 쪽의 대각에 형성된 2개의 단자 각각에 접속되는 단자이다. 이들 제3 서브 패드(122a)와 제4 서브 패드(122b)는 실장 상태의 회로칩(13B)을 우회한 경로에서 상호 접속되어 있다.
여기서, 회로칩(13B)이 도 8에 도시하는 회전 위치(여기서는 이것을 0°로 함)로 실장된 경우, 제1 서브 패드(121a)에는 더미 단자(132)가 접속되고, 제2 서브 패드(121b)에는 안테나 단자(131)가 접속되며, 제3 서브 패드(122a)에는 더미 단자(132)가 접속되고, 제4 서브 패드(122b)에는 안테나 단자(131)가 접속된다. 즉, 제1 실장 패드(121)에는 하나의 안테나 단자(131)가 접속되고, 제2 실장 패드(122)에도 하나의 안테나 단자(131)가 접속되기 때문에, 이 접속 상태의 RFID 태그는 정상적으로 동작한다.
도 9, 도 10, 도 11은 도 8에 도시하는 회로칩(13B)을, 각각 90°, 180°, 270° 회전시켜 실장 패드 상에 배치한 상태를 도시한 도면이다.
도 9에 도시하는 회로칩(13B)을 90° 회전시킨 상태에서는 제1 서브 패드(121a), 제2 서브 패드(121b), 제3 서브 패드(122a), 제4 서브 패드(122b)에, 각각 안테나 단자(131), 더미 단자(132), 더미 단자(132), 안테나 단자(131)가 접속된다. 따라서 제1 실장 패드(121)와 제2 실장 패드(122) 모두에 안테나 단자(131)가 접속되고, 이 경우도 정상적으로 동작한다.
도 10에 도시하는 회로칩(13B)을 180° 회전시킨 상태에서는 제1 서브 패 드(121a), 제2 서브 패드(121b), 제3 서브 패드(122a), 제4 서브 패드(122b)에, 각각 안테나 단자(131), 더미 단자(132), 안테나 단자(131), 더미 단자(132)가 접속된다. 따라서, 이 경우도 역시 제1 실장 패드(121)와 제2의 실장 패드(122) 모두에 안테나 단자(131)가 하나씩 접속되고, 정상 동작이 된다.
또한, 도 11에 도시하는 회로칩(13B)을 270° 회전시킨 상태에서는 제1 서브 패드(121a), 제2 서브 패드(121b), 제3 서브 패드(122a), 제4 서브 패드(122b)에, 각각 더미 단자(132), 안테나 단자(131), 안테나 단자(131), 더미 단자(132)가 접속된다. 즉, 이 경우도 제1 실장 패드(121)와 제2 실장 패드(122) 모두에 안테나 단자(131)가 하나씩 접속되며, 정상 동작을 기대할 수 있다.
이들 도 8 내지 도 11로부터 알 수 있는 바와 같이, 본 실시형태에 의하면, 회로칩(13B)의 회전 상태를 고려하지 않고 실장 패드 상에 실장할 수 있다.
도 12는 제2 실시형태의 RFID 태그의 회로 실장 부분의 확대도이다.
여기서는 도 8에 도시하는 제1 실시형태와의 상위점에 대해서 설명한다.
이 도 12에 도시하는 제2 실시형태의 도 8에 도시하는 제1 실시형태와의 상위점은 제3 서브 패드(122a) 및 제4 서브 패드(122b)에, 각 부가부(1222a, 1222b)가 부가되어 있는 점이다. 그 외에도 이 도 12에는 도 8과 도시 방법에 다른 점이 있지만, 이것은 이 부가부(1222a, 1222b)의 설명을 위해 도시 방법을 바꾼 것으로서, RFID 태그로서의 상위점은 부가부(1222a, 1222b) 유무의 점뿐이다.
여기서는 제1 서브 패드(121a), 제2 서브 패드(121b), 제3 서브 패드(122a), 제4 서브 패드(122b) 각각의 실장 상태의 회로칩(13B)과의 겹침 영역(1211a, 1211b, 1221a, 1221b)의 단선[예컨대 겹침 영역(1221b)에서의 길이(e)의 종선 및 횡선, 다른 겹침 영역(1221a, 1211a, 1211b)에 대해서도 마찬가지]은 전부 상호 평행 또는 직각으로 연장하고 있으며, 또한 회로칩(13B) 실장시의 위치의 어긋남을 고려하지 않는 설계 중심값으로서는, 이들 4개의 영역(1211a, 1211b, 1221a, 1221b)은 모두 e×e의 면적을 갖는다. 회로칩(13B) 실장시의 위치의 어긋남에 대한 고찰은 후술한다.
또한, 여기서는 결선부(121c) 면적과, 2개의 부가부(1222a, 1222b) 합계의 면적이 동일해지도록 2개의 부가부(1222a, 1222b)의 면적이 정해져 있다. 구체적으로는, 본 실시형태에서는 2개의 부가부(1222a, 1222b)는 모두 결선부(121c)의 2분의 1 면적을 갖고 있다. 이렇게 함으로써, 제1 서브 패드(121a)의 실장된 회로칩(13B)과의 겹침 영역(1211a), 제2 서브 패드(121b)의 실장된 회로칩(13B)과의 겹침 영역(1211b) 및 결선부(121c)의 합계 면적과, 제3 서브 패드(122a)의 실장된 회로칩(13B)과의 겹침 영역(1221a, 1222a) 및 제4 서브 패드(122b)의 실장된 회로칩(13B)과의 겹침 영역(1221b, 1222b)의 합계 면적이 동일해지며, 회로칩(13B)의 회전 위치에 관계없이, 회로칩(13B) 실장시의 기생 용량의 영향이 일정하게 유지되고, 따라서, 통신 거리에의 영향이 일정하게 유지되는 등 RFID 태그의 특성 변동이 억제되고, 품질의 안정화가 도모된다.
다음에, 회로칩(13B)의 실장 위치의 변동 영향에 대해서 설명한다.
도 13은 도 12에 도시하는 제2 실시형태의 RFID 태그로서, 회로칩이 설계값과 같은 표준 위치에 실장된 상태를 도시하는 도면, 도 14는 동일하게 도 12에 도 시하는 제2 실시형태의 RFID 태그로서, 회로칩이 도 13에 도시하는 표준 위치에 비하여 가로 방향으로 δ만큼 어긋난 위치에 실장된 상태를 도시하는 도면이다.
여기서는, 도 13에 도시하는 치수(e)는 모두 동일하게 상정되는 최대의 실장 편차량 δ max에 대하여 δ max≤k, δ max≤h로 되어 있다. 또한, 회로칩(13B)은 정방형상을 갖고, 그 윤곽선은 상하 방향 또는 좌우 방향으로 연장되어 있다. 또한, 각 서브 패드의 회로칩(13B)과의 겹침 영역(1211a, 1211b, 1221a, 1221b)의 단선도 모두 상하 방향 또는 좌우 방향으로 연장되어 있다. 이 때문에, 회로칩(13B)이 표준 위치로부터 최대의 실장 편차량 δ max 이내의 편차량(δ) 만큼 어긋나도 제1 실장 패드와 제2 실장 패드를 비교하였을 때의 회로칩(13B)과의 겹침 영역의 면적은 변화하지 않고, 따라서 RFID 태그로서의 성능이 안정적으로 유지된다.
도 14에서는 실장 편차량(δ) 만큼 가로로 어긋나 있으며, 그 결과, 제1 서브 패드의 겹침 영역(1211a)은 δ×e 만큼 면적이 증가하고, 제2 서브 패드의 겹침 영역(1211b)은 δ×e 만큼 면적이 감소하고 있다. 이 결과 제1 서브 패드와 제2 서브 패드와 결선부(121c)로 이루어지는 제1 실장 패드의 회로칩(13B)과 겹쳐져 있는 영역의 면적은 실장 편차량(δ) 크기에 관계없이 일정하게 유지된다. 또한, 이것과 마찬가지로, 제3 서브 패드의 겹침 영역(1221a)은 δ×e 만큼 면적이 감소하며, 제4 서브 패드의 겹침 영역(1221b)은 δ×e 만큼 면적이 증가하고 있다. 이 결과, 제3 서브 패드와 제4 서브 패드와, 각각의 부가부(1222a, 1222b)로 이루어지는 제2 실장 패드의 회로칩(13B)과 겹쳐져 있는 영역의 면적은 실장 편차량(δ)의 크기에 관계없이 일정하게 유지된다. 도 14에서는 회로칩(13B)이 이 도 14의 좌측 방향으 로 어긋나 실장된 상태를 도시하고 있지만, 회로칩(13B)이 이 도 14의 우측 방향으로 어긋나 실장된 경우에도 제1 실장 패드 및 제2 실장 패드의 회로칩(13B)과 겹쳐져 있는 영역의 면적은 일정하게 유지된다. 또한, 회로칩(13B)이 도 14의 상방향 또는 하방향으로 어긋나 실장된 경우도 마찬가지이다.
다음에, 본 발명의 RFID 태그의 제조 방법의 실시형태에 대해서 설명한다.
도 15는 절단 후에 RFID 태그의 베이스[도 1 베이스(11) 참조]가 되는 웹을 도시한 도면이다.
이 도 15에 도시하는 웹(20)은 도 15의 (B)에 도시하는 바와 같이 롤 형상으로 감겨져 있다. 도 15의 (A)는 그 웹(20)의 일부의 확대 평면도이며, 이 웹(20) 상에는 RFID 태그를 제조한 후에 안테나[도 1의 안테나(12) 참조]로서 작용하는 복수의 배선 패턴(22)이 2차원적으로 일정한 피치로 배열되어 있다. 또한, 이 도 15의 (A)에는 회로칩이 실장되는 영역(23)이 파선으로 도시되어 있다.
도 16은 정렬 마스크의 평면도, 도 17은 도 16의 화살표 A-A'를 따라 취한 단면도이다. 단, 이 단면도에서는 정렬 마스크(30)에 형성된 칩 정렬 구멍(31)의 수를 줄이고, 확대하여 도시하고 있다. 또한, 도 18은 도 16, 도 17에 도시하는 정렬 마스크 상에 회로칩이 정렬된 상태를 도시한 도면이다.
이 정렬 마스크(30)에는 회로칩(13)이 도 18에 도시하는 상태로 끼워 넣어지는 칩 정렬 구멍(31)이 2차원적으로 배열되어 있다.
이 칩 정렬 구멍(31)의 배열 피치는 도 15에 도시하는 웹(20) 상의 배선 패턴(22)의 배열 피치와 동일하다. 각 칩 정렬 구멍(31)은 회로칩(13)을 원활하게 정 렬시키기 위해 표면의 개구가 넓고, 이면측일수록 좁은 테이퍼형으로 되어 있다. 회로칩(13)의 정렬 위치 정밀도는 칩 정렬 구멍(31)의 배열 정밀도에 의존하지만, 여기서는 정렬 마스크(30)로서는, 얇은 스테인레스 또는 알루미늄 등의 금속판이 사용되고, 칩 정렬 구멍(31)은 에칭에 의해 형성되어 있으며, 에칭에 의하면 충분히 높은 위치 정밀도로 칩 정렬 구멍(31)을 형성할 수 있다.
도 19, 도 20은 정렬 마스크 상에 회로칩을 공급하는 상황을 도시한 각각 평면도 및 단면도이다.
여기서는, 정렬 마스크(30) 상에 공급된 회로칩(13)이 떨어지지 않도록 프레임(41)이 설치된 칩 공급 지그(40)를 부착하고, 도 20에 도시하는 바와 같이 전체를 비스듬히 하여, 정렬 마스크(30)에 형성된 칩 정렬 구멍(31)의 수와 같은 수의 회로칩(13)을 공급한다. 여기서는, 회로칩(13)은 안테나에 접속되는 단자(13a)[도 1의 단자(13a) 참조]를 하향으로 한 상태로 공급된다. 이 회로칩(13)의 단자(13a)에는 후의 땜납을 위한 땜납볼(도시하지 않음)이 고정되어 있다.
도 21, 도 22는 정렬 마스크 상에 필요수의 회로칩이 공급된 후의, 회로칩을 정렬시키는 상황을 도시한 각각 평면도 및 단면도, 도 23, 도 24는 회로칩이 정렬 마스크 상에 정렬된 상태를 도시한 각각 평면도 및 단면도이다.
정렬 마스크(30) 상에의 회로칩(13)의 공급이 완료되면, 이번은 도 21, 도 22에 화살표로 나타내는 바와 같이, 정렬 마스크(30)의 전체를 진동시키거나, 혹은 정렬 마스크(30)를 여러 방향으로 기울여 회로칩(13)을 칩 정렬 구멍(31)에 1개씩 끼워 넣음으로써, 도 23, 도 24에 도시하는 바와 같이, 회로칩(13)을 정렬시킨다.
도 25는 정렬 마스크 상의 회로칩에 점착 필름을 압박한 상태를 도시한 도면, 도 26은 정렬 마스크 상의 회로칩을 점착 필름에 점착시켜 들어올린 상태를 도시한 도면이다.
정렬 마스크(30) 상에의 회로칩(13)의 정렬이 끝나면, 이번은 도 25에 도시하는 바와 같이, 점착 필름(51)을 누름판(52)으로, 정렬 마스크(30) 상의 회로칩(13)에 압박하고, 정렬 마스크(30) 상에 정렬하고 있는 회로칩(13)을 도 26에 도시하는 바와 같이 일괄적으로 들어올린다.
도 27은 접착제가 공급된 상태의 웹을 도시한 도면이다.
정렬 마스크 상에 배열된 회로칩은 도 25, 도 26에 도시하는 바와 같이 하여 일괄적으로 들어올린 후, 웹(20) 상에 일괄적으로 공급되지만, 이 웹(20) 상에의 공급에 앞서, 웹(20)의 회로칩이 실장되는 영역(23)에는 도 27에 도시하는 바와 같이, 접착제(24)가 도포 혹은 인쇄에 의해 배치된다.
도 28, 도 29, 도 30은 도 26과 같이 하여 정렬 마스크로부터 일괄적으로 들어올린 회로칩을 웹 상에 일괄적으로 공급하는 형상을 도시한 도면이다.
웹(20)의 회로칩(13)이 공급되는 부분을 스테이지(53) 상에 올려두고, 그 상 부에 회로칩(13)을 운반하며, 도 28에 도시하는 바와 같이, 회로칩(13)이 웹(20) 상의 칩 배치 영역(23)(도 15, 도 27 참조)과 정확하게 겹쳐지도록 위치 맞춤되고, 도 29에 도시하는 바와 같이 회로칩(13)이 웹(20)에 일괄적으로 압박된다. 그 후, 도 30에 도시하는 바와 같이 점착 필름(51)을 들어 올리면, 회로칩(13)은 웹(20) 상에 탑재된 상태로 남는다. 여기서, 회로칩(13)이 점착 필름(51)에 붙은 상태로 들어 올려지거나, 점착 필름(51)을 들어 올릴 때에 회로칩(13)의 위치가 어긋나지 않도록 웹(20) 상에 공급하는 접착제(24)(도 27 참조)로서는, 점착 필름(51)의 점착력보다도 충분히 강한 점착력을 갖는 접착제가 사용된다.
도 31은 웹 상에의 회로칩의 더 확실한 탑재 방법을 도시하는 도면이다.
여기서는, 누름판(52)으로서, 회로칩(13)의 배열 피치와 동일한 피치로 핀 삽입 구멍(521)이 형성된 누름판을 이용하여, 웹(20) 상에 회로칩(13)을 공급한 후, 점착 필름(51)을 들어 올릴 때에, 누름판(52)의 핀 삽입 구멍(521)의 배열 피치와 동일한 피치로 누름핀(551)이 배열되는 누름핀 기구(55)의 누름핀(551)을 핀 삽입 구멍(521)에 삽입하여, 회로칩(13)을 위로부터 누르면서 점착 필름(51)을 들어올린다. 이렇게 함으로써, 회로칩(13)을 웹(20) 상에 더 확실하게 탑재시킬 수 있다.
도 32는 웹(20) 상에 공급된 회로칩의 실장 형상을 도시하는 도면, 도 33은 회로칩의 실장이 완료한 상태의 웹을 도시하는 도면이다.
전술한 바와 같이, 회로칩(13)의 단자(13a)에는 땜납볼(도시하지 않음)이 고정되어 있으며, 여기서는 웹(20) 상에 일괄적으로 공급된 회로칩(13) 상에 가압 가열헤드(56)를 압박하여 가압 및 가열함으로써, 도 33에 도시하는 바와 같이, 웹(20) 상에의 회로칩(13)의 실장이 완료된다.
웹(20) 상에의 회로칩(13)의 실장이 완료된 후에는 RFID 태그의 개편(個片)으로 절단된다.
이어서, RFID 태그의 제조 방법의 다른 실시형태에 대해서 설명한다. 전술한 실시형태와 동일한 공정에 대해서는 도시 및 설명을 생략한다.
도 34, 도 35는 정렬 마스크 상에 회로칩을 공급하는 상황을 도시한 각각 평면도 및 단면도이다.
여기서는, 회로칩(13)은 단자(13a)가 위로 향한 상태로 공급된다. 회로칩(13)을 정렬 마스크(30) 상에 공급한 후의, 정렬 마스크(30) 상에서의 정렬에 대해서는 도 21, 도 22를 참조하여 설명한 바와 같이, 정렬 마스크(30)에 진동을 가하거나 여러 방향으로 기울임으로써 행해진다. 여기서는, 이 점에 관한 도시는 생략한다.
도 36, 도 37은 회로칩이 정렬 마스크 상에 정렬된 상태를 도시한 각각, 평면도 및 단면도이다.
여기서는, 회로칩(13)은 정렬 마스크(30)의 칩 정렬 구멍(31) 상에 단자(13a)를 위로 향한 상태로 정렬하고 있다.
도 38은 웹 상에의 회로칩의 실장 공정을 도시한 도면이다.
제조 후에 안테나로서 작용하는 배선 패턴이 2차원적으로 배열된 롤 형상으로 감겨진 상태의 웹(20)은 그 롤 형상의 상태로부터 풀려져 우선, 접착제 인쇄부에 공급된다. 이 접착제 인쇄부에서는 인쇄용 마스크(61)와 스키지(62)에 의해, 웹(20) 상의 회로칩 탑재 영역에 접착제(24)가 인쇄된다. 접착제가 인쇄된 웹(20)은 가이드 부재(60)에 의해 상하 반전된다.
도 39는 웹(20)과 가이드 부재(60)의 위치 관계를 도시한 도면이다.
웹(20) 상에는 배선 패턴(22)이 형성되고, 또한, 접착제(24)가 인쇄된 상태 에서 가이드 부재(60)에 의해 가이드되지만, 이 가이드 부재(60)는 웹(20)의 배선 패턴(22)이나 접착제(24)가 없는 양 가장자리부에만 접촉하여 웹(20)을 가이드하고 있다. 이 가이드 부재(60)는, 예컨대 웹(20)에 흠집을 내지 않도록 경면 가공된 고정 부재여도 좋고, 혹은 웹(20)의 양단부에만 접촉하도록 중앙 부분이 좁은 직경으로 가공된 롤 혹은 양 가장자리부 각각에 설치된 길이가 짧은 한 쌍의 롤이어도 좋다.
도 38로 되돌아가 설명을 계속한다.
가이드 부재(60)에 의해 상하 반전된 웹(20)은 이번에는 가압 가열부로 진행된다. 이 가압 가열부에는 웹(20)을 상하로부터 끼워 가압 및 가열하는 한 쌍의 가압 가열 헤드(57, 58)가 구비되어 있으며, 여기서는 정렬 마스크(30) 상에 정렬한 회로칩(13)이 웹(20)의 하측으로부터 정렬 마스크(30)채로 들어 올려져 그대로 가압 가열되고, 회로칩(13)이 웹(20)의 배선 패턴에 납땜된다.
이와 같이 하여, 다수개의 회로칩(13)이 웹(20) 상에 한번에 실장된다.
도 1은 RFID 태그의 일례를 도시한 모식 단면도.
도 2는 회로칩 하면의 단자 배치의 제1 예를 도시한 도면.
도 3은 실장 패드와 회로칩의 위치 관계를 도시한 도면.
도 4는 회로칩 하면의 단자 배치의 제2 예를 도시한 도면.
도 5는 실장 패드와, 도 4에 도시하는 단자 배치를 갖는 회로칩의 위치 관계를 도시한 도면.
도 6은 특허 문헌 4에 제안되어 있는 회로칩의 단자 배치를 도시한 도면.
도 7은 특허 문헌 4에서 제안된 형상의 실장 패드 상에 도 6에 도시하는 단자 배치를 갖는 회로칩을 배치한 상태를 도시한 도면.
도 8은 본 발명의 제1 실시형태의 RFID 태그의 회로칩 설치 부분의 확대도.
도 9는 도 8에 도시하는 회로칩(13B)을 90° 회전시켜 실장 패드 상에 배치한 상태를 도시한 도면.
도 10은 도 8에 도시하는 회로칩(13B)을 180° 회전시켜 실장 패드 상에 배치한 상태를 도시한 도면.
도 11은 도 8에 도시하는 회로칩(13B)을 270° 회전시켜 실장 패드 상에 배치한 상태를 도시한 도면.
도 12는 제2 실시형태의 RFID 태그의 회로 실장 부분의 확대도.
도 13은 도 12에 도시하는 제2 실시형태의 RFID 태그로서, 회로칩이 설계값과 같은 표준 위치에 실장된 상태를 도시한 도면.
도 14는 도 12에 도시하는 제2 실시형태의 RFID 태그로서, 회로칩이 도 13에 도시하는 표준 위치에 비하여 가로 방향으로 δ 만큼 어긋난 위치에 실장된 상태를 도시한 도면.
도 15는 절단 후에 RFID 태그의 베이스[도 1의 베이스(11) 참조]가 되는 웹을 도시한 도면.
도 16은 정렬 마스크의 평면도.
도 17은 도 16의 화살표 A-A'를 따라 취한 단면도.
도 18은 도 16, 도 17에 도시하는 정렬 마스크 상에 회로칩이 정렬된 상태를 도시한 도면.
도 19는 정렬 마스크 상에의 회로칩 공급의 형상을 도시한 평면도.
도 20은 정렬 마스크 상에의 회로칩 공급의 형상을 도시한 단면도.
도 21은 정렬 마스크 상에 필요수의 회로칩이 공급된 후의, 회로칩을 정렬시키는 형상을 도시한 평면도.
도 22는 정렬 마스크 상에 필요수의 회로칩이 공급된 후의, 회로칩을 정렬시키는 형상을 도시한 단면도.
도 23은 회로칩이 정렬 마스크 상에 정렬된 상태를 도시한 평면도.
도 24는 회로칩이 정렬 마스크 상에 정렬된 상태를 도시한 단면도.
도 25는 정렬 마스크 상의 회로칩에 점착 필름을 압박한 상태를 도시한 도면.
도 26은 정렬 마스크 상의 회로칩을 점착 필름에 점착시켜 들어올린 상태를 도시한 도면.
도 27은 접착제가 공급된 상태의 웹을 도시한 도면.
도 28은 도 26과 같이 하여 정렬 마스크로부터 일괄적으로 들어올린 회로칩을 웹 상에 일괄적으로 공급하는 형상을 도시한 도면.
도 29는 도 26과 같이 하여 정렬 마스크로부터 일괄적으로 들어올린 회로칩을 웹 상에 일괄적으로 공급하는 형상을 도시한 도면.
도 30은 도 26과 같이 하여 정렬 마스크로부터 일괄적으로 들어올린 회로칩을 웹 상에 일괄적으로 공급하는 도시한 도면.
도 31은 웹 상에의 회로칩의 더욱 확실한 탑재 방법을 도시한 도면.
도 32는 웹 상에 공급된 회로칩의 실장 형상을 도시한 도면.
도 33은 회로칩의 실장이 완료한 상태의 웹을 도시한 도면.
도 34는 정렬 마스크 상에의 회로칩 공급의 형상을 도시한 평면도.
도 35는 정렬 마스크 상에의 회로칩 공급의 형상을 도시한 단면도.
도 36은 회로칩이 정렬 마스크 상에 정렬된 상태를 도시한 평면도.
도 37은 회로칩이 정렬 마스크 상에 정렬된 상태를 도시한 단면도.
도 38은 웹 상에의 회로칩의 실장 공정을 도시한 도면.
도 39는 웹과 가이드 부재의 위치 관계를 도시한 도면.
<도면의 주요 부분에 대한 부호의 설명>
10 : RFID 태그
11 : 베이스
12 : 안테나
121 : 제1 실장 패드
121a : 제1 서브 패드
1211a : 겹침 영역
121b : 제2 서브 패드
1211b : 겹침 영역
121c : 결선부
122 : 제2 실장 패드
122a : 제3 서브 패드
1221a : 겹침 영역
1221b : 겹침 영역
1222a : 부가부
122b : 제4 서브 패드
1222b : 부가부
13, 13A, 13B, 13C : 회로칩
13a : 단자
131, 131a, 131b, 131c, 131d : 안테나 단자
132 : 더미 단자
139, 139a, 139b : 변
20 : 웹
22 : 배선 패턴
23 : 영역
24 : 접착제
30 : 정렬 마스크
31 : 칩 정렬 구멍
40 : 칩 공급 지그
41 : 프레임
51 : 점착 필름
52 : 누름판
521 : 핀 삽입 구멍
53 : 스테이지
55 : 누름핀 기구
56, 57, 58 : 가압 가열 헤드
60 : 가이드 부재
61 : 인쇄용 마스크
62 : 스키지

Claims (3)

  1. 베이스와, 상기 베이스 상에 배선된, 상호 근접한 2개의 실장 패드를 갖는 통신용 안테나와, 상기 실장 패드에 전기적으로 접속된 상태로 상기 베이스 상에 실장된, 상기 안테나를 통해 무선 통신을 행하는 사각형 회로칩을 구비한 RFID 태그의 제조 방법으로서,
    제조 후에 상기 안테나로서 작용하는 복수의 배선 패턴이 2차원적으로 배열된, 절단 후에 상기 베이스가 되는 웹을 준비하는 웹 준비 단계와,
    상기 회로칩이 끼워 넣어지는 칩 정렬 구멍이 상기 웹 상에 배열된 배선 패턴의 배열 피치와 동일한 피치로 2차원적으로 형성된 정렬 마스크 상에, 복수의 회로칩을 공급하고, 이 정렬 마스크에 진동 또는 경사를 가하여 이 회로칩을 상기 칩 정렬 구멍에 끼워 넣음으로써, 이 복수의 회로칩을 상기 정렬 마스크 상에 정렬시키는 칩 정렬 단계와,
    상기 정렬 마스크 상에 정렬한 회로칩을 상기 웹 상에 일괄적으로 전사하는 칩 전사 단계와,
    상기 웹 상에 전사된 회로칩을 각 배선 패턴에 접속하는 칩 접속 단계
    를 포함하는 것을 특징으로 하는 RFID 태그의 제조 방법.
  2. 제1항에 있어서, 상기 칩 정렬 단계는 상기 복수의 회로칩을 상기 정렬 마스크 상에, 단자가 배열된 하면을 하향으로 하여 정렬시키는 단계이고,
    상기 칩 전사 단계는 상기 정렬 마스크 상에 정렬한 회로 칩 상면에 점착성의 지지체를 두고 상기 회로칩을 상기 지지체에 일괄적으로 전사하고, 상기 지지체에 전사된 회로칩을 상기 웹 상에 일괄적으로 전사하는 단계인 것을 특징으로 하는 RFID 태그의 제조 방법.
  3. 제1항에 있어서, 상기 칩 정렬 단계는 상기 복수의 회로칩을 상기 정렬 마스크 상에, 단자가 배열된 하면을 상향으로 하여 정렬시키는 단계이고,
    상기 칩 전사 단계는 상기 정렬 마스크 상에 정렬한 회로칩을 상기 배선 패턴이 형성된 면을 하향으로 한 상태의 상기 웹의 하향 면에, 하측으로부터 일괄적으로 전사하는 단계인 것을 특징으로 하는 RFID 태그의 제조 방법.
KR1020090135736A 2007-02-22 2009-12-31 Ｒｆｉｄ 태그의 제조 방법 KR100968194B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007042192A JP4992465B2 (ja) 2007-02-22 2007-02-22 Ｒｆｉｄタグおよびｒｆｉｄタグの製造方法
JPJP-P-2007-042192 2007-02-22

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020080002128A Division KR100978874B1 (ko) 2007-02-22 2008-01-08 Ｒｆｉｄ 태그

Publications (2)

Publication Number Publication Date
KR20100008362A KR20100008362A (ko) 2010-01-25
KR100968194B1 true KR100968194B1 (ko) 2010-07-06

Family

ID=39495290

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020080002128A KR100978874B1 (ko) 2007-02-22 2008-01-08 Ｒｆｉｄ 태그
KR1020090135736A KR100968194B1 (ko) 2007-02-22 2009-12-31 Ｒｆｉｄ 태그의 제조 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020080002128A KR100978874B1 (ko) 2007-02-22 2008-01-08 Ｒｆｉｄ 태그

Country Status (6)

Country Link
US (1) US8302869B2 (ko)
EP (1) EP1962229B1 (ko)
JP (1) JP4992465B2 (ko)
KR (2) KR100978874B1 (ko)
CN (2) CN101251903B (ko)
TW (1) TWI377506B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200935315A (en) * 2008-02-01 2009-08-16 Taiwan Name Plate Co Ltd An ordering catalog with electronic bookmarks
JP5457741B2 (ja) * 2009-07-01 2014-04-02 富士通株式会社 Ｒｆｉｄタグ
FR2948796A1 (fr) * 2009-07-28 2011-02-04 Ask Sa Support de dispositif d'identification radiofrequence pour carte hybride et son procede de fabrication
CA2790395A1 (en) * 2010-02-19 2011-08-25 Cubic Corporation Smartcard interconnect
WO2012176402A1 (ja) * 2011-06-21 2012-12-27 株式会社村田製作所 回路モジュール
EP2742898A1 (en) 2012-12-17 2014-06-18 3M Innovative Properties Company Powder jet device for dispensing a dental material
WO2014099490A2 (en) 2012-12-17 2014-06-26 3M Innovative Properties Company Device for dispensing a dental material with locking mechanism
EP2742897A1 (en) 2012-12-17 2014-06-18 3M Innovative Properties Company Nozzle head, hand piece and powder jet device for applying a dental material
JP5621951B1 (ja) 2012-12-19 2014-11-12 株式会社村田製作所 チップ部品の実装構造およびモジュール部品
TWI601229B (zh) * 2015-12-25 2017-10-01 韋僑科技股份有限公司 無線射頻識別裝置及其製造方法
TWI621993B (zh) 2016-12-19 2018-04-21 韋僑科技股份有限公司 無線射頻識別感測與記錄裝置及其製造方法
EP3789919A1 (fr) * 2019-09-09 2021-03-10 Thales Dis France SA Procédé de fabrication d'une carte à puce métallique avec mini antenne relais
CN112149779A (zh) * 2020-09-15 2020-12-29 上海坤锐电子科技有限公司 电子标签芯片的识别方法、读取设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1536373A1 (en) 2002-09-04 2005-06-01 Hitachi, Ltd. Rfid tag
WO2005088526A1 (ja) 2004-03-12 2005-09-22 Renesas Technology Corp. 電子タグ用インレットの製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0783190B2 (ja) 1993-04-23 1995-09-06 日本電気株式会社 折畳型電子機器
JPH0888448A (ja) 1994-09-16 1996-04-02 Fuji Photo Optical Co Ltd フレキシブルプリント基板
JP2000311226A (ja) 1998-07-28 2000-11-07 Toshiba Corp 無線ｉｃカード及びその製造方法並びに無線ｉｃカード読取り書込みシステム
JP2000099673A (ja) 1998-09-17 2000-04-07 Hitachi Maxell Ltd 半導体装置
JP2000200322A (ja) 1999-01-05 2000-07-18 Mitsubishi Electric Corp メ―タ自動読取装置
JP3502557B2 (ja) 1999-01-07 2004-03-02 松下電器産業株式会社 非接触ｉｃカードの製造方法
DE60144452D1 (de) * 2000-02-22 2011-05-26 Toray Eng Co Ltd Verfahren zur Herstellung einer kontaktlosen ID Karte
JP2001257222A (ja) * 2000-03-09 2001-09-21 Hitachi Ltd 半導体実装装置およびその製造方法
JP2001339125A (ja) 2000-05-30 2001-12-07 Fujikura Ltd フレキシブルプリント基板
JP4620836B2 (ja) 2000-06-08 2011-01-26 大日本印刷株式会社 ウエハーの製造方法
JP2003041234A (ja) 2001-08-01 2003-02-13 Fujikura Ltd フレキシブルプリント基板用接着剤
JP3789827B2 (ja) * 2002-02-04 2006-06-28 大日本印刷株式会社 Ｉｃチップ実装方法とｉｃチップ付き包装体およびｉｃチップ付き包装体の製造方法
JP4109039B2 (ja) * 2002-08-28 2008-06-25 株式会社ルネサステクノロジ 電子タグ用インレットおよびその製造方法
JP4184776B2 (ja) 2002-12-16 2008-11-19 大日本印刷株式会社 Ｉｃカード
JP2005107882A (ja) * 2003-09-30 2005-04-21 Toppan Forms Co Ltd 半導体回路
KR100895567B1 (ko) 2003-12-05 2009-04-29 히다치 가세고교 가부시끼가이샤 전자장치의 제조 방법
JP2005228101A (ja) * 2004-02-13 2005-08-25 Toppan Forms Co Ltd スレッドの製造方法及びｉｃチップ入りシートの製造方法
JP2006252050A (ja) * 2005-03-09 2006-09-21 Matsushita Electric Ind Co Ltd Ｉｃカードモジュール
JP2006302969A (ja) * 2005-04-15 2006-11-02 Sharp Corp 半導体チップの実装方法、および半導体チップの実装方法を用いて形成される半導体パッケージが搭載された回路基板
JP2007042087A (ja) * 2005-07-04 2007-02-15 Hitachi Ltd Ｒｆｉｄタグ及びその製造方法
JP2007102558A (ja) * 2005-10-05 2007-04-19 Toshiba Corp 電子部品、および無線通信媒体

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1536373A1 (en) 2002-09-04 2005-06-01 Hitachi, Ltd. Rfid tag
WO2005088526A1 (ja) 2004-03-12 2005-09-22 Renesas Technology Corp. 電子タグ用インレットの製造方法

Also Published As

Publication number Publication date
CN101251903A (zh) 2008-08-27
TW200837639A (en) 2008-09-16
JP2008204346A (ja) 2008-09-04
KR20080078535A (ko) 2008-08-27
CN102117428A (zh) 2011-07-06
CN102117428B (zh) 2013-11-06
KR20100008362A (ko) 2010-01-25
US20080203173A1 (en) 2008-08-28
TWI377506B (en) 2012-11-21
KR100978874B1 (ko) 2010-08-31
US8302869B2 (en) 2012-11-06
EP1962229A3 (en) 2009-07-01
EP1962229A2 (en) 2008-08-27
CN101251903B (zh) 2011-04-20
EP1962229B1 (en) 2012-06-27
JP4992465B2 (ja) 2012-08-08

Similar Documents

Publication Publication Date Title
KR100968194B1 (ko) Ｒｆｉｄ 태그의 제조 방법
EP1873694A1 (en) RFID tag manufacturing method and RFID tag
KR100825524B1 (ko) Ｒｆｉｄ 태그의 제조 방법 및 ｒｆｉｄ 태그
US7595219B2 (en) IC chip mounting method for mounting two or more IC chips by sequentially transferring the IC chips sucked onto a first roller to a second roller and mounting the IC chips transferred to the second roller on a traveling base
KR100811039B1 (ko) Ｉｃ 칩 실장 방법
US8083150B2 (en) Noncontact information storage medium and method for manufacturing same
TWI297125B (en) Rfid tag and method of manufacturing the same
CN101017534A (zh) Rfid标签制造方法和rfid标签
US7317395B2 (en) RFID tag and method of manufacturing the same
CN112530928B (zh) 天线装置及其制造方法
EP1947918B1 (en) Electronic device and method of manufacturing same
KR20140001133A (ko) 안테나 회로 부재, ｉｃ 인렛, ｉｃ 칩의 보호 방법 및 안테나 회로 부재의 제조 방법
JP2004206559A (ja) エンボス可能な非接触通信機能を備えたｉｃカード

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee