CN112530928B - 天线装置及其制造方法 - Google Patents

天线装置及其制造方法 Download PDF

Info

Publication number
CN112530928B
CN112530928B CN202011430632.3A CN202011430632A CN112530928B CN 112530928 B CN112530928 B CN 112530928B CN 202011430632 A CN202011430632 A CN 202011430632A CN 112530928 B CN112530928 B CN 112530928B
Authority
CN
China
Prior art keywords
chip
substrate
antenna
antenna device
adhesive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011430632.3A
Other languages
English (en)
Other versions
CN112530928A (zh
Inventor
陈忠宏
赖一丞
郑翔及
郭世斌
马丁·杰佛瑞·史凯特古德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ses Rfid Solutions Ltd
AU Optronics Corp
Original Assignee
Ses Rfid Solutions Ltd
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from TW109132815A external-priority patent/TWI726815B/zh
Application filed by Ses Rfid Solutions Ltd, AU Optronics Corp filed Critical Ses Rfid Solutions Ltd
Publication of CN112530928A publication Critical patent/CN112530928A/zh
Application granted granted Critical
Publication of CN112530928B publication Critical patent/CN112530928B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2208—Supports; Mounting means by structural association with other equipment or articles associated with components used in interrogation type services, i.e. in systems for information exchange between an interrogator/reader and a tag/transponder, e.g. in Radio Frequency Identification [RFID] systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device

Abstract

一种天线装置及其制造方法，天线装置包括基板、芯片以及天线。基板具有相反的第一面与第二面、以及至少两个通孔。芯片设置于基板的第一面上，芯片于面向基板的表面具有分别对应至少两个通孔的至少两个接垫。天线设置于基板的第二面上，天线的至少一部分位于至少两个通孔中，天线经由至少两个通孔与至少两个接垫电性连接。

Description

天线装置及其制造方法
技术领域
本发明涉及一种天线装置及其制造方法，且特别涉及一种具有通孔的天线装置及其制造方法。
背景技术
随着时代的进展，无线射频识别(Radio Frequency Identification，RFID)装置逐渐受到重视。由于无线射频识别装置带来的便利性，其被广泛应用于各种领域中，如物流管理、仓储管理、或身分识别等。
目前，在一些无线射频识别装置的制造过程中，在天线基板上形成天线之后，将集成电路(integrated circuit，IC)芯片放置于天线基板上。如此，芯片与天线基板之间存在间隙，使得无线射频识别装置整体的厚度较厚且容易产生IC芯片破裂与天线与芯片接点断裂等问题。另外，若使用塑胶集成电路(plastic integrated circuit)芯片等IC芯片，在将所述集成电路芯片接合于天线基板时，需要较传统集成电路芯片更大的压力及较长的压合时间进行接合，因而存在压力过大而使芯片容易产生破裂、天线容易断线、及热压接合工艺时间较长等问题。因此，目前亟需一种能解决前述问题的方法。
发明内容
本发明提供一种天线装置，可确保天线与芯片之间的电性连接，且可以避免芯片破裂、天线断线等问题产生。
本发明另提供一种天线装置的制造方法，能制作出可防止芯片破裂、天线断线等问题产生的天线装置，从而提升天线装置的良率。
本发明的至少一实施例提供一种天线装置，包括基板、芯片以及天线。基板具有相反的第一面与第二面、以及至少两个通孔。芯片设置于基板的第一面上，芯片于面向基板的表面具有分别对应至少两个通孔的至少两个接垫。天线设置于基板的第二面上，天线的至少一部分位于至少两个通孔中，天线经由至少两个通孔与至少两个接垫电性连接。
本发明的至少一实施例提供一种天线装置的制造方法，包括基板准备步骤、芯片放置步骤、及天线形成步骤等步骤。在基板准备步骤中，于基板中形成至少两个通孔，基板具有相反的第一面与第二面。在芯片放置步骤中，将芯片放置于基板上的第一面上。芯片于面向基板的表面具有分别对应至少两个通孔的至少两个接垫。在天线形成步骤中，形成天线于基板的第二面上。天线的至少一部分位于至少两个通孔中，天线经由至少两个通孔与至少两个接垫电性连接。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合说明书附图作详细说明如下。
附图说明
图1A是依照本发明的第一实施例的一种天线装置的俯视示意图。
图1B是依照本发明的第一实施例的一种天线装置的仰视示意图。
图1C是图1A的X1-X2线段的局部剖面示意图。
图1D是图1A的Y1-Y2线段的剖面示意图。
图2A是依照本发明的第二实施例的一种天线装置的俯视示意图。
图2B是依照本发明的第二实施例的一种天线装置的仰视示意图。
图2C是图2A的X1-X2线段的局部剖面示意图。
图2D是图2A的Y1-Y2线段的剖面示意图。
图3A是依照本发明的第三实施例的一种天线装置的俯视示意图。
图3B是依照本发明的第三实施例的一种天线装置的仰视示意图。
图3C是图3A的X1-X2线段的局部剖面示意图。
图3D是图3A的Y1-Y2线段的剖面示意图。
图4A是依照本发明的第四实施例的一种天线装置的俯视示意图。
图4B是依照本发明的第四实施例的一种天线装置的仰视示意图。
图4C是图4A的X1-X2线段的局部剖面示意图。
图4D是图4A的Y1-Y2线段的剖面示意图。
图5A至图5E是依照本发明的第五实施例的一种天线装置的制造方法的流程图。
图6A是依照本发明的第六实施例的一种天线装置的俯视示意图。
图6B是依照本发明的第六实施例的一种天线装置的仰视示意图。
图6C是图6A的X1-X2线段的局部剖面示意图。
图6D是图6A的Y1-Y2线段的剖面示意图。
图7A是依照本发明的第七实施例的芯片的俯视图。
图7B是依照本发明的第八实施例的芯片的俯视图。
图8是依照本发明的第九实施例的芯片的电路结构示意图。
图9A、图10A、图11A是依照本发明的第十实施例的一种天线装置的制造方法的流程图。
图9B、图10B、图11B是依照本发明的第十实施例的一种天线装置的制造方法的局部立体示意图。
图12是依照本发明的第十一实施例的一种天线装置的制造方法的流程图。
图13是依照本发明的第十二实施例的一种天线装置的制造方法的流程图。
图14是依照本发明的第十三实施例的一种天线装置的制造方法的立体示意图。
附图标记说明：
10、20、30、40、50、60、70：天线装置
100、800：基板
100a：第一面
100b：第二面
102、804：通孔
110、820：芯片
110a：主动面
110b：背面
112：接垫
120、830：天线
122：第一接合线段
124：第二接合线段
130、430、810：粘着层
130a、500a、800a、800b：表面
132：开孔
134、200、600：凹槽
200b、600b：底面
210、220、620：保护层
300：沟槽
500：印刷层
502：开口
700：电路结构
710：射频区域
712：整流器
714：调制器
720：数字区域
722：时钟产生器
724：存储器阵列
726：数字控制器
802：对位记号
900：收料滚筒
C：电容
D1、D2、D3、D4：距离
LA、LA1、LA2、LB、LB1、LB2：接垫
S100～S126、S200～S220：步骤
X：短边方向
Y：长边方向
θ1、θ2：夹角
具体实施方式
在整个说明书中，相同的附图标记表示相同或类似的元件。在附图中，为了清楚起见，放大了层、膜、面板、区域等的厚度。应当理解，当诸如层、膜、区域或基板的元件被称为“在另一元件上”时，其可以直接在另一元件上，或者中间元件可以也存在。二元件互相“电性连接”可为二元件间存在其它元件。
应当理解，尽管术语“第一”与“第二”等在本文中可以用于描述各种元件、部件、区域、层及/或部分，但是这些元件、部件、区域、及/或部分不应受这些术语的限制。这些术语仅用于将一个元件、部件、区域、层或部分与另一个元件、部件、区域、层或部分区分开。
这里使用的术语仅仅是为了描述特定实施例的目的，而不是限制性的。如本文所使用的，除非内容清楚地指示，否则单数形式“一”和“一个”旨在包括多个形式，包括“至少一个”。“至少两个的一者”旨在表示多个形式中的至少一部分，其数量可为单数亦可为多个、而“至少两个的另一者”表示除前述部分以外的另一部分，其数量可为单数亦可为多个。“或”表示“及/或”。还应当理解，当在本说明书中使用时，术语“包括”及/或“包括”指定所述特征、区域、整体、步骤、操作、元件的存在及/或部件，但不排除一个或多个其它特征、区域整体、步骤、操作、元件、部件及/或其组合的存在或添加。
此外，诸如“下”或“底面”和“上”或“顶面”的相对术语可在本文中用于描述一个元件与另一元件的关系，如图所示。应当理解，相对术语旨在包括除了图中所示的方位之外的装置的不同方位。例如，如果一个附图中的装置翻转，则被描述为在其他元件的“下”侧的元件将被定向在其他元件的“上”侧。因此，示例性术语“下”可以包括“下”和“上”的取向，取决于附图的特定取向。类似地，如果一个附图中的装置翻转，则被描述为在其它元件“下方”或“下方”的元件将被定向为在其它元件“上方”。因此，示例性术语“上”或“下”可以包括上方和下方的取向。
本文使用的“约”或“实质上”包括所述值和在本领域普通技术人员确定的特定值的可接受的偏差范围内的平均值，考虑到所讨论的测量和与测量相关的误差的特定数量(即，测量系统的限制)。例如，“约”或“实质上”可以表示在所述值的一个或多个标准偏差内，或±30％、20％、10％、5％内。再者，本文使用的“约”或“实质上”可依光学性质、蚀刻性质或其它性质，来选择较可接受的偏差范围或标准偏差，而可不用一个标准偏差适用全部性质。
除非另有定义，本文使用的所有术语包括技术和科学术语具有与本发明所属领域的普通技术人员通常理解的相同的含义。将进一步理解的是，诸如在通常使用的字典中定义的那些术语应当被解释为具有与它们在相关技术和本发明的上下文中的含义一致的含义，并且将不被解释为理想化的或过度正式的意义，除非本文中明确地这样定义。
图1A是依照本发明的第一实施例的一种天线装置的俯视示意图；图1B是依照本发明的第一实施例的一种天线装置的仰视示意图；图1C为沿着图1A中的X1-X2线段的局部剖面示意图；图1D为沿着图1A的Y1-Y2线段的剖面示意图。为方便说明，图1A与图1B中以虚线表示通孔102的位置。图1B中以另一虚线表示芯片110的位置。
请参照图1A至图1D，天线装置10包括基板100、芯片110、以及天线120。基板100具有相反的第一面100a与第二面100b、以及至少两个通孔102。在天线装置的俯视方向上，通孔102贯穿整个基板100。芯片110设置于基板100的第一面100a上，且具有相反的主动面110a与背面110b。天线120相对于芯片110而设置于基板100的第二面100b上，且天线120经由通孔102接合至设置于芯片110的主动面110a上的接垫112。
在本实施例中，基板100可为可挠式基板。基板100的材料可包括纸、聚乙烯对苯二甲酸酯(polyethylene terephthalate，PET)、聚氯乙烯(polyvinyl chloride，PVC)、塑胶膜、或其他适宜的材料等，本领域普通技术人员可依据设计需求选用基板100的材料，本发明并不以此为限。举例来说，当将天线装置10用于包装盒(如牛奶盒、纸袋、饼干袋等)上时，基板100例如为用于形成包装盒的基材(如纸、牛皮纸、塑胶等)。
请参照图1C与图1D，芯片110的主动面110a面向基板100，且在主动面110a上包括至少两个接垫112。请参照图1D，接垫112的侧面与芯片110的侧面例如相隔一距离D1，且距离D1的下限优选为0.5mm，优选为1mm。另外，距离D1的上限并无特别限定，只要大于0mm即可。在一实施例中，距离D1例如为芯片110切割时的切割道的间距，借此可避免芯片110切割时伤到接垫112。另一方面，也可避免天线120填充通孔102时，产生导电胶溢胶情形。在本实施例中，芯片110可为以塑胶为基底的集成电路元件，即为将主动元件与电路形成于如塑胶等可挠式基板上的芯片形态。主动面110a为包括薄膜晶体管TFT等集成电路的形成表面，在本实施例中，接垫112可作为电性连接至芯片110内部集成电路的接点。接垫112的材料包括导电材料，例如金、银、铜、铝、钼、钛或其他金属或包含前述金属的合金。
在本实施例中，芯片110的接垫112分别对应基板100的通孔102。举例来说，在芯片110的4个角上分别设置有4个接垫112的情况下，4个通孔102分别对应4个接垫112而设置于基板100中。如图1C所示，在芯片110的短边方向X上，其中2个接垫112例如位于主动面110a的一短边上，且沿短边方向X而分别设置于邻近芯片110的长边的两端，2个通孔102在俯视方向上与该2个接垫112重叠。需注意的是，虽然图1C所示出在芯片各短边上的接垫数量与通孔数量以2个为例，但本发明不以此为限。在其他实施例中，在芯片各短边上的接垫数量与通孔数量也可以是1个或大于等于2个，接垫的形态亦可以视不同的电性连接方式而进行调整，详于后文说明。如图1D所示，在芯片110的长边方向Y上，另一接垫112例如相对于上述2个接垫112的其中一者而位于主动面110a沿长边方向Y的一端。
请参照图1B至图1D，天线120例如为螺旋状线圈或其他形状，且天线120的两端经由通孔102分别电性连接至芯片110的接垫112。在本实施例中，对天线120的两端具体说明如下：天线120的一端为位于天线最外圈上，且自线圈最外圈的末端向内(向最内圈的方向)延伸、覆盖基板的通孔且在俯视方向上横跨芯片的短边方向的特定线段，后文将此特定线段称为天线120的第一接合线段122；另一端为位于天线最内圈上，且自最内圈的末端向外(向最外圈的方向)延伸、覆盖基板的通孔且在俯视方向上横跨芯片的短边方向的特定线段，后文将此特定线段称为天线120的第二接合线段124。
在本实施例中，天线120的第一接合线段122与第二接合线段124分别完整覆盖基板100的通孔102。进一步而言，如图1B所示，在天线装置的俯视方向上，第一接合线段122与第二接合线段124的覆盖面积分别大于通孔102的面积。换句话说，通孔102与第一接合线段122的侧面相隔一距离D3，通孔102与第二接合线段124的侧面相隔一距离D4。在本实施例中，距离D3的下限优选为0.5mm，优选为1mm。距离D4的下限优选为0.5mm，优选为1mm。另外，距离D3及距离D4的上限并无特别限定，只要大于0mm即可。如此一来，可增加第一接合线段122与第二接合线段124的结构强度，并确保天线120与芯片110的电性连接。再者，通孔102在基板100上的投影面积例如大于芯片110的接垫112在基板100上的投影面积。因此，当天线120完整覆盖通孔102时，可确保天线120与接垫112的接触面积，从而可改善天线120与芯片110的电性连接。在本实施例中，天线120的材料包括导电材料，例如银、铜、铝、石墨烯或其他导电材料。此外，天线120的第一接合线段122与第二接合线段124的宽度亦可大于天线120其他部位的宽度。在基板100的第二面100b上，相较于其他部分的天线120，作为第一接合线段122的最外圈线段及作为第二接合线段124的最内圈线段在基板投影方向上具有较大的覆盖面积，据此可以确保天线完整覆盖通孔，从而确保天线与芯片之间的电性连接、以及避免天线产生断线或破裂等不良。
基于上述，通过上述第一接合线段122及第二接合线段124，可确保天线120完整覆盖通孔102，而可确保天线120与接垫112的接触面积，并且也可以避免天线产生断线等问题，从而改善天线120与芯片110之间的电性连接。
在本实施例中，在基板100与芯片110之间还具有粘着层。
请参照图1A、图1C与图1D，在基板100的第一面100a侧，芯片110可通过粘着层130而贴附固定于基板100上。粘着层130在基板投影方向上的面积例如大于或等于或小于芯片110在基板投影方向上的面积。如此一来，可以防止芯片110自基板100上脱落。在本实施例中，粘着层130的材料例如包括粘胶，如热熔胶或其他适宜的粘着材料，但本发明不限于此。
在本实施例中，粘着层130例如具有分别对应于多个通孔102的多个开孔132。在天线装置的俯视方向上，开孔132贯穿整个粘着层130。据此，天线120可经由通孔102与开孔132接合至芯片110。
在本实施例中，通孔102与开孔132例如可以在同一道工艺中形成，因此，开孔132在基板100的投影与通孔102在基板100的投影实质上重叠。另外，开孔132在基板100的投影面积例如大于接垫112在基板100的投影面积。因此，当天线120经由通孔102与开孔132接合至接垫112时，通孔102与开孔132之间无段差，可确保天线120填满整个通孔102与开孔132，进而改善天线120与芯片110之间的电性连接。
在一些实施例中，当粘着层130在基板投影方向上的面积大于芯片110在基板投影方向上的面积时，芯片110例如埋设于粘着层130的一部分内，使得位于基板100与芯片110之间的粘着层130的厚度小于位于芯片110周边的粘着层130。举例来说，粘着层130还可具有凹槽134，且芯片110例如埋设于凹槽134内。因此，可增强芯片110与粘着层130之间的粘着力，进而可以防止芯片110自基板100上脱落。
在本实施例中，相较于传统的天线装置，天线装置10具有较小的整体厚度，且天线印刷时芯片与基板之间的断差小。举例来说，相较于传统的天线装置(厚度大于100μm)，本发明的天线装置10的厚度因仅包含基板100、芯片110、天线120、粘着层130的厚度，故天线装置10的整体厚度可薄化至70μm～80μm。另外，天线120印刷时芯片与基板之间的断差例如为23μm。
图2A是依照本发明的第二实施例的一种天线装置的俯视示意图；图2B是依照本发明的第二实施例的一种天线装置的仰视示意图；图2C为沿着图2A中的X1-X2线段的局部剖面示意图；图2D为沿着图2A的Y1-Y2线段的剖面示意图。在此必须说明的是，图2A至图2D的实施例沿用图1A至图1D的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参照前述实施例，在此不赘述。为方便说明，图2A与图2B中仍示出位于保护层210与保护层210下的其他元件。
请参照图2A至图2D，本实施例的天线装置20与第一实施例的天线装置10的不同处为基板100的第一面100a侧还具有凹槽200与保护层210；基板100的第二面100b侧还具有保护层220。
在本实施例中，可进一步于基板100中设置凹槽200(第一凹槽)。举例来说，可在基板100的第一面100a上例如以冲压的方式冲压芯片预定形成区域的基板100，以薄化该芯片预定形成区域的基板厚度，而于该芯片预定形成区域处形成可容置芯片110的凹槽200。在一些实施例中，在位于凹槽200处的基板100的冲压密度例如大于位于凹槽200的周围处的基板100的冲压密度，但本发明不以此为限。请参照图2C与图2D，凹槽200的侧壁与基板100的第二面100b之间具有夹角θ1。举例来说，夹角θ1可为锐角，但本发明不以此为限。
在本实施例中，基板100的通孔102例如设置于凹槽200底面200b的基板100内。请参照图2D，通孔102例如与凹槽200的侧壁相隔一距离D2，且距离D2大于或等于0mm。举例来说，距离D2的上限优选为1.5mm，优选为1mm。
芯片110例如设置于凹槽200内。图2D中，是以凹槽200的深度与芯片110的高度实质上相同为例进行说明。再者，凹槽深度不大于基板整体的厚度，亦即在凹槽200的底面200b保留一定厚度的基板100。此外，凹槽200的深度不限于与芯片110的厚度一致，可视需求调整，本发明并不以此为限。在一实施例中，凹槽200的深度例如设置为小于位于凹槽200之外的基板100的厚度。举例来说，凹槽200的深度例如为16μm～20μm。在本实施例中，凹槽200的深度可以芯片110的背面110b实质上切齐于基板100的第一面100a的方式来进行设置。换句话说，芯片110的背面110b与基板100的第一面100a可为共平面。在此，芯片110的背面110b与基板100的第一面100a之间的水平高度差位于标准偏差范围内，都可视为本文所述的“共平面”，其中标准偏差范围例如±30％内。
另外，在天线装置的俯视方向上，凹槽200不会贯穿整个基板100。换句话说，凹槽200的底面200b与基板100的第二面100b之间的距离不为0μm。在一实施例中，凹槽200的底面200b与基板100的第二面100b之间的距离例如为16μm～20μm，可依据基板的强韧度来调整凹槽处的基板残存厚度，本发明不限于此。
在一些实施例中，在基板100与芯片110之间具有粘着层130的情况下，粘着层130可位于凹槽200的底面200b，而可将芯片110贴附固定于凹槽200内。请参照图2D，粘着层130的开孔132例如与凹槽200的侧壁相隔一距离D2，且距离D2的上限优选为1.5mm，优选为小于1mm。另外，距离D2的下限并无特别限定，只要大于0mm即可。
基于上述，通过在基板设置如上的凹槽，不仅可降低天线装置20的整体厚度，也可避免因芯片凸出基板而容易在制造过程中受到破坏而影响良率等问题。举例来说，相较于传统的天线装置(厚度大于100μm)，本发明的天线装置20的厚度因仅包含基板100与天线120的厚度，故天线装置20的整体厚度可达小于50μm的程度。另外，天线印刷时芯片与基板之间的断差例如3μm～9μm，优选为7μm。
在本实施例中，基板100上还可选择性地包括保护层。
请参照图2A至图2D，在基板100的第一面100a侧，保护层210至少覆盖形成有芯片110的区域；在基板100的第二面100b侧，保护层220至少覆盖形成有天线120的区域。换句话说，保护层210覆盖芯片110及部分的基板100的第一面100a，保护层220覆盖天线120及部分的基板100的第二面100b。另外，在基板100具有凹槽200的情况下，在天线装置的俯视方向上，保护层210的覆盖面积例如大于凹槽200的面积。因此，可保护芯片与天线在制造过程中不会受到破坏，也可防止芯片与天线脱落。在本实施例中，保护层210及保护层220例如包括印刷保护层或是印刷材料等。举例来说，当将天线装置20用于包装盒上时，保护层210及保护层220可为用于包装盒外层的印刷层，即如用于印刷商标、包装设计等的印刷材料。在其他实施例中，也可仅包含保护层210及保护层220的其中一者，本发明并不以此为限。举例来说，当天线装置20以芯片110侧朝向包装盒外侧的方式应用于包装盒上时，可仅形成保护层210；当天线装置20以天线120侧朝向包装盒外侧的方式应用于包装盒上时，可仅形成保护层220。如此，可简化制造步骤进而提升工艺效率，并通过保护层使天线装置隐藏于印刷层的内部，进而可保护芯片或天线不受到损坏。
图3A是依照本发明的第三实施例的一种天线装置的俯视示意图；图3B是依照本发明的第三实施例的一种天线装置的仰视示意图；图3C为沿着图3A中的X1-X2线段的局部剖面示意图；图3D为沿着图3A的Y1-Y2线段的剖面示意图。在此必须说明的是，图3A至图3D的实施例沿用图2A至图2D的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参照前述实施例，在此不赘述。
请参照图3A至图3D，本实施例的天线装置30与第二实施例的天线装置20的不同处为：本实施例的天线装置30中，基板100在芯片周围区域还具有沟槽300，借此降低天线装置30在制造过程中，芯片受到外力而断裂等影响。如图3A所示，沟槽300邻近芯片110的短边，且与芯片110相隔一距离。在本实施例中，沟槽300与芯片110相隔的距离例如为2mm，但本发明不以此为限。需注意的是，虽然图3A与图3B所示出的沟槽数量以2个为例，但本发明不以此为限。在其他实施例中，沟槽数量也可以是1个或大于等于2个。在本实施例中，沟槽300的长度延伸方向例如与芯片110的短边方向X平行，沟槽300的长度例如大于或等于芯片110的宽度。沟槽300的深度例如小于或等于基板100的厚度，在本实施例中，沟槽300例如贯通基板100。据此，在制造过程中，当产生因基板与芯片之间的延展性不同而造成的芯片位置偏离时，沟槽可发挥缓冲的功能以避免芯片受到拉扯而断裂，进而提升天线装置的良率。
图4A是依照本发明的第四实施例的一种天线装置的俯视示意图；图4B是依照本发明的第四实施例的一种天线装置的仰视示意图；图4C为沿着图4A中的X1-X2线段的局部剖面示意图；图4D为沿着图4A的Y1-Y2线段的剖面示意图。在此必须说明的是，图4A至图4D的实施例沿用图2A至图2D的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参照前述实施例，在此不赘述。为方便说明，图4A中以虚线表示粘着层430与芯片110的位置。
请参照图4A至图4D，第四实施例以粘着层430(保护粘着层)替代第二实施例的粘着层130。本实施例的天线装置40的粘着层430与第二实施例的天线装置20的粘着层130的不同处为粘着层430是位于芯片110上。具体来说，在基板100的第一面100a侧，天线装置40的粘着层430位于芯片110上，且粘着层430例如包覆芯片110。换句话说，粘着层430例如覆盖芯片110的背面110b及其侧面。据此，芯片110可通过粘着层430固定于基板100上，且可保护芯片110不受到破坏。在一实施例中，在未形成保护层210的情况下，粘着层430可替代保护层210而发挥保护芯片110的作用。
另外，在基板100具有凹槽200的情况下，粘着层430例如填满芯片110与凹槽200之间的间隙，而可将芯片110固定于凹槽200内，进而确保芯片110不会自凹槽200脱落。
在本实施例中，相较于传统的天线装置(厚度大于100μm)，本发明的天线装置40的厚度因仅包含基板100与天线120的厚度，故天线装置40的整体厚度可达小于50μm的程度。另外，天线印刷时芯片与基板之间的断差例如3μm～9μm，优选为7μm。
以下，将说明依照本发明的第五实施例的一种天线装置的制造流程。
图5A至图5E是依照本发明的第五实施例的一种天线装置的制造方法的流程图。在此必须说明的是，图5A至图5E的实施例沿用图1A至图1D的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参照前述实施例，在此不赘述。在本实施例中，是以粘着层130在基板投影方向上的面积大于芯片110在基板投影方向上的面积为例进行说明。
请参照图5A，提供基板100。接着，对应于后续步骤中芯片预定形成区域，在基板100的第一面100a上形成粘着层130。
请参照图5B，在基板100的第一面100a上形成印刷层500。在本实施例中，印刷层500还具有开口502，以暴露出部分的粘着层130。换句话说，印刷层500覆盖粘着层130的表面130a的一部分。在本实施例中，粘着层130与印刷层500的开口502共同形成凹槽的形状，即开口502所暴露出的粘着层130的表面130a例如为凹槽的底部，开口502的侧壁例如为凹槽的侧壁。在本实施例中，印刷层500的材料例如为用于印刷商标、包装设计等的印刷油墨。
请参照图5C，对应于芯片上接垫的预定形成区域，例如通过模具冲切或激光等方法形成基板100的通孔102及粘着层130的开孔132中的至少一者。在本实施例中，通孔102与开孔132例如可以在上述工艺中同时形成，但本发明不限于此。
请参照图5D，将芯片110放置在粘着层130上，且芯片110的接垫112位于粘着层130的开孔132内。换句话说，芯片110设置于印刷层500的开口502内。在本实施例中，印刷层500与粘着层130共同形成凹槽，且凹槽的深度实质上与开口502的深度相同。举例来说，开口502的深度例如设置为10μm～20μm，优选为10μm～15μm。印刷层500的表面500a与芯片110的背面110b之间的水平高度差例如设置为7μm以下。在一实施例中，开口502的深度例如设置为等于芯片110的厚度。具体而言，印刷层500的表面500a与粘着层130的表面130a之间的距离实质上等于芯片110的主动面110a与芯片110的背面110b之间的距离。换句话说，印刷层500的表面500a与芯片110的背面110b可为共平面。在此，印刷层500的表面500a与芯片110的背面110b之间的水平高度差位于标准偏差范围内，都可视为本文所述的“共平面”，其中标准偏差范围例如±25％内。
请参照图5E，在基板100的第二面100b上形成天线120。在本实施例中，天线120的第一接合线段122与第二接合线段124分别填充通孔102与开孔132，而接合至芯片110的接垫112。至此，已大致完成本实施例的天线装置50的制作。
基于上述，通过在基板设置如上的印刷层，不仅可降低天线装置50的整体厚度，也可保护芯片在制造过程中不会受到破坏而影响良率、或是可以使得天线与芯片的接合较不受接合面的地貌影响，避免天线产生断线等情形。
图6A是依照本发明的第六实施例的一种天线装置的俯视示意图；图6B是依照本发明的第六实施例的一种天线装置的仰视示意图；图6C为沿着图6A中的X1-X2线段的局部剖面示意图；图6D为沿着图6A的Y1-Y2线段的剖面示意图。在此必须说明的是，图6A至图6D的实施例沿用图4A至图4D的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参照前述实施例，在此不赘述。
请参照图6A至图6D，本实施例的天线装置60与第四实施例的天线装置40的不同处为基板100在其第二面100b侧还具有凹槽600(第二凹槽)，且保护层620替代第四实施例的保护层220。
在本实施例中，凹槽600与凹槽200的不同处为可容置天线120，且天线120设置于凹槽600的底面600b上。请参照图6D，在长边方向Y上，凹槽600的侧壁与基板100的第二面100b的延伸方向之间具有夹角θ2。举例来说，夹角θ2可为锐角，但本发明不以此为限。
在本实施例中，基板100的通孔102例如设置于凹槽200与凹槽600之间的基板100内。
图6D中，是以凹槽600的深度与天线120的高度实质上相同为例进行说明。在其他实施例中，凹槽600的深度不限于与天线120的厚度一致，可视需求调整，本发明并不以此为限。举例来说，凹槽600的深度例如为5μm～15μm，优选为10μm～12μm。在本实施例中，凹槽600的深度可以天线120的表面实质上切齐于基板100的第二面100b的方式来进行设置。换句话说，天线120的表面与基板100的第二面100b可为共平面。在此，天线120的表面与基板100的第二面100b之间的水平高度差位于标准偏差范围内，都可视为本文所述的“共平面”，其中标准偏差范围例如±30％内。
在其他实施例中，凹槽600例如也可应用于前述实施例中，本发明不限于此。举例来说，第二实施例的天线装置20在基板100的第二面100b侧也可具有凹槽600。
在本实施例中，保护层620与第四实施例的保护层220的不同处为：保护层620在俯视方向上的覆盖面积至少大于凹槽600的面积。因此，可保护天线在制造过程中不会受到破坏，也可防止天线自凹槽600脱落。
在本实施例中，相较于传统的天线装置(厚度大于100μm)，本发明的天线装置60的厚度因仅包含基板100的厚度，故天线装置60的整体厚度可达小于30μm的程度。另外，天线印刷时芯片与基板之间的断差例如0μm～7μm，优选为0μm。
以下，将例示说明可应用于上述实施例中接垫的实施形态以及可应用于芯片的电路结构，但本发明并不限定于以下的实施形态。
图7A是依照本发明的第七实施例的芯片的俯视图；图7B是依照本发明的第八实施例的芯片的俯视图；图8是依照本发明的第九实施例的芯片的电路结构示意图。在此必须说明的是，图7A、图7B、图8的实施例沿用图1A至图1D的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参照前述实施例，在此不赘述。
请参照图7A，芯片110的接垫例如包括多个接垫LA1及多个接垫LB1，其中在芯片110的长边方向Y上，多个接垫LA1位于芯片110的一短边上，且多个接垫LB1位于芯片110的另一短边上。此处，接垫LA1及接垫LB1的结构类似于前述任一实施例中的接垫112，于此不再赘述。需注意的是，虽然图7A所示出接垫LA1与接垫LB1的数量分别以2个为例，但本发明不以此为限。在其他实施例中，接垫LA1与接垫LB1的数量也可以是大于等于2个。
在一实施例中，对应于多个接垫LA1及多个接垫LB1，而可在基板中形成同等数量的通孔，且通孔在基板上的投影面积例如大于接垫LA1或接垫LB1的投影面积。举例来说，对应于2个接垫LA1及2个接垫LB1，而形成4个通孔，并暴露出接垫LA1及接垫LB1，但本发明不限于此。因此，天线120的两端分别通过通孔接合至多个接垫LA1及多个接垫LB1，而电性连接至芯片110内的驱动电路，而可使接垫LA1及接垫LB1的其中一者作为输入端、另一者作为输出端。
请参照图7B，芯片110的接垫例如包括接垫LA2及接垫LB2，其中在芯片110的长边方向Y上，接垫LA2位于芯片110的一短边上，且接垫LB2位于芯片110的另一短边上。接垫LA2及接垫LB2例如为沿着芯片110的短边方向X延伸的长条状接垫。举例来说，接垫LA2及接垫LB2可为长度小于芯片110的宽度的长条状接垫。如此一来，可增加芯片110的接垫112与天线120之间的接触面积。
在一实施例中，对应于接垫LA2及接垫LB2，而可在基板中形成相同形状的通孔，且通孔在基板上的投影面积例如大于接垫LA2或接垫LB2的投影面积。举例来说，对应于呈长条状的接垫LA2及接垫LB2，而形成呈长条状的通孔，并暴露出接垫LA2及接垫LB2，但本发明不限于此。因此，天线120的两端分别通过通孔接合至接垫LA2及接垫LB2，而电性连接至芯片110内的驱动电路，而可使接垫LA2及接垫LB2的其中一者作为输入端、另一者作为输出端。
请参照图7，芯片110上的接垫LA例如为上述多个接垫LA1或接垫LA2，接垫LB例如为上述多个接垫LB1或接垫LB2，但本发明不限于此。接垫LA及接垫LB的其中一者例如可作为输入端、另一者例如可作为输出端。在本实施例中，电路结构700例如通过接垫LA及接垫LB耦接芯片110，且与电容C并联。电容C例如为调谐电容器(Tuning Capacitor)。在一实施例中，电路结构700可包括射频区域710及数字区域720。射频区域710例如包括整流器(Rectifier)712与调制器(Modulator)714等，数字区域720例如包括时钟产生器(ClockGenerator)722、存储器阵列(Memory Array)724与数字控制器(Digital Controller)726等，但本发明不限于此。在本实施例中，例如将接垫LA作为输入端以接收来自电路结构700的输入信号并将接垫LB作为输出端以输出信号至电路结构700。在通过天线接收信号后，此信号可经由接垫LB输出至电路结构700，并且电路结构700通过射频区域710及数字区域720对此信号进行整流、调制、写入或读取等处理。在处理完信号后，电路结构700可将处理后的信号输出至接垫LA。
以下，将说明依照本发明一实施例的一种天线装置的制造流程，其中下述内容是以卷对卷(roll-to-roll)工艺进行说明，但本发明不限于此。
图9A是依照本发明的第十实施例的一种天线装置的制造方法的流程图；图9B为图9A的制造方法的局部立体示意图。
请参照图9A与图9B，基板准备步骤包括步骤S100、步骤S102、步骤S104、步骤S106、步骤S108等。
在步骤S100中，通过一进料滚筒将基板(原物料基板)输入至印刷设备中。在本实施例中，基板例如纸、聚乙烯对苯二甲酸酯、聚氯乙烯、塑胶膜、或其他适宜的材料等，本发明并不以此为限。举例来说，当欲将天线装置用于包装盒(如牛奶盒、纸袋、饼干袋等)上时，基板可使用与用来形成包装盒的基材(如纸、牛皮纸、塑胶等)相同的材料。
在步骤S102中，对应于后续步骤中芯片预定形成区域，在基板上印刷对位记号802并形成粘着层810。在本实施例中，粘着层810例如热熔胶或其他适宜的粘着材料。在一些实施例中，粘着层810还可具有凹槽(例如图1C的凹槽134)。
在一些实施例中，可以在形成粘着层810之前，在基板中形成凹槽。举例来说，可在基板的后续欲承载芯片的一面中对应于芯片的预定形成区域形成如图2A的凹槽200；另外，也可进一步在基板的后续欲承载天线的另一面中形成如图6B的凹槽600，有关此部分的详细说明可参照上述凹槽200与凹槽600的说明，在此不再赘述。在形成如图2A的凹槽200般的凹槽的情况下，例如将粘着层810形成于该凹槽内。形成凹槽的方法例如以钢印、冲压等方式薄化芯片或天线的预定形成区域的基板厚度，而于该预定形成区域处形成可容置芯片或天线的凹槽，但本发明不限于此。
接着，在步骤S104中，干燥粘着层810，使粘着层810固化。在本实施例中，干燥粘着层810的方法并无特别限定，只要不会因后续工艺而脱落即可。
在步骤S106中，例如通过冲孔工艺等在基板中形成通孔804。通孔804贯穿整个基板与粘着层810，且对应于芯片上接垫的预定形成区域。换句话说，粘着层810具有分别对应于通孔804的开孔，使得后续在放置芯片时，粘着层810可暴露出芯片的接垫。需注意的是，虽然图9B所示出通孔数量以4个为例且位于粘着层810的四个角附近，但可依据接垫的形态调整通孔数量及其位置，本发明不以此为限。在一实施例中，在基板形成有凹槽的情况下，通孔804与凹槽的侧壁之间的距离的下限优选为1mm，优选为1.5mm。通孔804与凹槽的侧壁之间的距离的上限并无特别限定，只要大于0mm即可。
在一实施例中，也可在冲孔工艺中例如同时在基板中形成沟槽(未示出)、或例如通过裁切基板以形成沟槽(未示出)。对应于后续步骤中芯片预定形成区域，沟槽的长度例如大于或等于芯片预定形成区域的宽度，且沟槽的深度例如小于或等于基板的厚度。在邻近芯片预定形成区域的短边，沟槽与芯片预定形成区域相隔一距离。举例来说，沟槽与芯片预定形成区域之间的距离约为2mm。沟槽的长度延伸方向例如与收料滚筒900的滚动方向平行，换句话说，沟槽的长度延伸方向例如与基板的移动方向平行。据此，在后续工艺中，当产生因基板与芯片之间的延展性不同而造成的芯片位置偏离时，沟槽可发挥缓冲的功能以避免芯片受到拉扯而断裂，进而提升天线装置的良率。
然后，在步骤S108中，通过收料滚筒900卷取具有对位记号802、通孔804及粘着层810的基板800(半成品基板)，并于接合设备中进行后续的步骤。
在一些实施例中，也可在步骤S104与步骤S106之间，通过如图5A至图5E所示的制造流程，在基板上形成具有开口的印刷层，且该开口例如暴露出部分的粘着层810。
图10A与图10B是图9A与图9B的下一道步骤的示意图。为方便说明，图10B中以虚线表示通孔804的位置。
请参照图10A与图10B，芯片放置步骤包括步骤S110、步骤S112、步骤S114、步骤S116、步骤S118等。
在步骤S110中，将于步骤S108中卷取的基板800以表面800a朝上的方式输入至接合设备中，如此使基板800的表面800a面向后续用于放置芯片的构件。在一实施例中，接合设备例如为覆晶封装接合机(Flip Chip Bonding Machine)。
在步骤S112中，拾取例如于晶圆上的芯片820并翻转180度，使芯片820的接垫(未示出)朝下。芯片820可包括两个以上的接垫，其中接垫设置于芯片820的主动面上。举例来说，接垫可为如图7A所示的接垫LA1与接垫LB1、或如图7B所示的接垫LA2与接垫LB2等，可依据设计需求调整接垫的配置，本发明并不以此为限。在本实施例中，芯片820可为以塑胶为基底的集成电路元件，即为将主动元件与电路形成于如塑胶等可挠式基板上的芯片形态。芯片820的主动面为包括薄膜晶体管TFT等集成电路的形成表面，接垫可作为电性连接至芯片820内部集成电路的接点。接垫的材料包括导电材料，例如金、银、铜、铝、钼、钛或其他金属或包含前述金属的合金。
在步骤S114中，将芯片820以主动面面向基板800的方式放置在基板800的表面800a上，且芯片820的接垫对应于通孔804。换句话说，通孔804暴露出芯片820的接垫，而可于后续工艺中进行电性连接。
在一实施例中，例如以芯片820的短边方向X与基板的移动方向之间具有一夹角的方式，将芯片820放置在粘着层810上。芯片820的短边方向X与基板的移动方向之间的夹角为小于或等于45度，优选为0度。换句话说，芯片820的短边方向X与基板的移动方向优选为彼此平行。由于收料滚筒与芯片的接触面积越大，越容易造成后续在卷取芯片时芯片的弯曲角度过大、使收料滚筒与芯片表面之间的摩擦力过大、或者增大芯片受到收料滚筒撞击的影响等问题，进而造成芯片的损坏。然而，通过以芯片820的短边方向X与基板的移动方向之间具有夹角的方式放置芯片820，使芯片在滚动方向上的受力路径较短、芯片的弯曲角度较小，而可大幅度降低芯片损坏的机会，进而改善良率。相对于此，若芯片820的短边方向X与基板的移动方向彼此垂直，则测得的良率极低，例如为小于10％。
在一些实施例中，在基板800的表面800a还具有凹槽的情况下，芯片820例如放置于该凹槽内。据此，不仅可降低后续形成的天线装置整体的厚度，也可避免因芯片凸出基板而容易在后续工艺中破坏芯片而影响良率等问题。
接着，在步骤S116中，压合固定芯片820。在本实施例中，压合固定的方式例如为热压固定，以加热粘着层810而使其熔融后，使芯片820经由粘着层810固定于基板800上。
然后，在步骤S118中，通过收料滚筒900卷取载置有芯片820的基板800，并于印刷设备中进行后续的步骤。
图11A与图11B是图10A与图10B的下一道步骤的示意图。为方便说明，图11B中以虚线表示通孔804的位置。
请参照图11A与图11B，天线形成步骤包括步骤S120、步骤S122、步骤S124、步骤S126等。
在步骤S120中，将于步骤S118中卷取的基板800，即载置有芯片820的基板800，以表面800b朝上的方式输入至印刷设备中，如此使基板800的表面800b面向后续用于形成天线的构件。
在步骤S122中，印刷天线830。在本实施例中，天线830相对于芯片820而形成于基板800的表面800b上，且天线830例如为螺旋状线圈或其他形状。在本实施例中，天线830的材料例如为导电性的银纳米油墨、石墨烯油墨或其他导电材料。印刷天线830的方法例如包括凸版印刷(Letterpress Printing)、凹版印刷(Gravure Printing)、网版印刷(ScreenPrinting)、光刻(Lithography)、或热转印(thermal transfer)等方法，但本发明不限于此。
天线830的两端分别经由通孔804电性连接至芯片820的接垫。在天线装置的俯视方向上，在天线830经由通孔804与芯片820电性连接的位置，天线830在基板800上的投影面积例如大于通孔804在基板800上的投影面积。换句话说，天线830例如填满整个通孔804，并覆盖位于通孔804的周围处的基板800的表面800b。
另一方面，通孔804在基板800上的投影面积例如大于芯片820的接垫在基板800上的投影面积。因此，当天线830填满整个通孔804时，可确保天线830与接垫的接触面积，而可改善天线830与芯片820之间的电性连接。
在一实施例中，天线830可如同图1A的天线120般包括第一接合线段122及第二接合线段124，相关说明可参照上述实施例，在此不再赘述。
接着，在步骤S124中，干燥天线830，使天线830固化。在本实施例中，干燥天线830的方法例如包括热固化、光固化、或风干固化等，但本发明不限于此。在一实施例中，在使天线830固化之后，可于其上形成保护层(例如图2B的保护层220、或图6B的保护层620)。至此，已大致完成本实施例的天线装置60的制作。最后，在步骤S126中，卷取天线装置60。
在本实施例中，天线装置60的厚度因仅包含基板800、粘着层810、芯片820与天线830的厚度，固天线装置60的整体厚度可薄化至70μm～80μm。在一些实施例中，在芯片820放置于凹槽内的情况下，天线装置60的整体厚度可达小于50μm的程度。在另一些实施例中，在基板的两面皆形成有凹槽的情况下，天线装置60的整体厚度可达小于30μm的程度。据此，相较于传统的天线装置(厚度大于100μm)，不仅大幅降低天线装置整体的厚度，也可避免因芯片或天线凸出基板而容易在后续工艺中受到破坏而影响良率等问题。另外，相较于传统天线装置的制造方法，本发明的天线装置60的制造方法中例如可不须进行采用异方性导电胶(Anisotropic Conductive Paste，ACP)等的热压接合工艺，因此步骤较少，而可提升工艺效率。
图12是依照本发明的第十一实施例的一种天线装置的制造方法的流程图。
请参照图12，第十一实施例的制造方法与第十实施例的制造方法的不同处为：第十一实施例的制造方法是于同一卷对卷机台中进行天线装置的制造流程。换句话说，例如可省略第十实施例的步骤S108、步骤S118、步骤S120等步骤。因此，可提高工艺效率。步骤S200～步骤S220所省略的部分技术说明可参照图9A、图10A、图11A的相关内容，在此不再赘述。
图13是依照本发明的第十二实施例的一种天线装置的制造方法的流程图。在此必须说明的是，图13的实施例沿用图12的实施例的标号与部分内容，其中采用相同或近似的标号来表示相同或近似的流程，并且省略了相同技术内容的说明。关于省略部分的说明可参照前述实施例，在此不赘述。
请参照图13，第十二实施例的制造方法与第十一实施例的制造方法的不同处为：在步骤S212之后与步骤S214之前还包含步骤S213。具体来说，在步骤S202’中，对应于后续步骤中芯片预定形成区域，在基板上印刷对位记号或形成凹槽，而不在此形成粘着层，因此也省略进行第十一实施例的步骤S204。接着，在将芯片放置在基板上(步骤S212)之后，形成粘着层于芯片上(步骤S213)，并压合固定芯片(步骤S214)。
在本实施例中，粘着层例如包覆芯片。换句话说，粘着层例如覆盖芯片的表面及其侧面。据此，芯片可通过粘着层固定于基板上，且可保护芯片不受到破坏。
在一实施例中，在将芯片放置于凹槽内的情况下，粘着层例如填满芯片与凹槽之间的间隙，而可将芯片固定于凹槽内，进而确保芯片不会自凹槽脱落。
图14是依照本发明的第十三实施例的一种天线装置的制造方法的立体示意图，其中使用与图9B、图10B、图11B相同的元件符号来代表相同或相似的构件，且所省略的部分技术说明，如各层或区域的尺寸、材料、功能等均可参照图9B、图10B、图11B的相关内容，因此于下文不再赘述。
请参照图14，例如可重复进行上述实施例的制造方法，以在基板上形成多个天线装置60。举例来说，在一实施例中，可在基板准备步骤时重复进行步骤S102或步骤S202，以形成多个粘着层于基板上，接着在芯片放置步骤时重复进行步骤S112与步骤S114或步骤S210与步骤S212，以将多个芯片放置于粘着层上，然后在天线形成步骤时重复进行步骤S122或步骤S216，以将多个天线形成于基板的相对于芯片的一面上。在另一实施例中，可代替步骤S102或步骤S202而采用图13中的步骤S213，以形成多个粘着层于芯片上，但本发明不以此为限。
综上所述，本发明的天线装置通过在基板中具有多个通孔，且天线通过通孔电性连接至芯片，可确保天线与芯片之间的电性连接，避免天线产生断线等问题，进而提升天线装置的良率。并且，本发明的天线装置的制造方法中，通过在基板中形成多个通孔，且天线通过通孔电性连接至芯片，可确保天线与芯片之间的电性连接，且可避免天线产生断线等问题，进而提升天线装置的良率。
虽然本发明已以实施例公开如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的构思和范围内，当可作些许的变动与润饰，故本发明的保护范围当视权利要求所界定者为准。

Claims (20)

1.一种天线装置，包括：
基板，具有相反的第一面与第二面、以及至少两个通孔；
芯片，设置于所述基板的所述第一面上，所述芯片于面向所述基板的表面具有分别对应所述至少两个通孔的至少两个接垫；以及
天线，设置于所述基板的所述第二面上，所述天线的至少一部分位于所述至少两个通孔中，所述天线经由所述至少两个通孔与所述至少两个接垫电性连接，
所述通孔在所述基板上的投影面积大于所述芯片的所述接垫在所述基板上的投影面积。
2.如权利要求1所述的天线装置，其中所述天线具有分别与所述至少两个接垫电性连接的第一接合线段及第二接合线段，所述第一接合线段位于所述天线最外圈，且完整覆盖所述至少两个通孔的一者，所述第二接合线段位于所述天线最内圈，且完整覆盖所述至少两个通孔的另一者。
3.如权利要求1所述的天线装置，还包括：
粘着层，位于所述基板与所述芯片之间。
4.如权利要求3所述的天线装置，其中所述粘着层的面积大于所述芯片的面积，
所述芯片埋设于所述粘着层的一部分内，使得位于所述基板与所述芯片之间的所述粘着层的厚度小于位于所述芯片周边的所述粘着层的厚度，
所述粘着层具有分别对应于所述至少两个通孔的至少两个开孔。
5.如权利要求1所述的天线装置，其还包括：
保护粘着层，配置于所述芯片上，所述保护粘着层覆盖所述芯片，
所述保护粘着层的面积大于所述芯片的面积。
6.如权利要求1所述的天线装置，其中所述基板于所述第一面更具有容置所述芯片的第一凹槽，
所述第一凹槽的侧壁与所述基板的所述第二面之间具有夹角，且所述夹角为锐角，
所述至少两个通孔设置于所述第一凹槽底面的所述基板内。
7.如权利要求6所述的天线装置，其中所述基板于所述第二面更具有容置所述天线的第二凹槽，
所述至少两个通孔设置于所述第一凹槽与所述第二凹槽之间的所述基板内。
8.如权利要求1所述的天线装置，其还包括：
保护层，配置于所述芯片及所述天线中的至少一者上，所述保护层在所述基板上的投影面积大于所述芯片及所述天线中的至少一者在所述基板上的投影面积。
9.如权利要求1所述的天线装置，其还包括：
印刷层，位于所述基板的所述第一面上，
所述印刷层具有开口，所述芯片位于所述开口内，且所述印刷层的表面与所述芯片的背面之间的水平高度差为7μm以下。
10.如权利要求1至权利要求9中任一项所述的天线装置，其中所述基板还包括沟槽，
所述沟槽邻近所述芯片的短边，且与所述芯片相隔一距离，
所述沟槽的长度大于或等于所述芯片的宽度。
11.一种天线装置的制造方法，包括：
基板准备步骤，于基板中形成至少两个通孔，所述基板具有相反的第一面与第二面；
芯片放置步骤，所述基板以卷对卷的方式移动，并将芯片放置于所述基板的所述第一面上，所述芯片于面向所述基板的表面具有分别对应所述至少两个通孔的至少两个接垫；以及
天线形成步骤，形成天线于所述基板的所述第二面上，所述天线的至少一部分位于所述至少两个通孔中，所述天线经由所述至少两个通孔与所述至少两个接垫电性连接，
所述通孔在所述基板上的投影面积大于所述芯片的所述接垫在所述基板上的投影面积。
12.如权利要求11所述的天线装置的制造方法，其中所述芯片的短边方向与所述基板的移动方向之间具有夹角，所述夹角小于或等于45度。
13.如权利要求11所述的天线装置的制造方法，其中所述天线具有分别与所述至少两个接垫电性连接的第一接合线段及第二接合线段，
所述第一接合线段位于所述天线最外圈，且以完整覆盖所述至少两个通孔的一者的方式横跨所述芯片的短边方向，所述第二接合线段位于所述天线最内圈，且以完整覆盖所述至少两个通孔的另一者的方式横跨所述芯片的短边方向。
14.如权利要求11所述的天线装置的制造方法，其中在所述基板准备步骤中，还包括：
于所述基板的所述芯片的预定形成区域形成粘着层。
15.如权利要求14所述的天线装置的制造方法，其中所述粘着层的面积大于所述芯片的面积，
在所述芯片放置步骤中，所述芯片埋设于所述粘着层的一部分内，使得位于所述基板与所述芯片之间的所述粘着层的厚度小于位于所述芯片周边的所述粘着层的厚度，
所述粘着层具有分别对应于所述至少两个通孔的至少两个开孔，使得所述粘着层暴露出所述芯片的所述至少两个接垫。
16.如权利要求11所述的天线装置的制造方法，其中在所述芯片放置步骤之后与所述天线形成步骤之前，还包括：
形成保护粘着层于所述芯片上，所述保护粘着层覆盖所述芯片，
所述保护粘着层的面积大于所述芯片的面积。
17.如权利要求11所述的天线装置的制造方法，其中在所述基板准备步骤中，还包括：
第一凹槽形成步骤，在所述基板的所述第一面中对应于所述芯片的预定形成区域形成第一凹槽，
所述第一凹槽的侧壁与所述基板的所述第二面之间具有夹角，且所述夹角为锐角，
所述至少两个通孔设置于所述第一凹槽底面的所述基板内。
18.如权利要求17所述的天线装置的制造方法，其中在所述基板准备步骤中，还包括：
第二凹槽形成步骤，在所述基板的所述第二面中对应于所述天线的预定形成区域形成第二凹槽，
所述至少两个通孔设置于所述第一凹槽与所述第二凹槽之间的所述基板内。
19.如权利要求11所述的天线装置的制造方法，其中在所述基板准备步骤中，还包括：
沟槽形成步骤，在所述基板中邻近所述芯片的预定形成区域的短边形成沟槽，且所述沟槽与所述预定形成区域相隔一距离。
20.如权利要求11所述的天线装置的制造方法，其中在天线形成步骤中，形成有分别与所述至少两个接垫电性连接的第一接合线段及第二接合线段，所述第一接合线段位于所述天线最外圈，且完整覆盖所述至少两个通孔的一者，所述第二接合线段位于所述天线最内圈，且完整覆盖所述至少两个通孔的另一者。
CN202011430632.3A 2019-12-12 2020-12-07 天线装置及其制造方法 Active CN112530928B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962947026P 2019-12-12 2019-12-12
US62/947,026 2019-12-12
TW109132815 2020-09-23
TW109132815A TWI726815B (zh) 2019-12-12 2020-09-23 天線裝置及其製造方法

Publications (2)

Publication Number Publication Date
CN112530928A CN112530928A (zh) 2021-03-19
CN112530928B true CN112530928B (zh) 2024-01-19

Family

ID=74998647

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011430632.3A Active CN112530928B (zh) 2019-12-12 2020-12-07 天线装置及其制造方法

Country Status (1)

Country Link
CN (1) CN112530928B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6246327B1 (en) * 1998-06-09 2001-06-12 Motorola, Inc. Radio frequency identification tag circuit chip having printed interconnection pads
JP2006155838A (ja) * 2004-12-01 2006-06-15 Sony Corp 光ディスクの製造方法、光ディスク、および光ディスク製造用スタンパ
CN102414700A (zh) * 2009-04-28 2012-04-11 凸版印刷株式会社 天线片、带非接触式ic的数据载体及天线片的制造方法
US9331030B1 (en) * 2014-12-15 2016-05-03 Industrial Technology Research Institute Integrated antenna package and manufacturing method thereof
JP2018028730A (ja) * 2016-08-15 2018-02-22 凸版印刷株式会社 Ｉｃカード及びｉｃカードの製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2893734A1 (fr) * 2005-11-21 2007-05-25 St Microelectronics Sa Micromodule electronique et procede de fabrication d'un tel micromodule

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6246327B1 (en) * 1998-06-09 2001-06-12 Motorola, Inc. Radio frequency identification tag circuit chip having printed interconnection pads
JP2006155838A (ja) * 2004-12-01 2006-06-15 Sony Corp 光ディスクの製造方法、光ディスク、および光ディスク製造用スタンパ
CN102414700A (zh) * 2009-04-28 2012-04-11 凸版印刷株式会社 天线片、带非接触式ic的数据载体及天线片的制造方法
US9331030B1 (en) * 2014-12-15 2016-05-03 Industrial Technology Research Institute Integrated antenna package and manufacturing method thereof
JP2018028730A (ja) * 2016-08-15 2018-02-22 凸版印刷株式会社 Ｉｃカード及びｉｃカードの製造方法

Also Published As

Publication number Publication date
CN112530928A (zh) 2021-03-19

Similar Documents

Publication Publication Date Title
US7456083B2 (en) Semiconductor device and manufacturing method of the same
US7551141B1 (en) RFID strap capacitively coupled and method of making same
US8050467B2 (en) Package, packaging method and substrate thereof for sliding type thin fingerprint sensor
US20050258502A1 (en) Chip package, image sensor module including chip package, and manufacturing method thereof
US20110006442A1 (en) Semiconductor chip, film substrate, and related semiconductor chip package
US20060189040A1 (en) Method of manufacturing an electronic device
JP2008541441A (ja) 傾斜コンタクトパッドを有するシリコンチップ及びそのようなチップを備えた電子モジュール
US11764121B2 (en) Semiconductor packages
JP2008204346A (ja) Ｒｆｉｄタグおよびｒｆｉｄタグの製造方法
US8222707B2 (en) Semiconductor package structure and package method thereof
US9142485B2 (en) Contactless object with integrated circuit connected to circuit terminals by capacitive coupling
CN112530928B (zh) 天线装置及其制造方法
US8723744B2 (en) Method for making contactless portable devices with dielectric bridge and portable devices
US20020024475A1 (en) Non-contact type IC card, antenna and antenna frame for IC card
CN112652880B (zh) 天线装置及其制造方法
US8424771B2 (en) RFID tag
TWI726815B (zh) 天線裝置及其製造方法
JP2007311407A (ja) Ｉｃチップ、回路形成済ウエハ、および非接触通信部材
US20170246844A1 (en) Chip card substrate and method of forming a chip card substrate
US20230223327A1 (en) Package base substrate and semiconductor package including the same
JP2007148672A (ja) Ｉｃモジュールおよび非接触ｉｃカード
US20240120304A1 (en) Electronic device and manufacturing method thereof
US20230359856A1 (en) Prelam body of a smart card, method of forming a prelam body of a smart card, and a smart card
US20050054126A1 (en) System and method for marking the surface of a semiconductor package
US20230080328A1 (en) Semiconductor device and method of fabricating the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant