WO2005088526A1 - 電子タグ用インレットの製造方法 - Google Patents

電子タグ用インレットの製造方法 Download PDF

Info

Publication number
WO2005088526A1
WO2005088526A1 PCT/JP2005/000467 JP2005000467W WO2005088526A1 WO 2005088526 A1 WO2005088526 A1 WO 2005088526A1 JP 2005000467 W JP2005000467 W JP 2005000467W WO 2005088526 A1 WO2005088526 A1 WO 2005088526A1
Authority
WO
WIPO (PCT)
Prior art keywords
antenna
region
electronic tag
inlet
manufacturing
Prior art date
Application number
PCT/JP2005/000467
Other languages
English (en)
French (fr)
Inventor
Yuichi Morinaga
Yuji Ikeda
Shintaro Sakamoto
Original Assignee
Renesas Technology Corp.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp. filed Critical Renesas Technology Corp.
Priority to US10/592,477 priority Critical patent/US20070193020A1/en
Priority to JP2006510883A priority patent/JPWO2005088526A1/ja
Publication of WO2005088526A1 publication Critical patent/WO2005088526A1/ja
Priority to US12/558,915 priority patent/US20100005647A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2208—Supports; Mounting means by structural association with other equipment or articles associated with components used in interrogation type services, i.e. in systems for information exchange between an interrogator/reader and a tag/transponder, e.g. in Radio Frequency Identification [RFID] systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07718—Constructional details, e.g. mounting of circuits in the carrier the record carrier being manufactured in a continuous process, e.g. using endless rolls
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • G06K19/07756—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna the connection being non-galvanic, e.g. capacitive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0113—Female die used for patterning or transferring, e.g. temporary substrate having recessed pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0143—Using a roller; Specific shape thereof; Providing locally adhesive portions thereon
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0073—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
    • H05K3/0076—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the composition of the mask
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49016—Antenna or wave energy "plumbing" making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49016—Antenna or wave energy "plumbing" making
    • Y10T29/49018—Antenna or wave energy "plumbing" making with other electrical component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Definitions

  • the present invention relates to a technique for manufacturing an inlet for a non-contact type electronic tag, and more particularly to a technique effective when applied to an antenna patterning process.
  • Patent Document 1 Japanese Patent Application Laid-Open No. 2003-37347
  • a non-contact electronic tag is a tag in which desired data is stored in a memory circuit in a semiconductor chip, and this data is read using microwaves. Is mounted.
  • an electronic tag stores data in a memory circuit in a semiconductor chip, it has an advantage that it can store a large amount of data as compared with a tag using a barcode or the like. Further, there is an advantage that the data stored in the memory circuit is more difficult to be illegally falsified than the data stored in the barcode.
  • PEN polyethylene naphthalate
  • PET polyethylene terephthalate
  • PEN and PET are less expensive than polyimide resin
  • aluminum foil is less expensive than copper foil, so that reduction in material cost can be expected.
  • the gravure printing method can transfer the pattern of the resist film in a short time and the TAT because the exposure step and the development step can be omitted as compared with the photolithography technique, and the processing cost can be expected to be reduced.
  • the pattern formed becomes coarser than in the case of photolithography, and the problem that the grooves between the patterns are filled or excessively widened is a problem. The inventors have found.
  • An object of the present invention is to provide a technique capable of forming an antenna pattern of an inlet for an electronic tag with high accuracy and at low cost.
  • the present invention provides an antenna made of a conductive film formed on a main surface of an insulating film, a slit formed on a part of the antenna, one end of which extends to an outer edge of the antenna, and a plurality of bumps.
  • a method for manufacturing an inlet for an electronic tag comprising: a semiconductor chip electrically connected to the antenna via an electrode; and a resin for sealing the semiconductor chip,
  • the convex pattern extends in a first direction that is a relative traveling direction of a doctor blade, and has a first region having a minimum first width in the convex pattern, and a second region having one or more bent portions. Formed from a region and a third region extending in a second direction crossing the first direction,
  • the first radius of curvature of the first outer edge located relatively inside is larger than the second radius of curvature of the second outer edge located relatively outside.
  • the present invention provides an antenna comprising a conductor film formed on a main surface of an insulating film, a slit formed on a part of the antenna, one end of which extends to an outer edge of the antenna, and a plurality of bumps.
  • a method for manufacturing an inlet for an electronic tag comprising: a semiconductor chip electrically connected to the antenna via an electrode; and a resin for sealing the semiconductor chip.
  • the convex pattern extends in a first direction that is a relative traveling direction of a doctor blade, and has a first region having a minimum first width in the convex pattern, and a second region having one or more bent portions.
  • a second width of the fourth region at the first position is larger than the first width.
  • the present invention provides an antenna formed of a conductive film formed on a main surface of an insulating film, and a slit formed on a part of the antenna and having one end extending to an outer edge of the antenna.
  • a method for manufacturing an electronic tag inlet comprising: a semiconductor chip electrically connected to the antenna via a plurality of bump electrodes; and a resin for sealing the semiconductor chip.
  • the convex pattern extends in a first direction that is a relative traveling direction of a doctor blade, and has a first region having a minimum first width in the convex pattern, and a second region having one or more bent portions. Formed from a region and a third region extending in a second direction crossing the first direction,
  • the first width is set to 150 zm or less.
  • the antenna pattern of the electronic tag inlet can be formed with high precision and at low cost.
  • FIG. 1 is a plan view showing a part of a long insulating film used for manufacturing an inlet for an electronic tag according to an embodiment of the present invention.
  • FIG. 2 is an enlarged plan view showing a part of the insulating film shown in FIG. 1.
  • FIG. 3 is an enlarged plan view showing a part of the antenna formed on one surface of the insulating film shown in FIGS. 1 and 2.
  • Garden 4 is a plan view of a semiconductor chip mounted on an electronic tag inlet according to an embodiment of the present invention.
  • FIG. 5 is a cross-sectional view of a principal part when the semiconductor chip shown in FIG. 4 is mounted on an insulating film.
  • FIG. 6 Description of a gravure printing machine used for manufacturing an electronic tag inlet according to one embodiment of the present invention FIG.
  • FIG. 7 is an explanatory diagram showing a main part of the surface of a gravure plate included in the gravure printing machine shown in FIG.
  • FIG. 7 is an explanatory view showing a main part of the surface of a gravure plate included in the gravure printing machine shown in FIG.
  • Garden 9 is a schematic view of a bonder showing a part of a process of manufacturing an inlet for an electronic tag (a process of connecting a semiconductor chip and an antenna) according to an embodiment of the present invention.
  • FIG. 10 is a cross-sectional view of bump electrodes formed on the main surface of the semiconductor chip shown in FIG. 4 and the vicinity thereof.
  • FIG. 11 is a cross-sectional view of a dummy bump electrode formed on the main surface of the semiconductor chip shown in FIG. 4 and its vicinity.
  • FIG. 14 is a block diagram of a circuit formed on the main surface of the semiconductor chip shown in FIG. 4.
  • FIG. 15 is a side view showing an inlet for an electronic tag according to an embodiment of the present invention.
  • FIG. 16 is a side view showing a state in which an insulating film used for manufacturing an electronic tag inlet according to an embodiment of the present invention is wound around a reel.
  • FIG. 17 is a plan view (front side) showing an inlet for an electronic tag according to an embodiment of the present invention.
  • FIG. 18 is an explanatory diagram showing a method of using an electronic tag using an electronic tag inlet according to an embodiment of the present invention.
  • the electronic tag inlet (hereinafter simply referred to as “inlet”) of the present embodiment forms a main part of a non-contact electronic tag provided with a microwave receiving antenna.
  • FIG. 1 is a plan view showing an insulating film 1 used for manufacturing the inlet of the present embodiment
  • FIG. 2 is a plan view showing a part of FIG. 1 in an enlarged manner.
  • the insulating film 1 is carried in a state of being wound on a reel 2 into a manufacturing process of the inlet of the present embodiment.
  • a large number of antennas 3 are previously formed at predetermined intervals.
  • insulating finolem 1 is formed of, for example, PEN or PET.
  • the antenna 3 is formed of, for example, an Al (aluminum) film (conductor film).
  • PEN or PET as the material for the insulating film 1 and using A1 as the material for the antenna 3
  • polyimide resin as the material for the insulating film 1 and as the material for the antenna 3
  • the material cost of the inlet can be reduced as compared with the case where Cu (copper) is used.
  • the insulating film 1 conforms to the standard of a film carrier tape, and is formed, for example, with a width of about 48 mm or about 70 mm and a thickness of about 50 ⁇ m, and transports the insulating film 1 to both sides.
  • Sprocket holes 4 are formed at predetermined intervals.
  • the sprocket holes 4 can be formed, for example, by punching a part of the insulating film 1 with a punch.
  • the length of the antenna 3 in the long side direction is, for example, about 51 mm, and is optimized to efficiently receive a microwave having a frequency of 2.45 GHz.
  • the width of the antenna 3 is about 1.5 mm, and is optimized so that the size of the inlet can be reduced and the strength can be ensured.
  • FIG. 3 is an enlarged plan view showing an area indicated by A in FIG. 2 (almost the center of the antenna 3). is there.
  • a slit 5 whose one end reaches the outer edge of the antenna 3 is formed substantially at the center of the antenna 3.
  • an area B on which a semiconductor chip (hereinafter, simply referred to as a chip) is mounted in a later step is provided on the middle of the slit 5.
  • the width of the slit 5 is narrowest at a portion overlapping the area B. This makes it possible to prevent the area B from expanding, and to prevent a chip mounted in the area B from increasing in size.
  • FIG. 4 is a plan view showing a layout of four bump electrodes BMP1—BMP4 formed on the main surface of the chip CHP mounted on the area B.
  • FIG. FIG. 3 is a cross-sectional view of a main part of the insulating film 1 when it is formed.
  • the chip CHP is made of a single-crystal silicon substrate having a thickness of about 0.15 mm, and has a main surface on which a circuit including rectification, transmission, clock extraction, a selector, a counter, a ROM, and the like described later is formed. Have been.
  • the ROM has a storage capacity of 128 bits, and can store a larger amount of data than a storage medium such as a barcode. Further, there is an advantage that the data stored in the ROM is more difficult to be illegally tampered with than the data stored in the barcode.
  • bump electrodes BMP1 to BMP4 made of, for example, Au (gold) are formed.
  • These four bump electrodes BMP1—BMP4 are located on a pair of virtual diagonal lines shown by the two-dot chain line in FIG. 4, and the distance from the intersection of these diagonal lines (the center of the main surface of the chip CHP). They are laid out so that they are almost equal. With such a layout, it is possible to easily balance the weight when the chip CHP is connected.
  • These bump electrodes BMP1 and BMP4 are formed using, for example, a known electrolytic plating method, and have a height of, for example, about 15 ⁇ m.
  • the distance W1 between adjacent bump electrodes is, for example, 200 ⁇ m.
  • the connection positions of the bump electrodes BMP1 and BMP4 are determined.
  • the alignment margin is about 25 am in each direction on the insulating finolem 1 (antenna 3), and the width W2 of the slit 5 in the area B (see FIG. 5) is at most about 150 ⁇ m or less.
  • an A1 foil having a thickness of about 18 ⁇ m is adhered to one surface of the insulating film 1.
  • the A1 foil is chemically etched (wet etched) into the shape of the antenna 3.
  • the pattern of the resist film serving as a mask during the chemical etching is formed by a gravure printing method using a gravure printing machine as shown in FIG.
  • the gravure printing press has a gravure plate 11 on the surface of which ruggedness corresponding to the pattern of the resist film is formed, and a holding hole 12 for holding one surface of the insulating film 1 on which the A1 foil is adhered to the surface of the gravure plate 11.
  • a resist resin tank 14 for holding a resist resin liquid 13, and a doctor (doctor blade) 15.
  • the gravure plate 11 is made of a material made of, for example, Fe (iron) or A1 with a surface of Cu (copper) coated with a concave shape, and further subjected to a Cr (chrome) plating. It is formed by that.
  • Doctor 15 is a blade made of thin steel. As the gravure plate 11 rotates, the resist resin solution 13 adheres to the surface of the gravure plate 11 and fills the concave portions on the surface. Next, the doctor 15 rubs the surface of the gravure plate 11 to remove excess resist resin liquid 13 on the surface of the gravure plate 11, leaving the resist resin liquid 13 in the concave portion.
  • the gravure plate 11 rotates, and the insulating film 1 pressed by the pressing rolls 12 comes into contact with the resist resin liquid 13 remaining in the concave portions of the surface of the gravure plate 11, whereby the resist resin liquid 13 remaining in the concave portions comes into contact. Is transferred to the insulating film 1.
  • the transferred resist resin liquid 13 becomes a resist film (masking pattern) 13A serving as a mask at the time of the chemical etching.
  • the exposure step and the developing process are compared with the case where the pattern of the resist film 13A is formed by, for example, pattern jungling using photolithography technology. Steps and the like can be omitted.
  • This makes it possible to transfer the pattern of the resist film 13A to the insulating film 1 with a shorter TAT than in the case where the photolithography technique is used, thereby reducing processing costs.
  • a pattern of the resist film 13A is formed on a region to be the antenna 3, and a pattern of the resist film 13A is on a region to be the slit 5. Is not formed.
  • the present inventors have found that the patterning accuracy of the resist film 13A is reduced on a region where the width of the slit 5 is reduced to, for example, about 150 ⁇ m or less. That is, they have found that the resist film 13A may be attached.
  • the A1 foil is chemically etched using such a resist film 13A as a mask, there is a concern that the A1 foil is not removed in a region where the width of the slit 5 is narrow, and the slit 5 is interrupted on the way.
  • the uneven portions on the surface of the gravure plate 11 are formed according to design rules as shown in FIGS. 7 and 8.
  • the design rule will be described. 7 and 8 are explanatory views showing the main part of the surface of the gravure plate 11, and show the convex portions 16 corresponding to one slit 5.
  • FIG. 7 and 8 are explanatory views showing the main part of the surface of the gravure plate 11, and show the convex portions 16 corresponding to one slit 5.
  • the surface of the convex portion (convex pattern) 16 has a shape that mirrors the planar shape of the slit 5 (see FIG. 3).
  • the convex portions 16 are shown in regions 16A (shown by coloring in FIGS. 7 and 8), 16B (shown by hatching in FIGS. 7 and 8), and 16C (shown by hatching in FIGS. 7 and 8).
  • And 16D shown by hatching in FIGS. 7 and 8
  • the shape of the portion of the region (first region) 16C that does not overlap with the regions 16B and 16D corresponds to the planar shape of the portion of the slit 5 that overlaps with the region B (see FIG. 3).
  • the width of the projection 16 (the width (first width) WC of the region 16C) is the smallest in this portion.
  • Such a convex portion 16 is surrounded by a concave portion (concave pattern) 17, and regions 16C and 16D including one end of the convex portion 16 are oriented in the opposite direction to the rotation direction C of the gravure plate 11 ( It extends in the relative traveling direction (first direction) of the doctor 15 (see FIG. 6) as viewed from the gravure plate 11, and its end reaches a position D corresponding to the outer edge of the antenna 3.
  • the region 16A extends in a direction intersecting the rotation direction C of the Dallavia plate 11, and the region (second region) 16B has a plurality of bent portions (three in FIGS. 7 and 8). I have.
  • the extending direction of the region 16C having the minimum width WC in the convex portion 16 is made substantially parallel to the rotation direction C of the gravure plate 11.
  • the doctor 15 wipes off the excess resist resin liquid 13 (see FIG. 6) on the surface of the gravure plate 11, the resist resin liquid 13 remains on the surface even in the narrowest area 16C of the convex portion 16.
  • the resist film 13A formed by transferring the resist resin solution 13 from the gravure plate 11 onto the insulating film 1 is used as a mask.
  • the Al foil adhered to one surface of the insulating film 1 is chemically etched, the A1 foil in the region where the width of the slit 5 becomes narrow can be reliably removed. As a result, it is possible to prevent the slit 5 from being interrupted on the way.
  • the radius of curvature (first radius of curvature) of the inner periphery (first outer edge) of the bent portion in the region 16B is changed to the radius of curvature of the outer periphery (second outer edge) (second radius of curvature). ). That is, as shown in FIG. 7, at the bent portion where R4 is the radius of curvature of the inner circumference and R5 is the radius of curvature of the outer circumference, R4 is larger than R5, R1 is the radius of curvature of the inner circumference, and R3 is the radius of the outer circumference.
  • R1 is set to be larger than R3 at a bent portion having a radius of curvature
  • R1 is set to be larger than R2 at a bent portion having R1 as an inner radius of curvature and R2 as an outer radius of curvature.
  • the phenomenon that the resist resin liquid 13 is connected can be prevented because the distance between R3 and R1 is large.
  • the width of the slit 5 is reduced even when the A1 foil adhered to one surface of the insulating film 1 is chemically etched using the resist film 13A made of the resist resin solution 13 transferred from the gravure plate 11 as a mask. A1 foil in the area can be reliably removed. As a result, it is possible to prevent the slit 5 from being interrupted on the way.
  • the width of region (fourth region) 16D (second width) WD is the width of region 16C
  • the outer edge of the region 16D is formed to have a forward tapered shape toward the position D so as to be larger than WC.
  • the area corresponding to the area 16D in the slit 5 does not overlap with the area B in which the chip is mounted (see FIG. 3). Therefore, by setting the width of the region 16D to be larger than the width WC of the region 16C, the width of the slit 5 can be kept large in the region where the chip is not arranged on the upper portion.
  • the foil is chemically etched, the possibility that the slit 5 is interrupted on the way can be reduced.
  • region 16D Is formed so as to form a forward taper toward the position D, the bent portion can be eliminated in the region 16D, so that the bleeding of the resist resin liquid 13 at the outer edge of the region 16D can be prevented, and the extra It is possible to prevent the undesired resist resin liquid 13 from remaining on the surface of the projection 16.
  • the case where the center line CL in the extending direction of the region 16C and the relative traveling direction E of the doctor 15 as viewed from the Dallavia plate 11 are substantially parallel is described.
  • the angle deviation (angle ⁇ ) between the center line CL and the traveling direction E of the doctor 15 is the largest.
  • the angle be within 15 °.
  • the problem of the slit 5 being interrupted can be more reliably prevented by keeping the angle deviation within 7 °.
  • the deviation (angle ⁇ ) between the extending direction (center line CL) of the region 16C having the minimum width WC in the convex portion 16 and the relative traveling direction ⁇ of the doctor 15 as viewed from the gravure plate 11 is determined.
  • the A1 foil adhered to one surface of the insulating film 1 is chemically etched using the resist film 13A made of the resist resin solution 13 transferred from the gravure plate 11 as a mask, the area where the width of the slit 5 becomes narrow is reduced.
  • the A1 foil can be reliably removed. As a result, it is possible to prevent the slit 5 from being interrupted on the way.
  • FIGS. 10 and 11 are cross-sectional views of the bump electrodes B MP1 to BMP4 shown in FIG. 4 and the vicinity thereof.
  • the bump electrode BMP1 forms an input terminal of a circuit described later
  • the bump electrode BMP2 forms a GND terminal.
  • the remaining two bump electrodes BMP3 and BMP4 form dummy bumps not connected to the circuit. As shown in FIG.
  • the bump electrode BMP1 which constitutes the input terminal of the circuit, is formed on the uppermost metal wiring 27 exposed by etching the passivation film 25 and the polyimide resin film 26 covering the main surface of the chip CHP. Is formed. Further, a barrier metal film 28 is formed between the bump electrode BMP1 and the uppermost metal wiring 27 to increase the adhesion between them.
  • the passivation film 25 is formed of, for example, a laminated film of a silicon oxide film and a silicon nitride film
  • the uppermost metal wiring 27 is formed of, for example, an A1 alloy film.
  • the barrier metal film 28 is composed of a laminated film of, for example, a Ti film having a high adhesion to the A1 alloy film and a Pd (palladium) film having a high adhesion to the bump electrode BMP1.
  • the connection between the bump electrode BMP2 constituting the GND terminal of the circuit and the uppermost metal wiring 27 has the same configuration as described above.
  • the bump electrodes BMP3 (and BMP4) constituting the dummy bumps are connected to a metal layer 29 formed on the same wiring layer as the uppermost metal wiring 27. Layer 29 is not connected to the circuit.
  • the antenna 3 is set on the bonding stage 21 heated to about 100 ° C, and the tip CHP is mounted on the tip of the ultrasonic bonding tool 22.
  • the chip CHP is pressed against the upper surface of the antenna 3, and the bump electrodes (BM P1-BMP4) and the antenna 3 are brought into contact.
  • the antenna 3 and the bump electrodes (BMP1 to BMP4) are intermetallicly bonded at the interface, and the bump electrode (BMP1 — BMP4) adheres to antenna 3.
  • FIG. 14 is a block diagram of a circuit formed on the chip CHP (see FIG. 4).
  • the main surface of chip CHP includes rectification 'transmission, clock extraction, selector, counter, A circuit composed of a ROM or the like is formed.
  • a slit 5 whose one end reaches the outer edge of the antenna 3 is provided in a part of the antenna 3 formed on one surface of the insulating film 1, and the antenna 3 divided into two by the slit 5 is provided.
  • One is connected to the input terminal of the chip CHP (bump electrode BMP1), and the other is connected to the GND terminal of the chip CHP (bump electrode BMP2).
  • a new chip CHP is mounted on the bonding stage 21, and then the insulating film 1 is moved by one pitch of the antenna 3, and the same operation as above is performed. , Connect this chip CHP to antenna 3. Thereafter, by repeating the same operation as described above, the chip CHP is connected to all the antennas 3 formed on the insulating film 1.
  • the insulating film 1 in which the connection operation of the chip CHP and the antenna 3 is completed is conveyed to the next resin sealing step while being wound on the reel 2.
  • a gap between the lower surface of the chip CHP and the insulating film 1 (and the antenna 3) is filled with an underfill resin 31 using a dispenser 30 or the like, and then the underfill resin 31 is filled. Is cured in a heating furnace. When the underfill resin 31 is cured in the heating furnace, the underfill resin 31 is semi-cured, the insulating film 1 is wound on the reel 2, and then the reel 2 is loaded into the heating furnace. The underfill resin 31 is completely hardened. Also, after semi-curing the underfill resin 31, prior to the step of winding the insulating film 1 on the reel 2, a test for determining whether or not the connection between the antenna 3 and the chip CHP is good may be performed.
  • the cover film 32 is laminated on one surface of the insulating film 1 (the surface on which the antenna 3 is formed), thereby completing the manufacturing process of the inlet 33 of the present embodiment.
  • the inlet 33 manufactured as described above is packaged in a state of being wound on a linole 2 and shipped to a customer.
  • FIG. 17 The customer who has purchased the inlet 33 obtains the individualized inlet 33 as shown in FIG. 17 by cutting the insulating film 1 and then assembling the inlet 33 with other members.
  • An electronic tag is produced by combining them.
  • FIG. 18 shows an example in which an electronic tag is manufactured by attaching a double-sided adhesive tape or the like to the back surface of the inlet 33, and the electronic tag is attached to the surface of an article such as a voucher.
  • the method for manufacturing an inlet for an electronic tag of the present invention can be applied to, for example, a process for manufacturing an antenna in an inlet for an electronic tag.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Details Of Aerials (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

　電子タグ用インレットのアンテナのパターンを精度よく、かつ安価に形成できる技術を提供するため、アンテナのパターンをケミカルエッチングによって形成する際のレジスト膜をグラビア印刷機を用いて形成し、グラビア版の表面の凸部１６における最小の幅を有する領域１６Ｃの延在方向をグラビア版の回転方向とは反対向き（グラビア版から見たドクターの相対的な進行方向）とし、領域１６Ｂにおける屈曲部の内周の曲率半径を外周の曲率半径より大きくし、凸部１６の一端が達する位置Ｄにて領域１６Ｄの幅ＷＤが領域１６Ｃの幅ＷＣよりも大きくなるように、領域１６Ｄの外縁を位置Ｄに向かって順テーパー状となるように形成する。

Description

明 細 書
電子タグ用インレットの製造方法
技術分野
[0001] 本発明は、非接触型電子タグ用インレットの製造技術に関し、特に、アンテナのパ ターニング工程に適用して有効な技術に関するものである。 背景技術
[0002] たとえば、基材上に導体インキを用いて細線配線部を含む回路パターンの形成を グラビア印刷法により行う場合において、印刷版の形成をダイレクト印刷方式により行 レ、、かつ細線配線部のパターンをドクターの方向に対して垂直方向または斜め方向 に面付けした刷版を形成し、この版を用いて被加工材上に細線配線部を含む回路 パターンのレジストパターンをグラビア印刷することにより、細線配線部を含む回路パ ターンを安価に形成することのできる技術がある（たとえば、特許文献 1参照）。
特許文献 1：特開 2003—37347号公報
発明の開示
発明が解決しょうとする課題
[0003] 非接触型の電子タグは、半導体チップ内のメモリ回路に所望のデータを記憶させ、 マイクロ波を使ってこのデータを読み取るようにしたタグであり、リードフレームで構成 したアンテナに半導体チップを実装した構造を有している。
[0004] 電子タグは、半導体チップ内のメモリ回路にデータを記憶させるため、バーコードを 利用したタグなどに比べて大容量のデータを記憶できる利点がある。また、メモリ回 路に記憶させたデータは、バーコードに記憶させたデータに比べて不正な改竄が困 難であるという利点もある。
[0005] し力 ながら、この種の電子タグは、バーコードを利用したタグなどに比べて構造が 複雑であることから、その製造コストが高 これが電子タグの普及を妨げる一因とな つている。本発明者らは、特にアンテナの製造工程に着目し、検討を進めている。本 発明者らが検討したアンテナの製造工程の一例では、ポリイミド樹脂の基材に接着 剤にて貼付された銅箔をフォトリソグラフィ技術によってパターエングされたレジスト膜 をマスクとしてケミカルエッチング（ウエットエッチング）することでアンテナのパターン を形成している。この技術は、ポリイミド樹脂および銅の材料コストが高 レジスト膜 のパターユングに要する TAT (Turn Around Time)が長くなつてしまうこと力 加工コ ストが高いという問題がある。
[0006] そこで、本発明者らは、基材として PEN (polyethylene naphthalate)もしくは PET ( polyethylene terephthalate)を用レ、、この基材にアルミニウム箔を接着剤により貼付し 、そのアルミニウム箔上にグラビア印刷法によってアンテナのパターンと同じ平面形 状のレジスト膜のパターンを転写し、そのレジスト膜をマスクとしてケミカルエッチング することでアンテナのパターンを形成する技術にっレ、て検討した。この技術によれば 、 PENおよび PETはポリイミド樹脂に比べて安価であり、アルミニウム箔は銅箔より安 価であることから、材料コストの低減が期待できる。また、グラビア印刷法は、フォトリソ グラフィ技術に比較して、露光工程および現像工程などが省略できることから短レ、T ATでレジスト膜のパターンを転写でき、加工コストの低減が期待できる。しかしながら 、グラビア印刷法を用いた場合には、フォトリソグラフィ技術に比べて形成されるパタ ーンが粗くなつてしまうことから、パターン間の溝が埋まってしまったり広がり過ぎたり してしまう問題を本発明者らは見出した。
[0007] 本発明の目的は、電子タグ用インレットのアンテナのパターンを精度よぐかつ安価 に形成できる技術を提供することにある。
[0008] 本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添 付図面から明らかになるであろう。
課題を解決するための手段
[0009] 本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、 次のとおりである。
[0010] 本発明は、絶縁フィルムの主面に形成された導体膜からなるアンテナと、前記アン テナの一部に形成され、一端が前記アンテナの外縁に延在するスリットと、複数個の バンプ電極を介して前記アンテナに電気的に接続された半導体チップと、前記半導 体チップを封止する樹脂とを備えた電子タグ用インレットの製造方法であって、
(a)前記主面に前記導体膜が形成された前記絶縁フィルムを用意する工程、 (b)前記アンテナに対応する凹パターンおよび前記スリットに対応する凸パターンが 形成されたグラビア版と、ドクターブレードとを用いたグラビア印刷法により、前記導 体膜上に前記凹パターンに対応した形状のマスキングパターンを形成する工程、 (C)前記マスキングパターンをマスクとして前記導体膜をエッチングし、前記スリットを 有する前記アンテナを形成する工程、
を含み、
前記凸パターンは、ドクターブレードの相対的な進行方向である第 1方向に延在し 前記凸パターンにおける最小の第 1の幅を有する第 1領域と、 1つ以上の屈曲部を有 する第 2領域と、前記第 1方向と交差する第 2方向に延在する第 3領域とから形成さ れ、
前記屈曲部において相対的に内側に位置する第 1外縁の第 1曲率半径は、相対 的に外側に位置する第 2外縁の第 2曲率半径より大きいものである。
また、本発明は、絶縁フィルムの主面に形成された導体膜からなるアンテナと、前 記アンテナの一部に形成され、一端が前記アンテナの外縁に延在するスリットと、複 数個のバンプ電極を介して前記アンテナに電気的に接続された半導体チップと、前 記半導体チップを封止する樹脂とを備えた電子タグ用インレットの製造方法であって
(a)前記主面に前記導体膜が形成された前記絶縁フィルムを用意する工程、
(b)前記アンテナに対応する凹パターンおよび前記スリットに対応する凸パターンが 形成されたグラビア版と、ドクターブレードとを用いたグラビア印刷法により、前記導 体膜上に前記凹パターンに対応した形状のマスキングパターンを形成する工程、
(c)前記マスキングパターンをマスクとして前記導体膜をエッチングし、前記スリットを 有する前記アンテナを形成する工程、
を含み、
前記凸パターンは、ドクターブレードの相対的な進行方向である第 1方向に延在し 前記凸パターンにおける最小の第 1の幅を有する第 1領域と、 1つ以上の屈曲部を有 する第 2領域と、前記第 1方向と交差する第 2方向に延在する第 3領域と、一部が前 記第 1領域と重複し、前記第 1方向に延在し、前記凹パターンにおける前記アンテナ の前記外縁に対応する第 1位置に達する第 4領域とから形成され、 前記第 4領域の前記第 1位置における第 2の幅は、前記第 1の幅より大きいもので ある。
[0012] また、本発明は、絶縁フィルムの主面に形成された導体膜からなるアンテナと、前 記アンテナの一部に形成され、一端が前記アンテナの外縁に延在するスリットと、複 数個のバンプ電極を介して前記アンテナに電気的に接続された半導体チップと、前 記半導体チップを封止する樹脂とを備えた電子タグ用インレットの製造方法であって
(a)前記主面に前記導体膜が形成された前記絶縁フィルムを用意する工程、
(b)前記アンテナに対応する凹パターンおよび前記スリットに対応する凸パターンが 形成されたグラビア版と、ドクターブレードとを用いたグラビア印刷法により、前記導 体膜上に前記凹パターンに対応した形状のマスキングパターンを形成する工程、
(c)前記マスキングパターンをマスクとして前記導体膜をエッチングし、前記スリットを 有する前記アンテナを形成する工程、
を含み、
前記凸パターンは、ドクターブレードの相対的な進行方向である第 1方向に延在し 前記凸パターンにおける最小の第 1の幅を有する第 1領域と、 1つ以上の屈曲部を有 する第 2領域と、前記第 1方向と交差する第 2方向に延在する第 3領域とから形成さ れ、
前記第 1の幅は、 150 z m以下とするものである。
発明の効果
[0013] 本願において開示される発明のうち、代表的なものによって得られる効果を簡単に 説明すれば以下のとおりである。
[0014] すなわち、電子タグ用インレットのアンテナのパターンを精度よぐかつ安価に形成 できる。
図面の簡単な説明
[0015] [図 1]本発明の一実施の形態である電子タグ用インレットの製造に用いる長尺の絶縁 フィルムの一部を示す平面図である。 [図 2]図 1に示す絶縁フィルムの一部を拡大して示す平面図である。
[図 3]図 1および図 2に示す絶縁フィルムの一面に形成されたアンテナの一部を拡大 して示す平面図である。
園 4]本発明の一実施の形態である電子タグ用インレットに実装された半導体チップ の平面図である。
園 5]図 4に示した半導体チップを絶縁フィルム上に実装した際の要部断面図である 園 6]本発明の一実施の形態である電子タグ用インレットの製造に用いるグラビア印 刷機の説明図である。
園 7]図 6に示したグラビア印刷機に含まれるグラビア版の表面の要部を示す説明図 である。
園 8]図 6に示したグラビア印刷機に含まれるグラビア版の表面の要部を示す説明図 である。
園 9]本発明の一実施の形態である電子タグ用インレットの製造工程の一部（半導体 チップとアンテナの接続工程）を示すボンダの概略図である。
[図 10]図 4に示す半導体チップの主面に形成されたバンプ電極およびその近傍の断 面図である。
[図 11]図 4に示す半導体チップの主面に形成されたダミーバンプ電極およびその近 傍の断面図である。
園 12]図 9に示すボンダの要部を拡大して示す概略図である。
園 13]本発明の一実施の形態である電子タグ用インレットの製造工程の一部（半導 体チップの樹脂封止工程)を示す概略図である。
[図 14]図 4に示す半導体チップの主面に形成された回路のブロック図である。
園 15]本発明の一実施の形態である電子タグ用インレットを示す側面図である。 園 16]本発明の一実施の形態である電子タグ用インレットの製造に用いる絶縁フィル ムをリールに卷き取った状態を示す側面図である。
園 17]本発明の一実施の形態である電子タグ用インレットを示す平面図（表面側）で ある。 [図 18]本発明の一実施の形態である電子タグ用インレットを用いた電子タグの使用 方法を示す説明図である。
発明を実施するための最良の形態
[0016] 以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態 を説明するための全図において、同一の部材には原則として同一の符号を付し、そ の繰り返しの説明は省略する。
[0017] 本実施の形態の電子タグ用インレット（以下、単にインレットと記す）は、マイクロ波 受信用のアンテナを備えた非接触型電子タグの主要部を構成するものである。
[0018] 図 1は本実施の形態のインレットの製造に用いる絶縁フィルム 1を示す平面図であり 、図 2は図 1の一部を拡大して示す平面図である。
[0019] 図 1および図 2に示すように、絶縁フィルム 1は、リール 2に卷き取られた状態で本実 施の形態のインレットの製造工程に搬入される。この絶縁フィルム 1の一面には、予め 多数のアンテナ 3が所定の間隔で形成されている。本実施の形態において、絶縁フ イノレム 1は、たとえば PENまたは PETから形成されている。また、アンテナ 3は、たとえ ば Al (アルミニウム）膜 (導体膜)から形成されている。このように、絶縁フィルム 1の材 料として PENまたは PETを用レ、、アンテナ 3の材料として A1を用いることにより、たと えば絶縁フィルム 1の材料としてポリイミド樹脂を用レ、、アンテナ 3の材料として Cu (銅 )を用いた場合に比べてインレットの材料コストを低減することができる。
[0020] 上記絶縁フィルム 1は、フィルムキャリアテープの規格に沿ったもので、たとえば幅 4 8mm程度または 70mm程度、厚さ 50 μ m程度で形成されており、両側部には絶縁 フィルム 1を搬送するためのスプロケットホール 4が所定の間隔で形成されている。こ のスプロケットホール 4は、たとえば絶縁フィルム 1の一部をパンチで打ち抜くことによ つて形成することができる。
[0021] 上記アンテナ 3の長辺方向の長さは、たとえば 51mm程度であり、周波数 2. 45G Hzのマイクロ波を効率よく受信できるように最適化されている。また、アンテナ 3の幅 は 1. 5mm程度であり、インレットの小型化と強度の確保とが両立できるように最適化 されている。
[0022] 図 3は、図 2中の Aで示す領域（アンテナ 3のほぼ中央部）を拡大して示す平面図で ある。図 3に示すように、アンテナ 3のほぼ中央部には、その一端がアンテナ 3の外縁 に達するスリット 5が形成されている。また、このスリット 5の中途部上には、後の工程 で半導体チップ (以下、単にチップと記す）が実装される領域 Bが設けられている。ス リット 5の幅は、この領域 Bと重複する部分において最も狭くなつている。それにより、 この領域 Bの拡大を防ぐことが可能となり、領域 Bに実装されるチップの大型化を防ぐ ことが可能となる。
[0023] 図 4は上記領域 Bに実装されるチップ CHPの主面に形成された 4個のバンプ電極 BMP1— BMP4のレイアウトを示す平面図であり、図 5はチップ CHPが領域 Bに実 装された際の絶縁フィルム 1の要部断面図である。
[0024] チップ CHPは、厚さ =0. 15mm程度の単結晶シリコン基板からなり、その主面に は、後述するような整流 '送信、クロック抽出、セレクタ、カウンタ、 ROMなどからなる 回路が形成されている。 ROMは、 128ビットの記憶容量を有しており、バーコードな どの記憶媒体に比べて大容量のデータを記憶することができる。また、 ROMに記憶 させたデータは、バーコードに記憶させたデータに比べて不正な改竄が困難である という利点がある。
[0025] 上記回路が形成されたチップ CHPの主面上には、たとえば Au (金）からなる 4個の バンプ電極 BMP1— BMP4が形成されている。これら 4個のバンプ電極 BMP1— B MP4は、図 4の二点鎖線で示す一対の仮想的な対角線上に位置し、かつこれらの 対角線の交点（チップ CHPの主面の中心）からの距離がほぼ等しくなるようにレイァ ゥトされてレ、る。このようなレイアウトとすることにより、チップ CHPの接続時の加重に 対してバランスを取りやすくすることができる。これらのバンプ電極 BMP1 BMP4は 、たとえば周知の電解めつき法を用いて形成されたもので、その高さは、たとえば 15 x m程度である。また、隣接するバンプ電極（同一対角線上での隣接は除く）間の距 離 W1は、たとえば 200 x mである。このようなチップ CHPを上記領域 Bに実装した時 に、バンプ電極 BMP1 BMP4がスリット 5内へ落下しないようにするために、本実 施の形態においては、バンプ電極 BMP 1— BMP4の接続位置の合わせ余裕を絶縁 フイノレム 1 (アンテナ 3)上における各方向で 25 a m程度とし、領域 Bにおけるスリット 5 の幅 W2 (図 5参照）を最大で 150 μ m程度以下とすることを例示できる。 [0026] 次に、上記アンテナ 3を形成する工程について、図 6—図 8を用いて説明する。
[0027] まず、絶縁フィルム 1の一面に厚さ 18 μ m程度の A1箔を接着する。続いて、その A1 箔をアンテナ 3の形状にケミカルエッチング (ウエットエッチング)する。本実施の形態 においては、このケミカルエッチング時のマスクとなるレジスト膜のパターンは、図 6に 示すようなグラビア印刷機を用いたグラビア印刷法によって形成する。このグラビア印 刷機は、表面にレジスト膜のパターンに対応する凹凸が形成されたグラビア版 11、絶 縁フィルム 1の A1箔が接着された一面をグラビア版 11の表面に押さえ付ける押さえ口 ール 12、レジスト樹脂液 13を保持するレジスト樹脂液槽 14、およびドクター（ドクター ブレード） 15などから形成されている。グラビア版 11は、たとえば Fe (鉄）または A1か らなる材料の表面に Cu (銅）のめつきを施した状態でその表面に凹状の加工を施し、 さらに Cr (クロム）のめつきを施すことで形成されている。ドクター 15は、薄い鋼鉄から 形成された刃である。グラビア版 11が回転することにより、レジスト樹脂液 13がグラビ ァ版 11の表面に付着し、その表面の凹部を埋め込む。次いで、ドクター 15がグラビ ァ版 11の表面を擦り、グラビア版 11の表面の余分なレジスト樹脂液 13を搔き落とし、 その凹部にレジスト樹脂液 13を残す。さらにグラビア版 11が回転し、押さえロール 12 によって押さえ付けられた絶縁フィルム 1とグラビア版 11の表面の凹部に残っている レジスト樹脂液 13が接することにより、その凹部に残っているレジスト樹脂液 13が絶 縁フィルム 1へ転移される。この転移されたレジスト樹脂液 13が上記ケミカルエツチン グ時のマスクとなるレジスト膜（マスキングパターン） 13Aとなる。
[0028] このようなグラビア印刷機を用いてレジスト膜 13Aのパターンを形成することにより、 たとえばフォトリソグラフィ技術を用いたパターユングによってレジスト膜 13Aのパター ンを形成する場合に比べると露光工程および現像工程などが省略できる。それにより 、フォトリソグラフィ技術を用いた場合に比べると短い TATでレジスト膜 13Aのパター ンを絶縁フィルム 1へ転写することが可能となり、加工コストを低減できる。ここで、絶 縁フィルム 1における A1箔が接着された一面上では、アンテナ 3となる領域上にレジ スト膜 13Aのパターンが形成され、スリット 5となる領域上にはレジスト膜 13Aのパタ ーンは形成されなレ、。し力 ながら、本発明者らは、スリット 5の幅力 たとえば 150 μ m程度以下まで狭くなる領域上においてはレジスト膜 13Aのパターニング精度が落 ち、レジスト膜 13Aが付着した状態となってしまう場合があることを見出した。そのよう なレジスト膜 13Aをマスクとして A1箔をケミカルエッチングすると、スリット 5の幅が狭く なる領域では A1箔が除去されずに、スリット 5が途中で途切れてしまう不具合の発生 が懸念される。
[0029] そこで、本実施の形態では、グラビア版 11の表面の凹凸部を図 7および図 8に示す ような設計ルールで形成する。以下、この設計ルールについて説明する。なお、図 7 および図 8は、グラビア版 11の表面の要部を示す説明図であり、 1つのスリット 5に対 応する凸部 16を示したものである。
[0030] 図 7および図 8に示すように、凸部（凸パターン） 16の表面は、スリット 5 (図 3参照） の平面形状を鏡映した形状となっている。また、凸部 16は、領域 16A (図 7および図 8中で着色を施して図示）、 16B (図 7および図 8中で斜線のハッチングを施して図示 )、 16C (図 7および図 8中で着色を施して図示）、 16D (図 7および図 8中で斜線のハ ツチングを施して図示）から形成されており、それぞれの領域は重複する部分を含ん でいる。領域（第 1領域） 16Cのうち、領域 16B、 16Dと重複していない部分の形状は 、前述したスリット 5のうちの領域 B (図 3参照）と重複する部分の平面形状と対応して おり、凸部 16の幅（領域 16Cの幅（第 1の幅） WC)は、この部分で最小となっている。 このような凸部 16は、周囲を凹部（凹パターン） 17で取り囲まれており、凸部 16の一 端を含んでいる領域 16C、 16Dは、グラビア版 11の回転方向 Cとは反対向き（グラビ ァ版 11から見たドクター 15 (図 6参照）の相対的な進行方向（第 1方向） )に延在し、 その端部がアンテナ 3の外縁に対応する位置 Dに達している。また、領域 16Aはダラ ビア版 11の回転方向 Cと交差する方向に延在し、領域 (第 2領域） 16Bは複数箇所（ 図 7および図 8中では 3箇所）の屈曲部を有している。
[0031] 本発明者らが行った実験によれば、上記のように凸部 16における最小の幅 WCを 有する領域 16Cの延在方向をグラビア版 11の回転方向 Cとほぼ平行とすることにより 、ドクター 15がグラビア版 11の表面の余分なレジスト樹脂液 13 (図 6参照）を搔き落と す際に、凸部 16における最も幅の狭い領域 16Cにおいても表面にレジスト樹脂液 1 3が残ってしまうことを良好に防ぐことができた。すなわち、グラビア版 11から絶縁フィ ルム 1上へレジスト樹脂液 13を転移することによって形成したレジスト膜 13Aをマスク として、絶縁フィルム 1の一面に接着された Al箔をケミカルエッチングしても、スリット 5 の幅が狭くなる領域の A1箔を確実に除去することが可能となる。その結果、スリット 5 が途中で途切れてしまうことを防ぐことが可能となる。
[0032] また、本実施の形態においては、上記領域 16Bにおける屈曲部の内周（第 1外縁） の曲率半径 (第 1曲率半径）を外周（第 2外縁）の曲率半径 (第 2曲率半径)より大きく する。すなわち、図 7に示すように、 R4を内周の曲率半径とし R5を外周の曲率半径と する屈曲部においては R4が R5より大きくなるようにし、 R1を内周の曲率半径とし R3 を外周の曲率半径とする屈曲部においては R1が R3より大きくなるようにし、 R1を内 周の曲率半径とし R2を外周の曲率半径とする屈曲部においては R1が R2より大きく なるようにするものである。それにより、ドクター 15がグラビア版 11の表面の余分なレ ジスト樹脂液 13 (図 6参照）を搔き落とす際に、ドクター 15とグラビア版 11の接触部に おける凸部 16の形状の変化を緩やかにすることができ、 R4ではレジスト樹脂液 13の 滲みを極力抑えることができ、かつ R5との間隔が広いため、滲み出しにより R4と R5 とでレジスト樹脂液 13が繋がってしまう現象を防ぐことができる。また、 R3と R2とでレ ジスト榭脂液 13の滲み出しが発生しても、 R1と間隔が広いため、レジスト樹脂液 13 が繋がってしまう現象を防ぐことができる。それにより、グラビア版 11から転移されたレ ジスト榭脂液 13からなるレジスト膜 13Aをマスクとして、絶縁フィルム 1の一面に接着 された A1箔をケミカルエッチングしても、スリット 5の幅が狭くなる領域の A1箔を確実に 除去することが可能となる。その結果、スリット 5が途中で途切れてしまうことを防ぐこと が可能となる。
[0033] また、本実施の形態においては、凸部 16の一端が達する位置 D (第 1位置）にて領 域（第 4領域） 16Dの幅（第 2の幅) WDが領域 16Cの幅 WCよりも大きくなるように、領 域 16Dの外縁を位置 Dに向かって順テーパー状となるように形成している。ここで、 スリット 5において領域 16Dに対応する領域は、チップが実装される領域 B (図 3参照 )とは重複していなレ、。そのため、領域 16Dの幅を領域 16Cの幅 WCよりも大きくして おくことにより、上部にチップが配置されない領域においてスリット 5の幅を広く確保で きるので、絶縁フィルム 1の一面に接着された A1箔をケミカルエッチングした際にスリ ット 5が途中で途切れてしまう可能性を低くすることができる。さらに、領域 16Dの外縁 を位置 Dに向かって順テーパー状となるように形成することにより、領域 16Dでは屈 曲部を無くすことができるので、領域 16Dの外縁においてレジスト樹脂液 13の滲み 出しを防ぐことができ、余分なレジスト樹脂液 13が凸部 16の表面に残ってしまうことを 防ぐこと力できる。
[0034] また、本実施の形態においては、領域 16Cの延在方向における中心線 CLと、ダラ ビア版 11から見たドクター 15の相対的な進行方向 Eとが、ほぼ平行になる場合につ いて説明したが、レジストパターン形状を良好とし、スリット 5が途切れてしまう問題を 回避するためには、中心線 CLと、ドクター 15の進行方向 Eとの間の角度のずれ (角 Θ )が最大でも 15° 以内となるようにするのが好ましい。また、レジストパターン形状 の寸法誤差を考慮した場合には、前記角度のずれを 7° 以内とすることにより、スリツ ト 5の途切れる問題をより確実に防ぐことができる。本発明者らが行った実験によれば 、このように角 Θを設定することによつても、余分なレジスト樹脂液 13が凸部 16の表 面に残ってしまうことを防ぐことができ、特に、領域 16Cの幅 WC (領域 B (図 3参照）に おけるスリット 5の幅）が約 150 μ η以下の時に良好な結果を得ることができた。その 一方で、上記中心線 CLと上記進行方向 Εとがほぼ一致する場合において、進行方 向 Εとほぼ直行する方向（第 2方向）に延在する領域（第 3領域） 16Aの幅 WAが 150 μ ΐη以下の時には、領域 16A上において余分なレジスト樹脂液 13が凸部 16の表面 に残ってしまう場合があることがわかった。すなわち、凸部 16における最小の幅 WC を有する領域 16Cの延在方向（中心線 CL)と、グラビア版 11から見たドクター 15の 相対的な進行方向 Εとの間のずれ (角 Θ )を上記のように設定することにより、凸部 16 の表面全域において余分なレジスト樹脂液 13が残ってしまうことを確実に防ぐことが できる。それにより、グラビア版 11から転移されたレジスト樹脂液 13からなるレジスト 膜 13Aをマスクとして、絶縁フィルム 1の一面に接着された A1箔をケミカルエッチング しても、スリット 5の幅が狭くなる領域の A1箔を確実に除去することが可能となる。その 結果、スリット 5が途中で途切れてしまうことを防ぐことが可能となる。
[0035] 上記のような手段によってアンテナ 3を形成した後、図 9に示すように、ボンディング ステージ 21と超音波ボンディングツール 22とを備えたボンダ 23にリール 2を装着し、 ボンディングステージ 21の上面に沿って絶縁フィルム 1を移動させながら、アンテナ 3 にチップ CHPを接続する。ここで、図 10および図 11は、図 4に示したバンプ電極 B MP1— BMP4およびその近傍の断面図である。バンプ電極 BMP1— BMP4のうち 、たとえばバンプ電極 BMP1は、後述する回路の入力端子を構成し、バンプ電極 B MP2は、 GND端子を構成している。また、残り 2個のバンプ電極 BMP3、 BMP4は 、上記回路には続されていないダミーのバンプを構成している。図 10に示すように、 回路の入力端子を構成するバンプ電極 BMP1は、チップ CHPの主面を覆うパッシ ベーシヨン膜 25とポリイミド樹脂膜 26とをエッチングして露出させた最上層メタル配線 27の上に形成されている。また、バンプ電極 BMP1と最上層メタル配線 27との間に は、両者の密着力を高めるためのバリアメタル膜 28が形成されている。パッシベーシ ヨン膜 25は、たとえば酸化シリコン膜と窒化シリコン膜との積層膜で構成され、最上層 メタル配線 27は、たとえば A1合金膜で構成されている。また、バリアメタル膜 28は、 たとえば A1合金膜に対する密着力が高い Ti膜と、バンプ電極 BMP1に対する密着 力が高い Pd (パラジウム）膜との積層膜で構成されている。図示は省略するが、回路 の GND端子を構成するバンプ電極 BMP2と最上層メタル配線 27との接続部も、上 記と同様の構成になっている。一方、図 11に示すように、ダミーのバンプを構成する バンプ電極 BMP3 (および BMP4)は、上記最上層メタル配線 27と同一配線層に形 成されたメタル層 29に接続されている力 このメタル層 29は、前記回路に接続されて いない。
[0036] アンテナ 3にチップ CHPを接続するには、図 12 (図 9の要部拡大図）に示すように、
100°C程度に加熱したボンディングステージ 21上にアンテナ 3を設置し、超音波ボン デイングツール 22の先端にチップ CHPを搭載する。次いで、チップ CHPとアンテナ 3とを位置決めした後、チップ CHPをアンテナ 3の上面に押し当て、バンプ電極（BM P1— BMP4)とアンテナ 3とを接触させる。この時、超音波ボンディングツール 22に 所定の荷重および超音波を 03. 3秒程度印加することにより、アンテナ 3とバンプ電 極（BMP1— BMP4)とが界面で金属間結合し、バンプ電極（BMP1— BMP4)とァ ンテナ 3とが接着する。
[0037] ここで、図 14は、チップ CHP (図 4参照）に形成された回路のブロック図である。前 述したように、チップ CHPの主面には、整流'送信、クロック抽出、セレクタ、カウンタ、 ROMなどからなる回路が形成されている。本実施の形態のインレットは、絶縁フィル ム 1の一面に形成したアンテナ 3の一部に、その一端がアンテナ 3の外縁に達するス リット 5を設け、このスリット 5によって 2分割されたアンテナ 3の一方にチップ CHPの入 力端子（バンプ電極 BMP1)を接続し、他方にチップ CHPの GND端子（バンプ電極 BMP2)を接続する。この構成により、アンテナ 3の実効的な長さを長くすることができ るので、必要なアンテナ長を確保しつつ、インレットの小型化を図ることができる。
[0038] 次に、ボンディングステージ 21の上に新たなチップ CHPを搭載し、続いて絶縁フィ ルム 1をアンテナ 3の 1ピッチ分だけ移動させた後、上記と同様の操作を行うことによ つて、このチップ CHPをアンテナ 3に接続する。以後、上記と同様の操作を繰り返す ことによって、絶縁フィルム 1に形成された全てのアンテナ 3にチップ CHPを接続する 。チップ CHPとアンテナ 3の接続作業が完了した絶縁フィルム 1は、リール 2に卷き取 られた状態で次の樹脂封止工程に搬送される。
[0039] 次に、図 13に示すように、チップ CHPの下面と絶縁フィルム 1 (およびアンテナ 3)と の隙間にデイスペンザ 30などを使ってアンダーフィル樹脂 31を充填した後、このアン ダーフィル樹脂 31を加熱炉内で硬化させる。アンダーフィル樹脂 31を加熱炉内で硬 化させる際は、まずアンダーフィル樹脂 31を半硬化させて絶縁フィルム 1をリール 2に 卷き取り、次に、このリール 2を加熱炉内に搬入してアンダーフィル樹脂 31を完全硬 化する。また、アンダーフィル樹脂 31を半硬化させた後、絶縁フィルム 1をリール 2に 卷き取る工程に先立ち、アンテナ 3とチップ CHPとの接続の良否を判定する検查を 行ってもよレ、。絶縁フィルム 1に形成された多数のアンテナ 3は、互いに電気的に分 離された状態になっているので、個々のアンテナ 3とチップ CHPの導通試験は、容 易に実施することができる。その後、図 15に示すように、絶縁フィルム 1の一面（アン テナ 3が形成された面）にカバーフィルム 32をラミネートすることにより、本実施の形態 のインレット 33の製造工程が完了する。
[0040] 上記のようにして製造されたインレット 33は、図 16に示すように、リーノレ 2に卷き取ら れた状態で梱包され、顧客先に出荷される。
[0041] 上記インレット 33を購入した顧客は、絶縁フィルム 1を切断することによって、図 17 に示すような個片化されたインレット 33を得た後、このインレット 33と他の部材とを組 み合わせて電子タグを作製する。たとえば図 18は、インレット 33の裏面に両面接着 テープなどを貼り付けて電子タグを作製し、これを伝票 34などの物品の表面に貼り付 けた例を示している。
[0042] 以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが 、本発明は前記実施の形態に限定されるものではなぐその要旨を逸脱しない範囲 で種々変更可能であることはいうまでもない。
産業上の利用可能性
[0043] 本発明の電子タグ用インレットの製造方法は、たとえば電子タグ用インレットにおけ るアンテナの製造工程に適用することができる。

Claims

請求の範囲
[1] 絶縁フィルムの主面に形成された導体膜からなるアンテナと、前記アンテナの一部 に形成され、一端が前記アンテナの外縁に延在するスリットと、複数個のバンプ電極 を介して前記アンテナに電気的に接続された半導体チップと、前記半導体チップを 封止する樹脂とを備えた電子タグ用インレットの製造方法であって、
(a)前記主面に前記導体膜が形成された前記絶縁フィルムを用意する工程、
(b)前記アンテナに対応する凹パターンおよび前記スリットに対応する凸パターンが 形成されたグラビア版と、ドクターブレードとを用いたグラビア印刷法により、前記導 体膜上に前記凹パターンに対応した形状のマスキングパターンを形成する工程、
(c)前記マスキングパターンをマスクとして前記導体膜をエッチングし、前記スリットを 有する前記アンテナを形成する工程、
を含み、
前記凸パターンは、ドクターブレードの相対的な進行方向である第 1方向に延在し 前記凸パターンにおける最小の第 1の幅を有する第 1領域と、 1つ以上の屈曲部を有 する第 2領域と、前記第 1方向と交差する第 2方向に延在する第 3領域とから形成さ れ、
前記屈曲部において相対的に内側に位置する第 1外縁の第 1曲率半径は、相対 的に外側に位置する第 2外縁の第 2曲率半径より大きいことを特徴とする電子タグ用 インレットの製造方法。
[2] 請求項 1記載の電子タグ用インレットの製造方法において、
前記スリットの幅は、前記第 1領域に対応する位置において前記半導体チップが跨 ぐことができる長さで形成されることを特徴とする電子タグ用インレットの製造方法。
[3] 請求項 1記載の電子タグ用インレットの製造方法において、
前記絶縁フィルムは、ポリエチレンナフタレートまたはポリエチレンテレフタレートを 主成分とすることを特徴とする電子タグ用インレットの製造方法。
[4] 請求項 1記載の電子タグ用インレットの製造方法において、
前記導体膜は、アルミニウムを主成分とすることを特徴とする電子タグ用インレットの 製造方法。
[5] 絶縁フィルムの主面に形成された導体膜からなるアンテナと、前記アンテナの一部 に形成され、一端が前記アンテナの外縁に延在するスリットと、複数個のバンプ電極 を介して前記アンテナに電気的に接続された半導体チップと、前記半導体チップを 封止する樹脂とを備えた電子タグ用インレットの製造方法であって、
(a)前記主面に前記導体膜が形成された前記絶縁フィルムを用意する工程、
(b)前記アンテナに対応する凹パターンおよび前記スリットに対応する凸パターンが 形成されたグラビア版と、ドクターブレードとを用いたグラビア印刷法により、前記導 体膜上に前記凹パターンに対応した形状のマスキングパターンを形成する工程、
(c)前記マスキングパターンをマスクとして前記導体膜をエッチングし、前記スリットを 有する前記アンテナを形成する工程、
を含み、
前記凸パターンは、ドクターブレードの相対的な進行方向である第 1方向に延在し 前記凸パターンにおける最小の第 1の幅を有する第 1領域と、 1つ以上の屈曲部を有 する第 2領域と、前記第 1方向と交差する第 2方向に延在する第 3領域と、一部が前 記第 1領域と重複し、前記第 1方向に延在し、前記凹パターンにおける前記アンテナ の前記外縁に対応する第 1位置に達する第 4領域とから形成され、
前記第 4領域の前記第 1位置における第 2の幅は、前記第 1の幅より大きいことを特 徴とする電子タグ用インレットの製造方法。
[6] 請求項 5記載の電子タグ用インレットの製造方法において、
前記第 4領域の幅は、前記第 1位置に向かって広くなる順テーパー形状を有するこ とを特徴とする電子タグ用インレットの製造方法。
[7] 請求項 5記載の電子タグ用インレットの製造方法において、
前記スリットの幅は、前記第 1領域に対応する位置において前記半導体チップが跨 ぐことができる長さで形成されることを特徴とする電子タグ用インレットの製造方法。
[8] 請求項 5記載の電子タグ用インレットの製造方法において、
前記絶縁フィルムは、ポリエチレンナフタレートまたはポリエチレンテレフタレートを 主成分とすることを特徴とする電子タグ用インレットの製造方法。
[9] 請求項 5記載の電子タグ用インレットの製造方法において、 前記導体膜は、アルミニウムを主成分とすることを特徴とする電子タグ用インレットの 製造方法。
[10] 絶縁フィルムの主面に形成された導体膜からなるアンテナと、前記アンテナの一部 に形成され、一端が前記アンテナの外縁に延在するスリットと、複数個のバンプ電極 を介して前記アンテナに電気的に接続された半導体チップと、前記半導体チップを 封止する樹脂とを備えた電子タグ用インレットの製造方法であって、
(a)前記主面に前記導体膜が形成された前記絶縁フィルムを用意する工程、
(b)前記アンテナに対応する凹パターンおよび前記スリットに対応する凸パターンが 形成されたグラビア版と、ドクターブレードとを用いたグラビア印刷法により、前記導 体膜上に前記凹パターンに対応した形状のマスキングパターンを形成する工程、
(c)前記マスキングパターンをマスクとして前記導体膜をエッチングし、前記スリットを 有する前記アンテナを形成する工程、
を含み、
前記凸パターンは、ドクターブレードの相対的な進行方向である第 1方向に延在し 前記凸パターンにおける最小の第 1の幅を有する第 1領域を有し、
前記第 1の幅は、 150 / m以下であることを特徴とする電子タグ用インレットの製造 方法。
[11] 請求項 10記載の電子タグ用インレットの製造方法において、
前記第 1領域の延在方向における中心線の前記第 1方向からの傾きは 7° 以内で あることを特徴とする電子タグ用インレットの製造方法。
[12] 請求項 10記載の電子タグ用インレットの製造方法において、
前記第 1領域の延在方向における中心線の前記第 1方向からの傾きは 15° 以内 であることを特徴とする電子タグ用インレットの製造方法。
[13] 請求項 10記載の電子タグ用インレットの製造方法において、
前記スリットの幅は、前記第 1領域に対応する位置において前記半導体チップが跨 ぐことができる長さで形成されることを特徴とする電子タグ用インレットの製造方法。
[14] 請求項 10記載の電子タグ用インレットの製造方法において、
前記絶縁フィルムは、ポリエチレンナフタレートまたはポリエチレンテレフタレートを 主成分とすることを特徴とする電子タグ用インレットの製造方法。
[15] 請求項 10記載の電子タグ用インレットの製造方法において、
前記導体膜は、アルミニウムを主成分とすることを特徴とする電子タグ用インレットの 製造方法。
[16] 絶縁フィルムの主面に形成された導体膜からなるアンテナと、前記アンテナの一部 に形成され、一端が前記アンテナの外縁に延在するスリットと、複数個のバンプ電極 を介して前記アンテナに電気的に接続された半導体チップと、前記半導体チップを 封止する樹脂とを備えた電子タグ用インレットの製造方法であって、
(a)前記主面に前記導体膜が形成された前記絶縁フィルムを用意する工程、
(b)前記アンテナに対応する凹パターンおよび前記スリットに対応する凸パターンが 形成されたグラビア版と、ドクターブレードとを用いたグラビア印刷法により、前記導 体膜上に前記凹パターンに対応した形状のマスキングパターンを形成する工程、
(c)前記マスキングパターンをマスクとして前記導体膜をエッチングし、前記スリットを 有する前記アンテナを形成する工程、
を含み、
前記凸パターンは、ドクターブレードの相対的な進行方向である第 1方向に延在し 前記凸パターンにおける最小の第 1の幅を有する第 1領域と、 1つ以上の屈曲部を有 する第 2領域と、前記第 1方向と交差する第 2方向に延在する第 3領域と、一部が前 記第 1領域と重複し、前記第 1方向に延在し、前記凹パターンにおける前記アンテナ の前記外縁に対応する第 1位置に達する第 4領域とから形成され、
前記屈曲部において相対的に内側に位置する第 1外縁の第 1曲率半径は、相対 的に外側に位置する第 2外縁の第 2曲率半径より大きぐ
前記第 4領域の前記第 1位置における第 2の幅は、前記第 1の幅より大きいことを特 徴とする電子タグ用インレットの製造方法。
[17] 絶縁フィルムの主面に形成された導体膜からなるアンテナと、前記アンテナの一部 に形成され、一端が前記アンテナの外縁に延在するスリットと、複数個のバンプ電極 を介して前記アンテナに電気的に接続された半導体チップと、前記半導体チップを 封止する樹脂とを備えた電子タグ用インレットの製造方法であって、 (a)前記主面に前記導体膜が形成された前記絶縁フィルムを用意する工程、
(b)前記アンテナに対応する凹パターンおよび前記スリットに対応する凸パターンが 形成されたグラビア版と、ドクターブレードとを用いたグラビア印刷法により、前記導 体膜上に前記凹パターンに対応した形状のマスキングパターンを形成する工程、
(c)前記マスキングパターンをマスクとして前記導体膜をエッチングし、前記スリットを 有する前記アンテナを形成する工程、
を含み、
前記凸パターンは、ドクターブレードの相対的な進行方向である第 1方向に延在し 前記凸パターンにおける最小の第 1の幅を有する第 1領域と、 1つ以上の屈曲部を有 する第 2領域と、前記第 1方向と交差する第 2方向に延在する第 3領域とから形成さ れ、
前記屈曲部において相対的に内側に位置する第 1外縁の第 1曲率半径は、相対 的に外側に位置する第 2外縁の第 2曲率半径より大きぐ
前記第 1の幅は、 150 / m以下であることを特徴とする電子タグ用インレットの製造 方法。
絶縁フィルムの主面に形成された導体膜からなるアンテナと、前記アンテナの一部 に形成され、一端が前記アンテナの外縁に延在するスリットと、複数個のバンプ電極 を介して前記アンテナに電気的に接続された半導体チップと、前記半導体チップを 封止する樹脂とを備えた電子タグ用インレットの製造方法であって、
(a)前記主面に前記導体膜が形成された前記絶縁フィルムを用意する工程、
(b)前記アンテナに対応する凹パターンおよび前記スリットに対応する凸パターンが 形成されたグラビア版と、ドクターブレードとを用いたグラビア印刷法により、前記導 体膜上に前記凹パターンに対応した形状のマスキングパターンを形成する工程、
(c)前記マスキングパターンをマスクとして前記導体膜をエッチングし、前記スリットを 有する前記アンテナを形成する工程、
を含み、
前記凸パターンは、ドクターブレードの相対的な進行方向である第 1方向に延在し 前記凸パターンにおける最小の第 1の幅を有する第 1領域と、 1つ以上の屈曲部を有 する第 2領域と、前記第 1方向と交差する第 2方向に延在する第 3領域と、一部が前 記第 1領域と重複し、前記第 1方向に延在し、前記凹パターンにおける前記アンテナ の前記外縁に対応する第 1位置に達する第 4領域とから形成され、
前記第 4領域の前記第 1位置における第 2の幅は、前記第 1の幅より大きぐ 前記第 1の幅は、 150 z m以下であることを特徴とする電子タグ用インレットの製造 方法。
絶縁フィルムの主面に形成された導体膜からなるアンテナと、前記アンテナの一部 に形成され、一端が前記アンテナの外縁に延在するスリットと、複数個のバンプ電極 を介して前記アンテナに電気的に接続された半導体チップと、前記半導体チップを 封止する樹脂とを備えた電子タグ用インレットの製造方法であって、
(a)前記主面に前記導体膜が形成された前記絶縁フィルムを用意する工程、
(b)前記アンテナに対応する凹パターンおよび前記スリットに対応する凸パターンが 形成されたグラビア版と、ドクターブレードとを用いたグラビア印刷法により、前記導 体膜上に前記凹パターンに対応した形状のマスキングパターンを形成する工程、
(c)前記マスキングパターンをマスクとして前記導体膜をエッチングし、前記スリットを 有する前記アンテナを形成する工程、
を含み、
前記凸パターンは、ドクターブレードの相対的な進行方向である第 1方向に延在し 前記凸パターンにおける最小の第 1の幅を有する第 1領域と、 1つ以上の屈曲部を有 する第 2領域と、前記第 1方向と交差する第 2方向に延在する第 3領域と、一部が前 記第 1領域と重複し、前記第 1方向に延在し、前記凹パターンにおける前記アンテナ の前記外縁に対応する第 1位置に達する第 4領域とから形成され、
前記屈曲部において相対的に内側に位置する第 1外縁の第 1曲率半径は、相対 的に外側に位置する第 2外縁の第 2曲率半径より大きぐ
前記第 4領域の前記第 1位置における第 2の幅は、前記第 1の幅より大きぐ 前記第 1の幅は、 150 z m以下であることを特徴とする電子タグ用インレットの製造 方法。
PCT/JP2005/000467 2004-03-12 2005-01-17 電子タグ用インレットの製造方法 WO2005088526A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US10/592,477 US20070193020A1 (en) 2004-03-12 2005-01-17 Method of manufacturing an inlet member for an electronic tag
JP2006510883A JPWO2005088526A1 (ja) 2004-03-12 2005-01-17 電子タグ用インレットの製造方法
US12/558,915 US20100005647A1 (en) 2004-03-12 2009-09-14 Method of manufacturing an inlet member for an electronic tag

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004-070463 2004-03-12
JP2004070463 2004-03-12

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US12/558,915 Continuation US20100005647A1 (en) 2004-03-12 2009-09-14 Method of manufacturing an inlet member for an electronic tag

Publications (1)

Publication Number Publication Date
WO2005088526A1 true WO2005088526A1 (ja) 2005-09-22

Family

ID=34975784

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/000467 WO2005088526A1 (ja) 2004-03-12 2005-01-17 電子タグ用インレットの製造方法

Country Status (4)

Country Link
US (2) US20070193020A1 (ja)
JP (1) JPWO2005088526A1 (ja)
TW (1) TW200530933A (ja)
WO (1) WO2005088526A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1962229A2 (en) 2007-02-22 2008-08-27 Fujitsu Ltd. RFID tag and RFID tag manufacturing method
JP2008214647A (ja) * 2007-02-28 2008-09-18 Nippon Foil Mfg Co Ltd プリント配線板の製造方法
JP2009258943A (ja) * 2008-04-16 2009-11-05 Omron Corp ストラップ、タグインレット及びｒｆｉｄタグ

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006054449A1 (de) * 2006-11-16 2008-05-21 Smartrac Ip B.V. Transpondereinheit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001143038A (ja) * 1999-11-17 2001-05-25 Dainippon Printing Co Ltd 非接触データキャリアとその製造方法
JP2004054491A (ja) * 2002-07-18 2004-02-19 Renesas Technology Corp 電子タグの製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5721007A (en) * 1994-09-08 1998-02-24 The Whitaker Corporation Process for low density additive flexible circuits and harnesses
EP1172760B1 (en) * 2000-06-23 2004-12-01 Toyo Aluminium Kabushiki Kaisha Antenna coil for IC card and manufacturing method thereof
FR2825228B1 (fr) * 2001-05-25 2003-09-19 Framatome Connectors Int Procede de fabrication d'un circuit imprime et antenne planaire fabriquee avec celui-ci
US20030138570A1 (en) * 2001-12-21 2003-07-24 Kimberly-Clark Worldwide, Inc. Method to prepare diagnostic films using engraved printing cylinders such as rotogravure
US7501984B2 (en) * 2003-11-04 2009-03-10 Avery Dennison Corporation RFID tag using a surface insensitive antenna structure
JP4268514B2 (ja) * 2003-12-25 2009-05-27 東芝テック株式会社 無線タグ発行装置
US7057562B2 (en) * 2004-03-11 2006-06-06 Avery Dennison Corporation RFID device with patterned antenna, and method of making
JP2007072853A (ja) * 2005-09-08 2007-03-22 Renesas Technology Corp 電子装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001143038A (ja) * 1999-11-17 2001-05-25 Dainippon Printing Co Ltd 非接触データキャリアとその製造方法
JP2004054491A (ja) * 2002-07-18 2004-02-19 Renesas Technology Corp 電子タグの製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1962229A2 (en) 2007-02-22 2008-08-27 Fujitsu Ltd. RFID tag and RFID tag manufacturing method
EP1962229A3 (en) * 2007-02-22 2009-07-01 Fujitsu Ltd. RFID tag and RFID tag manufacturing method
KR100968194B1 (ko) 2007-02-22 2010-07-06 후지쯔 가부시끼가이샤 Ｒｆｉｄ 태그의 제조 방법
CN101251903B (zh) * 2007-02-22 2011-04-20 富士通株式会社 射频识别标签
US8302869B2 (en) 2007-02-22 2012-11-06 Fujitsu Limited RFID tag and RFID tag manufacturing method
JP2008214647A (ja) * 2007-02-28 2008-09-18 Nippon Foil Mfg Co Ltd プリント配線板の製造方法
JP2009258943A (ja) * 2008-04-16 2009-11-05 Omron Corp ストラップ、タグインレット及びｒｆｉｄタグ

Also Published As

Publication number Publication date
JPWO2005088526A1 (ja) 2008-01-31
TWI357580B (ja) 2012-02-01
US20100005647A1 (en) 2010-01-14
US20070193020A1 (en) 2007-08-23
TW200530933A (en) 2005-09-16

Similar Documents

Publication Publication Date Title
CN1881241B (zh) 非接触式数据载体及其制造方法
US6841419B2 (en) Method of fabricating a COF utilizing a tapered IC chip and chip mounting hole
JP3940884B2 (ja) 可撓性配線基板、テープ状半導体装置、半導体装置及びその製造方法、回路基板並びに電子機器
US7285734B2 (en) Circuit board and method for manufacturing the same and semiconductor device and method for manufacturing the same
US20090053858A1 (en) Method of manufacturing semiconductor package using redistribution substrate
KR101457939B1 (ko) 탭 테이프 및 그 제조방법
KR20060103123A (ko) 가요성 회로 기판과 그 제조 방법
CN101490830B (zh) 发射机应答器以及制造发射机应答器的方法
WO2005088526A1 (ja) 電子タグ用インレットの製造方法
US7582968B2 (en) Wiring board with a protective film greater in heights than bumps
JP3979873B2 (ja) 非接触式データキャリアの製造方法
JP2002343836A (ja) 半導体装置及びその製造方法
JP2005301738A (ja) 電子タグ用インレットの製造方法
JP4712373B2 (ja) 電子タグ用インレットの製造方法および電子タグ用インレット
JPS63164327A (ja) バンプ付きフイルムキヤリアの製造方法
JPH0669638A (ja) プリント配線板のランド部構造
JP3953342B2 (ja) 印刷版及びその製造方法
JP3957862B2 (ja) Ｉｃモジュールの製造方法及びｉｃモジュール
JP2004207293A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2006080440A (ja) 回路基板及び半導体装置
US20210050291A1 (en) Semiconductor devices
JP2008205172A (ja) Ｃｏｆキャリアテープ、ｃｏｆキャリアテープの製造方法、およびｃｏｆ型半導体装置の製造方法
JP2006245187A (ja) 半導体装置の製造方法
JP3637730B2 (ja) リードフレーム
JP3831726B2 (ja) 非接触型ｉｃカードの製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

DPEN Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed from 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2006510883

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 10592477

Country of ref document: US

Ref document number: 2007193020

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Ref document number: DE

122 Ep: pct application non-entry in european phase
WWP Wipo information: published in national office

Ref document number: 10592477

Country of ref document: US