JP2007072853A - 電子装置の製造方法 - Google Patents

電子装置の製造方法 Download PDF

Info

Publication number
JP2007072853A
JP2007072853A JP2005260461A JP2005260461A JP2007072853A JP 2007072853 A JP2007072853 A JP 2007072853A JP 2005260461 A JP2005260461 A JP 2005260461A JP 2005260461 A JP2005260461 A JP 2005260461A JP 2007072853 A JP2007072853 A JP 2007072853A
Authority
JP
Japan
Prior art keywords
structures
semiconductor chip
insulating film
manufacturing
inspection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005260461A
Other languages
English (en)
Inventor
Haruhiko Ishizawa
春彦 石澤
Takaharu Jin
隆治 神
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2005260461A priority Critical patent/JP2007072853A/ja
Priority to CNB2006101289033A priority patent/CN100546011C/zh
Priority to US11/517,462 priority patent/US7526854B2/en
Publication of JP2007072853A publication Critical patent/JP2007072853A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/79—Apparatus for Tape Automated Bonding [TAB]
    • H01L2224/7965—Means for transporting the components to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81052—Detaching bump connectors, e.g. after testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49016—Antenna or wave energy "plumbing" making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49016—Antenna or wave energy "plumbing" making
    • Y10T29/49018—Antenna or wave energy "plumbing" making with other electrical component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Abstract

【課題】 電子タグ用インレットの製造ラインにおける連続インレットテープの搬送精度を向上する。
【解決手段】 インレットとなる構造体のうちの最初のものを通信特性検査が実施される検査位置まで移動し、ＣＣＤカメラＣＡＭ１がその検査位置での構造体の平面像を撮影し、画像データを画像センサーコントローラーＰＳＣへ送信する。画像センサーコントローラーＰＳＣは、ＣＣＤカメラＣＡＭ１から送信されてきた画像データを解析して構造体の位置ずれ量を測定し、補正値としてプログラマブルコントローラーＰＬＣへ送信する。準の移動量にその補正値を加減して実際の移動量として位置決めユニットＬＤＵへ送信し、その送信された移動量に従って次の構造体が移動される。
【選択図】 図２４

Description

本発明は、電子装置の製造技術に関し、特に、非接触型電子タグ用インレットの製造工程に適用して有効な技術に関するものである。
特開２００５−１４９３５２号公報（特許文献１）には、ＩＣチップを保護する保護板を巻線コイルに対して所定位置に配置したシート状ＩＣモジュールの断裁に先立って、保護板の位置を検出手段により検出し、制御手段によってウエブ搬送手段の駆動を制御してシート状ＩＣモジュールを位置決めすることによって、ＩＣモジュールの位置を精度よく検出して正確に裁断すると共に、異品種混入も確実に防ぐ手段が開示されている。
特開２００５−１４９３５２号公報
非接触型の電子タグは、半導体チップ内のメモリ回路に所望のデータを記憶させ、マイクロ波を使ってこのデータを読み取るようにしたタグであり、リードフレームで構成したアンテナに半導体チップを実装した構造を有している。
電子タグは、半導体チップ内のメモリ回路にデータを記憶させるため、バーコードを利用したタグなどに比べて大容量のデータを記憶できる利点がある。また、メモリ回路に記憶させたデータは、バーコードに記憶させたデータに比べて不正な改竄が困難であるという利点もある。
電子タグ用インレットの製造ラインでは、連続インレットテープを材料として使用しており、各製造装置における搬送はテープ搬送方式となっている。また、テープ搬送方式には、スプロケット搬送方式とローラー搬送方式とがある。
スプロケット搬送方式は、穴に引っ掛ける突起を有するスプロケットと呼ばれる歯車を用い、連続インレットテープの両端に搬送方向に沿って設けられた穴（スプロケットホール）をその突起に引っ掛け、スプロケットの回転によって連続インレットテープを搬送する方式である。この方式は、等間隔で開口された穴に突起を引っ掛け、スプロケットの回転によって連続インレットテープを搬送するため、搬送距離の累積誤差が少なく、スプロケットの駆動源として一定のステップ角で動作するステッピングモータ等をした場合には、等間隔で連続インレットテープを順次搬送することができる。しかしながら、連続インレットテープの穴にスプロケットの突起が引っ掛かることからその穴が損傷しやすく、またその穴自体が最初から損傷により変形している場合もあることから、その穴の変形によって位置精度にばらつきが生じてしまう課題が存在する。また、搬送途中でスプロケットの突起が穴から外れてしまうこともあり、連続インレットテープが脱輪してしまうといった課題が存在する。
一方、ローラー搬送方式は、連続インレットテープを２つのローラーで挟み、摩擦力で搬送する方式である。この方式は、薄い連続インレットテープでも対応でき、連続インレットテープへのダメージが少なく、連続インレットテープを高速搬送することができる。しかしながら、摩擦力のばらつきによって連続インレットテープが滑ったり、ローラーを形成する円の幾何学的誤差、設備や環境を含めた機械本体の剛性、およびガイドの加工精度などの搬送誤差要因が存在することにより、連続インレットテープの搬送精度が安定しないといった課題が存在する。
本願に開示された１つの代表的な発明の１つの目的は、電子タグ用インレットの製造ラインにおける連続インレットテープの搬送精度を向上できる技術を提供することにある。
本願において開示される発明のうち、１つの代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明による電子装置の製造方法は以下の工程を含み、前記電子装置は絶縁フィルムの主面に形成された導電性膜からなるアンテナと、前記アンテナの一部に形成され、一端が前記アンテナの外縁に延在するスリットと、複数のバンプ電極を介して前記アンテナに電気的に接続された半導体チップと、前記半導体チップを封止する樹脂とを備える：
（ａ）前記主面上において、複数の前記アンテナの各々に前記半導体チップが電気的に接続されてなる複数の構造体が形成された連続テープ状の前記絶縁フィルムを用意する工程、
（ｂ）前記連続テープ状の絶縁フィルムを２つのローラーで挟んで摩擦力で搬送し、前記複数の構造体のうちの第１の構造体を第１の位置へ移動させる工程、
（ｃ）前記第１の構造体が前記第１の位置へ移動した状況下で、前記第１の構造体に対して第１の処理を施す工程、
（ｄ）前記第１の構造体が前記第１の位置へ移動した状況下で、前記第１の構造体の第１の画像を取得し、前記第１の画像から前記第１の構造体と実際の前記第１の位置との間の第１のずれ量を計測する工程、
（ｅ）前記連続テープ状の絶縁フィルムを前記２つのローラーで挟んで摩擦力で搬送し、前記複数の構造体のうち、前記第１の構造体と第１のピッチで連続して配置された第２の構造体を、前記第１のピッチに前記第１のずれ量を加えた第１の距離だけ前記第１の位置へ向かって移動させる工程。
また、本願に開示されたその他の概要を項に分けて簡単に説明するとすれば、以下の通りである。
項１．以下の工程を含み、絶縁フィルムの主面に形成された導電性膜からなるアンテナと、前記アンテナの一部に形成され、一端が前記アンテナの外縁に延在するスリットと、複数のバンプ電極を介して前記アンテナに電気的に接続された半導体チップと、前記半導体チップを封止する樹脂とを備えた電子装置の製造に用いる製造装置：
（ａ）前記主面上において、複数の前記アンテナの各々に前記半導体チップが電気的に接続されてなる複数の構造体が形成された連続テープ状の前記絶縁フィルムを用意する工程、
（ｂ）前記連続テープ状の絶縁フィルムを２つのローラーで挟んで摩擦力で搬送し、前記複数の構造体のうちの第１の構造体を第１の位置へ移動させる工程、
（ｃ）前記第１の構造体が前記第１の位置へ移動した状況下で、前記第１の構造体に対して第１の処理を施す工程、
（ｄ）前記第１の構造体が前記第１の位置へ移動した状況下で、前記第１の構造体の第１の画像を取得し、前記第１の画像から前記第１の構造体と実際の前記第１の位置との間の第１のずれ量を計測する工程、
（ｅ）前記連続テープ状の絶縁フィルムを前記２つのローラーで挟んで摩擦力で搬送し、前記複数の構造体のうち、前記第１の構造体と第１のピッチで連続して配置された第２の構造体を、前記第１のピッチに前記第１のずれ量を加えた第１の距離だけ前記第１の位置へ向かって移動させる工程。
項２．項１記載の製造装置において、
前記（ｄ）工程後、前記第２の構造体を前記第１の構造体として前記（ｃ）工程および前記（ｄ）工程を繰り返し、前記複数の構造体のすべてに対して前記（ｃ）工程および前記（ｄ）工程を実施する。
項３．項１記載の製造装置において、
前記第１のずれ量は、前記絶縁フィルムの搬送方向に沿った方向で決定する。
項４．項１記載の製造装置において、
前記第１の処理は、前記第１の構造体の電波特性検査であり、
前記電波特性検査で不良が検出された場合には、前記半導体チップを前記第１の構造体から除去する。
項５．項４記載の製造装置において、
前記複数の構造体の各々は、隣接する前記構造体と前記第１のピッチで連続して配置され、
前記絶縁フィルムの搬送方向で前記第１の位置から前記第１のピッチの整数倍離間した第２の位置において、前記第２の位置上に配置された除去手段によって前記電波特性検査で前記不良が検出された前記第１の構造体から前記半導体チップは除去される。
項６．項２記載の製造装置において、
前記複数の構造体の各々は、隣接する前記構造体と前記第１のピッチで連続して配置され、
前記第１の処理は、前記第１の構造体の電波特性検査であり、
前記電波特性検査で不良が検出された場合には、前記半導体チップを前記第１の構造体から除去し、
前記絶縁フィルムの搬送方向で前記第１の位置から前記第１のピッチの整数倍離間した第３の位置において、第１の光学的検出手段によって前記第１の構造体における前記半導体チップの有無を検出し、前記半導体チップを含む前記第１の構造体の第１の個数および前記半導体チップを含まない前記第１の構造体の第２の個数をそれぞれ調べる。
項７．項６記載の製造装置において、
前記第１の光学的検出手段は、画像処理によって前記第１の構造体における前記半導体チップの有無を検出する。
項８．項１記載の製造装置において、
前記第１の処理前には、前記複数の構造体に対して予め第１の検査が施され、
前記複数の構造体のうち、前記第１の検査で不良が検出されたものからは前記第１の処理の前に予め前記半導体チップが除去され、
前記第１の処理では、前記第１の画像から前記第１の構造体における前記半導体チップの有無を判別し、前記半導体チップを含む前記第１の構造体の第１の個数および前記半導体チップを含まない前記第１の構造体の第２の個数をそれぞれ調べる。
項９．項８記載の製造装置において、
前記複数の構造体の各々は、隣接する前記構造体と前記第１のピッチで連続して配置され、
前記絶縁フィルムの搬送方向で前記第１の位置から前記第１のピッチの整数倍離間した第３の位置において、第１の光学的検出手段によるレーザーを用いた光学的処理よって前記第１の構造体における前記半導体チップの有無を検出し、前記半導体チップを含む前記第１の構造体の第１の個数および前記半導体チップを含まない前記第１の構造体の第２の個数をそれぞれ調べる。
項１０．項８記載の製造装置において、
前記第１の検査は、前記複数の構造体の電気特性検査および前記複数の構造体の外観検査のうちの１つ以上である。
項１１．項１０記載の製造装置において、
前記第１の検査が前記複数の構造体の前記外観検査を含む場合における前記不良は、前記第１の構造体への異物の付着、前記第１の構造体に生じた傷、前記樹脂の封止不良、前記半導体チップの破損、前記第１の構造体の変形、および前記第１の構造体に形成された識別マークの認識不良のうちの１つ以上を含む。
項１２．項１記載の製造装置において、
前記第１の処理前には、前記複数の構造体に対して予め電波特性検査および外観検査のうちの１つ以上を含む第１の検査が施され、
前記複数の構造体のうち、前記第１の検査で不良が検出されたものからは前記第１の処理の前に予め前記半導体チップが除去され、
前記第１の処理では、前記第１の画像から前記第１の構造体における前記半導体チップの有無を判別し、
前記第１の処理において、前記第１の構造体における前記半導体チップの存在を確認した場合には、第１の収容手段を前記第１の構造体を受け取る第４の位置へ移動した後に前記絶縁フィルムを切断し、前記第１の構造体を個片化して前記第１の収容手段に収容し、
前記第１の処理において、前記第１の構造体にて前記半導体チップが存在しないことを確認した場合には、前記第１の収容手段を前記第４の位置から退避させた後に前記絶縁フィルムを切断し、前記第１の構造体を個片化する。
項１３．項１２記載の製造装置において、
前記第１の処理において、前記第１の構造体にて前記半導体チップが存在しないことを確認した場合には、前記第１の収容手段を前記第４の位置から退避させ、第２の収容手段を前記第４の位置へ移動した後に前記絶縁フィルムを切断し、前記第１の構造体を個片化し、前記第１の構造体を個片化して前記第２の収容手段に収容し、
前記第４の位置における前記第１の収容手段および前記第２の収容手段の存在を検出することによって動作する切断手段によって前記絶縁フィルムを切断し、前記第１の構造体を個片化する。
項１４．項１２記載の製造装置において、
前記第１の検査が前記複数の構造体の前記外観検査を含む場合における前記不良は、前記第１の構造体への異物の付着、前記第１の構造体に生じた傷、前記樹脂の封止不良、前記半導体チップの破損、前記第１の構造体の変形、および前記第１の構造体に形成された識別マークの認識不良のうちの１つ以上を含む。
項１５．項１記載の製造装置において、
前記第１の処理では、前記絶縁フィルムの搬送方向と直行する幅方向における両端部に１つ以上の第１の穴部を形成し、
前記第１のずれ量は、前記絶縁フィルムの搬送方向に沿った第２のずれ量と前記幅方向での第３のずれ量とで決定する。
項１６．項１５記載の製造装置において、
前記（ｅ）工程の前記第２の構造体の移動時における、前記第１の距離を形成する前記第１のずれ量のうちの前記第３のずれ量に相当する分の移動は、前記第１の穴部を形成する開口手段を前記幅方向で前記第３のずれ量だけ移動させ、前記開口手段と前記絶縁フィルムとの相対的な位置を変えることで実施する。
項１７．項１６記載の製造装置において、
前記複数の構造体の各々は、隣接する前記構造体と前記第１のピッチで連続して配置され、
前記絶縁フィルムの搬送方向で前記第１の位置から前記第１のピッチの整数倍離間した第３の位置において前記第３の位置下の前記構造体の第２の画像を取得し、前記第２の画像から前記第３のずれ量を計測する。
項１８．項１記載の製造装置において、
前記複数の構造体は、１つ以上の製品群を形成し、
１つの前記製品群を形成する複数の前記構造体は連続して配置され、
前記第１の処理前には、前記絶縁フィルムが延在する方向で前記第１の位置から離間した第２の位置において、１つの前記製品群を形成する前記複数の構造体のうちの最初および最後の前記構造体に前記製品群を識別する第１の目印を付与し、
さらに前記第１の処理前には、前記１つの製品群を第５の位置へ移動し、前記１つの製品群に含まれる前記複数の構造体の外観を作業者の目視によって検査し、外観不良が検出された前記構造体を前記第２の位置へ移動し、前記構造体が前記第２の位置へ移動した状況下で前記半導体チップを前記構造体から除去し、
前記第１の処理では、前記第１の画像から前記構造体における前記半導体チップの有無を判別し、前記半導体チップを含む前記構造体の第１の個数および前記半導体チップを含まない前記構造体の第２の個数をそれぞれ調べる。
項１９．項１８記載の製造装置において、
前記外観不良が検出された前記構造体が前記第２の位置より前記絶縁フィルムの搬送方向側に位置している場合には、前記外観不良が検出された前記構造体を前記搬送方向とは逆の方向へ移動することで前記第２の位置まで移動し、
前記外観不良が検出された前記構造体の前記第２の位置へ移動する間に前記第１の位置を通過する前記半導体チップを含む前記構造体の第３の個数および前記半導体チップを含まない前記構造体の第４の個数をそれぞれ前記第１の個数および前記第２の個数から減らす。
項２０．項１９記載の製造装置において、
前記複数の構造体の各々は、隣接する前記構造体と前記第１のピッチで連続して配置され、
前記絶縁フィルムの搬送方向で前記第１の位置から前記第１のピッチの整数倍離間した第３の位置において、第１の光学的検出手段によるレーザーを用いた光学的処理よって前記構造体における前記半導体チップの有無を検出し、前記半導体チップを含む前記構造体の第５の個数および前記半導体チップを含まない前記構造体の第６の個数をそれぞれ調べる。
項２１．項２０記載の製造装置において、
前記外観不良が検出された前記構造体の前記第２の位置へ移動する間に前記第３の位置を通過する前記半導体チップを含む前記構造体の第７の個数および前記半導体チップを含まない前記構造体の第８の個数をそれぞれ前記第５の個数および前記第６の個数から減らす。
項２２．項１８記載の製造装置において、
前記外観不良は、前記第１の構造体への異物の付着、前記第１の構造体に生じた傷、前記樹脂の封止不良、前記半導体チップの破損、前記第１の構造体の変形、および前記第１の構造体に形成された識別マークの認識不良のうちの１つ以上を含む。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
すなわち、電子タグ用インレットの製造ラインにおける連続インレットテープ（絶縁フィルム）の搬送精度を向上できる。
本願発明を詳細に説明する前に、本願における用語の意味を説明すると次の通りである。
電子タグとは、ＲＦＩＤ（Radio Frequency IDentification）システム、ＥＰＣ（Electronic Product Code）システムの中心的電子部品であり、一般的に数ｍｍ以下（それ以上の場合を含む）のチップに電子情報、通信機能、データ書き換え機能を納めたものを言い、電波や電磁波で読み取り器と交信する。無線タグもしくはＩＣタグとも呼ばれ、商品に取り付けることでバーコードよりも高度で複雑な情報処理が可能になる。アンテナ側（チップ外部または内部）からの非接触電力伝送技術により、電池を持たない半永久的に利用可能なタグも存在する。タグは、ラベル型、カード型、コイン型およびスティック型など様々な形状があり、用途に応じて選択する。通信距離は数ｍｍ程度のものから数ｍのものがあり、これも用途に応じて使い分けられる。
インレット（一般にＲＦＩＤチップとアンテナとの複合体、ただし、アンテナのないものやアンテナをチップ上に集積したものもある。したがって、アンテナのないものもインレットに含まれることがある。）とは、金属コイル（アンテナ）にＩＣチップを実装した状態での基本的な製品形態を言い、金属コイルおよびＩＣチップは一般にむき出しの状態となるが、封止される場合もある。
コントロールホールとは、テープ状の絶縁フィルム上に形成された複数のインレットにおいて、１つの製品群（ロット）を形成する複数のインレットのうちの最初および最後のものに形成される穴を言い、１つの製品群の開始と終了を示すものである。
パルスモーターとは、パルス信号の入力によって動作制御が可能であり、パルス信号が入力されるごとに一定角度ずつ回転し、回転速度はパルス信号の周波数で制御されるものである。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。また、実施例等において構成要素等について、「Ａからなる」、「Ａよりなる」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、本実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。
また、本実施の形態で用いる図面においては、平面図であっても図面を見易くするために部分的にハッチングを付す場合がある。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
（実施の形態１）
図１は、本実施の形態１の電子装置である電子タグ用インレットを示す平面図（表面側）、図２は、図１の一部を拡大して示す平面図、図３は、本実施の形態１の電子タグ用インレットを示す側面図、図４は、本実施の形態１の電子タグ用インレットを示す平面図（裏面側）、図５は、図４の一部を拡大して示す平面図である。上記したごとく、本実施の形態（実施例）の一部または全部は後続の実施の形態（実施例）の一部または全部である。したがって、重複する部分は原則として、説明を省略する。
本実施の形態１の電子タグ用インレット（以下、単にインレットという）１は、マイクロ波受信用のアンテナを備えた非接触型電子タグの主要部を構成するものである。このインレット１は、細長い長方形の絶縁フィルム２の一面に接着されたＡｌ箔（導電性膜）からなるアンテナ３と、表面および側面がポッティング樹脂４で封止された状態でアンテナ３に接続されたチップ５とを備えている。絶縁フィルム２の一面（アンテナ３が形成された面）には、アンテナ３やチップ５を保護するためのカバーフィルム６が必要に応じてラミネートされる。
上記絶縁フィルム２の長辺方向に沿ったアンテナ３の長さは、たとえば５６ｍｍであり、周波数２．４５ＧＨｚのマイクロ波を効率よく受信できるように最適化されている。また、アンテナ３の幅は３ｍｍであり、インレット１の小型化と強度の確保とが両立できるように最適化されている。
アンテナ３のほぼ中央部には、その一端がアンテナ３の外縁に達する「Ｌ」字状のスリット７が形成されており、このスリット７の中途部には、ポッティング樹脂４で封止されたチップ５が実装されている。
図６および図７は、上記スリット７が形成されたアンテナ３の中央部付近を拡大して示す平面図であり、図６はインレット１の表面側、図７は裏面側をそれぞれ示している。なお、これらの図では、チップ５を封止するポッティング樹脂４およびカバーフィルム６の図示は、省略してある。
図示のように、スリット７の中途部には、絶縁フィルム２の一部を打ち抜いて形成したデバイスホール８が形成されており、前記チップ５は、このデバイスホール８の中央部に配置されている。デバイスホール８の寸法は、たとえば縦×横＝０．８ｍｍ×０．８ｍｍであり、チップ５の寸法は、縦×横＝０．４８ｍｍ×０．４８ｍｍである。
図６に示すように、チップ５の主面上には、たとえば４個のＡｕ（金）バンプ９ａ、９ｂ、９ｃ、９ｄが形成されている。また、これらのＡｕバンプ９ａ、９ｂ、９ｃ、９ｄのそれぞれには、アンテナ３と一体に形成され、その一端がデバイスホール８の内側に延在するリード１０が接続されている。
上記４本のリード１０のうち、２本のリード１０は、スリット７によって２分割されたアンテナ３の一方からデバイスホール８の内側に延在し、チップ５のＡｕバンプ９ａ、９ｃと電気的に接続されている。また、残り２本のリード１０は、アンテナ３の他方からデバイスホール８の内側に延在し、チップ５のＡｕバンプ９ｂ、９ｄと電気的に接続されている。
図８は、上記チップ５の主面に形成された４個のＡｕバンプ９ａ、９ｂ、９ｃ、９ｄのレイアウトを示す平面図、図９は、Ａｕバンプ９ａの近傍の拡大断面図、図１０は、Ａｕバンプ９ｃの近傍の拡大断面図、図１１は、チップ５に形成された回路のブロック図である。
チップ５は、厚さ＝０．１５ｍｍ程度の単結晶シリコン基板からなり、その主面には、図１１に示すような整流・送信、クロック抽出、セレクタ、カウンタ、ＲＯＭなどからなる回路が形成されている。ＲＯＭは、１２８ビットの記憶容量を有しており、バーコードなどの記憶媒体に比べて大容量のデータを記憶することができる。また、ＲＯＭに記憶させたデータは、バーコードに記憶させたデータに比べて不正な改竄が困難であるという利点がある。
上記回路が形成されたチップ５の主面上には、４個のＡｕバンプ９ａ、９ｂ、９ｃ、９ｄが形成されている。これら４個のＡｕバンプ９ａ、９ｂ、９ｃ、９ｄは、図８の二点鎖線で示す一対の仮想的な対角線上に位置し、かつこれらの対角線の交点（チップ５の主面の中心）からの距離がほぼ等しくなるようにレイアウトされている。これらのＡｕバンプ９ａ、９ｂ、９ｃ、９ｄは、たとえば電解めっき法を用いて形成されたもので、その高さは、たとえば１５μｍ程度である。
なお、これらＡｕバンプ９ａ、９ｂ、９ｃ、９ｄのレイアウトは、図８に示したレイアウトに限られるものではないが、チップ接続時の加重に対してバランスを取りやすいレイアウトであることが好ましく、たとえば平面レイアウトにおいてＡｕバンプの接線によって形成される多角形が、チップの中心を囲む様に配置するのが好ましい。
上記４個のＡｕバンプ９ａ、９ｂ、９ｃ、９ｄのうち、たとえばＡｕバンプ９ａは、前記図１１に示す回路の入力端子を構成し、Ａｕバンプ９ｂは、ＧＮＤ端子を構成している。また、残り２個のＡｕバンプ９ｃ、９ｄは、上記回路には接続されていないダミーのバンプを構成している。
図９に示すように、回路の入力端子を構成するＡｕバンプ９ａは、チップ５の主面を覆うパッシベーション膜２０とポリイミド樹脂２１とをエッチングして露出させた最上層メタル配線２２の上に形成されている。また、Ａｕバンプ９ａと最上層メタル配線２２との間には、両者の密着力を高めるためのバリアメタル膜２３が形成されている。パッシベーション膜２０は、たとえば酸化シリコン膜と窒化シリコン膜との積層膜で構成され、最上層メタル配線２２は、たとえばＡｌ合金膜で構成されている。また、バリアメタル膜２３は、たとえばＡｌ合金膜に対する密着力が高いＴｉ膜と、Ａｕバンプ９ａに対する密着力が高いＰｄ膜との積層膜で構成されている。図示は省略するが、回路のＧＮＤ端子を構成するＡｕバンプ９ｂと最上層メタル配線２２との接続部も、上記と同様の構成になっている。一方、図１０に示すように、ダミーのバンプを構成するＡｕバンプ９ｃ（および９ｄ）は、上記最上層メタル配線２２と同一配線層に形成されたメタル層２４に接続されているが、このメタル層２４は、前記回路に接続されていない。
このように、本実施の形態１のインレット１は、絶縁フィルム２の一面に形成したアンテナ３の一部に、その一端がアンテナ３の外縁に達するスリット７を設け、このスリット７によって２分割されたアンテナ３の一方にチップ５の入力端子（Ａｕバンプ９ａ）を接続し、他方にチップ５のＧＮＤ端子（Ａｕバンプ９ｂ）を接続する。この構成により、アンテナ３の実効的な長さを長くすることができるので、必要なアンテナ長を確保しつつ、インレット１の小型化を図ることができる。
また、本実施の形態１のインレット１は、チップ５の主面上に、回路の端子を構成するＡｕバンプ９ａ、９ｂとダミーのＡｕバンプ９ｃ、９ｄとを設け、これら４個のＡｕバンプ９ａ、９ｂ、９ｃ、９ｄをアンテナ３のリード１０に接続する。この構成により、回路に接続された２個のＡｕバンプ９ａ、９ｂのみをリード１０に接続する場合に比べて、Ａｕバンプとリード１０の実効的な接触面積が大きくなるので、Ａｕバンプとリード１０の接着強度、すなわち両者の接続信頼性が向上する。また、４個のＡｕバンプ９ａ、９ｂ、９ｃ、９ｄを図８に示したようなレイアウトでチップ５の主面上に配置することにより、Ａｕバンプ９ａ、９ｂ、９ｃ、９ｄにリード１０を接続した際に、チップ５が絶縁フィルム２に対して傾くことがない。これにより、チップ５をポッティング樹脂４で確実に封止することができるので、インレット１の製造歩留まりが向上する。
次に、上記のように構成されたインレット１の製造方法を図１２〜図２５を用いて説明する。
図１２は上記インレット１の製造に用いる種々の装置をインレット１の製造工程に沿って並べて示した説明図であり、図１３は上記インレット１の製造工程を説明するフローチャートである。
まず、ウエハ状の半導体基板（以下、単に基板と記す）の主面上に半導体素子、集積回路および上記バンプ電極９ａ〜９ｄなどを形成するウエハ処理を実施する（工程Ｐ１）。続いて、そのウエハ状の基板をダイシングによりチップ単位に分割し、前述のチップ５を形成する（工程Ｐ２）。
図１４は、インレット１の製造に用いる絶縁フィルム２を示す平面図、図１５は、図１４の一部を拡大して示す平面図である。
図１４に示すように、連続テープ状の絶縁フィルム２は、リール２５に巻き取られた状態でインレット１の製造工程に搬入される。この絶縁フィルム２の一面には、あらかじめ多数のアンテナ３が所定の間隔で形成されている。これらのアンテナ３を形成するには、たとえば絶縁フィルム２の一面に厚さ２０μｍ程度のＡｌ箔を接着し、このＡｌ箔をアンテナ３の形状にエッチングする。このとき、それぞれのアンテナ３に、前述したスリット７およびリード１０を形成する。絶縁フィルム２は、フィルムキャリアテープの規格に従ったもので、たとえば幅５０μｍまたは７０ｍｍ、厚さ２５μｍのポリエチレンテレフタレート製フィルムからなる。このように、アンテナ３をＡｌ箔から形成し、絶縁フィルム２をポリエチレンテレフタレートから形成することにより、たとえばアンテナ３をＣｕ箔から形成し、絶縁フィルム２をポリイミド樹脂から形成した場合に比べてインレット１の材料コストを低減することができる。
次いで、アンテナ３のチップ５が搭載される面にインレット１の製品番号等の品種を識別するための識別マークを付与する。この識別マークは、たとえばレーザーを用いた刻印方法等によって形成することができる。
次に、図１６に示すように、組立一貫機ＫＩＫに含まれるボンディングステージ３１とボンディングツール３２とを備えたインナーリードボンダ３０にリール２５を装着し、ボンディングステージ３１の上面に沿って絶縁フィルム２を移動させながら、アンテナ３にチップ５を接続する（工程Ｐ３）。
絶縁フィルム２を移動させている駆動ローラーＫＲＬ１は、寸法および回転速度等の動作が同じ規格のものを２つ一組で用いるものであり、２つの駆動ローラーＫＲＬ１が絶縁フィルム２を挟み、摩擦力で絶縁フィルム２を移動させるものである。また、図１６中に示した４つの駆動ローラーＫＲＬ１は、すべて同じ規格のものである。絶縁フィルム２を移動させるに当たり、このような方式を適用することにより、薄い絶縁フィルム２でも対応でき、絶縁フィルム２へのダメージが少なく、絶縁フィルム２を高速搬送することができる。また、駆動ローラーＫＲＬ１は、図１６中には示さないパルスモーターから動力を得て動作する。
アンテナ３にチップ５を接続するには、図１７（図１６の要部拡大図）に示すように、８０℃程度に加熱したボンディングステージ３１の上にチップ５を搭載し、このチップ５の真上に絶縁フィルム２のデバイスホール８を位置決めした後、デバイスホール８の内側に突出したリード１０の上面に３５０℃程度に加熱したボンディングツール３２を押し当て、Ａｕバンプ（９ａ〜９ｄ）とリード１０を接触させる。この時、ボンディングツール３２に所定の超音波および荷重を０．１秒程度印加することにより、リード１０とＡｕバンプ（９ａ〜９ｄ）との界面にＡｕ／Ａｌ接合が形成され、Ａｕバンプ（９ａ〜９ｄ）とリード１０が互いに接着する。
次に、ボンディングステージ３１の上に新たなチップ５を搭載し、続いて絶縁フィルム２をアンテナ３の１ピッチ分だけ移動させた後、上記と同様の操作を行うことによって、このチップ５をアンテナ３に接続する。以後、上記と同様の操作を繰り返すことによって、絶縁フィルム２に形成された全てのアンテナ３にチップ５を接続する。チップ５とアンテナ３の接続作業が完了した絶縁フィルム２は、リール２５に巻き取られた状態で次の樹脂封止工程に搬送される。
なお、Ａｕバンプ（９ａ〜９ｄ）とリード１０の接続信頼性を向上させるためには、図１８に示すように、４本のリード１０をアンテナ３の長辺方向と直交する方向に延在させた方がよい。図１９に示すように、４本のリード１０をアンテナ３の長辺方向と平行に延在させた場合は、完成したインレット１を折り曲げたときに、Ａｕバンプ（９ａ〜９ｄ）とリード１０の接合部に強い引っ張り応力が働くので、両者の接続信頼性が低下する虞がある。
チップ５の樹脂封止工程では、図２０および図２１に示すように、組立一貫機ＫＩＫに含まれるディスペンサ３３などを使ってデバイスホール８の内側に実装されたチップ５の上面および側面にポッティング樹脂４を供給する（工程Ｐ４）。次いで、組立一貫機ＫＩＫ内に設けられた加熱炉内において、ポッティング樹脂４に対して約１２０℃で仮ベーク処理を施す（工程Ｐ５）。図示は省略するが、この樹脂封止工程においても、絶縁フィルム２を移動させながら、ポッティング樹脂４の供給および仮ベーク処理を行う。ポッティング樹脂４の供給および仮ベーク処理が完了した絶縁フィルム２は、図２２に示すように、リール２５に巻き取られた状態で次のベーク処理が行われる加熱炉ＫＮＲへ搬送され、約１２０℃でベーク処理が施される（工程Ｐ６）。
上記ベーク処理が完了した絶縁フィルム２は、リール２５に巻き取られた状態で半自動外観検査装置ＨＧＫ１へ搬送される。ここでは、アンテナ３にチップ５が搭載されチップ５がポッティング樹脂４によって封止されてなる構造体に対して抜取外観検査を行う。ここでは、すべての構造体に対して外観検査を行うのではなく、無作為抽出した所定数の構造体に対して外観検査を行う（工程Ｐ７）。すなわち、外観不良が見つかった場合には、外観不良の発生具合から工程Ｐ６までに用いた製造装置および材料等で、インレット１の製造に当たって不具合のある個所を特定し、以降のインレット１の製造へフィードバックすることによって不具合の発生を未然に防ぐためのものである。また、ここで言う外観不良とは、構造体への異物の付着、構造体に生じた傷、ポッティング樹脂４の封止不良（ぬれ不足）、チップ５の欠け等の破損、構造体の好ましくない変形、アンテナ３に形成（刻印）された前述の識別マークの認識不良のうちの１つ以上を含むものである。また、この工程Ｐ７での抜取外観検査では、半自動外観検査装置ＨＧＫ１の画像処理による外観不良の検出、検査用モニタ画面に拡大投影される映像を作業者が目視することによる外観不良の検出、またはそれらの両方を適宜選択することができる。
次いで、顧客からの要求がある場合には、スプロケットホール開口機ＳＨＫにて絶縁フィルム２の両側部に図２３に示すような絶縁フィルム２を搬送するためのスプロケットホール３６を所定の間隔で形成する（工程Ｐ８）。スプロケットホール３６は、絶縁フィルム２の一部をパンチで打ち抜くことによって形成することができる。一方、このようなスプロケットホール３６を形成しない場合には、スプロケットホール３６の形成に要するコスト（絶縁フィルム２の両端のスプロケットホール３６を一組（２個）形成するのに約１円）を削減することができる。
次いで、通信特性検査装置ＴＴＫによって、インレット１となる上記構造体の各々に対して通信特性検査を行う（工程Ｐ９）。ここで、図２４は、その通信特性検査時における各工程の流れを示す説明図であり、図２５は、その通信特性検査時における通信特性検査装置ＴＴＫの要部での各機器および部材の動きを示す説明図である。
その通信特性検査時においては、まず、上記構造体のうちの最初のもの（第１の構造体）を上記通信特性検査が実施される位置（第１の位置（以下、検査位置と記す））まで移動し、通信特性検査（第１の処理）を実施する。本実施の形態１において、通信特性検査は、いわゆる密着ハンドラを用いて行われ、検査対象の構造体と補助アンテナＳＡＮＴとの距離を一定に保った状態で通信特性が測定される。また、通信特性検査が行われている構造体は、電波を遮蔽するスリット等で隣接する構造体との間を遮蔽され、補助アンテナＳＡＮＴから発せられた検査用電波を隣接する構造体が誤って受信しないようにされている。コンピューター等からなるテストシステムＴＳＹＳは、補助アンテナＳＡＮＴおよびＲＦ（Radio Frequency）用リーダーＲＦＲを介して構造体との間の交信結果を解析し、通信特性検査が行われた構造体の通信特性の良否判定を行い、その結果をプログラマブルコントローラーＰＬＣへ送信する。
上記検査位置では、ＣＣＤ（Charge Coupled Device）カメラＣＡＭ１がその位置での構造体の平面像（第１の画像）を撮影し、画像データを画像センサーコントローラーＰＳＣへ送信する。画像センサーコントローラーＰＳＣは、ＣＣＤカメラＣＡＭ１から送信されてきた画像データを解析し、制御対象（通信特性検査の対象）である構造体の基準位置が停止している座標ＬＣＴ１（図２６参照）とその基準位置が本来停止していなければならない座標ＬＣＴ２（図２６参照）との間の距離（第１のずれ量）Ｌ１（図２６参照）を測定する。本実施の形態１において、制御対象（通信特性検査の対象）である構造体の基準位置および座標ＬＣＴ２については、任意に設定することが可能なものであり、微妙な位置調整にも瞬時に対応ができる。画像センサーコントローラーＰＳＣは、この距離Ｌ１を補正値としてプログラマブルコントローラーＰＬＣへ送信し、プログラマブルコントローラーＰＬＣは、上記制御対象の構造体と所定の間隔（第１のピッチ）で連続して形成されている次の構造体（第２の構造体）を検査位置まで移動させるための基準の移動量（ピッチ移動量（基準位置指令値））Ｌ２（図２６参照）にその補正値を加減して実際の移動量（変異位置指令値（第１の距離））Ｌ３（図２６参照）として位置決めユニットＬＤＵへ送信する。この位置決めユニットＬＤＣは、絶縁フィルム２（構造体）を搬送する駆動ローラーＫＲＬ１の駆動源となっているパルスモーターユニットＰＭＵを駆動するパルス波を発信するパルス発生器であり、駆動ローラーＫＲＬ１が前記実際の移動量分だけ絶縁フィルム２を搬送するだけの駆動量に対応するパルス列を発信する。また、パルスモーターユニットＰＭＵの構成を図示した図２７に示すように、パルスモーターユニットＰＭＵは、モーターＭＴ１およびパルス発生器ＰＧ１を有するサーボモーターＳＭＴと、偏差カウンタＨＣＴ、Ｄ／Ａ（デジタル／アナログ）変換機ＤＡＣおよびサーボアンプＳＡＭＰを有するドライブユニットＤＵＮからなる。パルス発生器ＰＧ１は、モーターＭＴ１の回転数に比例した帰還パルスを発信する。偏差カウンタＨＣＴは、位置決めユニットＬＤＵから送信されてきたパルス列と前記帰還パルスから算出される溜りパルスを保持し、この溜りパルスによってモーターＭＴ１の回転速度を決定するものであり、一定の溜りパルスを保ち、溜りパルスをＤ／Ａ変換機ＤＡＣにてアナログデータに変換し、サーボアンプＳＡＭＰを介してモーターＭＴ１へ送信することでモーターＭＴ１の回転が続けられる。随時溜りパルスから帰還パルスが減算されていき、位置決めユニットＬＤＵから送信されてくるパルス列が停止すると、溜りパルスが減少してモーターＭＴ１の回転速度が遅くなり、溜りパルスが０になるとモーターＭＴ１は停止する。すなわち、溜りパルス値および溜りパルス値の増減によってモーターＭＴ１の加減速度および加減速度時間等を任意に設定することができる。このような構成下において、位置決めユニットＬＤＵから発信されたパルス列に対応して駆動ローラーＫＲＬ１が絶縁フィルム２を搬送することにより、検査位置における前の検査対象の構造体の位置ずれの影響を解消しつつ、次の検査対象の構造体をその検査位置まで搬送することができる。それにより、検査対象の構造体と隣接する構造体が検査位置に進入し、その隣接する構造体に対して通信特性検査を行ってしまう不具合を防ぐことができる。また、検査対象の構造体毎に検査位置での位置ずれを測定し、次の構造体の検査位置への搬送時に反映および補正していくので、検査位置での位置ずれが累積することによって、後の構造体になるに従って検査位置での位置ずれが大きくなってしまう不具合を未然に防ぐことができる。
上記のような本実施の形態１によれば、インレット１となる構造体が形成された絶縁フィルム２を駆動ローラーＫＲＬ１を用いたローラー搬送方式で搬送するので、たとえばスプロケット搬送方式に比べて高速な搬送を実現でき、尚且つ、通信特性検査が行われる構造体を検査位置まで精度よく移動させることができる。
ところで、１本の絶縁フィルム２を用いて規格の異なるインレット１を形成する場合には、各々のインレット１毎にアンテナ３の幅が異なってくるので、絶縁フィルム２上に形成された上記構造体毎に前述の検査位置まで移動させるための基準の移動量（ピッチ移動量（基準位置指令値））Ｌ２（図２６参照）が異なってくる。本実施の形態１では、そのピッチ移動量Ｌ２を各々の構造体毎に設定することが可能であり、距離Ｌ１（図２６参照）を基に設定された上記補正値をその都度ピッチ移動量Ｌ２にフィードバックし、実際の移動量（変異位置指令値）Ｌ３（図２６参照）を決定することができる。すなわち、本実施の形態１は、１本の絶縁フィルム２を用いて規格の異なるインレット１を形成する場合でも容易に適用することができる。それにより、本実施の形態１のインレット１の製造コストを低減することができる。
また、図２５に示すように、上記通信特性検査にて不良品と判定された上記構造体について、通信特性検査装置ＴＴＫが有する金型（除去手段）ＫＧＴでチップ５をアンテナ３ごと打ち抜くことでチップ５を構造体から除去する構成とすることもできる。この時、不良品と判定された構造体には、所定の径の開口部が形成される。この場合には、絶縁フィルム２上に形成された上記構造体のすべてが等しいピッチで配置されるように上記ピッチ移動量（基準位置指令値）Ｌ２をそろえ、絶縁フィルム２の搬送方向で前述の検査位置からピッチ移動量Ｌ２の整数倍（ｎ倍）離間した位置に金型ＫＧＴを配置する。構造体が不良品と判定された後、絶縁フィルム２をｎ回ピッチ搬送（ピッチ送り）することで不良品と判定された構造体は金型ＫＧＴ下まで搬送される。この間、不良品と判定された構造体に続く構造体については、順次検査位置にて通信特性検査が行われる。不良品と判定された構造体が金型ＫＧＴの配置されている位置まで移動すると、プログラマブルコントローラーＰＬＣは電磁弁ＤＪＢへ出力信号を送り、電磁弁ＤＪＢを開放する。それにより、エアー圧を上昇させてエアー駆動機器である金型シリンダＫＧＳを動作し、金型ＫＧＴを下降させてチップ５をアンテナ３ごと打ち抜く。金型シリンダＫＧＳの動作位置下限をセンサーが検知すると、そのセンサーから検知信号がプログラマブルコントローラーＰＬＣへ送信され、検知信号を受信したプログラマブルコントローラーＰＬＣは、電磁弁ＤＪＢへの出力信号を切って電磁弁ＤＪＢを閉じる。それにより、エアー圧が下降して金型ＫＧＴが上昇する。このように通信特性検査にて不良品と判定された構造体からチップ５を除去する構成とすることにより、金型ＫＧＴ下での位置ずれを抑制しつつ正確な位置精度でチップ５を打ち抜くことが可能となる。
また、絶縁フィルム２の搬送方向で前述の金型ＫＧＴが配置されている位置からピッチ移動量Ｌ２の整数倍（ｍ倍）離間した位置（第３の位置）にＣＣＤカメラ（第１の光学的検出手段）ＣＡＭ２を配置し、そのＣＣＤカメラＣＡＭ２により構造体の平面像を撮影し、構造体における上記開口部の有無を自動判別することによって良品および不良品のそれぞれの構造体数（第１の個数、第２の個数）を数える構成としてもよい。それにより、ＣＣＤカメラＣＡＭ２による撮影位置での構造体の位置ずれを抑制し、構造体に形成された開口部を誤認識することなく判別することができるようになる。すなわち、良品および不良品のそれぞれの構造体数を正確に数えることが可能となる。また、ＣＣＤカメラＣＡＭ２の代わりに、レーザー光を用いた手段によって良品および不良品のそれぞれの構造体数を数えるようにしてもよい。
次に、選別一貫ハンドラＳＩＨにて、ポッティング樹脂４（図２１参照）の外観検査（工程Ｐ１０）、アンテナ３に付与された識別マークの外観検査（工程Ｐ１１）、および工程Ｐ１０、Ｐ１１を経た上での良品選別（工程Ｐ１２）を順次行う。
続いて、半自動外観検査装置ＨＧＫ２において、上記構造体のすべてに対して外観検査を行う（工程Ｐ１３）。ここで言う外観不良は、半自動外観検査装置ＨＧＫ１を用いた工程Ｐ７と同様である。また、この工程Ｐ１３での外観検査では、半自動外観検査装置ＨＧＫ２の画像処理による外観不良の検出、検査用モニタ画面に拡大投影される映像を作業者が目視することによる外観不良の検出、またはそれらの両方を適宜選択することができる。
次いで、数量カウンタ装置ＳＣＳにて、最終的な良品および不良品の上記構造体数をそれぞれ調べる（工程Ｐ１４）。続いて、リール２５に巻き取られた絶縁フィルム２の梱包および払い出しが行われ（工程Ｐ１５）、その後顧客側へ出荷される（工程Ｐ１６）。この場合、顧客側で絶縁フィルム２をアンテナ３間で切断することにより個々のインレット１を得ることができる。また、顧客の要求に応じて、製造側（出荷側）で個々のインレット１に切断した状態で出荷してもよい。なお、絶縁フィルム２の梱包および払い出し後、所定数の絶縁フィルム２を無作為抽出し、出荷前にチェック用ハンドラＣＫＨにて工程Ｐ９と同様の通信特性検査を行ってもよい。
（実施の形態２）
本実施の形態２では、前記実施の形態１において工程Ｐ９（図１３、図２４および図２５参照）で適用した絶縁フィルム２の搬送方法を、工程Ｐ１２（図１３参照）の良品選別工程にて適用する。
図２８は、工程Ｐ９の良品選別工程時における各工程の流れを示す説明図であり、図２９は、その良品選別工程時における選別一貫ハンドラＳＩＨの要部での各機器および部材の動きを示す説明図である。
その良品選別工程時においては、まず、絶縁フィルム２上に形成され、後にインレット１（図１〜図７参照）となる構造体のうちの最初のものを良品選別が行われる位置（以下、第１の選別実施位置と記す）まで移動し、良品選別を実施する。第１の選別実施位置上にはＣＣＤカメラＣＡＭ３が配置され、第１の選別実施位置での構造体の平面像を撮影し、画像データを画像センサーコントローラーＰＳＣへ送信する。画像センサーコントローラーＰＳＣは、ＣＣＤカメラＣＡＭ３から送信されてきた画像データを解析し、制御対象（良品選別の対象）である構造体が良品であるか否かを判別する。すなわち、不良品である場合には、工程Ｐ９（図１３参照）においてチップ５がアンテナ３ごと打ち抜かれ、たとえば構造体に径が２ｍｍ程度の開口部４１（図３０参照）が形成されていることから、画像センサーコントローラーＰＳＣは、画像データの解析によってこの開口部４１の有無を判別することで良品か否かを判定する。判定結果は、プログラマブルコントローラーＰＬＣへ送信され、プログラマブルコントローラーＰＬＣは、良品および不良品のそれぞれの数量を数える。
本実施の形態２において、ＣＣＤカメラＣＡＭ３は、前記実施の形態１におけるＣＣＤカメラＣＡＭ１と同様の役割も果たす。すなわち、上記良品選別工程時に撮影した画像のデータは上記構造体の良品選別に用いられるだけでなく、画像センサーコントローラーＰＳＣによって解析されることによって、制御対象（良品選別の対象）である構造体の基準位置が停止している座標ＬＣＴ１（図２６参照）とその基準位置が本来停止していなければならない座標ＬＣＴ２（図２６参照）との間の距離Ｌ１（図２６参照）が測定される。その他の画像センサーコントローラーＰＳＣの動作、プログラマブルコントローラーＰＬＣの動作、位置決めユニットＬＤＵの動作、パルスモーターユニットＰＭＵの動作、および駆動ローラーＫＲＬ１の動作は前記実施の形態１と同様である。このような構成下において、駆動ローラーＫＲＬ１が絶縁フィルム２を搬送することにより、第１の選別実施位置における前の良品選別処理の対象の構造体の位置ずれの影響を解消しつつ、次の良品選別処理対象の構造体を第１の選別実施位置まで搬送することができる。それにより、良品選別処理の対象の構造体と隣接する構造体が第１の選別実施位置に進入し、ＣＣＤカメラＣＡＭ３がその隣接する構造体を撮影し、誤った選別結果を出してしまう不具合を未然に防ぐことができる。また、良品選別処理の対象の構造体毎に第１の選別実施位置での位置ずれを測定し、次の構造体の第１の選別実施位置への搬送時に反映および補正していくので、第１の選別実施位置での位置ずれが累積することによって、後の構造体になるに従って第１の選別実施位置での位置ずれが大きくなってしまう不具合を未然に防ぐことができる。
また、上記ＣＣＤカメラＣＡＭ３を用いた良品選別処理の前または後に、さらにレーザーセンサーＬＳＳを用い、そのレーザーセンサーＬＳＳから発したレーザー光の反射を検知することで上記構造体の良品もしくは不良品を判別してもよい。この場合には、絶縁フィルム２上に形成された上記構造体のすべてが等しいピッチで配置されるようにピッチ移動量（基準位置指令値）Ｌ２（図２６参照）をそろえ、絶縁フィルム２の延在方向で前述の第１の選別実施位置からピッチ移動量Ｌ２の整数倍（ｎ倍）離間した第２の選別実施位置にてレーザー光が構造体に当たるようにレーザーセンサーＬＳＳを配置する。レーザーセンサーＬＳＳは、良品もしくは不良品の判別結果をセンサーアンプＳＡ１を介してプログラマブルコントローラーＰＬＣへ送信し、プログラマブルコントローラーＰＬＣは、良品および不良品のそれぞれの数量を数える。それにより、レーザー光が構造体に当たる第２の選別実施位置での構造体の位置ずれを抑制し、構造体に形成された開口部４１を誤認識することなく判別することができるようになる。すなわち、良品および不良品のそれぞれの構造体数をさらに正確に数えることが可能となる。
上記のような本実施の形態２によれば、前記実施の形態１と同様の効果を得ることができる。
（実施の形態３）
本実施の形態３は、絶縁フィルム２を切断して個々のインレット１へ個片化するものであり、前記実施の形態１において工程Ｐ９（図１３、図２４および図２５参照）で適用した絶縁フィルム２の搬送方法をその絶縁フィルム２の切断工程にて適用する。
図３１は、その絶縁フィルム２の切断工程時における各工程の流れを示す説明図であり、図３２および図３３は、それぞれその絶縁フィルム２の切断工程時における各機器および部材の動きを示す説明図および要部断面図である。
絶縁フィルム２の切断工程時においては、まず、絶縁フィルム２上に形成され、後にインレット１（図１〜図７参照）となる構造体のうちの最初のものを切断処理が行われる位置（以下、切断処理実施位置と記す）まで移動する。この時、切断対象となる構造体は、ほぼ鉛直方向に延在するように保持されている。切断位置においては、ＣＣＤカメラＣＡＭ４がほぼ水平方向から切断対象となる構造体を撮影するように配置され、切断処理実施位置での構造体の平面（側面）像を撮影し、画像データを画像センサーコントローラーＰＳＣへ送信する。画像センサーコントローラーＰＳＣは、ＣＣＤカメラＣＡＭ４から送信されてきた画像データを解析し、制御対象（個片化処理の対象）である構造体が良品であるか否かを判別する。すなわち、不良品である場合には、工程Ｐ９（図１３参照）においてチップ５がアンテナ３ごと打ち抜かれ開口部４１（図３０参照）が形成されていることから、画像センサーコントローラーＰＳＣは、画像データの解析によってこの開口部４１の有無を判別することで良品か否かを判定する。判定結果は、プログラマブルコントローラーＰＬＣへ送信される。構造体が良品であると判定されている場合には、プログラマブルコントローラーＰＬＣは電磁弁ＤＪＢ２への出力信号を切り、電磁弁ＤＪＢ２を閉じる。それにより、エアー圧が低下し、エアー駆動機器である収容箱移動用シリンダＳＢＣは、良品収容用の収容箱（第１の収容手段）ＳＢ１を切断対象の構造体下（第４の位置）へ移動するように動作する。一方、構造体が不良品であると判定されている場合には、プログラマブルコントローラーＰＬＣは電磁弁ＤＪＢ２へ出力信号を送信し、電磁弁ＤＪＢ２を開く。それにより、エアー圧が上昇し、収容箱移動用シリンダＳＢＣは、不良品収容用の収容箱ＳＢ２を切断対象の構造体下へ移動するように動作する。切断対象の構造体下には、収容箱ＳＢ１または収容箱ＳＢ２が切断対象の構造体下へ移動したことを検知するセンサーが設けられ、このセンサーは、収容箱ＳＢ１または収容箱ＳＢ２が切断対象の構造体下へ移動したことを検知すると、それを伝える信号を送信する。プログラマブルコントローラーＰＬＣは、その信号を受信すると保持具ＨＪＧを動作させる信号を送信し、保持具ＨＪＧは、絶縁フィルム２を表裏から挟んで保持および固定する。次いで、プログラマブルコントローラーＰＬＣは、電磁弁ＤＪＢ３へ出力信号を送信し、電磁弁ＤＪＢ３を開く。それにより、エアー圧が上昇し、エアー駆動機器である切断ブレード駆動用のシリンダＣＹＬ１は、切断ブレードＢＬＤ１を動作させ、切断ブレードＢＬＤ１はアンテナ３間で絶縁フィルム２を切断し、個片化したインレット１を得ることができる。切断対象の構造体下には、収容箱ＳＢ１もしくは収容箱ＳＢ２が配置されていることから、個片化したインレット１は、良品である場合には収容箱ＳＢ１に、不良品である場合には収容箱ＳＢ２へそれぞれ収容することができる。
本実施の形態３において、ＣＣＤカメラＣＡＭ４は、前記実施の形態１におけるＣＣＤカメラＣＡＭ１と同様の役割も果たす。すなわち、上記インレット１の個片化工程時に撮影した画像のデータは上記構造体の良品選別に用いられるだけでなく、画像センサーコントローラーＰＳＣによって解析されることによって、制御対象（切断（個片化）処理の対象）である構造体の基準位置が停止している座標ＬＣＴ１（図２６参照）とその基準位置が本来停止していなければならない座標ＬＣＴ２（図２６参照）との間の距離Ｌ１（図２６参照）が測定される。その他の画像センサーコントローラーＰＳＣの動作、プログラマブルコントローラーＰＬＣの動作、位置決めユニットＬＤＵの動作、パルスモーターユニットＰＭＵの動作、および駆動ローラーＫＲＬ１の動作は前記実施の形態１と同様である。このような構成下において、駆動ローラーＫＲＬ１が絶縁フィルム２を搬送することにより、上記切断位置における前の切断処理の対象の構造体の位置ずれの影響を解消しつつ、次の切断処理対象の構造体を切断位置まで搬送することができる。それにより、切断処理の対象の構造体と隣接する構造体が切断位置に進入し、ＣＣＤカメラＣＡＭ４がその隣接する構造体を撮影し、誤った選別結果を出してしまう不具合を未然に防ぐことができる。また、切断処理の対象の構造体毎に切断位置での位置ずれを測定し、次の構造体の切断位置への搬送時に反映および補正していくので、切断位置での位置ずれが累積することによって、後の構造体になるに従って切断位置での位置ずれが大きくなってしまう不具合を未然に防ぐことができる。
上記のような本実施の形態３によれば、前記実施の形態１、２と同様の効果を得ることができる。
（実施の形態４）
本実施の形態４では、前記実施の形態１において工程Ｐ９（図１３、図２４および図２５参照）で適用した絶縁フィルム２の搬送方法を、工程Ｐ８（図１３参照）のスプロケットホール加工工程にて適用する。
前記実施の形態１においても前述したように、本実施の形態４においてスプロケットホール（第１の穴部）３６（図２３参照）は、顧客からの要求があった場合にスプロケットホール開口機ＳＨＫ（図１２参照）にて形成する。スプロケットホール３６は、たとえば顧客側でインレット１（図１〜図７参照）の切断（個片化）処理を行う際に、スプロケットを用いて絶縁フィルム２を搬送するために形成される。
図３４は、工程Ｐ８のスプロケットホール加工工程時における各工程の流れを示す説明図であり、図３５は、そのスプロケットホール加工工程時におけるスプロケットホール開口機ＳＨＫの要部での各機器および部材の動きを示す説明図である。
そのスプロケットホール加工工程時においては、まず、絶縁フィルム２上に形成され後にインレット１となる構造体のうちの最初のものをスプロケットホール３６の加工が行われる位置（以下、加工位置と記す）まで移動し、絶縁フィルム２にスプロケットホール３６を形成する。加工位置上もしくは加工位置下にはＣＣＤカメラＣＡＭ５が配置され、加工位置での構造体の平面像を撮影し、画像データを画像センサーコントローラーＰＳＣへ送信する。
ＣＣＤカメラＣＡＭ５は、前記実施の形態１におけるＣＣＤカメラＣＡＭ１と同様の役割も果たす。すなわち、ＣＣＤカメラＣＡＭ５によって撮影された画像は、画像センサーコントローラーＰＳＣによって解析されることによって、制御対象（スプロケットホール加工の対象）である構造体の基準位置が停止している座標ＬＣＴ１（図２６参照）とその基準位置が本来停止していなければならない座標ＬＣＴ２（図２６参照）との間の距離Ｌ１（図２６参照）が測定される。その他の画像センサーコントローラーＰＳＣの動作、プログラマブルコントローラーＰＬＣの動作、位置決めユニットＬＤＵの動作、パルスモーターユニットＰＭＵの動作、および駆動ローラーＫＲＬ１の動作は前記実施の形態１と同様である。このような構成下において、駆動ローラーＫＲＬ１が絶縁フィルム２を搬送することにより、加工位置における前の構造体の位置ずれの影響を解消しつつ、次の構造体を加工位置まで搬送することができる。
ところで、ローラー搬送方式による絶縁フィルム２の搬送時には、搬送中の絶縁フィルム２が蛇行する特性が存在し、蛇行量および蛇行方向も変化する虞がある。また、スプロケットホール３６は、絶縁フィルム２の搬送方向（以下の本実施の形態４では、Ｘ方向と記す）およびＸ方向と直行する方向（以下の本実施の形態４では、Ｙ方向と記す）において常に一定の位置に開口されている必要がある。すなわち、スプロケット搬送時には、スプロケットの外周に一定間隔で設けられた突起にスプロケットホール３６を引っ掛けて絶縁フィルム２を搬送することになるからであり、スプロケットホール３６のＸ方向およびＹ方向の双方での開口位置が正確でないと、突起と絶縁フィルム２との接触で絶縁フィルム２を破損したり、搬送途中で絶縁フィルム２が脱輪したりする不具合が発生する虞がある。
そこで、本実施の形態４では、絶縁フィルム２上にさらに絶縁フィルム２のＹ方向での位置ずれ（蛇行量）を測定するためのＣＣＤカメラＣＡＭ６を配置する。ＣＣＤカメラＣＡＭ６は、ＣＣＤカメラＣＡＭ６下の前述の構造体の平面像（第２の画像）を撮影し、画像データを画像センサーコントローラーＰＳＣ２へ送信する。画像センサーコントローラーＰＳＣ２は、画像センサーコントローラーＰＳＣによる構造体のＸ方向での位置ずれ量（第２のずれ量）の測定方法と同様の方法にて、ＣＣＤカメラＣＡＭ６下の前述の構造体のＹ方向での位置ずれ量（第３のずれ量）Ｌ４を測定する。この位置ずれ量Ｌ４は、Ｙ方向での補正値としてプログラマブルコントローラーＰＬＣへ送信される。位置ずれ量Ｌ４についての情報を受信したプログラマブルコントローラーＰＬＣは、スプロケットホール３６を開口する金型（開口手段）ＫＧＴ２に対してＹ方向で位置ずれ量Ｌ４だけ移動するよう信号を送信し、金型ＫＧＴ２をＹ方向で位置ずれ量Ｌ４だけ移動させる。次いで、プログラマブルコントローラーＰＬＣは、電磁弁ＤＪＢ４へ出力信号を送信し、電磁弁ＤＪＢ４を開く。それにより、エアー圧が上昇し、エアー駆動機器である金型ＫＧＴ２駆動用のシリンダＣＹＬ２は金型ＫＧＴ２を動作させ、絶縁フィルム２にスプロケットホール３６を形成する。
上記のような構成下においてスプロケットホール３６を形成することにより、搬送方向で先行する絶縁フィルム２のＸ方向およびＹ方向の双方での位置ずれ（蛇行）の影響を解消しつつ、Ｘ方向およびＹ方向の双方で正確な位置で絶縁フィルム２にスプロケットホール３６を開口することができる。スプロケットホール３６の開口を１回行う毎に絶縁フィルム２のＸ方向およびＹ方向の双方での位置ずれを測定し、次のスプロケットホール３６の形成時に反映および補正していくので、スプロケットホール３６の開口位置の位置ずれが累積することによって、後のスプロケットホール３６になるに従って開口位置の位置ずれが大きくなってしまう不具合を未然に防ぐことができる。
上記のような本実施の形態４によれば、前記実施の形態１〜３と同様の効果を得ることができる。
（実施の形態５）
本実施の形態５では、前記実施の形態１において工程Ｐ９（図１３、図２４および図２５参照）で適用した絶縁フィルム２の搬送方法を、工程Ｐ１３（図１３参照）の外観検査工程にて適用する。
図３６は、工程Ｐ１３の外観検査工程時における各工程の流れを示す説明図であり、図３７は、その外観検査工程時における半自動外観検査装置ＨＧＫ２の要部での各機器および部材の動きを示す説明図である。
本実施の形態５では、その外観検査工程時において、絶縁フィルム２はブロック送り方式にて搬送される。ここで、ブロック送り方式とは、絶縁フィルム２上に形成され後にインレット１となる構造体を所定数（たとえば４０個〜５０個程度）分ずつ外観検査が行われる位置（第５の位置（以下、外観検査位置と記す））まで移動していく方式である。また、前記実施の形態１で説明したような構造体の位置ずれを補正しつつ絶縁フィルム２を搬送する手段を併用することもできる。
検査対象の構造体群を外観検査位置まで移動させた後に、その構造体群に含まれる構造体の外観検査を行う。この外観検査では、前記実施の形態１でも説明したように、半自動外観検査装置ＨＧＫ２の画像処理による外観不良の検出、検査用モニタ画面に拡大投影される映像を作業者が目視することによる外観不良の検出、またはそれらの両方を適宜選択することができる。
次に、外観検査によって外観不良が検出された構造体は、所定位置まで移動され、金型ＫＧＴ３によってチップ５がアンテナ３ごと打ち抜かれて構造体から除去される。この際、前記実施の形態１で説明した絶縁フィルム２の搬送方法を適用することができる。すなわち、外観検査によって外観不良が検出された構造体のうちの１つを金型ＫＧＴ３による打ち抜きが行われる位置（以下、打ち抜き位置と記す）まで移動し、金型ＫＧＴによりチップ５をアンテナ３ごと打ち抜く。この時、対象の構造体が絶縁フィルム２の搬送方向で金型ＫＧＴ３より前に位置している場合には、その搬送方向とは逆の方向へ絶縁フィルム２を搬送することになり、この逆方向搬送はパルスモーターユニットＰＭＵのサーボモーターＳＭＴに含まれるモーターＭＴ１を逆回転させることで実施する。打ち抜き位置上もしくは打ち抜き位置下にはＣＣＤカメラＣＡＭ７が配置され、打ち抜き位置での構造体の平面像を撮影し、画像データを画像センサーコントローラーＰＳＣへ送信する。ＣＣＤカメラＣＡＭ７によって撮影された画像は、画像センサーコントローラーＰＳＣによって解析されることによって、制御対象（チップ５の打ち抜き処理の対象）である構造体の基準位置が停止している座標ＬＣＴ１（図２６参照）とその基準位置が本来停止していなければならない座標ＬＣＴ２（図２６参照）との間の距離Ｌ１（図２６参照）が測定される。その他の画像センサーコントローラーＰＳＣの動作、プログラマブルコントローラーＰＬＣの動作、位置決めユニットＬＤＵ２の動作、パルスモーターユニットＰＭＵの動作、および駆動ローラーＫＲＬ１の動作は前記実施の形態１と同様である。このような構成下において、駆動ローラーＫＲＬ１が絶縁フィルム２を搬送することにより、打ち抜き位置における前の構造体の位置ずれの影響を解消しつつ、次の構造体を打ち抜き位置まで搬送することができる。
制御対象の構造体が打ち抜き位置まで移動されてくると、プログラマブルコントローラーＰＬＣは、位置決めユニットＬＤＵ２に対して金型ＫＧＴ３を打ち抜き位置まで移動するよう信号を送信する。この位置決めユニットＬＤＣ２は、金型ＫＧＴ３を打ち抜き位置まで移動させるための駆動源となっているステッピングモーターユニットＳＭＵを駆動するパルス波を発信するパルス発生器である。ステッピングモーターユニットＳＭＵは、ステッピングドライバＳＤ１およびステッピングモーターＳＭ１からなる。また、ステッピングモーターＳＭ１は、パルスモーターの一種である。位置決めユニットＬＤＣ２から発信されたパルス波は、ステッピングモーターＳＭ１の動作を制御するステッピングドライバＳＤ１によって受信され、ステッピングドライバＳＤ１は受信したパルス波に対応する量だけステッピングモーターＳＭ１を動作させ、金型ＫＧＴ３を打ち抜き位置まで移動させる。次いで、プログラマブルコントローラーＰＬＣは、電磁弁ＤＪＢ５へ出力信号を送信し、電磁弁ＤＪＢ５を開く。それにより、エアー圧が上昇し、エアー駆動機器である金型ＫＧＴ３駆動用のシリンダＣＹＬ３は金型ＫＧＴ３を動作させ、チップ５を打ち抜く。これにより、構造体には開口部４１（図３０も参照）が形成される。
上記のような構成下において外観不良が検出された構造体からチップ５を打ち抜くことにより、前の制御対象（チップ５の打ち抜き処理の対象）の構造体の位置ずれの影響を解消しつつ、正確な位置でチップ５を打ち抜くことができる。また、チップ５の打ち抜きを１回行う毎に制御対象の構造体の位置ずれを測定し、次のチップ５の打ち抜き時に反映および補正していくので、開口部４１の開口位置の位置ずれが累積することによって、後に開口される開口部４１になるに従って開口位置の位置ずれが大きくなってしまう不具合を未然に防ぐことができる。
また、絶縁フィルム２上には、複数のロット（製品群）の上記構造体が形成されている場合もある。そのような場合には、１つのロットの先頭および末尾となる構造体に対してロットを把握するためのロットコントロールホール（第１の目印）４２を複数開口する。このロットコントロールホール４２を開口するのに上記金型ＫＧＴ３を用いてもよい。この時、金型ＫＧＴ３は、ロットコントロールホール４２を１つずつ開口していくものであり、金型ＫＧＴ３がその開口位置（第５の位置）へ配置されるように位置決めユニットＬＤＣ２からパルス波が発信される。ロットコントロールホール４２の開口の対象となる構造体の移動は、前述のチップ５の打ち抜き処理の対象となる構造体の移動と同様の制御がなされるので、位置ずれを抑制することができる。また、ロットコントロールホール４２のうちの１つは、上記開口部４１と同じ位置に開口される。
また、上記ロットコントロールホール４２を作業者からの指令によって開口する構成としてもよい。たとえば、作業者が半自動外観検査装置ＨＧＫ２に設けられているスイッチをオンにすることで半自動外観検査装置ＨＧＫ２をロットコントロールホール４２の開口用の状態にする。この時、そのスイッチがオンになったことをプログラマブルコントローラーＰＬＣが検知すると、プログラマブルコントローラーＰＬＣは、位置決めユニットＬＤＵ２に対して金型ＫＧＴ３を金型ＫＧＴ３の開口位置まで移動するよう信号を送信する。以降、ロットコントロールホール４２が開口されるまでの各機器の動作は前述したとおりである。
また、開口部４１およびロットコントロールホール４２の形成後の位置（第３の位置）において、前記実施の形態１で説明したＣＣＤカメラＣＡＭ２（図２５参照）、前記実施の形態２で説明したレーザーセンサーＬＳＳ、またはそれらの両方を配置して、プログラマブルコントローラーＰＬＣも用いて上記構造体の良品数および不良品数を数える構成としてもよい。ここで、上記したような絶縁フィルム２を搬送方向とは逆の方向へ移動する動作がある場合には、プログラマブルコントローラーＰＬＣによって、その間に通過する良品および不良品のそれぞれの構造体数（第３の個数、第４の個数）をそれまでに数えた良品数および不良品数からそれぞれ減じる処理を行う。
上記のような本実施の形態５によれば、前記実施の形態１〜４と同様の効果を得ることができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
前記実施の形態では、ポリエチレンテレフタレートからなる絶縁フィルムに貼り付けたＡｌ箔を使ってアンテナを構成したが、たとえば絶縁フィルムの一面に貼り付けたＣｕ箔を使ってアンテナを構成したり、絶縁フィルムをポリイミド樹脂で構成したりしてもよい。
本発明の電子装置の製造方法は、たとえば電子タグ用インレットの製造工程にて適用することができる。
本発明の実施の形態１の電子装置である電子タグ用インレットを示す平面図（表面側）である。 図１の一部を拡大して示す平面図である。 本発明の実施の形態１の電子装置である電子タグ用インレットを示す側面図である。 本発明の実施の形態１の電子装置である電子タグ用インレットを示す平面図（裏面側）である。 図４の一部を拡大して示す平面図である。 本発明の実施の形態１の電子装置である電子タグ用インレットの要部拡大平面図（表面側）である。 本発明の実施の形態１の電子装置である電子タグ用インレットの要部拡大平面図（裏面側）である。 本発明の実施の形態１の電子装置である電子タグ用インレットに実装された半導体チップの平面図である。 図８に示す半導体チップの主面に形成されたバンプ電極およびその近傍の断面図である。 図８に示す半導体チップの主面に形成されたダミーバンプ電極およびその近傍の断面図である。 図８に示す半導体チップの主面に形成された回路のブロック図である。 本発明の実施の形態１の電子装置である電子タグ用インレットの製造に用いる種々の装置を電子タグ用インレットの製造工程に沿って並べて示した説明図である。 本発明の実施の形態１の電子装置である電子タグ用インレットの製造工程を説明するフローチャートである。 本発明の実施の形態１の電子装置である電子タグ用インレットの製造に用いる長尺の絶縁フィルムの一部を示す平面図である。 図１４に示す絶縁フィルムの一部を拡大して示す平面図である。 本発明の実施の形態１の電子装置である電子タグ用インレットの製造工程の一部（半導体チップとアンテナの接続工程）を示すインナーリードボンダの概略図である。 図１６に示すインナーリードボンダの要部を拡大して示す概略図である。 本発明の実施の形態１の電子装置である電子タグ用インレットの製造工程の一部（半導体チップとアンテナの接続工程）を示す絶縁フィルムの要部拡大平面図である。 本発明の実施の形態１の電子装置である電子タグ用インレットの製造工程の一部（半導体チップとアンテナの接続工程）を示す絶縁フィルムの要部拡大平面図である。 本発明の実施の形態１の電子装置である電子タグ用インレットの製造工程の一部（半導体チップの樹脂封止工程）を示す概略図である。 本発明の実施の形態１の電子装置である電子タグ用インレットの製造工程の一部（半導体チップの樹脂封止工程）を示す絶縁フィルムの要部拡大平面図である。 本発明の実施の形態１の電子装置である電子タグ用インレットの製造に用いる絶縁フィルムをリールに巻き取った状態を示す側面図である。 本発明の実施の形態１の電子装置である電子タグ用インレットの製造に用いる長尺の絶縁フィルムの一部を示す平面図である。 本発明の実施の形態１の電子装置である電子タグ用インレットの製造工程中における通信特性検査での各工程の流れを示す説明図である。 本発明の実施の形態１の電子装置である電子タグ用インレットの製造工程中における通信特性検査時における要部での各機器および部材の動きを示す説明図である。 本発明の実施の形態１の電子装置である電子タグ用インレットの製造工程中における絶縁フィルムの要部を拡大して示す平面図である。 本発明の実施の形態１の電子装置である電子タグ用インレットの製造工程中にて用いるパルスモーターユニットの構成を示す説明図である。 本発明の実施の形態２の電子装置である電子タグ用インレットの製造工程中における良品選別工程での各工程の流れを示す説明図である。 本発明の実施の形態２の電子装置である電子タグ用インレットの製造工程中における良品選別工程時における要部での各機器および部材の動きを示す説明図である。 本発明の実施の形態２の電子装置である電子タグ用インレットの製造工程中における絶縁フィルムの要部を拡大して示す平面図である。 本発明の実施の形態３の電子装置である電子タグ用インレットの製造工程中におけるインレットの個片化工程での各工程の流れを示す説明図である。 本発明の実施の形態３の電子装置である電子タグ用インレットの製造工程中におけるインレットの個片化工程時における要部での各機器および部材の動きを示す説明図である。 本発明の実施の形態３の電子装置である電子タグ用インレットの製造工程中におけるインレットの個片化工程時における要部での各機器および部材の動きを示す要部断面図である。 本発明の実施の形態４の電子装置である電子タグ用インレットの製造工程中におけるスプロケットホール加工工程での各工程の流れを示す説明図である。 本発明の実施の形態４の電子装置である電子タグ用インレットの製造工程中におけるスプロケットホール加工工程時における要部での各機器および部材の動きを示す説明図である。 本発明の実施の形態５の電子装置である電子タグ用インレットの製造工程中における外観検査工程での各工程の流れを示す説明図である。 本発明の実施の形態５の電子装置である電子タグ用インレットの製造工程中における外観検査工程時における要部での各機器および部材の動きを示す説明図である。
符号の説明
１ 電子タグ用インレット
２ 絶縁フィルム
３ アンテナ
４ ポッティング樹脂
５ チップ
６ カバーフィルム
７ スリット
８ デバイスホール
９ａ、９ｂ、９ｃ、９ｄ Ａｕバンプ
１０ リード
２０ パッシベーション膜
２１ ポリイミド樹脂
２２ 最上層メタル配線
２３ バリアメタル膜
２４ メタル層
２５ リール
３０ インナーリードボンダ
３１ ボンディングステージ
３２ ボンディングツール
３３ ディスペンサ
３６ スプロケットホール（第１の穴部）
４１ 開口部
４２ ロットコントロールホール（第１の目印）
ＢＬＤ１ 切断ブレード
ＣＡＭ１ ＣＣＤカメラ
ＣＡＭ２ ＣＣＤカメラ（第１の光学的検出手段）
ＣＡＭ３ ＣＣＤカメラ
ＣＡＭ４ ＣＣＤカメラ
ＣＡＭ５ ＣＣＤカメラ
ＣＡＭ６ ＣＣＤカメラ
ＣＡＭ７ ＣＣＤカメラ
ＣＫＨ チェック用ハンドラ
ＣＹＬ１ シリンダ
ＣＹＬ２ シリンダ
ＣＹＬ３ シリンダ
ＤＪＢ 電磁弁
ＤＪＢ２ 電磁弁
ＤＪＢ３ 電磁弁
ＤＪＢ４ 電磁弁
ＤＪＢ５ 電磁弁
ＤＵＮ ドライブユニット
ＨＣＴ 偏差カウンタ
ＨＧＫ１、ＨＧＫ２ 半自動外観検査装置
ＨＪＧ 保持具
ＫＧＳ 金型シリンダ
ＫＧＴ 金型（除去手段）
ＫＧＴ２ 金型（開口手段）
ＫＩＫ 組立一貫機
ＫＮＲ 加熱炉
ＫＲＬ１ 駆動ローラー
ＬＣＴ１ 座標
ＬＣＴ２ 座標
ＬＤＵ 位置決めユニット
ＬＤＵ２ 位置決めユニット
ＬＳＳ レーザーセンサー
ＭＴ１ モーター
Ｐ１〜Ｐ１６ 工程
ＰＧ１ パルス発生器
ＰＳＣ 画像センサーコントローラー
ＰＳＣ２ 画像センサーコントローラー
ＰＬＣ プログラマブルコントローラー
ＰＭＵ パルスモーターユニット
ＲＦＲ ＲＦ用リーダー
ＳＡ１ センサーアンプ
ＳＡＭＰ サーボアンプ
ＳＡＮＴ 補助アンテナ
ＳＢ１ 収容箱（第１の収容手段）
ＳＢ２ 収容箱（第２の収容手段）
ＳＢＣ 収容箱移動用シリンダ
ＳＣＳ 数量カウンタ装置
ＳＤ１ ステッピングドライバ
ＳＨＫ スプロケットホール開口機
ＳＩＨ 選別一貫ハンドラ
ＳＭ１ ステッピングモーター
ＳＭＴ サーボモーター
ＳＭＵ ステッピングモーターユニット
ＴＴＫ 通信特性検査装置

Claims (22)

  1. 以下の工程を含む、絶縁フィルムの主面に形成された導電性膜からなるアンテナと、前記アンテナの一部に形成され、一端が前記アンテナの外縁に延在するスリットと、複数のバンプ電極を介して前記アンテナに電気的に接続された半導体チップと、前記半導体チップを封止する樹脂とを備えた電子装置の製造方法：
    （ａ）前記主面上において、複数の前記アンテナの各々に前記半導体チップが電気的に接続されてなる複数の構造体が形成された連続テープ状の前記絶縁フィルムを用意する工程、
    （ｂ）前記連続テープ状の絶縁フィルムを２つのローラーで挟んで摩擦力で搬送し、前記複数の構造体のうちの第１の構造体を第１の位置へ移動させる工程、
    （ｃ）前記第１の構造体が前記第１の位置へ移動した状況下で、前記第１の構造体に対して第１の処理を施す工程、
    （ｄ）前記第１の構造体が前記第１の位置へ移動した状況下で、前記第１の構造体の第１の画像を取得し、前記第１の画像から前記第１の構造体と実際の前記第１の位置との間の第１のずれ量を計測する工程、
    （ｅ）前記連続テープ状の絶縁フィルムを前記２つのローラーで挟んで摩擦力で搬送し、前記複数の構造体のうち、前記第１の構造体と第１のピッチで連続して配置された第２の構造体を、前記第１のピッチに前記第１のずれ量を加えた第１の距離だけ前記第１の位置へ向かって移動させる工程。
  2. 請求項１記載の電子装置の製造方法において、
    前記（ｄ）工程後、前記第２の構造体を前記第１の構造体として前記（ｃ）工程および前記（ｄ）工程を繰り返し、前記複数の構造体のすべてに対して前記（ｃ）工程および前記（ｄ）工程を実施する。
  3. 請求項１記載の電子装置の製造方法において、
    前記第１のずれ量は、前記絶縁フィルムの搬送方向に沿った方向で決定する。
  4. 請求項１記載の電子装置の製造方法において、
    前記第１の処理は、前記第１の構造体の電波特性検査であり、
    前記電波特性検査で不良が検出された場合には、前記半導体チップを前記第１の構造体から除去する。
  5. 請求項４記載の電子装置の製造方法において、
    前記複数の構造体の各々は、隣接する前記構造体と前記第１のピッチで連続して配置され、
    前記絶縁フィルムの搬送方向で前記第１の位置から前記第１のピッチの整数倍離間した第２の位置において、前記第２の位置上に配置された除去手段によって前記電波特性検査で前記不良が検出された前記第１の構造体から前記半導体チップは除去される。
  6. 請求項２記載の電子装置の製造方法において、
    前記複数の構造体の各々は、隣接する前記構造体と前記第１のピッチで連続して配置され、
    前記第１の処理は、前記第１の構造体の電波特性検査であり、
    前記電波特性検査で不良が検出された場合には、前記半導体チップを前記第１の構造体から除去し、
    前記絶縁フィルムの搬送方向で前記第１の位置から前記第１のピッチの整数倍離間した第３の位置において、第１の光学的検出手段によって前記第１の構造体における前記半導体チップの有無を検出し、前記半導体チップを含む前記第１の構造体の第１の個数および前記半導体チップを含まない前記第１の構造体の第２の個数をそれぞれ調べる。
  7. 請求項６記載の電子装置の製造方法において、
    前記第１の光学的検出手段は、画像処理によって前記第１の構造体における前記半導体チップの有無を検出する。
  8. 請求項１記載の電子装置の製造方法において、
    前記第１の処理前には、前記複数の構造体に対して予め第１の検査が施され、
    前記複数の構造体のうち、前記第１の検査で不良が検出されたものからは前記第１の処理の前に予め前記半導体チップが除去され、
    前記第１の処理では、前記第１の画像から前記第１の構造体における前記半導体チップの有無を判別し、前記半導体チップを含む前記第１の構造体の第１の個数および前記半導体チップを含まない前記第１の構造体の第２の個数をそれぞれ調べる。
  9. 請求項８記載の電子装置の製造方法において、
    前記複数の構造体の各々は、隣接する前記構造体と前記第１のピッチで連続して配置され、
    前記絶縁フィルムの搬送方向で前記第１の位置から前記第１のピッチの整数倍離間した第３の位置において、第１の光学的検出手段によるレーザーを用いた光学的処理よって前記第１の構造体における前記半導体チップの有無を検出し、前記半導体チップを含む前記第１の構造体の第１の個数および前記半導体チップを含まない前記第１の構造体の第２の個数をそれぞれ調べる。
  10. 請求項８記載の電子装置の製造方法において、
    前記第１の検査は、前記複数の構造体の電気特性検査および前記複数の構造体の外観検査のうちの１つ以上である。
  11. 請求項１０記載の電子装置の製造方法において、
    前記第１の検査が前記複数の構造体の前記外観検査を含む場合における前記不良は、前記第１の構造体への異物の付着、前記第１の構造体に生じた傷、前記樹脂の封止不良、前記半導体チップの破損、前記第１の構造体の変形、および前記第１の構造体に形成された識別マークの認識不良のうちの１つ以上を含む。
  12. 請求項１記載の電子装置の製造方法において、
    前記第１の処理前には、前記複数の構造体に対して予め電波特性検査および外観検査のうちの１つ以上を含む第１の検査が施され、
    前記複数の構造体のうち、前記第１の検査で不良が検出されたものからは前記第１の処理の前に予め前記半導体チップが除去され、
    前記第１の処理では、前記第１の画像から前記第１の構造体における前記半導体チップの有無を判別し、
    前記第１の処理において、前記第１の構造体における前記半導体チップの存在を確認した場合には、第１の収容手段を前記第１の構造体を受け取る第４の位置へ移動した後に前記絶縁フィルムを切断し、前記第１の構造体を個片化して前記第１の収容手段に収容し、
    前記第１の処理において、前記第１の構造体にて前記半導体チップが存在しないことを確認した場合には、前記第１の収容手段を前記第４の位置から退避させた後に前記絶縁フィルムを切断し、前記第１の構造体を個片化する。
  13. 請求項１２記載の電子装置の製造方法において、
    前記第１の処理において、前記第１の構造体にて前記半導体チップが存在しないことを確認した場合には、前記第１の収容手段を前記第４の位置から退避させ、第２の収容手段を前記第４の位置へ移動した後に前記絶縁フィルムを切断し、前記第１の構造体を個片化し、前記第１の構造体を個片化して前記第２の収容手段に収容し、
    前記第４の位置における前記第１の収容手段および前記第２の収容手段の存在を検出することによって動作する切断手段によって前記絶縁フィルムを切断し、前記第１の構造体を個片化する。
  14. 請求項１２記載の電子装置の製造方法において、
    前記第１の検査が前記複数の構造体の前記外観検査を含む場合における前記不良は、前記第１の構造体への異物の付着、前記第１の構造体に生じた傷、前記樹脂の封止不良、前記半導体チップの破損、前記第１の構造体の変形、および前記第１の構造体に形成された識別マークの認識不良のうちの１つ以上を含む。
  15. 請求項１記載の電子装置の製造方法において、
    前記第１の処理では、前記絶縁フィルムの搬送方向と直行する幅方向における両端部に１つ以上の第１の穴部を形成し、
    前記第１のずれ量は、前記絶縁フィルムの搬送方向に沿った第２のずれ量と前記幅方向での第３のずれ量とで決定する。
  16. 請求項１５記載の電子装置の製造方法において、
    前記（ｅ）工程の前記第２の構造体の移動時における、前記第１の距離を形成する前記第１のずれ量のうちの前記第３のずれ量に相当する分の移動は、前記第１の穴部を形成する開口手段を前記幅方向で前記第３のずれ量だけ移動させ、前記開口手段と前記絶縁フィルムとの相対的な位置を変えることで実施する。
  17. 請求項１６記載の電子装置の製造方法において、
    前記複数の構造体の各々は、隣接する前記構造体と前記第１のピッチで連続して配置され、
    前記絶縁フィルムの搬送方向で前記第１の位置から前記第１のピッチの整数倍離間した第３の位置において前記第３の位置下の前記構造体の第２の画像を取得し、前記第２の画像から前記第３のずれ量を計測する。
  18. 請求項１記載の電子装置の製造方法において、
    前記複数の構造体は、１つ以上の製品群を形成し、
    １つの前記製品群を形成する複数の前記構造体は連続して配置され、
    前記第１の処理前には、前記絶縁フィルムが延在する方向で前記第１の位置から離間した第２の位置において、１つの前記製品群を形成する前記複数の構造体のうちの最初および最後の前記構造体に前記製品群を識別する第１の目印を付与し、
    さらに前記第１の処理前には、前記１つの製品群を第５の位置へ移動し、前記１つの製品群に含まれる前記複数の構造体の外観を作業者の目視によって検査し、外観不良が検出された前記構造体を前記第２の位置へ移動し、前記構造体が前記第２の位置へ移動した状況下で前記半導体チップを前記構造体から除去し、
    前記第１の処理では、前記第１の画像から前記構造体における前記半導体チップの有無を判別し、前記半導体チップを含む前記構造体の第１の個数および前記半導体チップを含まない前記構造体の第２の個数をそれぞれ調べる。
  19. 請求項１８記載の電子装置の製造方法において、
    前記外観不良が検出された前記構造体が前記第２の位置より前記絶縁フィルムの搬送方向側に位置している場合には、前記外観不良が検出された前記構造体を前記搬送方向とは逆の方向へ移動することで前記第２の位置まで移動し、
    前記外観不良が検出された前記構造体の前記第２の位置へ移動する間に前記第１の位置を通過する前記半導体チップを含む前記構造体の第３の個数および前記半導体チップを含まない前記構造体の第４の個数をそれぞれ前記第１の個数および前記第２の個数から減らす。
  20. 請求項１９記載の電子装置の製造方法において、
    前記複数の構造体の各々は、隣接する前記構造体と前記第１のピッチで連続して配置され、
    前記絶縁フィルムの搬送方向で前記第１の位置から前記第１のピッチの整数倍離間した第３の位置において、第１の光学的検出手段によるレーザーを用いた光学的処理よって前記構造体における前記半導体チップの有無を検出し、前記半導体チップを含む前記構造体の第５の個数および前記半導体チップを含まない前記構造体の第６の個数をそれぞれ調べる。
  21. 請求項２０記載の電子装置の製造方法において、
    前記外観不良が検出された前記構造体の前記第２の位置へ移動する間に前記第３の位置を通過する前記半導体チップを含む前記構造体の第７の個数および前記半導体チップを含まない前記構造体の第８の個数をそれぞれ前記第５の個数および前記第６の個数から減らす。
  22. 請求項１８記載の電子装置の製造方法において、
    前記外観不良は、前記第１の構造体への異物の付着、前記第１の構造体に生じた傷、前記樹脂の封止不良、前記半導体チップの破損、前記第１の構造体の変形、および前記第１の構造体に形成された識別マークの認識不良のうちの１つ以上を含む。
JP2005260461A 2005-09-08 2005-09-08 電子装置の製造方法 Pending JP2007072853A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005260461A JP2007072853A (ja) 2005-09-08 2005-09-08 電子装置の製造方法
CNB2006101289033A CN100546011C (zh) 2005-09-08 2006-09-01 电子器件的制造方法
US11/517,462 US7526854B2 (en) 2005-09-08 2006-09-08 Manufacturing method of electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005260461A JP2007072853A (ja) 2005-09-08 2005-09-08 電子装置の製造方法

Publications (1)

Publication Number Publication Date
JP2007072853A true JP2007072853A (ja) 2007-03-22

Family

ID=37829955

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005260461A Pending JP2007072853A (ja) 2005-09-08 2005-09-08 電子装置の製造方法

Country Status (3)

Country Link
US (1) US7526854B2 (ja)
JP (1) JP2007072853A (ja)
CN (1) CN100546011C (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101209787B (zh) * 2007-12-25 2012-05-23 天津工业大学 一种密封毛条卷绕装置
CN104096978A (zh) * 2014-06-26 2014-10-15 长春光华微电子设备工程中心有限公司 不锈钢芯片激光切割加工与贴膜装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200530933A (en) * 2004-03-12 2005-09-16 Renesas Tech Corp Production process of inlet for electronic tag
JP2008092198A (ja) * 2006-09-29 2008-04-17 Renesas Technology Corp Ｒｆｉｄラベルタグおよびその製造方法
JP2010251415A (ja) * 2009-04-13 2010-11-04 Hitachi High-Technologies Corp 作業処理装置あるいは表示基板モジュール組立ラインまたは表示基板モジュール組立方法
GB2472047B (en) 2009-07-22 2011-08-10 Novalia Ltd Packaging or mounting a component
CN101807061B (zh) * 2010-02-11 2012-01-11 东莞朗诚模具有限公司 集成电路切筋系统的视觉检测控制系统及方法
KR101829308B1 (ko) * 2011-04-22 2018-02-20 동우 화인켐 주식회사 필름의 패턴의 사행 제어 장치
US9157954B2 (en) * 2011-06-03 2015-10-13 Apple Inc. Test system with temporary test structures
CN103327751B (zh) * 2012-03-19 2016-08-17 无锡华润安盛科技有限公司 Pcb的固定加热装置、引线键合装置及其引线键合方法
CN102778222B (zh) * 2012-07-06 2016-03-02 中铁二十二局集团第一工程有限公司 一种隧道衬砌台车定位系统
CN112993519B (zh) * 2021-02-07 2023-09-19 惠州Tcl移动通信有限公司 一种智能终端天线及信号增强控制方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03288758A (ja) * 1990-04-04 1991-12-18 Sumitomo Metal Ind Ltd 帯状極低張力シートの位置決め方法
JP2003098219A (ja) * 2001-09-25 2003-04-03 Ando Electric Co Ltd Ｔｃｐ用ハンドラ及び先頭ｔｃｐ検出方法
JP2004051244A (ja) * 2002-07-16 2004-02-19 Sumitomo Heavy Ind Ltd テープタブ搬送位置決め方法及び装置
JP2004086785A (ja) * 2002-08-29 2004-03-18 Toppan Forms Co Ltd Ｉｃ製品検査装置および方法
JP2004164345A (ja) * 2002-11-13 2004-06-10 Sony Corp 非接触ｉｃカードおよびその製造方法
JP2004220141A (ja) * 2003-01-10 2004-08-05 Renesas Technology Corp Ｉｃインレットの製造方法、ｉｄタグ、ｉｄタグリーダおよびそれらのデータ読み出し方法
JP2005182392A (ja) * 2003-12-18 2005-07-07 Hitachi Maxell Ltd 非接触式ｉｃカード用インレットの製造方法、製造装置及び非接触式ｉｃカード用インレット

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU626013B2 (en) * 1988-07-04 1992-07-23 Sony Corporation A thin electronic device having an integrated circuit chip and a power battery and a method for producing same
US6395043B1 (en) * 1998-11-25 2002-05-28 Timer Technologies, Llc Printing electrochemical cells with in-line cured electrolyte
EP1028483B1 (en) * 1999-02-10 2006-09-27 AMC Centurion AB Method and device for manufacturing a roll of antenna elements and for dispensing said antenna elements
US6606247B2 (en) * 2001-05-31 2003-08-12 Alien Technology Corporation Multi-feature-size electronic structures
JP2003317065A (ja) * 2002-04-23 2003-11-07 Konica Minolta Holdings Inc Ｉｃカードの作成方法及びｉｃカード
DE10229168A1 (de) * 2002-06-28 2004-01-29 Infineon Technologies Ag Laminat mit einer als Antennenstruktur ausgebildeten elektrisch leitfähigen Schicht
JP3739752B2 (ja) * 2003-02-07 2006-01-25 株式会社 ハリーズ ランダム周期変速可能な小片移載装置
US7051429B2 (en) * 2003-04-11 2006-05-30 Eastman Kodak Company Method for forming a medium having data storage and communication capabilities
JP2005149352A (ja) 2003-11-19 2005-06-09 Konica Minolta Photo Imaging Inc Ｉｃカード及びｉｃカードの製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03288758A (ja) * 1990-04-04 1991-12-18 Sumitomo Metal Ind Ltd 帯状極低張力シートの位置決め方法
JP2003098219A (ja) * 2001-09-25 2003-04-03 Ando Electric Co Ltd Ｔｃｐ用ハンドラ及び先頭ｔｃｐ検出方法
JP2004051244A (ja) * 2002-07-16 2004-02-19 Sumitomo Heavy Ind Ltd テープタブ搬送位置決め方法及び装置
JP2004086785A (ja) * 2002-08-29 2004-03-18 Toppan Forms Co Ltd Ｉｃ製品検査装置および方法
JP2004164345A (ja) * 2002-11-13 2004-06-10 Sony Corp 非接触ｉｃカードおよびその製造方法
JP2004220141A (ja) * 2003-01-10 2004-08-05 Renesas Technology Corp Ｉｃインレットの製造方法、ｉｄタグ、ｉｄタグリーダおよびそれらのデータ読み出し方法
JP2005182392A (ja) * 2003-12-18 2005-07-07 Hitachi Maxell Ltd 非接触式ｉｃカード用インレットの製造方法、製造装置及び非接触式ｉｃカード用インレット

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101209787B (zh) * 2007-12-25 2012-05-23 天津工业大学 一种密封毛条卷绕装置
CN104096978A (zh) * 2014-06-26 2014-10-15 长春光华微电子设备工程中心有限公司 不锈钢芯片激光切割加工与贴膜装置

Also Published As

Publication number Publication date
US7526854B2 (en) 2009-05-05
CN100546011C (zh) 2009-09-30
US20070053310A1 (en) 2007-03-08
CN1929104A (zh) 2007-03-14

Similar Documents

Publication Publication Date Title
JP2007072853A (ja) 電子装置の製造方法
US9287142B2 (en) Method of manufacturing a semiconductor device using markings on both lead frame and sealing body
US20070132594A1 (en) Electronic device and fabrication method thereof
JP3055104B2 (ja) 半導体パッケ―ジの製造方法
JP5771623B2 (ja) ビジョンシステムを含むウェハハンドラ
US11749667B2 (en) Semiconductor manufacturing apparatus
US20080150725A1 (en) Rfid label tag and method of manufacturing the same
JP2006286966A (ja) 半導体装置の生産管理方法及び半導体基板
KR20060048012A (ko) 반도체장치의 제조방법
JP2000162275A (ja) 半導体試験方法及び半導体試験装置
WO2015079991A1 (ja) ３次元実装方法および３次元実装装置
US6337221B1 (en) Die bonding method for manufacturing fine pitch ball grid array packages
JP4809648B2 (ja) 電子装置の製造方法
US8445906B2 (en) Method for sorting and acquiring semiconductor element, method for producing semiconductor device, and semiconductor device
US20180032852A1 (en) Method for the manufacturing of dielectric bridges for contactless identification
JP2014062828A (ja) パターンマッチング方法および半導体装置の製造方法
JP4173890B2 (ja) フィルムキャリアテープ、フィルムキャリアテープの製造方法、ｉｃモジュールを搭載したフィルムキャリアテープ及びｉｃモジュールを搭載したフィルムキャリアテープの製造方法
JP2012243987A (ja) 半導体装置の製造方法
JP5205189B2 (ja) 半導体装置の製造方法
JP4356207B2 (ja) 非接触式ｉｃカードの製造方法
CN112530839B (zh) 芯片贴装装置以及半导体器件的制造方法
JP2009129217A (ja) 半導体装置の製造方法
JP2009164407A (ja) 樹脂封止装置および樹脂封止方法
US7534703B2 (en) Method for bonding semiconductor chip
JP2008077198A (ja) 電子装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080902

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100528

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110920

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120214