WO2015079991A1 - ３次元実装方法および３次元実装装置 - Google Patents

３次元実装方法および３次元実装装置 Download PDF

Info

Publication number
WO2015079991A1
WO2015079991A1 PCT/JP2014/080610 JP2014080610W WO2015079991A1 WO 2015079991 A1 WO2015079991 A1 WO 2015079991A1 JP 2014080610 W JP2014080610 W JP 2014080610W WO 2015079991 A1 WO2015079991 A1 WO 2015079991A1
Authority
WO
WIPO (PCT)
Prior art keywords
upper layer
layer bonded
bonded object
nth
alignment
Prior art date
Application number
PCT/JP2014/080610
Other languages
English (en)
French (fr)
Inventor
幸治 西村
寺田　勝美
幹夫 川上
Original Assignee
東レエンジニアリング株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東レエンジニアリング株式会社 filed Critical 東レエンジニアリング株式会社
Priority to KR1020167016542A priority Critical patent/KR102207674B1/ko
Priority to US15/038,963 priority patent/US9673166B2/en
Priority to JP2015550668A priority patent/JP6454283B2/ja
Publication of WO2015079991A1 publication Critical patent/WO2015079991A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75841—Means for moving parts of the bonding head
    • H01L2224/75842—Rotational mechanism
    • H01L2224/75843—Pivoting mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H01L2224/75901—Means for monitoring the connection process using a computer, e.g. fully- or semi-automatic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/81122—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors by detecting inherent features of, or outside, the semiconductor or solid-state body
    • H01L2224/81125—Bonding areas on the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/81122—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors by detecting inherent features of, or outside, the semiconductor or solid-state body
    • H01L2224/81127—Bonding areas outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8113—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/81132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory

Definitions

  • the three-dimensional mounting method and the three-dimensional mounting apparatus it is possible to easily evaluate the mounting deviation between the objects to be bonded while mounting. For this reason, 100% inspection can be performed, and at the stage where a mounting deviation is found, the upper layer mounting can be stopped further, so that unnecessary material waste can be prevented.
  • FIG. 7A shows the contents of FIG. 7A focusing on the upper surface alignment position CA2 of the second upper layer chip C2 and the lower surface alignment position CB3 of the third upper layer chip C3.
  • FIG. 7B shows a state in which the upper layer chip C3 is stacked and mounted on the first upper layer chip C2.
  • the electrode 2 may be used as the alignment position of the substrate 3, and the electrode 4 provided on the upper layer chip may be used as the upper surface alignment position and the lower surface alignment position of the upper layer chip.

Abstract

　電極を備えた基板上に、上下両面に電極を備えたＮ個のチップを、電極同士の位置を合わせた状態で順次積層する３次元実装方法において、前記基板上に第１のチップを積層する際に、前記基板のアライメント用位置と、第１のチップの下面に記された下面アライメント用位置を２視野画像認識手段によって認識して位置合わせを行うとともに、前記基板のアライメント用位置の位置座標を記憶し、１≦ｎ≦Ｎ－１である第ｎのチップ上に、第ｎ＋１のチップを接合する際に、第ｎのチップの上面に記された上面アライメント用位置と、第ｎ＋１のチップの下面に記された下面アライメント用位置を前記２視野画像認識手段によって認識して位置合わせをを行うとともに、前記第ｎのチップの上面アライメント用位置を認識して位置座標を記憶し、第Ｎの最上層チップを積層した後に、前記第Ｎのチップの上面に記された上面アライメント用位置を認識して座標位置を記憶する。

Description

３次元実装方法および３次元実装装置
　本発明は、半導体素子等の被接合物を上下方向に順次積層していく３次元実装方法および実装装置に関する。
　半導体素子の３次元実装方法として、チップの上にチップを順次積層していくＣＯＣ工法（Ｃｈｉｐ　Ｏｎ　Ｃｈｉｐ）、ウエハーの上にチップを順次積層していくＣＯＷ工法（Ｃｈｉｐ　Ｏｎ　Ｗａｆｅｒ）、ウエハーの上にウエハーを順次積層していくＷＯＷ工法（Ｗａｆｅｒ　Ｏｎ　Ｗａｆｅｒ）等がある。いずれの３次元実装方法においても、下層の被接合物の電極（バンプを含む）の位置に対し上層の被接合物の電極の位置を合わせた状態で上層被接合物を順次積層、接合していく必要がある（例えば特許文献１）。
　このような３次元実装において、上層被接合物を順次積層するのに際し、まずは、最下層の被接合物のアライメント用位置（電極やアライメントマークの位置）を上方から認識手段（例えば、ＣＣＤカメラ）で認識し、認識した最下層の被接合物のアライメント用位置を基準にその上に積層される第１の上層被接合物の下面のアライメント用位置（下側電極や下側アライメントマークの位置）を下方からの認識手段で認識し、最下層の被接合物と第１の上層被接合物の位置合わせを行った後に第１の上層被接合物を最下層の被接合物に加熱圧着により接合して実装する。次に接合後の第１の上層被接合物の上面のアライメント用位置（上側電極のや上側アライメントマークの位置）を上方から認識手段で認識し、認識した第１の上層被接合物の位置を基準に、その上に積層される第２の上層被接合物の位置を下方からの認識手段で認識し、第１の上層被接合物と第２の上層被接合物の位置合わせを行った後に第２の上層被接合物を第１の上層被接合物に加熱圧着により接合して実装する。同様に第ｎの上層被接合物（ここでｎは１以上の整数）の位置を上方から認識手段で認識し、認識した第ｎの上層被接合物の位置を基準に、その上に積層される第ｎの上層被接合物の位置を下方からの認識手段で認識し、第ｎの上層被接合物と第ｎ＋１の上層被接合物の位置合わせを行った後に第ｎ＋１の上層被接合物を第ｎの上層被接合物に加熱圧着により接合して実装する。
　また、特許文献２においては、個々の接合対象間の位置合わせを行うのではなく、最下層の被接合物の位置を基準にして、上層被接合物の位置合わせと接合による実装を順次行って、上層被接合物を積層する工程が示されている。
特開２００９－１１０９９５号公報 国際公開第２０１１／０８７００３号
　被接合物間の位置合わせを行っても、加熱圧着によって実装ズレが生じることがある。すなわち、各積層時の接合に際して、下層被接合物と上層被接合物の位置合わせが高精度に行われていても、それは積層後の品質を保証するものではない。特に、積層高さに傾きが生じたような場合では、位置合わせを正確に行っても、接合時の加圧力が被接合物の面方向にも働くことになり、実装ズレを引き起こす。そこで、この実装ズレの発生状況を確認する必要があるが、多層積層であるため、Ｘ線撮像機を用いた検査では各層の像が重なりあってしまい、正確な評価ができない。また、積層断面の観察は、破壊試験であることから全数検査を行うことは出来ず、サンプリング数が限られるので、不良品を全て見出すことは出来ない。
　そこで、本発明の課題は、被接合物を複数積層した３次元実装の、各被接合物間の実装ズレを非破壊で容易に評価することが出来る３次元実装方法および３次元実装装置を提供することにある。
　上記課題を解決するために、請求項１に記載の発明は、電極を備えた最下層被接合物上に、上下両面に電極を備えたＮ個の上層被接合物を、電極同士の位置を合わせた状態で順次積層する３次元実装方法において、
前記最下層被接合物上に第１の上層被接合物を積層する際に、
前記最下層被接合物のアライメント用位置と、第１の上層被接合物の下面に記された下面アライメント用位置を２視野画像認識手段によって認識して位置合わせを行うとともに、
前記最下層被接合物のアライメント用位置の位置座標を記憶し、
１≦ｎ≦Ｎ－１である第ｎの上層被接合物上に、第ｎ＋１の上層被接合物を接合する際に、
第ｎの上層被接合物の上面に記された上面アライメント用位置と、第ｎ＋１の上層被接合物の下面に記された下面アライメント用位置を前記２視野画像認識手段によって認識して位置合わせをを行うとともに、前記第ｎの上層被接合物の上面アライメント用位置を認識して位置座標を記憶し、
第Ｎの最上層被接合物を積層した後に、前記第Ｎの上層被接合物の上面に記された上面アライメント用位置を認識して座標位置を記憶する、ことを特徴とする３次元実装方法である。
　請求項２に記載の発明は、電極を備えた最下層被接合物上に、上下両面に電極を備えたＮ個の上層被接合物を、電極同士の位置を合わせた状態で順次積層する３次元実装方法において、
前記最下層被接合物上に第１の上層被接合物を積層する際に、
前記最下層被接合物のアライメント用位置と、第１の上層被接合物の下面に記された下面アライメント用位置を２視野画像認識手段によって認識して位置合わせを行うとともに、
前記最下層被接合物のアライメント用位置の位置座標を記憶し、
１≦ｎ≦Ｎ－１である第ｎの上層被接合物上に、第ｎ＋１の上層被接合物を接合する際に、
第ｎ＋１の上層被接合物の下面に記された下面アライメント用位置を、前記２視野画像認識手段の上側視野で認識して、前記最下層被接合物のアライメント用位置と位置合わせをを行うとともに、前記第ｎの上層被接合物の上面アライメント用位置を前記２視野画像認識手段の下側視野で認識して位置座標を記憶し、
第Ｎの最上層被接合物を積層した後に、前記第Ｎの上層被接合物の上面に記された上面アライメント用位置を認識して座標位置を記憶する、ことを特徴とする３次元実装方法である。
　請求項３に記載の発明は、請求項１または請求項２に記載の３次元実装方法であって、
前記第Ｎの上記被接合物の上面に記された上面アライメント用位置を認識する作業を、
前記２視野認識手段の下側視野で行うことを特徴とする３次元実装方法である。
　請求項４に記載の発明は、求項１から請求項３のいずれかに記載の３次元実装方法であって、
前記最下層被接合物のアライメント用位置の座標と、第１の上層被接合物の上面アライメント用位置の座標の比較から、前記最下層被接合物と第１の上層被接合物の実装ズレを評価し、
１≦ｎ≦Ｎ－１である第ｎの上層被接合物の上面アライメント用位置の座標と、第ｎ＋１の上層被接合物の上面アライメント用位置の座標の比較から、前記第ｎの上層被接合物と第ｎ＋１の上層被接合物の実装ズレを評価することを特徴とする３次元実装方法である。
　請求項５に記載の発明は、請求項１から請求項４のいずれかに記載の３次元実装方法であって、
上層被接合物の下面アライメント用位置と上面アライメント用位置の、少なくとも１方として、面上に露出した電極を用いることを特徴とする３次元実装方法である。
を認識して座標位置を記憶する機能を有したことを特徴とする３次元実装装置である。
　請求項６に記載の発明は、電極を備えた最下層被接合物上に、上下両面に電極を備えたＮ個の上層被接合物を電極同士の位置を合わせた状態で順次積層する３次元実装装置において、
前記最下層被接合物を保持するステージを備え、
順次積層される前記上層被接合物を保持するヘッドを備え、
上下に２視野を有する２視野画像認識手段を備え、
前記最下層被接合物上に第１の上層被接合物を積層する際に、
前記最下層被接合物のアライメント用位置と、第１の上層被接合物の下面に記された下面アライメント用位置を認識して位置合わせを行うとともに、前記最下層被接合物の上面アライメント用位置を認識して位置座標を記憶する機能と、
１≦ｎ≦Ｎ－１である第ｎの上層被接合物上に、第ｎ＋１の上層被接合物を接合する度に第ｎの上層被接合物の上面に記された上面アライメント用位置と、第ｎ＋１の上層被接合物の下面に記された下面アライメント用位置を前記２視野画像認識手段によって認識して位置合わせを行うとともに、第ｎの上層被接合物の上面アライメント用位置の位置座標を記憶する機能と、
第Ｎの最上層被接合物を積層した後に、前記第Ｎの上層被接合物の上面に記された上面アライメント用位置を認識して座標位置を記憶する機能とを有したことを特徴とする３次元実装装置である。
　請求項７に記載の発明は、電極を備えた最下層被接合物上に、上下両面に電極を備えたＮ個の上層被接合物を電極同士の位置を合わせた状態で順次積層する３次元実装装置において、
前記最下層被接合物を保持するステージを備え、
順次積層される前記上層被接合物を保持するヘッドを備え、
上下に２視野を有する２視野画像認識手段を備え、
前記最下層被接合物上に第１の上層被接合物を積層する際に、
前記最下層被接合物のアライメント用位置と、第１の上層被接合物の下面に記された下面アライメント用位置を認識して位置合わせを行とともに、前記最下層被接合物の上面アライメント用位置を認識して位置座標を記憶する機能と、
１≦ｎ≦Ｎ－１である第ｎの上層被接合物上に、第ｎ＋１の上層被接合物を接合する度に、第ｎ＋１の上層被接合物の下面に記された下面アライメント用位置を、前記２視野画像認識手段の上側視野で認識して、前記最下層被接合物のアライメント用位置と位置合わせをを行うとともに、前記第ｎの上層被接合物の上面アライメント用位置を前記２視野画像認識手段の下側視野で認識して位置座標を記憶する機能と、
第Ｎの最上層被接合物を積層した後に、前記第Ｎの上層被接合物の上面に記された上面アライメント用位置を認識して座標位置を記憶する機能とを有したことを特徴とする３次元実装装置である。
　請求項８に記載の発明は、請求項６または請求項７に記載の３次元実装装置であって、
前記第Ｎの上記被接合物の上面に記された上面アライメント用位置を認識する機能を、
前記２視野認識手段の下側視野が有することを特徴とする３次元実装装置である。
　請求項９に記載の発明は、請求項６から請求項８のいずれかに記載の３次元実装装置であって、
前記最下層被接合物のアライメント用位置の座標と、第１の上層被接合物の上面アライメント用位置の座標を比較して、前記最下層被接合物と第１の上層被接合物の実装ズレを評価する機能と、
１≦ｎ≦Ｎ－１である第ｎの上層被接合物の上面アライメント用位置の座標と、第ｎ＋１の上層被接合物の上面アライメント用位置の座標を比較して前記第ｎの上層被接合物と第ｎ＋１の上層被接合物の実装ズレを評価する機能とを有したことを特徴とする３次元実装装置である。
　本発明に係る３次元実装方法および３次元実装装置によれば、実装しながら非破壊で容易に被接合物間の実装ズレを評価することが出来る。このため、全数検査が出来るとともに、実装ズレを見出した段階で、それ以上上層の実装を止めることが可能なので、不必要に材料を浪費することが防げる。
本発明の一実施態様に係る３次元実装装置の構成図であり、基板に第１の上層チップを実装する過程を示す図である。 基板と第１の上層チップの位置合わせと実装後の状態を示す斜視図である。 図１の３次元実装装置で、第１の上層チップ上に第２の上層チップを実装する過程を示す図である。 第１の上層チップと第２の上層チップの位置合わせと実装後の状態を示す斜視図である。 基板と第の上層チップの実装ズレに関する説明図である。 図１の３次元実装装置で、第２の上層チップ上に第３の上層チップを実装する過程を示す図である。 第２の上層チップと第３の上層チップの位置合わせと実装後の状態を示す斜視図である。 図１の３次元実装装置で、最上層チップの上面アライメント用位置を認識する過程を示す図である。 最上層チップの上面アライメント用位置を認識する状態を示す斜視図である。
　以下に、本発明の望ましい実施態様について、図面を参照しながら説明する。
　図１は、本発明の一実施形態に係わる３次元実装装置１を示している。３次元実装装置１は、電極２を備えた最下層被接合物としての基板３の上に、上下に電極４を備えた上層被接合物として、Ｎ個のチップ（基板３に近い順で、第１の上層チップＣ１、第２の上層チップＣ２、・・、第Ｎの上層チップＣＮ）を、位置を合わせた状態で順次積層するものからなる。３次元実装装置１は、図１に示すように、基板３を吸着保持するステージ６と、チップＣ（第１の上層チップＣ１、第２の上層チップＣ２、・・、第Ｎの上層チップＣＮのいずれかを特定しない表記）を吸着保持して基板３に加熱圧着する機能を有するヘッド７と、接合対象となる下層被接合物のアライメント用位置（例えば、アライメント用マークの位置）を認識する第１の認識手段８Ｄと、ヘッド７に保持されたチップＣのアライメント用位置（例えば、アライメントマーク用の位置）を認識する第２の認識手段８Ｕとを基本構成要素としており、ステージ６、ヘッド７、第１の認識手段８Ｄおよび第２の認識手段８Ｕは、実装制御装置９に接続している。
　本実施態様では、第１の認識手段と第２の認識手段が上下２方向に視野を有する２視野認識手段としての２視野カメラ８として構成されている。すなわち、図１の２視野カメラ８では、第１の認識手段８Dが下側視野で、第２の認識手段８Ｕが上側視野となっている。また、２視野カメラ８は、下方の被接合物（基板３または下方のチップＣ）と上方のチップＣとの間に、上方のチップＣの実装位置に対し、必要に応じて進退できるように設けられている。
　３次元実装装置１は、順次積層されていく上方のチップＣを保持するヘッド７と基板３を保持するステージ６との相対位置を制御可能な移動手段を有しており、実装制御手段９による該移動手段の制御により、下方の被接合物（基板３または下方のチップＣ）に対して上方のチップＣが位置合わせされる。本実施態様では、この位置合わせのために、ステージ６側の位置が制御されるようになっているが、ヘッド７側の位置が制御されるように構成してもよく、両方の位置が制御されるように構成してもよい。
　なお、２視野カメラ８の制御と信号処理も実装制御装置９によって行われる。実装制御装置９は記憶手段９Ｍを備えており、第１の認識手段８Ｄで認識された下方の被接合物（基板３または下方のチップC）のアライメント用位置を記憶手段９Ｍに記憶する機能と、記憶した下方の被接合物（基板３または下方のチップC）のアライメント用位置を基準として第２の認識手段で認識される上方のチップCを所定の位置に合わせて接合するよう制御する機能も有している。
　３次元実装は、例えば、以下に示すように行われる。
　まず、図１に示すように、ステージ６上に保持されている基板３のアライメント用位置３Ａ（アライメント用マークの位置）が第１の認識手段８Ｄで認識され、その位置情報が実装制御装置９内の記憶手段９Ｍに記憶される。一方で、第１の上層チップＣ１の下面アライメント用位置（アライメント用マークの位置）ＣＢ１は、第２の認識手段８Ｕで認識され、この位置情報が、基板３のアライメント用位置３Ａの情報と突き合わされ、電極２、４同士の位置が合うように、第１の上層チップＣ１を保持するヘッド７と基板３を保持するステージ６の相対位置が制御される。本実施態様では、ステージ６側の位置が制御されるので、両位置情報に基づいて、ステージ６の位置制御が行われる。その後、ヘッド７が下降して、第１の上層チップＣ１を基板３に加熱圧着し、第１の上層チップＣ１は基板３と接合し実装される。
　以上の内容を、視点を変えて、基板３のアライメント用位置３Ａと第１の上層チップＣ１の下面アライメント用位置ＣＢ１に着目したのが図２（Ａ）であり、上記の過程を経て、第１の上層チップＣ１が基板３に実装された状態を示したのが図２（Ｂ）である。
　次に、図３に示すように基板３に実装された第１の上層チップの上面に記されている上面アライメント用位置ＣＡ１が第１の認識手段８Ｄで認識され、その位置情報が実装制御装置９内の記憶手段９Ｍに記憶される。一方で、第２の上層チップＣ２の下面アライメント用位置ＣＢ２は第２の認識手段８Ｕで認識され、この位置情報が、第１の上層チップＣ１の上面アライメント用位置ＣＡ１の情報と突き合わされ、電極４同士の位置が合うように、第２の上層チップＣ２を保持するヘッド７と、ステージ６の相対位置が制御される。その後、ヘッド７が下降して第２の上層チップＣ２を第１の上層チップＣ１に加熱圧着し、第２の上層チップＣ２は第１の上層チップＣ１と接合する。結果として第２の上層チップＣ２は、第１の上層チップＣ１とともに基板３に積層した状態で実装される。
　この内容を、第１の上層チップＣ１の上面アライメント用位置ＣＡ１と第２の上層チップＣ２の下面アライメント用位置ＣＢ２に着目したのが図４（Ａ）であり、上記の過程を経て、第２の上層チップＣ２が第１の上層チップＣ１上に積層され実装された状態を示したのが図４（Ｂ）である。
　以上の段階において、実装制御装置９内の記憶手段９Ｍには、基板３のアライメント用位置３Ａと、第１の上層チップＣ１の上面アライメント用位置ＣＡ１の位置情報が記憶されている。ここで、第１の上層チップＣ１の上面アライメント用位置ＣＡ１の位置情報は、第１の上層チップＣ１が基板３上に実装され固定された状態での位置情報であることから、記憶された両アライメント用位置から、基板３と上層チップＣ１の実装ズレが算出できる。実装位置ズレの算出として種々の方法が考えられるが、一例として、Ｘ方向、Ｙ方向および回転方向（θ方向）のズレを求める例を図５に示す。
　この後に、図６に示すように、基板３に積層した状態で固定された第の上層チップＣ１と第２の上層チップＣ２の、第２の上層チップＣ２の上面に記されている上面アライメント用位置ＣＡ２が第１の認識手段８Ｄで認識され、その位置情報が実装制御装置９内の記憶手段９Ｍに記憶される。一方で、第３の上層チップＣ３の下面アライメント用位置ＣＢ３は第２の認識手段８Ｕで認識され、この位置情報が、第２の上層チップＣ２の上面アライメント用位置ＣＡ２の情報と突き合わされ、電極４同士の位置が合うように、第３の上層チップＣ３を保持するヘッド７と、ステージ６の相対位置が制御される。その後、ヘッド７が下降して第３の上層チップＣ３を第２の上層チップＣ２に加熱圧着し、第３の上層チップＣ３は、第２の上層チップＣ２および第１の上層チップＣ１とともに基板３に積層された状態で実装される。
　　この内容を、第２の上層チップＣ２の上面アライメント用位置ＣＡ２と第３の上層チップＣ３の下面アライメント用位置ＣＢ３に着目したのが図７（Ａ）であり、上記の過程を経て、第３の上層チップＣ３が第１の上層チップＣ２上に積層され実装された状態を示したのが図７（Ｂ）である。
　この段階において、実装制御装置９内の記憶手段９Ｍには、第１の上層チップＣ１の上面アライメント用位置ＣＡ１と、第２の上層チップＣ２の上面アライメント用位置ＣＡ２の位置情報も記憶されている。ここで、第２の上層チップＣ２の上面アライメント用位置Ｃ２Ａの位置情報は、第２の上層チップＣ２が第１の上層チップＣ１上に実装され固定された状態での位置情報であることから、記憶された両アライメント用位置から、上層チップＣ１と上層チップＣ２の実装ズレが算出できる。
　以後も、積層すべき上層チップＣの数Ｎに応じて同様な走査が行われるが、これを一般式で表すと、以下のようになる。すなわち、１≦ｎ≦Ｎ－１となるｎにおいて、基板３上に積層した状態で固定された第１の上層チップＣ１から第ｎ（ｎは１以上の整数）の上層チップＣｎの、第ｎの上層チップＣｎの上面に記されているアライメント用位置ＣＡｎが第１の認識手段８Ｄで認識され、その位置情報が実装制御装置９内の記憶手段９Ｍに記憶される。一方で、第ｎ＋１の上層チップＣｎ＋１の下面アライメント用位置ＣＢｎ＋１は第２の認識手段８Ｕで認識され、この位置情報が第ｎの上層チップＣｎの上面アライメント位置ＣＡｎの情報と突き合わされ、電極４同士の位置が合うように、第ｎ＋１の上層チップＣｎ＋１を保持するヘッド７と、ステージ６の相対位置が制御される。その後、ヘッド７が下降して第ｎ＋１の上層チップＣｎ＋１を第ｎの上層チップＣｎに加熱圧着し、第ｎ＋１の上層チップＣｎ＋１は、第１の上層チップＣ１から第ｎの上層チップＣｎとともに基板３に積層された状態で実装される。
　また、この段階では、実装制御装置９内の記憶手段には、第ｎ－１上層チップＣｎ－１の上面アライメント用位置ＣＡｎ－１と、第ｎの上層チップＣｎの上面アライメント用位置ＣＡｎの位置情報も記憶されている。ここで、第ｎの上層チップＣｎの上面アライメント用位置ＣＡｎの位置情報は、第ｎの上層チップＣｎが第ｎ－１の上層チップＣｎ－１上に実装され固定された状態での位置情報であることから、記憶された両アライメント用位置から、上層チップＣｎ－１と上層チップＣｎの実装ズレが算出できる。
　ここまでで、基板３上に、積層すべきＮ個の上層チップＣが積層されることで積層工程は完了するが、ｎ≦Ｎ－１なので、第Ｎ－１と第Ｎの上層チップの位置ズレは求まっていない。そこで、第Ｎの上層チップＣＮの上面に記されている上面アライメント用位置ＣＡＮが第１の認識手段８Ｄで認識され、その位置情報が実装制御装置９内の記憶手段９Ｍに記憶される。なお、積層すべき上層チップの数であるＮの値は記憶手段９Ｍに事前に記憶されており、チップＣが第Ｎの上層チップＣＮであるか否かは実装制御手段９が積層チップ段数を数えて判断する。
　以上の過程により、最下層被接合物である基板３から、最上層被接合物である第Ｎの上層チップＣＮに至るまでの積層の、各被接合物間の実装ズレが非破壊で、しかも高価な検査装置も必要とせずに容易に求まることになる。
　また、最上層被接合物である第Ｎの上層チップＣＮのアライメント用位置ＣＡＮを認識する作業以外は、位置合わせとアライメント用位置の記憶を同時に行うことが出来る。このため、３次元実装行う上での時間的なロスも殆どなく、生産性への影響も極めて小さい。
　なお、上記実施の形態においては、第１の上層チップＣ１のみが基板３を位置合わせの基準とし、上層チップＣｎ＋１では上層チップＣｎを位置合わせの基準としているが、第１の上層チップＣ１から第Ｎの上層チップＣＮの全ての位置合わせ基準を基板３としてもよい。すなわち、第２の上層チップＣ２から第Ｎの上層チップＣＮの位置合わせに際しては、実装制御装置９内の記憶手段９Ｍに記憶されている基板３のアライメント位置情報を用いても良く、位置合わせのために第１の認識手段８Ｄを用いる必要はない。ただし、基板３を位置合わせ基準とする場合も、各積層間の実装ズレを求めるためには、基板３のアライメント用位置および、第１の上層チップＣ１から第Ｎの上層チップＣＮについて、上面に記されている上面アライメント用位置（ＣＡ１からＣＡＮ）を第１の認識手段８Ｄで認識して、その位置情報を実装制御装置９内の記憶手段９Ｍに記憶していく必要がある。
　また、基板３のアライメント用位置として電極２を、上層チップの上面アライメント用位置および下面アライメント用位置として、上層チップが上下に備える電極４を用いても良い。
　以上の実施態様において、最下層被接合物を基板としたが、最下層被接合物がチップやインターポーザなどの基板以外のものであっても良い。
　この３次元実装方法および３次元実装装置において、各積層間の実装ズレを順次求められることから、実装ズレが許容範囲を超えた場合に、それ以後は上層チップの積層を止めても良い。このようにすることにより、不良品に使用されるチップ数を削減することが出来る。
　本発明に係る３次元実装方法および３次元実装装置は、電極を備えた被接合物を積層していくあらゆる３次元実装に適用可能である。
　　１　　　３次元実装装置
　　２　　　最下層にある基板の電極
　　３　　　最下層にある基板
　　３Ａ　　基板アライメント用位置
　　４　　　チップの電極
　　６　　　ステージ
　　７　　　ヘッド
　　８　　　２視野カメラ
　　８Ｄ　　第１の認識手段
　　８Ｕ　　第２の認識手段
　　９　　　実装制御装置
　　９Ｍ　　記憶手段
　　Ｃ１　　第１の上層チップ
　　ＣＡ１　第１の上層チップの上面アライメント用位置
　　ＣＢ１　第１の上層チップの下面アライメント用位置
　　Ｃｎ　　第ｎの上層チップ
　　ＣＡｎ　第ｎの上層チップの上面アライメント用位置
　　ＣＢｎ　第ｎの上層チップの下面アライメント用位置　
　　ＣＮ　　最上層チップ
　　ＣＡＮ　最上層チップの上面アライメント用位置
　　ＣＢＮ　最上層チップの下面アライメント用位置　　

Claims (9)

  1. 電極を備えた最下層被接合物上に、上下両面に電極を備えたＮ個の上層被接合物を、電極同士の位置を合わせた状態で順次積層する３次元実装方法において、
    前記最下層被接合物上に第１の上層被接合物を積層する際に、
    前記最下層被接合物のアライメント用位置と、第１の上層被接合物の下面に記された下面アライメント用位置を２視野画像認識手段によって認識して位置合わせを行うとともに、
    前記最下層被接合物のアライメント用位置の位置座標を記憶し、
    １≦ｎ≦Ｎ－１である第ｎの上層被接合物上に、第ｎ＋１の上層被接合物を接合する際に、
    第ｎの上層被接合物の上面に記された上面アライメント用位置と、第ｎ＋１の上層被接合物の下面に記された下面アライメント用位置を前記２視野画像認識手段によって認識して位置合わせをを行うとともに、前記第ｎの上層被接合物の上面アライメント用位置を認識して位置座標を記憶し、
    第Ｎの最上層被接合物を積層した後に、前記第Ｎの上層被接合物の上面に記された上面アライメント用位置を認識して座標位置を記憶する、ことを特徴とする３次元実装方法。
  2. 電極を備えた最下層被接合物上に、上下両面に電極を備えたＮ個の上層被接合物を、電極同士の位置を合わせた状態で順次積層する３次元実装方法において、
    前記最下層被接合物上に第１の上層被接合物を積層する際に、
    前記最下層被接合物のアライメント用位置と、第１の上層被接合物の下面に記された下面アライメント用位置を２視野画像認識手段によって認識して位置合わせを行うとともに、
    前記最下層被接合物のアライメント用位置の位置座標を記憶し、
    １≦ｎ≦Ｎ－１である第ｎの上層被接合物上に、第ｎ＋１の上層被接合物を接合する際に、
    第ｎ＋１の上層被接合物の下面に記された下面アライメント用位置を、前記２視野画像認識手段の上側視野で認識して、前記最下層被接合物のアライメント用位置と位置合わせをを行うとともに、前記第ｎの上層被接合物の上面アライメント用位置を前記２視野画像認識手段の下側視野で認識して位置座標を記憶し、
    第Ｎの最上層被接合物を積層した後に、前記第Ｎの上層被接合物の上面に記された上面アライメント用位置を認識して座標位置を記憶する、ことを特徴とする３次元実装方法。
  3. 請求項１または請求項２に記載の３次元実装方法であって、
    前記第Ｎの上記被接合物の上面に記された上面アライメント用位置を認識する作業を、
    前記２視野認識手段の下側視野で行うことを特徴とする３次元実装方法。
  4. 請求項１から請求項３のいずれかに記載の３次元実装方法であって、
    前記最下層被接合物のアライメント用位置の座標と、第１の上層被接合物の上面アライメント用位置の座標の比較から、前記最下層被接合物と第１の上層被接合物の実装ズレを評価し、
    １≦ｎ≦Ｎ－１である第ｎの上層被接合物の上面アライメント用位置の座標と、第ｎ＋１の上層被接合物の上面アライメント用位置の座標の比較から、前記第ｎの上層被接合物と第ｎ＋１の上層被接合物の実装ズレを評価することを特徴とする３次元実装方法。
  5. 請求項１から請求項４のいずれかに記載の３次元実装方法であって、
    上層被接合物の下面アライメント用位置と上面アライメント用位置の、少なくとも１方として、面上に露出した電極を用いることを特徴とする３次元実装方法。
  6. 電極を備えた最下層被接合物上に、上下両面に電極を備えたＮ個の上層被接合物を電極同士の位置を合わせた状態で順次積層する３次元実装装置において、
    前記最下層被接合物を保持するステージを備え、
    順次積層される前記上層被接合物を保持するヘッドを備え、
    上下に２視野を有する２視野画像認識手段を備え、
    前記最下層被接合物上に第１の上層被接合物を積層する際に、
    前記最下層被接合物のアライメント用位置と、第１の上層被接合物の下面に記された下面アライメント用位置を認識して位置合わせを行うとともに、前記最下層被接合物の上面アライメント用位置を認識して位置座標を記憶する機能と、
    １≦ｎ≦Ｎ－１である第ｎの上層被接合物上に、第ｎ＋１の上層被接合物を接合する度に第ｎの上層被接合物の上面に記された上面アライメント用位置と、第ｎ＋１の上層被接合物の下面に記された下面アライメント用位置を前記２視野画像認識手段によって認識して位置合わせを行うとともに、第ｎの上層被接合物の上面アライメント用位置の位置座標を記憶する機能と、
    第Ｎの最上層被接合物を積層した後に、前記第Ｎの上層被接合物の上面に記された上面アライメント用位置を認識して座標位置を記憶する機能とを有したことを特徴とする３次元実装装置。
  7. 電極を備えた最下層被接合物上に、上下両面に電極を備えたＮ個の上層被接合物を電極同士の位置を合わせた状態で順次積層する３次元実装装置において、
    前記最下層被接合物を保持するステージを備え、
    順次積層される前記上層被接合物を保持するヘッドを備え、
    上下に２視野を有する２視野画像認識手段を備え、
    前記最下層被接合物上に第１の上層被接合物を積層する際に、
    前記最下層被接合物のアライメント用位置と、第１の上層被接合物の下面に記された下面アライメント用位置を認識して位置合わせを行とともに、前記最下層被接合物の上面アライメント用位置を認識して位置座標を記憶する機能と、
    １≦ｎ≦Ｎ－１である第ｎの上層被接合物上に、第ｎ＋１の上層被接合物を接合する度に、第ｎ＋１の上層被接合物の下面に記された下面アライメント用位置を、前記２視野画像認識手段の上側視野で認識して、前記最下層被接合物のアライメント用位置と位置合わせをを行うとともに、前記第ｎの上層被接合物の上面アライメント用位置を前記２視野画像認識手段の下側視野で認識して位置座標を記憶する機能と、
    第Ｎの最上層被接合物を積層した後に、前記第Ｎの上層被接合物の上面に記された上面アライメント用位置を認識して座標位置を記憶する機能とを有したことを特徴とする３次元実装装置。
  8. 請求項６または請求項７に記載の３次元実装装置であって、
    前記第Ｎの上記被接合物の上面に記された上面アライメント用位置を認識する機能を、
    前記２視野認識手段の下側視野が有することを特徴とする３次元実装装置。
  9. 請求項６から請求項８のいずれかに記載の３次元実装装置であって、
    前記最下層被接合物のアライメント用位置の座標と、第１の上層被接合物の上面アライメント用位置の座標を比較して、前記最下層被接合物と第１の上層被接合物の実装ズレを評価する機能と、
    １≦ｎ≦Ｎ－１である第ｎの上層被接合物の上面アライメント用位置の座標と、第ｎ＋１の上層被接合物の上面アライメント用位置の座標を比較して前記第ｎの上層被接合物と第ｎ＋１の上層被接合物の実装ズレを評価する機能とを有したことを特徴とする３次元実装装置。
PCT/JP2014/080610 2013-11-27 2014-11-19 ３次元実装方法および３次元実装装置 WO2015079991A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020167016542A KR102207674B1 (ko) 2013-11-27 2014-11-19 3차원 실장 방법 및 3차원 실장 장치
US15/038,963 US9673166B2 (en) 2013-11-27 2014-11-19 Three-dimensional mounting method and three-dimensional mounting device
JP2015550668A JP6454283B2 (ja) 2013-11-27 2014-11-19 ３次元実装方法および３次元実装装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013244496 2013-11-27
JP2013-244496 2013-11-27

Publications (1)

Publication Number Publication Date
WO2015079991A1 true WO2015079991A1 (ja) 2015-06-04

Family

ID=53198935

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/080610 WO2015079991A1 (ja) 2013-11-27 2014-11-19 ３次元実装方法および３次元実装装置

Country Status (4)

Country Link
US (1) US9673166B2 (ja)
JP (1) JP6454283B2 (ja)
KR (1) KR102207674B1 (ja)
WO (1) WO2015079991A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016062958A (ja) * 2014-09-16 2016-04-25 株式会社東芝 半導体装置の製造方法及び半導体製造装置
CN106409724A (zh) * 2016-09-30 2017-02-15 西安微电子技术研究所 一种PoP自动堆叠系统及方法
WO2017169944A1 (ja) * 2016-03-30 2017-10-05 東レエンジニアリング株式会社 半導体装置の製造方法及び半導体装置の製造装置
JP2017228670A (ja) * 2016-06-23 2017-12-28 パナソニックＩｐマネジメント株式会社 部品実装方法
JP2019165183A (ja) * 2018-03-20 2019-09-26 東芝メモリ株式会社 半導体製造方法、半導体製造装置及び半導体装置
JP2020516051A (ja) * 2017-02-07 2020-05-28 ロヒンニ リミテッド ライアビリティ カンパニー 半導体デバイスを積み重ねるための装置および方法
JP2021027171A (ja) * 2019-08-05 2021-02-22 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
WO2022137287A1 (ja) * 2020-12-21 2022-06-30 株式会社新川 ボンディング装置及びボンディング方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006041006A (ja) * 2004-07-23 2006-02-09 Matsushita Electric Ind Co Ltd 半導体チップのボンディング方法及び装置
WO2009096454A1 (ja) * 2008-01-30 2009-08-06 Toray Engineering Co., Ltd. チップ搭載方法およびチップ搭載装置
JP2011071225A (ja) * 2009-09-24 2011-04-07 Bondtech Inc アライメント装置
JP2011077173A (ja) * 2009-09-29 2011-04-14 Shibaura Mechatronics Corp 電子部品の実装装置及び実装方法
WO2011087003A1 (ja) * 2010-01-15 2011-07-21 東レエンジニアリング株式会社 ３次元実装方法および装置
JP2014017471A (ja) * 2012-06-11 2014-01-30 Shinkawa Ltd ボンディング装置およびボンディング方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4033838B2 (ja) 2002-04-04 2008-01-16 東レエンジニアリング株式会社 アライメント方法およびその方法を用いた実装方法
KR101113850B1 (ko) * 2005-08-11 2012-02-29 삼성테크윈 주식회사 플립 칩 본딩 방법 및 이를 채택한 플립 칩 본딩 장치
JP2009110995A (ja) 2007-10-26 2009-05-21 Toray Eng Co Ltd ３次元実装方法及び装置
JPWO2011155162A1 (ja) 2010-06-08 2013-08-01 パナソニック株式会社 多層配線基板および多層配線基板の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006041006A (ja) * 2004-07-23 2006-02-09 Matsushita Electric Ind Co Ltd 半導体チップのボンディング方法及び装置
WO2009096454A1 (ja) * 2008-01-30 2009-08-06 Toray Engineering Co., Ltd. チップ搭載方法およびチップ搭載装置
JP2011071225A (ja) * 2009-09-24 2011-04-07 Bondtech Inc アライメント装置
JP2011077173A (ja) * 2009-09-29 2011-04-14 Shibaura Mechatronics Corp 電子部品の実装装置及び実装方法
WO2011087003A1 (ja) * 2010-01-15 2011-07-21 東レエンジニアリング株式会社 ３次元実装方法および装置
JP2014017471A (ja) * 2012-06-11 2014-01-30 Shinkawa Ltd ボンディング装置およびボンディング方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016062958A (ja) * 2014-09-16 2016-04-25 株式会社東芝 半導体装置の製造方法及び半導体製造装置
WO2017169944A1 (ja) * 2016-03-30 2017-10-05 東レエンジニアリング株式会社 半導体装置の製造方法及び半導体装置の製造装置
JP2017183457A (ja) * 2016-03-30 2017-10-05 東レエンジニアリング株式会社 半導体装置の製造方法及び半導体装置の製造装置
JP2017228670A (ja) * 2016-06-23 2017-12-28 パナソニックＩｐマネジメント株式会社 部品実装方法
CN106409724A (zh) * 2016-09-30 2017-02-15 西安微电子技术研究所 一种PoP自动堆叠系统及方法
JP2020516051A (ja) * 2017-02-07 2020-05-28 ロヒンニ リミテッド ライアビリティ カンパニー 半導体デバイスを積み重ねるための装置および方法
US11749667B2 (en) 2018-03-20 2023-09-05 Kioxia Corporation Semiconductor manufacturing apparatus
JP2019165183A (ja) * 2018-03-20 2019-09-26 東芝メモリ株式会社 半導体製造方法、半導体製造装置及び半導体装置
CN110310903A (zh) * 2018-03-20 2019-10-08 东芝存储器株式会社 半导体制造方法、半导体制造装置以及半导体装置
JP7045891B2 (ja) 2018-03-20 2022-04-01 キオクシア株式会社 半導体製造方法、半導体製造装置及び半導体装置
JP2021027171A (ja) * 2019-08-05 2021-02-22 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP7285162B2 (ja) 2019-08-05 2023-06-01 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
KR20220093038A (ko) * 2020-12-21 2022-07-05 가부시키가이샤 신가와 본딩 장치 및 본딩 방법
JP7178141B1 (ja) * 2020-12-21 2022-11-25 株式会社新川 ボンディング装置及びボンディング方法
KR102522328B1 (ko) 2020-12-21 2023-04-17 가부시키가이샤 신가와 본딩 장치 및 본딩 방법
WO2022137287A1 (ja) * 2020-12-21 2022-06-30 株式会社新川 ボンディング装置及びボンディング方法

Also Published As

Publication number Publication date
US9673166B2 (en) 2017-06-06
KR102207674B1 (ko) 2021-01-25
KR20160090842A (ko) 2016-08-01
JPWO2015079991A1 (ja) 2017-03-16
US20170005068A1 (en) 2017-01-05
JP6454283B2 (ja) 2019-01-16

Similar Documents

Publication Publication Date Title
JP6454283B2 (ja) ３次元実装方法および３次元実装装置
JP5876000B2 (ja) ボンディング装置およびボンディング方法
CN103000558B (zh) 芯片接合机以及接合方法
US20130027542A1 (en) Electronic component carrying device and electronic component carrying method
JP5984394B2 (ja) ３次元実装方法および装置
WO2010050500A1 (ja) アライメント装置制御装置およびアライメント方法
JP2007072853A (ja) 電子装置の製造方法
JP7045891B2 (ja) 半導体製造方法、半導体製造装置及び半導体装置
US9047671B2 (en) Platelike workpiece with alignment mark
KR100771362B1 (ko) 적층 웨이퍼의 얼라인먼트 방법
KR101923274B1 (ko) 다이 본더 및 본딩 방법
KR101275133B1 (ko) 플립칩 본딩장치
JP6008419B2 (ja) 部品積層精度測定治具セット及びその使用方法並びに部品実装機の部品積層精度測定装置及び３次元実装基板の生産方法
JP5393587B2 (ja) シンギュレーションシステムのためのアラインメント方法
JP2006100656A (ja) ウェハ積層時の重ね合わせ方法
JP4262171B2 (ja) 半導体チップの実装装置及び実装方法
JP2010192817A (ja) ピックアップ方法及びピックアップ装置
JP2012243987A (ja) 半導体装置の製造方法
JP2011021916A (ja) 位置検出装置、位置検出方法および基板重ね合わせ装置
JP2009260008A (ja) 半導体装置製造装置および半導体装置の製造方法
JP2013197278A (ja) 半導体製造装置
JP2006135013A (ja) 実装装置及び実装方法
JP2009164407A (ja) 樹脂封止装置および樹脂封止方法
JP2009010307A (ja) ボンディング装置
JP2006253384A (ja) ボンディング装置および半導体装置の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14865597

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15038963

Country of ref document: US

ENP Entry into the national phase

Ref document number: 2015550668

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20167016542

Country of ref document: KR

Kind code of ref document: A

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205A DATED 06.09.2016)

122 Ep: pct application non-entry in european phase

Ref document number: 14865597

Country of ref document: EP

Kind code of ref document: A1