KR102207674B1 - 3차원 실장 방법 및 3차원 실장 장치 - Google Patents

3차원 실장 방법 및 3차원 실장 장치 Download PDF

Info

Publication number
KR102207674B1
KR102207674B1 KR1020167016542A KR20167016542A KR102207674B1 KR 102207674 B1 KR102207674 B1 KR 102207674B1 KR 1020167016542 A KR1020167016542 A KR 1020167016542A KR 20167016542 A KR20167016542 A KR 20167016542A KR 102207674 B1 KR102207674 B1 KR 102207674B1
Authority
KR
South Korea
Prior art keywords
joined
alignment
layer
upper layer
chip
Prior art date
Application number
KR1020167016542A
Other languages
English (en)
Other versions
KR20160090842A (ko
Inventor
고지 니시무라
가츠미 데라다
미키오 가와카미
Original Assignee
토레이 엔지니어링 컴퍼니, 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 토레이 엔지니어링 컴퍼니, 리미티드 filed Critical 토레이 엔지니어링 컴퍼니, 리미티드
Publication of KR20160090842A publication Critical patent/KR20160090842A/ko
Application granted granted Critical
Publication of KR102207674B1 publication Critical patent/KR102207674B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75841—Means for moving parts of the bonding head
    • H01L2224/75842—Rotational mechanism
    • H01L2224/75843—Pivoting mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H01L2224/75901—Means for monitoring the connection process using a computer, e.g. fully- or semi-automatic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/81122—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors by detecting inherent features of, or outside, the semiconductor or solid-state body
    • H01L2224/81125—Bonding areas on the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/81122—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors by detecting inherent features of, or outside, the semiconductor or solid-state body
    • H01L2224/81127—Bonding areas outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8113—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/81132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory

Abstract

전극을 구비한 기판 상에, 상하 양면에 전극을 구비한 N개의 칩을, 전극끼리의 위치를 맞춘 상태에서 순차 적층하는 3차원 실장 방법에 있어서, 상기 기판 상에 제1 칩을 적층할 때, 상기 기판의 얼라인먼트용 위치와, 제1 칩의 하면에 표기된 하면 얼라인먼트용 위치를 2시야 화상 인식 수단에 의해 인식하여 위치 정렬을 행함과 함께, 상기 기판의 얼라인먼트용 위치의 위치 좌표를 기억하고, 1≤n≤N-1인 제n 칩 상에, 제n+1 칩을 접합할 때, 제n 칩의 상면에 표기된 상면 얼라인먼트용 위치와, 제n+1 칩의 하면에 표기된 하면 얼라인먼트용 위치를 상기 2시야 화상 인식 수단에 의해 인식하여 위치 정렬을 행함과 함께, 상기 제n 칩의 상면 얼라인먼트용 위치를 인식하여 위치 좌표를 기억하고, 제N 최상층 칩을 적층한 후에, 상기 제N 칩의 상면에 표기된 상면 얼라인먼트용 위치를 인식하여 좌표 위치를 기억한다.

Description

3차원 실장 방법 및 3차원 실장 장치 {THREE-DIMENSIONAL MOUNTING METHOD AND THREE-DIMENSIONAL MOUNTING DEVICE}
본 발명은, 반도체 소자 등의 피접합물을 상하 방향으로 순차 적층해 가는 3차원 실장 방법 및 실장 장치에 관한 것이다.
반도체 소자의 3차원 실장 방법으로서, 칩의 위에 칩을 순차 적층해 가는 COC 공법(Chip On Chip), 웨이퍼의 위에 칩을 순차 적층해 가는 COW 공법(Chip On Wafer), 웨이퍼의 위에 웨이퍼를 순차 적층해 가는 WOW 공법(Wafer On Wafer) 등이 있다. 어느 3차원 실장 방법에 있어서도, 하층의 피접합물의 전극(범프를 포함함)의 위치에 대해 상층의 피접합물의 전극의 위치를 맞춘 상태에서 상층 피접합물을 순차 적층, 접합해 갈 필요가 있다(예를 들어, 특허문헌 1).
이러한 3차원 실장에 있어서, 상층 피접합물을 순차 적층할 때, 우선은, 최하층의 피접합물의 얼라인먼트용 위치(전극이나 얼라인먼트 마크의 위치)를 상방으로부터 인식 수단(예를 들어, CCD 카메라)에 의해 인식하고, 인식한 최하층의 피접합물의 얼라인먼트용 위치를 기준으로 그 위에 적층되는 제1 상층 피접합물의 하면의 얼라인먼트용 위치(하측 전극이나 하측 얼라인먼트 마크의 위치)를 하방으로부터의 인식 수단에 의해 인식하고, 최하층의 피접합물과 제1 상층 피접합물의 위치 정렬을 행한 후에 제1 상층 피접합물을 최하층의 피접합물에 가열 압착에 의해 접합하여 실장한다. 다음으로 접합 후의 제1 상층 피접합물의 상면의 얼라인먼트용 위치(상측 전극이나 상측 얼라인먼트 마크의 위치)를 상방으로부터 인식 수단에 의해 인식하고, 인식한 제1 상층 피접합물의 위치를 기준으로, 그 위에 적층되는 제2 상층 피접합물의 위치를 하방으로부터의 인식 수단에 의해 인식하고, 제1 상층 피접합물과 제2 상층 피접합물의 위치 정렬을 행한 후에 제2 상층 피접합물을 제1 상층 피접합물에 가열 압착에 의해 접합하여 실장한다. 마찬가지로, 제n 상층 피접합물(여기서 n은 1 이상의 정수)의 위치를 상방으로부터 인식 수단에 의해 인식하고, 인식한 제n 상층 피접합물의 위치를 기준으로, 그 위에 적층되는 제n 상층 피접합물의 위치를 하방으로부터의 인식 수단에 의해 인식하고, 제n 상층 피접합물과 제n+1 상층 피접합물의 위치 정렬을 행한 후에 제n+1 상층 피접합물을 제n 상층 피접합물에 가열 압착에 의해 접합하여 실장한다.
또한, 특허문헌 2에 있어서는, 개개의 접합 대상간의 위치 정렬을 행하는 것이 아니라, 최하층의 피접합물의 위치를 기준으로 하여, 상층 피접합물의 위치 정렬과 접합에 의한 실장을 순차 행하여, 상층 피접합물을 적층하는 공정이 개시되어 있다.
일본 특허 공개 제2009-110995호 공보 국제 공개 제2011/087003호
피접합물간의 위치 정렬을 행해도, 가열 압착에 의해 실장 어긋남이 발생하는 경우가 있다. 즉, 각 적층 시의 접합 시에, 하층 피접합물과 상층 피접합물의 위치 정렬이 고정밀도로 행해져 있어도, 그것이 적층 후의 품질을 보증하는 것은 아니다. 특히, 적층 높이에 경사가 발생한 경우에서는, 위치 정렬을 정확하게 행해도, 접합 시의 가압력이 피접합물의 면 방향으로도 작용하게 되어, 실장 어긋남을 일으킨다. 따라서, 이 실장 어긋남의 발생 상황을 확인할 필요가 있지만, 다층 적층이므로, X선 촬상기를 사용한 검사에서는 각 층의 상이 겹쳐 버려, 정확한 평가를 할 수 없다. 또한, 적층 단면의 관찰은 파괴 시험이므로 전수 검사를 행할 수는 없고, 샘플링 수가 제한되므로 불량품을 모두 발견할 수는 없다.
따라서, 본 발명의 과제는, 피접합물을 복수 적층한 3차원 실장의, 각 피접합물간의 실장 어긋남을 비파괴로 용이하게 평가할 수 있는 3차원 실장 방법 및 3차원 실장 장치를 제공하는 것에 있다.
상기 과제를 해결하기 위해, 청구항 1에 기재된 발명은, 전극을 구비한 최하층 피접합물 상에, 상하 양면에 전극을 구비한 N개의 상층 피접합물을, 전극끼리의 위치를 맞춘 상태에서 순차 적층하는 3차원 실장 방법에 있어서,
상기 최하층 피접합물 상에 제1 상층 피접합물을 적층할 때,
상기 최하층 피접합물의 얼라인먼트용 위치와, 제1 상층 피접합물의 하면에 표기된 하면 얼라인먼트용 위치를 2시야 화상 인식 수단에 의해 인식하여 위치 정렬을 행함과 함께,
상기 최하층 피접합물의 얼라인먼트용 위치의 위치 좌표를 기억하고,
1≤n≤N-1인 제n 상층 피접합물 상에, 제n+1 상층 피접합물을 접합할 때,
제n 상층 피접합물의 상면에 표기된 상면 얼라인먼트용 위치와, 제n+1 상층 피접합물의 하면에 표기된 하면 얼라인먼트용 위치를 상기 2시야 화상 인식 수단에 의해 인식하여 위치 정렬을 행함과 함께, 상기 제n 상층 피접합물의 상면 얼라인먼트용 위치를 인식하여 위치 좌표를 기억하고,
제N 최상층 피접합물을 적층한 후에, 상기 제N 상층 피접합물의 상면에 표기된 상면 얼라인먼트용 위치를 인식하여 좌표 위치를 기억하는 것을 특징으로 하는 3차원 실장 방법이다.
청구항 2에 기재된 발명은, 전극을 구비한 최하층 피접합물 상에, 상하 양면에 전극을 구비한 N개의 상층 피접합물을, 전극끼리의 위치를 맞춘 상태에서 순차 적층하는 3차원 실장 방법에 있어서,
상기 최하층 피접합물 상에 제1 상층 피접합물을 적층할 때,
상기 최하층 피접합물의 얼라인먼트용 위치와, 제1 상층 피접합물의 하면에 표기된 하면 얼라인먼트용 위치를 2시야 화상 인식 수단에 의해 인식하여 위치 정렬을 행함과 함께,
상기 최하층 피접합물의 얼라인먼트용 위치의 위치 좌표를 기억하고,
1≤n≤N-1인 제n 상층 피접합물 상에, 제n+1 상층 피접합물을 접합할 때,
제n+1 상층 피접합물의 하면에 표기된 하면 얼라인먼트용 위치를, 상기 2시야 화상 인식 수단의 상측 시야에서 인식하여, 상기 최하층 피접합물의 얼라인먼트용 위치와 위치 정렬을 행함과 함께, 상기 제n 상층 피접합물의 상면 얼라인먼트용 위치를 상기 2시야 화상 인식 수단의 하측 시야에서 인식하여 위치 좌표를 기억하고,
제N 최상층 피접합물을 적층한 후에, 상기 제N 상층 피접합물의 상면에 표기된 상면 얼라인먼트용 위치를 인식하여 좌표 위치를 기억하는 것을 특징으로 하는 3차원 실장 방법이다.
청구항 3에 기재된 발명은, 청구항 1 또는 청구항 2에 기재된 3차원 실장 방법이며,
상기 제N 상기 피접합물의 상면에 표기된 상면 얼라인먼트용 위치를 인식하는 작업을,
상기 2시야 인식 수단의 하측 시야에서 행하는 것을 특징으로 하는 3차원 실장 방법이다.
청구항 4에 기재된 발명은, 청구항 1 내지 청구항 3 중 어느 하나에 기재된 3차원 실장 방법이며,
상기 최하층 피접합물의 얼라인먼트용 위치의 좌표와, 제1 상층 피접합물의 상면 얼라인먼트용 위치의 좌표의 비교로부터, 상기 최하층 피접합물과 제1 상층 피접합물의 실장 어긋남을 평가하고,
1≤n≤N-1인 제n 상층 피접합물의 상면 얼라인먼트용 위치의 좌표와, 제n+1 상층 피접합물의 상면 얼라인먼트용 위치의 좌표의 비교로부터, 상기 제n 상층 피접합물과 제n+1 상층 피접합물의 실장 어긋남을 평가하는 것을 특징으로 하는 3차원 실장 방법이다.
청구항 5에 기재된 발명은, 청구항 1 내지 청구항 4 중 어느 하나에 기재된 3차원 실장 방법이며,
상층 피접합물의 하면 얼라인먼트용 위치와 상면 얼라인먼트용 위치 중 적어도 한쪽으로서, 면 상에 노출된 전극을 사용하는 것을 특징으로 하는 3차원 실장 방법이다.
를 인식하여 좌표 위치를 기억하는 기능을 가진 것을 특징으로 하는 3차원 실장 장치이다.
청구항 6에 기재된 발명은, 전극을 구비한 최하층 피접합물 상에, 상하 양면에 전극을 구비한 N개의 상층 피접합물을 전극끼리의 위치를 맞춘 상태에서 순차 적층하는 3차원 실장 장치에 있어서,
상기 최하층 피접합물을 보유 지지하는 스테이지를 구비하고,
순차 적층되는 상기 상층 피접합물을 보유 지지하는 헤드를 구비하고,
상하에 2시야를 갖는 2시야 화상 인식 수단을 구비하고,
상기 최하층 피접합물 상에 제1 상층 피접합물을 적층할 때,
상기 최하층 피접합물의 얼라인먼트용 위치와, 제1 상층 피접합물의 하면에 표기된 하면 얼라인먼트용 위치를 인식하여 위치 정렬을 행함과 함께, 상기 최하층 피접합물의 상면 얼라인먼트용 위치를 인식하여 위치 좌표를 기억하는 기능과,
1≤n≤N-1인 제n 상층 피접합물 상에, 제n+1 상층 피접합물을 접합할 때마다 제n 상층 피접합물의 상면에 표기된 상면 얼라인먼트용 위치와, 제n+1 상층 피접합물의 하면에 표기된 하면 얼라인먼트용 위치를 상기 2시야 화상 인식 수단에 의해 인식하여 위치 정렬을 행함과 함께, 제n 상층 피접합물의 상면 얼라인먼트용 위치의 위치 좌표를 기억하는 기능과,
제N 최상층 피접합물을 적층한 후에, 상기 제N 상층 피접합물의 상면에 표기된 상면 얼라인먼트용 위치를 인식하여 좌표 위치를 기억하는 기능을 가진 것을 특징으로 하는 3차원 실장 장치이다.
청구항 7에 기재된 발명은, 전극을 구비한 최하층 피접합물 상에, 상하 양면에 전극을 구비한 N개의 상층 피접합물을 전극끼리의 위치를 맞춘 상태에서 순차 적층하는 3차원 실장 장치에 있어서,
상기 최하층 피접합물을 보유 지지하는 스테이지를 구비하고,
순차 적층되는 상기 상층 피접합물을 보유 지지하는 헤드를 구비하고,
상하에 2시야를 갖는 2시야 화상 인식 수단을 구비하고,
상기 최하층 피접합물 상에 제1 상층 피접합물을 적층할 때,
상기 최하층 피접합물의 얼라인먼트용 위치와, 제1 상층 피접합물의 하면에 표기된 하면 얼라인먼트용 위치를 인식하여 위치 정렬을 행함과 함께, 상기 최하층 피접합물의 상면 얼라인먼트용 위치를 인식하여 위치 좌표를 기억하는 기능과,
1≤n≤N-1인 제n 상층 피접합물 상에, 제n+1 상층 피접합물을 접합할 때마다, 제n+1 상층 피접합물의 하면에 표기된 하면 얼라인먼트용 위치를, 상기 2시야 화상 인식 수단의 상측 시야에서 인식하여, 상기 최하층 피접합물의 얼라인먼트용 위치와 위치 정렬을 행함과 함께, 상기 제n 상층 피접합물의 상면 얼라인먼트용 위치를 상기 2시야 화상 인식 수단의 하측 시야에서 인식하여 위치 좌표를 기억하는 기능과,
제N 최상층 피접합물을 적층한 후에, 상기 제N 상층 피접합물의 상면에 표기된 상면 얼라인먼트용 위치를 인식하여 좌표 위치를 기억하는 기능을 가진 것을 특징으로 하는 3차원 실장 장치이다.
청구항 8에 기재된 발명은, 청구항 6 또는 청구항 7항에 기재된 3차원 실장 장치이며,
상기 제N 상기 피접합물의 상면에 표기된 상면 얼라인먼트용 위치를 인식하는 기능을,
상기 2시야 인식 수단의 하측 시야가 갖는 것을 특징으로 하는 3차원 실장 장치이다.
청구항 9에 기재된 발명은, 청구항 6 내지 청구항 8 중 어느 하나에 기재된 3차원 실장 장치이며,
상기 최하층 피접합물의 얼라인먼트용 위치의 좌표와, 제1 상층 피접합물의 상면 얼라인먼트용 위치의 좌표를 비교하여, 상기 최하층 피접합물과 제1 상층 피접합물의 실장 어긋남을 평가하는 기능과,
1≤n≤N-1인 제n 상층 피접합물의 상면 얼라인먼트용 위치의 좌표와, 제n+1 상층 피접합물의 상면 얼라인먼트용 위치의 좌표를 비교하여 상기 제n 상층 피접합물과 제n+1 상층 피접합물의 실장 어긋남을 평가하는 기능을 가진 것을 특징으로 하는 3차원 실장 장치이다.
본 발명에 관한 3차원 실장 방법 및 3차원 실장 장치에 의하면, 실장하면서 비파괴로 용이하게 피접합물간의 실장 어긋남을 평가할 수 있다. 이로 인해, 전수검사를 할 수 있음과 함께, 실장 어긋남을 발견한 단계에서, 그 이상 상층의 실장을 멈추는 것이 가능하므로, 불필요하게 재료를 낭비하는 것을 막을 수 있다.
도 1은 본 발명의 일 실시 형태에 관한 3차원 실장 장치의 구성도이며, 기판에 제1 상층 칩을 실장하는 과정을 도시하는 도면이다.
도 2는 기판과 제1 상층 칩의 위치 정렬과 실장 후의 상태를 도시하는 사시도이다.
도 3은 도 1의 3차원 실장 장치에서, 제1 상층 칩 상에 제2 상층 칩을 실장하는 과정을 도시하는 도면이다.
도 4는 제1 상층 칩과 제2 상층 칩의 위치 정렬과 실장 후의 상태를 도시하는 사시도이다.
도 5는 기판과 제1 상층 칩의 실장 어긋남에 관한 설명도이다.
도 6은 도 1의 3차원 실장 장치에서, 제2 상층 칩 상에 제3 상층 칩을 실장하는 과정을 도시하는 도면이다.
도 7은 제2 상층 칩과 제3 상층 칩의 위치 정렬과 실장 후의 상태를 도시하는 사시도이다.
도 8은 도 1의 3차원 실장 장치에서, 최상층 칩의 상면 얼라인먼트용 위치를 인식하는 과정을 도시하는 도면이다.
도 9는 최상층 칩의 상면 얼라인먼트용 위치를 인식하는 상태를 도시하는 사시도이다.
이하에, 본 발명의 바람직한 실시 형태에 대해, 도면을 참조하면서 설명한다.
도 1은, 본 발명의 일 실시 형태에 관한 3차원 실장 장치(1)를 도시하고 있다. 3차원 실장 장치(1)는, 전극(2)을 구비한 최하층 피접합물로서의 기판(3) 상에, 상하에 전극(4)을 구비한 상층 피접합물로서, N개의 칩(기판(3)에 가까운 순서로, 제1 상층 칩(C1), 제2 상층 칩(C2), ··, 제N 상층 칩(CN))을, 위치를 맞춘 상태에서 순차 적층함으로써 이루어진다. 3차원 실장 장치(1)는, 도 1에 도시하는 바와 같이, 기판(3)을 흡착 보유 지지하는 스테이지(6)와, 칩(C)(제1 상층 칩(C1), 제2 상층 칩(C2), ··, 제N 상층 칩(CN) 중 어느 하나를 특정하지 않는 표기)을 흡착 보유 지지하여 기판(3)에 가열 압착하는 기능을 갖는 헤드(7)와, 접합 대상으로 되는 하층 피접합물의 얼라인먼트용 위치(예를 들어, 얼라인먼트용 마크의 위치)를 인식하는 제1 인식 수단(8D)과, 헤드(7)에 보유 지지된 칩(C)의 얼라인먼트용 위치(예를 들어, 얼라인먼트 마크용 위치)를 인식하는 제2 인식 수단(8U)을 기본 구성 요소로 하고 있고, 스테이지(6), 헤드(7), 제1 인식 수단(8D) 및 제2 인식 수단(8U)은 실장 제어 장치(9)에 접속되어 있다.
본 실시 형태에서는, 제1 인식 수단과 제2 인식 수단이 상하 2방향에 시야를 갖는 2시야 인식 수단으로서의 2시야 카메라(8)로서 구성되어 있다. 즉, 도 1의 2시야 카메라(8)에서는, 제1 인식 수단(8D)이 하측 시야이고, 제2 인식 수단(8U)이 상측 시야로 되어 있다. 또한, 2시야 카메라(8)는, 하방의 피접합물(기판(3) 또는 하방의 칩(C))과 상방의 칩(C) 사이에, 상방의 칩(C)의 실장 위치에 대해, 필요에 따라서 진퇴할 수 있도록 설치되어 있다.
3차원 실장 장치(1)는, 순차 적층되어 가는 상방의 칩(C)을 보유 지지하는 헤드(7)와 기판(3)을 보유 지지하는 스테이지(6)의 상대 위치를 제어 가능한 이동 수단을 갖고 있고, 실장 제어 수단(9)에 의한 당해 이동 수단의 제어에 의해, 하방의 피접합물(기판(3) 또는 하방의 칩(C))에 대해 상방의 칩(C)이 위치 정렬된다. 본 실시 형태에서는, 이 위치 정렬을 위해, 스테이지(6) 측의 위치가 제어되도록 되어 있지만, 헤드(7) 측의 위치가 제어되도록 구성해도 되고, 양쪽의 위치가 제어되도록 구성해도 된다.
또한, 2시야 카메라(8)의 제어와 신호 처리도 실장 제어 장치(9)에 의해 행해진다. 실장 제어 장치(9)는 기억 수단(9M)을 구비하고 있고, 제1 인식 수단(8D)에 의해 인식된 하방의 피접합물(기판(3) 또는 하방의 칩(C))의 얼라인먼트용 위치를 기억 수단(9M)에 기억하는 기능과, 기억한 하방의 피접합물(기판(3) 또는 하방의 칩(C))의 얼라인먼트용 위치를 기준으로 하여 제2 인식 수단에 의해 인식되는 상방의 칩(C)을 소정의 위치에 맞추어 접합하도록 제어하는 기능도 갖고 있다.
3차원 실장은, 예를 들어 이하에 나타내는 바와 같이 행해진다.
먼저, 도 1에 도시하는 바와 같이, 스테이지(6) 상에 보유 지지되어 있는 기판(3)의 얼라인먼트용 위치(3A)(얼라인먼트용 마크의 위치)가 제1 인식 수단(8D)에 의해 인식되고, 그 위치 정보가 실장 제어 장치(9) 내의 기억 수단(9M)에 기억된다. 한편, 제1 상층 칩(C1)의 하면 얼라인먼트용 위치(얼라인먼트용 마크의 위치) CB1은, 제2 인식 수단(8U)에 의해 인식되고, 이 위치 정보가, 기판(3)의 얼라인먼트용 위치(3A)의 정보와 대조되어 전극(2, 4)끼리의 위치가 맞도록, 제1 상층 칩(C1)을 보유 지지하는 헤드(7)와 기판(3)을 보유 지지하는 스테이지(6)의 상대 위치가 제어된다. 본 실시 형태에서는, 스테이지(6) 측의 위치가 제어되므로, 양 위치 정보에 기초하여, 스테이지(6)의 위치 제어가 행해진다. 그 후, 헤드(7)가 하강하여, 제1 상층 칩(C1)을 기판(3)에 가열 압착하고, 제1 상층 칩(C1)은 기판(3)과 접합되어 실장된다.
이상의 내용을, 시점을 바꾸어, 기판(3)의 얼라인먼트용 위치(3A)와 제1 상층 칩(C1)의 하면 얼라인먼트용 위치 CB1에 착안한 것이 도 2의 (A)이고, 상기한 과정을 거쳐, 제1 상층 칩(C1)이 기판(3)에 실장된 상태를 나타낸 것이 도 2의 (B)이다.
다음으로, 도 3에 도시하는 바와 같이 기판(3)에 실장된 제1 상층 칩의 상면에 표기되어 있는 상면 얼라인먼트용 위치 CA1이 제1 인식 수단(8D)에 의해 인식되고, 그 위치 정보가 실장 제어 장치(9) 내의 기억 수단(9M)에 기억된다. 한편, 제2 상층 칩(C2)의 하면 얼라인먼트용 위치 CB2는 제2 인식 수단(8U)에 의해 인식되고, 이 위치 정보가, 제1 상층 칩(C1)의 상면 얼라인먼트용 위치 CA1의 정보와 서로 대조되어 전극(4)끼리의 위치가 맞도록, 제2 상층 칩(C2)을 보유 지지하는 헤드(7)와, 스테이지(6)의 상대 위치가 제어된다. 그 후, 헤드(7)가 하강하여 제2 상층 칩(C2)을 제1 상층 칩(C1)에 가열 압착하고, 제2 상층 칩(C2)은 제1 상층 칩(C1)과 접합한다. 결과적으로 제2 상층 칩(C2)은, 제1 상층 칩(C1)과 함께 기판(3)에 적층된 상태에서 실장된다.
이 내용을, 제1 상층 칩(C1)의 상면 얼라인먼트용 위치 CA1과 제2 상층 칩(C2)의 하면 얼라인먼트용 위치 CB2에 착안한 것이 도 4의 (A)이고, 상기한 과정을 거쳐, 제2 상층 칩(C2)이 제1 상층 칩(C1) 상에 적층되어 실장된 상태를 나타낸 것이 도 4의 (B)이다.
이상의 단계에 있어서, 실장 제어 장치(9) 내의 기억 수단(9M)에는, 기판(3)의 얼라인먼트용 위치(3A)와, 제1 상층 칩(C1)의 상면 얼라인먼트용 위치 CA1의 위치 정보가 기억되어 있다. 여기서, 제1 상층 칩(C1)의 상면 얼라인먼트용 위치 CA1의 위치 정보는, 제1 상층 칩(C1)이 기판(3) 상에 실장되어 고정된 상태에서의 위치 정보이므로, 기억된 양 얼라인먼트용 위치로부터, 기판(3)과 상층 칩(C1)의 실장 어긋남을 산출할 수 있다. 실장 위치 어긋남의 산출로서 다양한 방법이 생각되지만, 일례로서, X 방향, Y 방향 및 회전 방향(θ 방향)의 어긋남을 구하는 예를 도 5에 도시한다.
다음으로, 도 6에 도시하는 바와 같이, 기판(3)에 적층된 상태에서 고정된 제1 상층 칩(C1)과 제2 상층 칩(C2)의, 제2 상층 칩(C2)의 상면에 표기되어 있는 상면 얼라인먼트용 위치 CA2가 제1 인식 수단(8D)에 의해 인식되고, 그 위치 정보가 실장 제어 장치(9) 내의 기억 수단(9M)에 기억된다. 한편, 제3 상층 칩(C3)의 하면 얼라인먼트용 위치 CB3은 제2 인식 수단(8U)에 의해 인식되고, 이 위치 정보가, 제2 상층 칩(C2)의 상면 얼라인먼트용 위치 CA2의 정보와 대조되어 전극(4)끼리의 위치가 맞도록, 제3 상층 칩(C3)을 보유 지지하는 헤드(7)와, 스테이지(6)의 상대 위치가 제어된다. 그 후, 헤드(7)가 하강하여 제3 상층 칩(C3)을 제2 상층 칩(C2)에 가열 압착하고, 제3 상층 칩(C3)은, 제2 상층 칩(C2) 및 제1 상층 칩(C1)과 함께 기판(3)에 적층된 상태에서 실장된다.
이 내용을, 제2 상층 칩(C2)의 상면 얼라인먼트용 위치 CA2와 제3 상층 칩(C3)의 하면 얼라인먼트용 위치 CB3에 착안한 것이 도 7의 (A)이고, 상기한 과정을 거쳐, 제3 상층 칩(C3)이 제1 상층 칩(C2) 상에 적층되어 실장된 상태를 나타낸 것이 도 7의 (B)이다.
이 단계에 있어서, 실장 제어 장치(9) 내의 기억 수단(9M)에는, 제1 상층 칩(C1)의 상면 얼라인먼트용 위치 CA1과, 제2 상층 칩(C2)의 상면 얼라인먼트용 위치 CA2의 위치 정보도 기억되어 있다. 여기서, 제2 상층 칩(C2)의 상면 얼라인먼트용 위치 CA2의 위치 정보는, 제2 상층 칩(C2)이 제1 상층 칩(C1) 상에 실장되어 고정된 상태에서의 위치 정보이므로, 기억된 양 얼라인먼트용 위치로부터, 상층 칩(C1)과 상층 칩(C2)의 실장 어긋남을 산출할 수 있다.
이후에도, 적층해야 할 상층 칩(C)의 수(N)에 따라서 마찬가지의 주사가 행해지지만, 이것을 일반식으로 나타내면, 이하와 같이 된다. 즉, 1≤n≤N-1로 되는 n에 있어서, 기판(3) 상에 적층한 상태에서 고정된 제1 상층 칩(C1)으로부터 제n(n은 1 이상의 정수) 상층 칩(Cn)의, 제n 상층 칩(Cn)의 상면에 표기되어 있는 얼라인먼트용 위치 CAn이 제1 인식 수단(8D)에 의해 인식되고, 그 위치 정보가 실장 제어 장치(9) 내의 기억 수단(9M)에 기억된다. 한편, 제n+1 상층 칩(Cn+1)의 하면 얼라인먼트용 위치 CBn+1은 제2 인식 수단(8U)에 의해 인식되고, 이 위치 정보가 제n 상층 칩(Cn)의 상면 얼라인먼트 위치 CAn의 정보와 대조되어 전극(4)끼리의 위치가 맞도록, 제n+1 상층 칩(Cn+1)을 보유 지지하는 헤드(7)와, 스테이지(6)의 상대 위치가 제어된다. 그 후, 헤드(7)가 하강하여 제n+1 상층 칩(Cn+1)을 제n 상층 칩(Cn)에 가열 압착하고, 제n+1 상층 칩(Cn+1)은, 제1 상층 칩(C1)으로부터 제n 상층 칩(Cn)과 함께 기판(3)에 적층된 상태에서 실장된다.
또한, 이 단계에서는, 실장 제어 장치(9) 내의 기억 수단에는, 제n-1 상층 칩(Cn-1)의 상면 얼라인먼트용 위치 CAn-1과, 제n 상층 칩(Cn)의 상면 얼라인먼트용 위치 CAn의 위치 정보도 기억되어 있다. 여기서, 제n 상층 칩(Cn)의 상면 얼라인먼트용 위치 CAn의 위치 정보는, 제n 상층 칩(Cn)이 제n-1 상층 칩(Cn-1) 상에 실장되어 고정된 상태에서의 위치 정보이므로, 기억된 양 얼라인먼트용 위치로부터, 상층 칩(Cn-1)과 상층 칩(Cn)의 실장 어긋남을 산출할 수 있다.
여기까지로, 기판(3) 상에, 적층해야 할 N개의 상층 칩(C)이 적층됨으로써 적층 공정은 완료되지만, n≤N-1이므로, 제N-1과 제N 상층 칩의 위치 어긋남은 구해져 있지 않다. 따라서, 제N 상층 칩(CN)의 상면에 표기되어 있는 상면 얼라인먼트용 위치 CAN이 제1 인식 수단(8D)에 의해 인식되고, 그 위치 정보가 실장 제어 장치(9) 내의 기억 수단(9M)에 기억된다. 또한, 적층해야 할 상층 칩의 수인 N의 값은 기억 수단(9M)에 사전에 기억되어 있고, 칩(C)이 제N 상층 칩(CN)인지 여부는 실장 제어 수단(9)이 적층 칩 단수를 세어 판단한다.
이상의 과정에 의해, 최하층 피접합물인 기판(3)으로부터, 최상층 피접합물인 제N 상층 칩(CN)에 이를 때까지의 적층의, 각 피접합물 사이의 실장 어긋남이 비파괴로, 게다가 고가인 검사 장치도 필요로 하지 않고 용이하게 구해지게 된다.
또한, 최상층 피접합물인 제N 상층 칩(CN)의 얼라인먼트용 위치 CAN을 인식하는 작업 이외에는, 위치 정렬과 얼라인먼트용 위치의 기억을 동시에 행할 수 있다. 이로 인해, 3차원 실장을 행하는 데 있어서의 시간적인 손실도 거의 없고, 생산성에의 영향도 극히 작다.
또한, 상기 실시 형태에 있어서는, 제1 상층 칩(C1)만이 기판(3)을 위치 정렬의 기준으로 하고, 상층 칩(Cn+1)에서는 상층 칩(Cn)을 위치 정렬의 기준으로 하고 있지만, 제1 상층 칩(C1)으로부터 제N 상층 칩(CN)의 모든 위치 정렬 기준을 기판(3)으로 해도 된다. 즉, 제2 상층 칩(C2)으로부터 제N 상층 칩(CN)의 위치 정렬 시에는, 실장 제어 장치(9) 내의 기억 수단(9M)에 기억되어 있는 기판(3)의 얼라인먼트 위치 정보를 사용해도 되고, 위치 정렬을 위해 제1 인식 수단(8D)을 사용할 필요는 없다. 단, 기판(3)을 위치 정렬 기준으로 하는 경우도, 각 적층간의 실장 어긋남을 구하기 위해서는, 기판(3)의 얼라인먼트용 위치, 및 제1 상층 칩(C1)으로부터 제N 상층 칩(CN)에 대해, 상면에 표기되어 있는 상면 얼라인먼트용 위치(CA1 내지 CAN)를 제1 인식 수단(8D)에 의해 인식하여, 그 위치 정보를 실장 제어 장치(9) 내의 기억 수단(9M)에 기억해 갈 필요가 있다.
또한, 기판(3)의 얼라인먼트용 위치로서 전극(2)을, 상층 칩의 상면 얼라인먼트용 위치 및 하면 얼라인먼트용 위치로서 상층 칩이 상하에 구비하는 전극(4)을 사용해도 된다.
이상의 실시 형태에 있어서, 최하층 피접합물을 기판으로 하였지만, 최하층 피접합물이 칩이나 인터포저 등의 기판 이외의 것이어도 된다.
이 3차원 실장 방법 및 3차원 실장 장치에 있어서, 각 적층간의 실장 어긋남을 순차 구할 수 있으므로, 실장 어긋남이 허용 범위를 초과한 경우에, 그 이후는 상층 칩의 적층을 멈추어도 된다. 이와 같이 함으로써, 불량품에 사용되는 칩 수를 삭감할 수 있다.
본 발명에 관한 3차원 실장 방법 및 3차원 실장 장치는, 전극을 구비한 피접합물을 적층해 가는 모든 3차원 실장에 적용 가능하다.
1 : 3차원 실장 장치
2 : 최하층에 있는 기판의 전극
3 : 최하층에 있는 기판
3A : 기판 얼라인먼트용 위치
4 : 칩의 전극
6 : 스테이지
7 : 헤드
8 : 2시야 카메라
8D : 제1 인식 수단
8U : 제2 인식 수단
9 : 실장 제어 장치
9M : 기억 수단
C1 : 제1 상층 칩
CA1 : 제1 상층 칩의 상면 얼라인먼트용 위치
CB1 : 제1 상층 칩의 하면 얼라인먼트용 위치
Cn : 제n 상층 칩
CAn : 제n 상층 칩의 상면 얼라인먼트용 위치
CBn : 제n 상층 칩의 하면 얼라인먼트용 위치
CN : 최상층 칩
CAN : 최상층 칩의 상면 얼라인먼트용 위치
CBN : 최상층 칩의 하면 얼라인먼트용 위치

Claims (9)

  1. 전극을 구비한 최하층 피접합물 상에, 상하 양면에 전극을 구비한 N개의 상층 피접합물을, 전극끼리의 위치를 맞춘 상태에서 순차 적층하는 3차원 실장 방법에 있어서,
    상기 최하층 피접합물 상에 제1 상층 피접합물을 적층할 때,
    상기 최하층 피접합물의 얼라인먼트용 위치와, 제1 상층 피접합물의 하면에 표기된 하면 얼라인먼트용 위치를 2시야 화상 인식 수단에 의해 인식하여 위치 정렬을 행함과 함께,
    상기 최하층 피접합물의 얼라인먼트용 위치의 위치 좌표를 기억하고,
    1≤n≤N-1인 제n 상층 피접합물 상에, 제n+1 상층 피접합물을 접합할 때,
    제n 상층 피접합물의 상면에 표기된 상면 얼라인먼트용 위치와, 제n+1 상층 피접합물의 하면에 표기된 하면 얼라인먼트용 위치를 상기 2시야 화상 인식 수단에 의해 인식하여 위치 정렬을 행함과 함께, 상기 제n 상층 피접합물의 상면 얼라인먼트용 위치를 인식하여 위치 좌표를 기억하고,
    제N 최상층 피접합물을 적층한 후에, 상기 제N 최상층 피접합물의 상면에 표기된 상면 얼라인먼트용 위치를 인식하여 좌표 위치를 기억하는 것을 특징으로 하는, 3차원 실장 방법.
  2. 전극을 구비한 최하층 피접합물 상에, 상하 양면에 전극을 구비한 N개의 상층 피접합물을, 전극끼리의 위치를 맞춘 상태에서 순차 적층하는 3차원 실장 방법에 있어서,
    상기 최하층 피접합물 상에 제1 상층 피접합물을 적층할 때,
    상기 최하층 피접합물의 얼라인먼트용 위치와, 제1 상층 피접합물의 하면에 표기된 하면 얼라인먼트용 위치를 2시야 화상 인식 수단에 의해 인식하여 위치 정렬을 행함과 함께,
    상기 최하층 피접합물의 얼라인먼트용 위치의 위치 좌표를 기억하고,
    1≤n≤N-1인 제n 상층 피접합물 상에, 제n+1 상층 피접합물을 접합할 때,
    제n+1 상층 피접합물의 하면에 표기된 하면 얼라인먼트용 위치를, 상기 2시야 화상 인식 수단의 상측 시야에서 인식하여, 상기 최하층 피접합물의 얼라인먼트용 위치와 위치 정렬을 행함과 함께, 상기 제n 상층 피접합물의 상면 얼라인먼트용 위치를 상기 2시야 화상 인식 수단의 하측 시야에서 인식하여 위치 좌표를 기억하고,
    제N 최상층 피접합물을 적층한 후에, 상기 제N 최상층 피접합물의 상면에 표기된 상면 얼라인먼트용 위치를 인식하여 좌표 위치를 기억하는 것을 특징으로 하는, 3차원 실장 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 제N 상기 피접합물의 상면에 표기된 상면 얼라인먼트용 위치를 인식하는 작업을,
    상기 2시야 인식 수단의 하측 시야에서 행하는 것을 특징으로 하는, 3차원 실장 방법.
  4. 제1항 또는 제2항에 있어서,
    상기 최하층 피접합물의 얼라인먼트용 위치의 좌표와, 제1 상층 피접합물의 상면 얼라인먼트용 위치의 좌표의 비교로부터, 상기 최하층 피접합물과 제1 상층 피접합물의 실장 어긋남을 평가하고,
    1≤n≤N-1인 제n 상층 피접합물의 상면 얼라인먼트용 위치의 좌표와, 제n+1 상층 피접합물의 상면 얼라인먼트용 위치의 좌표의 비교로부터, 상기 제n 상층 피접합물과 제n+1 상층 피접합물의 실장 어긋남을 평가하는 것을 특징으로 하는, 3차원 실장 방법.
  5. 제1항 또는 제2항에 있어서,
    상층 피접합물의 하면 얼라인먼트용 위치와 상면 얼라인먼트용 위치 중 적어도 한쪽으로서, 면 상에 노출된 전극을 사용하는 것을 특징으로 하는, 3차원 실장 방법.
  6. 전극을 구비한 최하층 피접합물 상에, 상하 양면에 전극을 구비한 N개의 상층 피접합물을 전극끼리의 위치를 맞춘 상태에서 순차 적층하는 3차원 실장 장치에 있어서,
    상기 최하층 피접합물을 보유 지지하는 스테이지를 구비하고,
    순차 적층되는 상기 상층 피접합물을 보유 지지하는 헤드를 구비하고,
    상하에 2시야를 갖는 2시야 화상 인식 수단을 구비하고,
    상기 최하층 피접합물 상에 제1 상층 피접합물을 적층할 때,
    상기 최하층 피접합물의 얼라인먼트용 위치와, 제1 상층 피접합물의 하면에 표기된 하면 얼라인먼트용 위치를 인식하여 위치 정렬을 행함과 함께, 상기 최하층 피접합물의 상면 얼라인먼트용 위치를 인식하여 위치 좌표를 기억하는 기능과,
    1≤n≤N-1인 제n 상층 피접합물 상에, 제n+1 상층 피접합물을 접합할 때마다 제n 상층 피접합물의 상면에 표기된 상면 얼라인먼트용 위치와, 제n+1 상층 피접합물의 하면에 표기된 하면 얼라인먼트용 위치를 상기 2시야 화상 인식 수단에 의해 인식하여 위치 정렬을 행함과 함께, 제n 상층 피접합물의 상면 얼라인먼트용 위치의 위치 좌표를 기억하는 기능과,
    제N 최상층 피접합물을 적층한 후에, 상기 제N 최상층 피접합물의 상면에 표기된 상면 얼라인먼트용 위치를 인식하여 좌표 위치를 기억하는 기능을 가진 것을 특징으로 하는, 3차원 실장 장치.
  7. 전극을 구비한 최하층 피접합물 상에, 상하 양면에 전극을 구비한 N개의 상층 피접합물을 전극끼리의 위치를 맞춘 상태에서 순차 적층하는 3차원 실장 장치에 있어서,
    상기 최하층 피접합물을 보유 지지하는 스테이지를 구비하고,
    순차 적층되는 상기 상층 피접합물을 보유 지지하는 헤드를 구비하고,
    상하에 2시야를 갖는 2시야 화상 인식 수단을 구비하고,
    상기 최하층 피접합물 상에 제1 상층 피접합물을 적층할 때,
    상기 최하층 피접합물의 얼라인먼트용 위치와, 제1 상층 피접합물의 하면에 표기된 하면 얼라인먼트용 위치를 인식하여 위치 정렬을 행함과 함께, 상기 최하층 피접합물의 상면 얼라인먼트용 위치를 인식하여 위치 좌표를 기억하는 기능과,
    1≤n≤N-1인 제n 상층 피접합물 상에, 제n+1 상층 피접합물을 접합할 때마다, 제n+1 상층 피접합물의 하면에 표기된 하면 얼라인먼트용 위치를, 상기 2시야 화상 인식 수단의 상측 시야에서 인식하여, 상기 최하층 피접합물의 얼라인먼트용 위치와 위치 정렬을 행함과 함께, 상기 제n 상층 피접합물의 상면 얼라인먼트용 위치를 상기 2시야 화상 인식 수단의 하측 시야에서 인식하여 위치 좌표를 기억하는 기능과,
    제N 최상층 피접합물을 적층한 후에, 상기 제N 최상층 피접합물의 상면에 표기된 상면 얼라인먼트용 위치를 인식하여 좌표 위치를 기억하는 기능을 가진 것을 특징으로 하는, 3차원 실장 장치.
  8. 제6항 또는 제7항에 있어서,
    상기 제N 상기 피접합물의 상면에 표기된 상면 얼라인먼트용 위치를 인식하는 기능을,
    상기 2시야 인식 수단의 하측 시야가 갖는 것을 특징으로 하는, 3차원 실장 장치.
  9. 제6항 또는 제7항에 있어서,
    상기 최하층 피접합물의 얼라인먼트용 위치의 좌표와, 제1 상층 피접합물의 상면 얼라인먼트용 위치의 좌표를 비교하여, 상기 최하층 피접합물과 제1 상층 피접합물의 실장 어긋남을 평가하는 기능과,
    1≤n≤N-1인 제n 상층 피접합물의 상면 얼라인먼트용 위치의 좌표와, 제n+1 상층 피접합물의 상면 얼라인먼트용 위치의 좌표를 비교하여 상기 제n 상층 피접합물과 제n+1 상층 피접합물의 실장 어긋남을 평가하는 기능을 가진 것을 특징으로 하는, 3차원 실장 장치.
KR1020167016542A 2013-11-27 2014-11-19 3차원 실장 방법 및 3차원 실장 장치 KR102207674B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013244496 2013-11-27
JPJP-P-2013-244496 2013-11-27
PCT/JP2014/080610 WO2015079991A1 (ja) 2013-11-27 2014-11-19 ３次元実装方法および３次元実装装置

Publications (2)

Publication Number Publication Date
KR20160090842A KR20160090842A (ko) 2016-08-01
KR102207674B1 true KR102207674B1 (ko) 2021-01-25

Family

ID=53198935

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167016542A KR102207674B1 (ko) 2013-11-27 2014-11-19 3차원 실장 방법 및 3차원 실장 장치

Country Status (4)

Country Link
US (1) US9673166B2 (ko)
JP (1) JP6454283B2 (ko)
KR (1) KR102207674B1 (ko)
WO (1) WO2015079991A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6305887B2 (ja) * 2014-09-16 2018-04-04 東芝メモリ株式会社 半導体装置の製造方法及び半導体製造装置
JP6688543B2 (ja) * 2016-03-30 2020-04-28 東レエンジニアリング株式会社 半導体装置の製造方法及び半導体装置の製造装置
JP6731577B2 (ja) * 2016-06-23 2020-07-29 パナソニックＩｐマネジメント株式会社 部品実装方法および部品実装装置
CN106409724B (zh) * 2016-09-30 2019-05-21 西安微电子技术研究所 一种PoP自动堆叠系统及方法
EP3580778B1 (en) * 2017-02-07 2023-06-07 Rohinni, Inc. Apparatus and method for stacking semiconductor devices
JP7045891B2 (ja) 2018-03-20 2022-04-01 キオクシア株式会社 半導体製造方法、半導体製造装置及び半導体装置
JP7285162B2 (ja) * 2019-08-05 2023-06-01 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP7178141B1 (ja) * 2020-12-21 2022-11-25 株式会社新川 ボンディング装置及びボンディング方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050274869A1 (en) 2002-04-04 2005-12-15 Toray Engineering Co., Ltd. Alignment method and mounting method using the alignment method
US20130062101A1 (en) 2010-06-08 2013-03-14 Panasonic Corporation Multilayer wiring substrate, and manufacturing method for multilayer substrate
JP2014017471A (ja) 2012-06-11 2014-01-30 Shinkawa Ltd ボンディング装置およびボンディング方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006041006A (ja) * 2004-07-23 2006-02-09 Matsushita Electric Ind Co Ltd 半導体チップのボンディング方法及び装置
KR101113850B1 (ko) * 2005-08-11 2012-02-29 삼성테크윈 주식회사 플립 칩 본딩 방법 및 이를 채택한 플립 칩 본딩 장치
JP2009110995A (ja) 2007-10-26 2009-05-21 Toray Eng Co Ltd ３次元実装方法及び装置
JP5385794B2 (ja) * 2008-01-30 2014-01-08 東レエンジニアリング株式会社 チップ搭載方法およびチップ搭載装置
JP5288411B2 (ja) 2009-09-24 2013-09-11 ボンドテック株式会社 アライメント装置
JP2011077173A (ja) 2009-09-29 2011-04-14 Shibaura Mechatronics Corp 電子部品の実装装置及び実装方法
JP5984394B2 (ja) 2010-01-15 2016-09-06 東レエンジニアリング株式会社 ３次元実装方法および装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050274869A1 (en) 2002-04-04 2005-12-15 Toray Engineering Co., Ltd. Alignment method and mounting method using the alignment method
US20130062101A1 (en) 2010-06-08 2013-03-14 Panasonic Corporation Multilayer wiring substrate, and manufacturing method for multilayer substrate
JP2014017471A (ja) 2012-06-11 2014-01-30 Shinkawa Ltd ボンディング装置およびボンディング方法

Also Published As

Publication number Publication date
KR20160090842A (ko) 2016-08-01
WO2015079991A1 (ja) 2015-06-04
JP6454283B2 (ja) 2019-01-16
JPWO2015079991A1 (ja) 2017-03-16
US20170005068A1 (en) 2017-01-05
US9673166B2 (en) 2017-06-06

Similar Documents

Publication Publication Date Title
KR102207674B1 (ko) 3차원 실장 방법 및 3차원 실장 장치
JP5876000B2 (ja) ボンディング装置およびボンディング方法
US9448065B2 (en) Manufacturing method of semiconductor device and semiconductor manufacturing apparatus
JP5696076B2 (ja) 半導体装置の検査装置及び半導体装置の検査方法
JP7045891B2 (ja) 半導体製造方法、半導体製造装置及び半導体装置
JP2010050453A (ja) 積層チップパッケージおよびその製造方法
JP5984394B2 (ja) ３次元実装方法および装置
JP4618859B2 (ja) 積層ウエハーのアライメント方法
JP5703784B2 (ja) 基板の接続構造、基板セット、光センサアレイ装置及び基板を接続する方法
TW201711085A (zh) 半導體裝置之製造方法及安裝裝置
CN109155304B (zh) 半导体装置的制造方法和半导体装置的制造装置
JP2012243987A (ja) 半導体装置の製造方法
JP2009260008A (ja) 半導体装置製造装置および半導体装置の製造方法
CN107204298A (zh) 半导体装置的制造方法
US9082885B2 (en) Semiconductor chip bonding apparatus and method of forming semiconductor device using the same
JP2006135013A (ja) 実装装置及び実装方法
CN111048459B (zh) 对准晶片的方法、接合晶片的方法以及对准晶片的装置
JP2009164407A (ja) 樹脂封止装置および樹脂封止方法
JP2008010447A (ja) 半導体装置の製造方法
JP6167412B2 (ja) 積層パッケージの製造システムおよび製造方法
JP2008153276A (ja) 電子部品の製造方法
JP2008293089A (ja) メモリカードおよびメモリカードの製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant