JP5696076B2 - 半導体装置の検査装置及び半導体装置の検査方法 - Google Patents

Description

本発明の実施形態は、半導体装置の検査装置及び半導体装置の検査方法に関する。

近年、複数の半導体素子が積層された構造を有する半導体装置が開発されている。このような、半導体装置において、各半導体素子にアライメントマークを設けることで、各半導体素子間の位置ズレ等を計測する方法が考えられている。

特開２００４−２７３６１２号公報

高品質な半導体装置を製造することができる半導体装置の検査装置を提供する。

実施形態の半導体装置の検査装置は、所定の数の半導体素子が積層された、半導体装置の検査を行う検査装置であって、少なくとも一つの半導体素子を有する第１の半導体装置を保持する第１の保持部と、少なくとも一つの半導体素子を有する第２の半導体装置を保持する第２の保持部と、前記第１及び第２の半導体装置の画像の取得を行う検査部と、前記第１の保持部、前記第２の保持部、及び前記検査部の制御を行う制御部と、を備え、前記半導体素子は、第１の方向に沿った２本の第１の辺、及び前記第１の方向に直交する第２の方向に沿った２本の第２の辺を有する四角形状の第１の面と、前記第１の面に平行な四角形状の第２の面とを有する直方体であって、前記第１の面は、複数の金属電極と、前記第１の辺及び前記第２の辺によって形成される角の近傍において前記第１及び第２の辺に接する少なくとも一つの第１の位置合わせマークと、を備え、前記第２の面は、複数のはんだと、前記第１の辺及び前記第２の辺によって形成される角の近傍において前記第１及び第２の辺に接する少なくとも一つの第２の位置合わせマークと、を備え、前記第１の保持部は、前記第１の半導体装置の前記第１の面が露出するように、前記第１の半導体装置を保持し、前記第２の保持部は、前記第２の半導体装置の前記第２の面が露出するように、前記第２の半導体装置を保持し、前記制御部は、所定の数の前記半導体素子が積層されるまで、前記第１及び第２の保持部によって、前記第１の半導体装置の露出している前記複数の金属電極と、前記第２の半導体装置の露出している前記複数のはんだとを接着させることを繰り返し、所定の数の前記半導体素子が積層された後に、前記検査部によって、前第１及び第２の方向に直交する第３の方向に沿って、前記第１の辺及び前記第２の辺によって形成される前記第１及び第２の半導体装置の同一の角に形成されている前記第１及び第２の位置合わせマークの画像を取得することを、少なくとも２か所の前記角で行う。

図１は、第１の実施形態に係る半導体素子の基本的な構成を模式的に示す鳥瞰図である。 図２は、第１の実施形態に係る半導体素子の上面の基本的な構成を模式的に示す平面図である。 図３は、図２中の波線部Ａに囲まれた部分を拡大した平面図である。 図４は、第１の実施形態に係る半導体素子の底面の基本的な構成を模式的に示す平面図である。 図５は、図４中の波線部Ｂに囲まれた部分を拡大した平面図である。 図６（ａ）は、第１の実施形態に係る半導体素子の、ｘ―ｚ平面に沿った側面の基本的な構成を模式的に示す平面図であり、図６（ｂ）は、第１の実施形態に係る半導体素子の、ｙ―ｚ平面に沿った側面の基本的な構成を模式的に示す平面図である。 図７（ａ）は、図６（ａ）中の波線部Ｃに囲まれた部分を拡大した平面図であり、図７（ｂ）は、図６（ｂ）中の波線部Ｄに囲まれた部分を拡大した平面図である。 図８は、第１の実施形態に係る半導体装置の基本的な構成を模式的に示した鳥瞰図である。 図９（ａ）は、図８に示す半導体装置をｘ―ｚ平面から見た図であり、図９（ｂ）は、図８に示す半導体装置をｙ―ｚ平面から見た図である。 図１０（ａ）は、図９（ａ）中の波線部Ｅに囲まれた部分を拡大した図であり、図１０（ｂ）は、図９（ｂ）中の波線部Ｆに囲まれた部分を拡大した図である。 図１１は、第１の実施形態に係る、個片化される前の半導体素子の基本的な構成を模式的に示した平面図である。 図１２は、個片化される前の４つの半導体素子を示したものである。 図１３は、第１の実施形態に係る半導体製造装置の基本的な構成を模式的に示すブロック図である。 図１４は、第１の実施形態に係る半導体装置の基本的な製造方法を模式的に示したフローチャートである。 図１５は、第１の実施形態に係る計測部が半導体装置を撮影する様子を示す鳥瞰図である。 図１６は、第１の実施形態に係る計測部が半導体装置を撮影する様子を示す鳥瞰図である。 図１７、及び図１８は、図１６に記載の方法で、計測部に撮影された画像を模式的に示す図である。 図１７、及び図１８は、図１６に記載の方法で、計測部に撮影された画像を模式的に示す図である。 図１９（ａ）は、第２の実施形態に係る計測部の検査角度が、半導体チップのｘ軸―ｙ軸平面に対して０度である場合を示す、半導体装置の断面図であり、図１９（ｂ）は、第２の実施形態に係る計測部の検査角度が、半導体チップのｘ軸―ｙ軸平面に対して６０度である場合を示す、半導体装置の断面図である。 図２０は、第２の実施形態に係る半導体装置の側面に反射鏡を配置した場合の、半導体装置の断面図である。

以下に、実施形態について図面を参照して説明する。なお、以下の説明において、略同一の機能及び構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行う。また、以下に示す各実施形態は、この実施形態の技術的思想を具体化するための装置や方法を例示するものであって、実施形態の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。実施形態の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。

また、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。

＜１．１ 構成＞
＜１．１．１ 半導体チップの構成＞
図１〜図７を用いて、第１の実施形態に係る半導体素子の基本的な構成について説明する。図１は、第１の実施形態に係る半導体素子の基本的な構成を模式的に示す鳥瞰図である。図２は、第１の実施形態に係る半導体素子の上面の基本的な構成を模式的に示す平面図であり、図３は、図２中の波線部Ａに囲まれた部分を拡大した平面図である。図４は、第１の実施形態に係る半導体素子の底面の基本的な構成を模式的に示す平面図であり、図５は、図４中の波線部Ｂに囲まれた部分を拡大した平面図である。図６は、第１の実施形態に係る半導体素子の側面の基本的な構成を模式的に示す平面図であり、図７は、図６中の波線部Ｃに囲まれた部分を拡大した平面図である。尚、図６（ａ）及び図７（ａ）においては、ｙ軸方向に沿った半導体チップ１０の辺に接するアライメントマーク１１ａ及び１１ｂを図示していない。また、図６（ｂ）及び図７（ｂ）においては、ｘ軸方向に沿った半導体チップ１０の辺に接するアライメントマーク１１ａ及び１１ｂを図示していない。

図１に示すように、半導体素子（半導体チップとも称す）１０は、ｘ軸に沿った２本の辺１０ｘ、及びｘ軸に直交するｙ軸に沿った２本の辺１０ｙを有する四角形状である上面１０ａ及び底面（不図示）１０ｂを有している。半導体チップ１０の上面１０ａ及び底面１０ｂは、ｘ軸及びｙ軸と直交するｚ軸方向に沿って平行に配置されている。

図２に示すように、半導体チップ１０の上面（表面、または金属電極面とも称す）１０ａは、複数の金属電極１２を有している。また、半導体チップ１０の上面１０ａは、四角形のそれぞれの角（辺１０ｘ及び辺１０ｙによって形成される部分）の近傍に、少なくとも一つのアライメントマーク１１ａ（本例では二つのアライメントマーク）を有している。

図３に示すように、このアライメントマーク１１ａは、半導体チップ１０の上面１０ａの辺１０ｘ及び辺１０ｙ（外周）に接している。更に、このアライメントマーク１１ａは、複数の半導体チップ１０間の個々の積層チップのＸ方向とＹ方向の位置ズレと、基準チップ（積層する最下段チップが最も相応しい）に対する個々積層チップのθ回転ズレと（単にｘｙｚ位置のズレとも称す）を検出するために、各角につき２個以上設けることが望ましい。

また、図４に示すように、半導体チップ１０の底面（裏面、またはバンプ面とも称す）１０ｂに、複数のはんだバンプ１３が設けられている。このはんだバンプ１３は、半導体チップ１０の上面１０ａに設けられた金属電極１２の位置に対応して設けられている。また、半導体チップ１０の底面１０ｂは、四角形のそれぞれの角（辺１０ｘ及び辺１０ｙによって形成される部分）の近傍に、少なくとも一つのアライメントマーク１１ｂを有している。

図５に示すように、このアライメントマーク１１ｂは、半導体チップ１０の底面１０ｂの辺１０ｘ及び辺１０ｙ（外周）に接している。更に、このアライメントマーク１１ｂは、アライメントマーク１１ａと同様に、複数の半導体チップ１０間の個々の積層チップのＸ方向とＹ方向の位置ズレと、基準チップ（積層する最下段チップが最も相応しい）に対する個々積層チップのθ回転ズレとを検出するために、各角につき２個以上設けることが望ましい。

ところで、図６及び図７に示すように、上述したアライメントマーク１１ａ及び１１ｂの膜厚（ｚ軸方向に沿った厚さ）は、はんだバンプ１３の厚みの１／５から１／３程度の厚みとし、はんだバンプ１３と、金属電極１２とを接着した際のはんだバンプ１３の潰れに影響しない程度の厚みがこのましい。

また、アライメントマーク１１ａ及び１１ｂの形状は例えば四角形であり、大きさは互いに異なっている。アライメントマーク１１ａ及び１１ｂは、図７（ａ）に示すように、例えばｘ軸方向に沿った上面１０ａ及び底面１０ｂの一辺に設けられている。そして、半導体チップ１０を挟むアライメントマーク１１ａ及び１１ｂは、ｘ軸方向に沿った辺１０ｘの中心１１ａ―１、及び１１ｂ―１のｘ座標が、それぞれ一致するように形成されている。また、図７（ｂ）に示すように、例えばｙ軸方向に沿った上面１０ａ及び底面１０ｂの一辺に設けられ、半導体チップ１０を挟むアライメントマーク１１ａ及び１１ｂは、ｙ軸方向に沿った辺１０ｙの中心１１ａ―１、及び１１ｂ―１のｙ座標が、それぞれ一致するように形成されている。

アライメントマーク１１ａ及び１１ｂは、光学系のカメラ等で認識できる程度の大きさ及び膜厚であれば種々変更可能である。本実施形態では、例えばアライメントマーク１１ａ及び１１ｂは、四角形である。そして、アライメントマークの材料としては、金属材料で形成される。

また、図７（ａ）及び（ｂ）に示すように、金属電極１２と、はんだバンプ１３とは、半導体チップ１０の内部に設けられたコンタクト１４を介して接続されている。このコンタクト１４は、半導体チップ１０内に設けられたＶｉａに金属を埋め込むことで形成され、例えば半導体チップ１０の内部に設けられている回路と接続されるような構成になっている。

＜１．１．２ 半導体装置の構成＞
次に、図８〜図１０を用いて、本実施形態に係る半導体装置２００について説明する。図８は、本実施形態に係る半導体装置２００の基本的な構成を模式的に示した鳥瞰図であり、図９は、図８に示す半導体装置２００をｘ軸―ｚ軸平面から見た図であり、図１０は、図９中の波線部Ｅを拡大した図である。ここでは簡単の為に４枚の半導体チップ１０が積層されている例を示している。尚、図９（ａ）及び図１０（ａ）においては、ｙ軸方向に沿った半導体チップ１０の辺に接するアライメントマーク１１ａ及び１１ｂを図示していない。また、図９（ｂ）及び図１０（ｂ）においては、ｘ軸方向に沿った半導体チップ１０の辺に接するアライメントマーク１１ａ及び１１ｂを図示していない。

図８に示すように、上述した半導体チップ１０−１〜１０−４が下方から順に積層されることで、半導体装置として機能する。

次に、図９に示すように、半導体チップ１０−１の金属電極１２上に、半導体チップ１０−２のはんだバンプ１３が接着するように積層されている。また同様に、半導体チップ１０−２の金属電極１２上に、半導体チップ１０−３のはんだバンプ１３が接着するように積層されている。更に同様に、半導体チップ１０−３の金属電極１２上に、半導体チップ１０−４のはんだバンプ１３が接着するように積層されている。

そして、図１０に示すように、半導体チップ１０―１のアライメントマーク１１ａの中心線１１ａ―１と、半導体チップ１０―２のアライメントマーク１１ｂの中心線１１ｂ―１とが、一致（設計上の交差範囲内での一致）する場合、半導体チップ１０−１の金属電極１２上に、半導体チップ１０−２のはんだバンプ１３が最も良好に接続される。同様に、半導体チップ１０―２のアライメントマーク１１ａの中心線１１ａ―１と、半導体チップ１０―３のアライメントマーク１１ｂの中心線１１ｂ―１とが、一致する場合、半導体チップ１０−２の金属電極１２上に、半導体チップ１０−３のはんだバンプ１３が最も良好に接続される。更に、半導体チップ１０―３のアライメントマーク１１ａの中心線１１ａ―１と、半導体チップ１０―４のアライメントマーク１１ｂの中心線１１ｂ―１とが、一致する場合、半導体チップ１０−３の金属電極１２上に、半導体チップ１０−４のはんだバンプ１３が最も良好に接続される。

尚、ここでは簡単の為に説明を省略しているが、半導体チップ１０−１の金属電極１２上に、半導体チップ１０−２のはんだバンプ１３が最も良好に接続される場合は、ｙ軸―ｚ軸平面においても、半導体チップ１０―１の、ｙ軸方向に沿った半導体チップ１０−１の外周に面するアライメントマーク１１ａの中心線１１ａ―１と、半導体チップ１０―２の、ｙ軸方向に沿った半導体チップ１０−２の外周に面するアライメントマーク１１ｂの中心線１１ｂ―１とが、一致する。

ところで、各半導体チップ１０の間の空間（ギャップ）は例えば１０μｍ程度であり、アライメントマーク１１ａ、及び１１ｂの膜厚は例えば１〜２ｎｍ程度である。

＜１．１．３ ウエハの構成＞
次に、図１１及び図１２を用いて、第１の実施形態に係る、個片化される前の半導体素子１０の基本的な構成について概略的に説明する。図１１は、第１の実施形態に係る、個片化される前の半導体素子１０の基本的な構成を模式的に示した平面図である。図１２は、個片化される前の４つの半導体素子１０を示したものである。簡単のため、図１１、及び図１２は、半導体素子１０の底面１０ｂ側を示している。

図１１に示すように、半導体ウエハ１に対して前工程（回路の形成等）を行い、半導体ウエハ１の検査等を行うことによって、ウエハ１に、複数の半導体素子１０が形成される。また、半導体ウエハ１には、面方位マークとして、ノッチ１ａが設けられている。半導体素子１０となる各領域の間には、ダイシングライン（スクライブ線とも称す）と呼ばれる、回路等が形成されない領域（切り代）が設けられている。この領域を、ダイサーでカットすることで、半導体素子１０が個片化される。本実施形態では、半導体素子１０が個片化される前の半導体ウエハ１の段階で、アライメントマーク１１ａ及び１１ｂは半導体素子１０に形成される。

図１２に示すように、アライメントマーク１１ｃは、ダイシングラインを跨いで、ｘ軸方向またはｙ軸方向において互いに隣接する二つの半導体素子１０の角に形成される。この二つの半導体素子１０に設けられたアライメントマーク１１ｃは、後のダイシング工程において、半導体素子１０を個片化することにより、アライメントマーク１１ｃは、互いに隣接する半導体素子１０から切り離され、半導体素子１０の底面１０ｂにおけるアライメントマーク１１ｂとなる。

ここでは図示していないが、アライメントマーク１１ａも同様の方法で形成される。具体的には、半導体素子１０の上面１０ａ側に、上述したアライメントマーク１１ｃのような、ダイシングラインを跨いでｘ軸方向またはｙ軸方向において互いに隣接する二つの半導体素子１０の角に形成されるアライメントマークが設けられる。そして、ダイシング工程を行うことで、該アライメントマークが互いに隣接する半導体素子１０から切り離され、アライメントマーク１１ａが、半導体素子１０の上面１０ａに形成される。

尚、例えば金属電極１２、及びはんだバンプ１３は半導体素子１０が個片化される前に形成する。

＜１．１．４ 検査装置の構成＞
次に、図１３を用いて、半導体装置２００を製造するための半導体製造装置１００について説明する。図１３は、本実施形態に係る半導体製造装置１００の基本的な構成を模式的に示すブロック図である。この半導体製造装置１００は、半導体装置２００の製造と、半導体装置２００の検査を行う機構を有している。

図１３に示すように、半導体製造装置１００は、ステージ２０と、制御部３０と、補正部４０と、駆動部４０ａと、保持部５０と、計測部６０とを備えている。

ステージ２０は半導体チップ１０を保持する。ステージ２０は、例えば半導体チップ１０の上面１０ａ側を、保持部５０に保持された半導体チップ１０の底面１０ｂと接着するように、半導体チップ１０の底面１０ｂ側を保持する。ステージ２０は、制御部３０の制御に基づいて、ｘ座標、ｙ座標、ｚ座標、またはθ等を適宜変更することが可能である。また、ステージ２０には、ヒータ２０ａが設けられており、例えば半導体チップ１０の仮圧着の際に用いられる。

制御部３０は、ステージ２０と、補正部４０と、駆動部４０ａと、保持部５０と、計測部６０とに接続されている。そして、半導体チップ１０を接着する際に、ステージ２０と、補正部４０と、駆動部４０ａと、保持部５０と、計測部６０との制御を行う。具体的には、制御部３０に設定された座標において、ステージ２０及び保持部５０にそれぞれ保持されている半導体チップ１０を圧着する。また、制御部３０は例えば、記憶部を有しており、各種補正値等を記憶することが可能である。

補正部（位置調整部）４０は、保持部５０上に配置され、半導体チップ１０の位置（姿勢）を調整するための駆動部４０ａを有している。この駆動部４０ａを用いて半導体チップ１０の位置（姿勢）を調整することにより、ステージ２０に保持された半導体チップ１０と保持部５０に保持された半導体チップ１０との相対的な位置を補正する。

保持部５０は、ステージ２０に保持された半導体チップ１０に積層するための半導体チップ１０を保持する。保持部５０は、例えば半導体チップ１０の底面１０ｂ側を、ステージ２０に保持された半導体チップ１０の上面１０ａと接着するように、半導体チップ１０の上面１０ａ側を保持する。

そして、補正部４０及び駆動部４０ａを介して、ｘ座標、ｙ座標、ｚ座標、またはθ等を適宜変更することが可能である。また、保持部５０には、ヒータ５０ａが設けられており、例えば半導体チップ１０の仮圧着の際に用いられる。

計測部６０は、例えば画像処理と測長機能を有するカメラ等であり、半導体チップ１０を複数枚積層した後に、後述するような方法でアライメントマーク等を撮影を行う機構である。

尚、図１３では、簡単のため、ステージ２０及び保持部５０は、一枚の半導体チップ１０を保持している。しかし、本実施形態ではこれに限らない。本実施形態では、所定の数の半導体チップ１０を積層することで、半導体装置２００を形成している。具体的には例えば、制御部３０は、ステージ２０が最初に保持している半導体チップ１０に、所定の数の半導体チップ１０を積層していくことで、半導体装置２００を形成する。そのため、ステージ２０は、複数枚の半導体チップ１０を保持している場合がある。同様に、保持部５０が、複数の半導体チップ１０を保持していても良い。

＜１．２ 動作＞
次に、本実施形態に係る半導体装置の基本的な製造方法について、概略的に説明する。図１４は、本実施形態に係る半導体装置の基本的な製造方法を模式的に示したフローチャートである。尚、ここでは、上述で説明した半導体チップ１０を複数積層することによって、半導体装置２００を製造する方法について説明する。

ところで、複数の半導体チップを積層する場合、半導体製造装置１００の動作に起因する製造ズレが発生することがある。精度良く半導体チップ１０を積層するためには、このような、半導体製造装置１００の動作に起因する製造ズレを補正する必要がある。そこで、本実施形態の半導体製造装置１００は、複数の半導体チップ１０を積層した後に、ｘｙｚ位置のズレを計測する。そして、半導体製造装置１００は、各半導体チップ１０間のｘｙｚ位置のズレが、所定の範囲内に入いる補正値を導出してから、正式に半導体装置２００の製造を開始する。以下では、上述した方法をより詳細に説明している。

［ステップＳ１００１］
まず、制御部３０は、半導体チップ１０を積層する際に用いる補正値が、制御部３０内に設定されているか否かを確認する。

［ステップＳ１００２］
制御部３０は、ステップＳ１００１において、補正値が確定していないと判定する場合、フリップチップボンダ装置（不図示）などで、半導体チップ１０のはんだバンプ面１０ｂのアライメントマーク１１ｂと、接続する半導体チップ１０の金属電極面１０ａのアライメントマーク１１ａの認識し、ステージ２０及び保持部５０の座標を決定し、その後、半導体チップ１０の位置座標に基づいて、半導体チップ１０の積層を行う。また、後述するステップＳ１００６によって、仮の補正値が導出されている場合は、制御部３０は、該仮の補正値を用いて、保持部５０の位置を補正しながら、半導体チップ１０の積層を行う。
具体的には、まず、半導体チップ１０は、ステージ２０に、金属電極１２が設けられた上面１０ａが、保持部５０に保持された半導体チップ１０の底面１０ｂと接着されるように保持される。また、ステージ２０に保持された半導体チップ１０に積層される他の半導体チップ１０は、保持部５０に、はんだバンプ１３が設けられた底面１０ｂが、ステージ２０に保持された半導体チップ１０の上面１０ａと接着されるように保持される。
そして、例えば計測部６０が、ステージ２０に保持された半導体チップ１０の位置を撮影する。その後、制御部３０は、計測部６０により得られた情報に基づいて、ステージ２０上の半導体チップの位置座標を導出する。そして、制御部３０は、ステージ２０に保持された半導体チップ１０の金属電極１２に、該金属電極１２に対応するはんだバンプ１３が接着されるような位置座表を決定する。そして、制御部３０は、決定された位置座標に基づいて、補正部４０により、保持部５０の位置を調整し、保持部５０に保持された半導体チップ１０を、ステージ２０に保持された半導体チップ１０と仮接着させる。この際、ヒータ２０ａまたはヒータ５０ａ等によって、ステージ２０または保持部５０を暖めることで、半導体チップ１０のはんだバンプ１３を、金属電極１２に仮接着できる程度に溶かすことができる。そして、同様の工程を繰り返すことによって、図９に示すように、所望の枚数だけ、半導体チップ１０を積層することができる。

［ステップＳ１００３］
次に、計測部６０は、前記の連続して積層した半導体装置２００の各半導体チップ１００の同一の角に形成されているアライメントマーク１１ａ及び１１ｂの検査を半導体装置２００の側面より、計測部６０にて検査する。具体的には、半導体チップ１０間の段毎に、半導体チップ１０のはんだバンプ面１０ｂ側のアライメントマーク１１ｂと、相手方となる半導体チップ１０の金属電面極１０ａ側のアライメントマーク１１ａとを、計測部６０にて観察する。
ｘ座標、ｙ座標、及びθを割り出す為に、各角において、ｘ軸方向に沿った半導体チップ１０の辺及び、ｙ軸方向に沿った半導体チップ１０の辺をそれぞれ独立に計測する必要がある。
図１５に示すように、計測部６０によって、半導体チップ１０のｘ軸方向に沿った辺（領域Ｘ１）と、半導体チップ１０のｙ軸方向に沿った辺（領域Ｙ１）とを観察する。
図１６に示すように、例えば、計測部６０は、半導体チップ１０のｘ軸方向に沿った辺を計測する場合、各半導体チップ１０に設けられたアライメントマーク１１ａ及び１１ｂが計測できる領域Ｘ１の計測を行う。具体的には、少なくとも最下層の半導体チップ１０−１に設けられているアライメントマーク１１ａよりもｚ軸方向の位置が低い下端部Ａ−Ｂから、少なくとも最上層の半導体チップ１０−４に設けられているアライメントマーク１１ｂよりもｚ軸方向の位置が高い上端部Ｃ−Ｄまで順に計測を行う。更に具体的には、計測部６０は、Iに示すように、半導体チップ１０−１に設けられたアライメントマーク１１ａ、IIに示すように、半導体チップ１０−２に設けられたアライメントマーク１１ｂ、IIIに示すように、半導体チップ１０−２に設けられたアライメントマーク１１ａ、IVに示すように、半導体チップ１０−３に設けられたアライメントマーク１１ｂ、Vに示すように、半導体チップ１０−３に設けられたアライメントマーク１１ａ、VIに示すように、半導体チップ１０−４に設けられたアライメントマーク１１ｂを順に計測する。
計測部６０は、領域Ｙ１に対しても同様の計測行い、好ましくは、半導体装置２００の全ての角、最低でも２カ所の角で、上述した計測を行う。

［ステップＳ１００４］
そして、制御部３０は、計測部６０によって得られた画像等の情報に基づいて、各半導体チップ１０間の位置ズレ等を検査する。
次に、図１７及び図１８を用いて、本実施形態に係る半導体装置の基本的な検査方法について簡単に説明する。図１７及び図１８は、図１６に記載の方法で、計測部６０に撮影された画像を模式的に示す図である。ここでは、簡単のため、ｘ軸方向に沿った半導体チップ１０の辺に面するアライメントマーク１１ａ及び１１ｂを撮影した場合について説明する。
まず、制御部３０は、各半導体チップ１０間のＺ軸方向の間隔（ギャップ）を導出する。具体的には、図１７に示すように、半導体装置２００の角で計測した情報に基づいて、制御部３０は、半導体チップ１０−１の上面１０ａ、及び半導体チップ１０−２の底面１０ｂの間（I―II間）と、半導体チップ１０−２の上面１０ａ、及び半導体チップ１０−３の底面１０ｂの間（III―IV間）と、半導体チップ１０−３の上面１０ａ、及び半導体チップ１０−４の底面１０ｂの間（V―VI間）と、のそれぞれ距離（ギャップ）を算出する。
次に、制御部３０は、各アライメントマークの中心位置を割り出すことで、ｘ軸方向、またはｙ軸方向の位置情報を導出する。具体的には、図１８に示すように、制御部３０は、半導体チップ１０−１のアライメントマーク１１ａの中心座標（ｘ座標）１１ａ―１と、半導体チップ１０−２のアライメントマーク１１ｂの中心座標（ｘ座標）１１ｂ―１との差（VII参照）を割り出す。同様に、制御部３０は、半導体チップ１０−２のアライメントマーク１１ａの中心座標（ｘ座標）１１ａ―１と、半導体チップ１０−３のアライメントマーク１１ｂの中心座標（ｘ座標）１１ｂ―１との差（VIII参照）を割り出す。制御部３０は、半導体チップ１０−３のアライメントマーク１１ａの中心座標（ｘ座標）１１ａ―１と、半導体チップ１０−４のアライメントマーク１１ｂの中心座標（ｘ座標）１１ｂ―１との差（IX参照）を割り出す。これにより、各半導体チップ１０間のｘ軸方向の位置ズレを導出することができる。
同様に、ｙ軸方向に沿った半導体チップ１０の辺に面するアライメントマーク１１ａ及び１１ｂについても、各半導体チップ１０間のギャップと、各半導体チップ１０間のｙ軸方向の位置ズレを導出する。
また、最低でも半導体装置の２カ所の角からｘ軸方向の位置ズレ、ｙ軸方向の位置ズレを導出することで、各半導体チップ１０のθズレを導出することができる。

［ステップＳ１００５］
次に、制御部３０は、ステップＳ１００４の検査結果（各半導体チップ１０の位置情報）に基づいて、個々の半導体チップ１０のｘｙｚ軸方向の位置と位置ずれに対する合否判定を行う。
具体的に、制御部３０は、ステップＳ１００４によって導出された、各半導体チップ１０間の、ｚ軸方向のギャップと、ｘ軸方向、ｙ軸方向、及びθの位置ズレとが、予め設定されている半導体装置２００のデバイススペックを満たしているか否かの合否判定を行う。

［ステップＳ１００６］
制御部３０が、ステップＳ１００５において、半導体装置２００がデバイススペックを満たしていないと判定する場合、制御部３０は、ステップＳ１００４によって導出された位置ズレを補正するための仮の補正値を導出する。そして、制御部３０は、この仮の補正値を用いて、保持部５０の位置を補正しながら、ステップＳ１００２において、半導体チップ１０の積層を行う。

［ステップＳ１００７］
制御部３０が、ステップＳ１００５において、半導体装置２００がデバイススペックを満たしていると判定する場合、制御部３０は、複数の半導体チップ１０を積層する際に用いる正式な補正値を確定する。例えば、ステップＳ１００２において、制御部３０が、ステップＳ１００６で導出された仮の補正値を用いずに、複数の半導体チップ１０の積層を行った結果、半導体装置２００がスペックを満たす場合、制御部３０は、補正値は“無し”として設定する。また、ステップＳ１００２において、制御部３０が、ステップＳ１００６で導出された仮の補正値を用いて、複数の半導体チップ１０の積層を行った結果、半導体装置２００がスペックを満たす場合、制御部３０は、ステップＳ１００６で導出された仮の補正値を正式な補正値として設定する。

［ステップＳ１００９］
制御部３０は、ステップＳ１００７で確定された補正値を用いて、保持部５０の位置の補正を行い、ステップＳ１００２で説明した方法と同様にして、複数の半導体チップ１０の積層を行う。

尚、ステップＳ１００１と、ステップＳ１００２との順番は入れ替えても良い。

＜１．３ 第１の実施形態の作用効果＞
上述した実施形態によれば、半導体装置２００の検査装置（半導体製造装置）１００は、所定の数の半導体素子（半導体チップ）１０が積層された、半導体装置２００の検査を行う検査装置であって、少なくとも一つの半導体素子１０を有する第１の半導体装置１０と、少なくとも一つの半導体素子１０を有する第２の半導体装置１０と、第１の半導体装置１０を保持する第１の保持部（ステージ）２０と、第２の半導体装置１０を保持する第２の保持部（保持部）５０と、第１及び第２の半導体装置１０の画像の取得を行う検査部（計測部）６０と、第１の保持部２０、第２の保持部５０、及び検査部６０の制御を行う制御部３０と、を備えている。半導体素子１０は、第１の方向（ｘ軸方向）に沿った２本の第１の辺１０ｘ、及び第１の方向に直交する第２の方向（ｙ軸方向）１０ｙに沿った２本の第２の辺を有する四角形状の第１の面１０ａと、第１の面１０ａに平行な四角形状の第２の面１０ｂとを有する直方体であって、第１の面１０ａは、複数の金属電極１２と、第１の辺１０ｘ及び第２の辺１０ｙによって形成される角の近傍において第１及び第２の辺に接する少なくとも一つの第１の位置合わせマーク（アライメントマーク）１１ａと、を備え、第２の面１０ｂは、複数のはんだ（はんだバンプ）１３と、第１の辺１０ｘ及び第２の辺１０ｙによって形成される角の近傍において第１及び第２の辺に接する少なくとも一つの第２の位置合わせマーク（アライメントマーク）１１ｂと、を備えている。第１の保持部２０は、第１の半導体装置１０の第１の面１０ａが露出するように、第１の半導体装置１０を保持する。第２の保持部５０は、第２の半導体装置１０の第２の面１０ｂが露出するように、第２の半導体装置１０を保持する。そして、制御部３０は、所定の数の半導体素子１０が積層されるまで、第１及び第２の保持部によって、第１の半導体装置１０の露出している複数の金属電極１２と、第２の半導体装置１０の露出している複数のはんだ１３とを接着させることを繰り返すことで半導体装置２００を形成する。更に、検査部６０は、所定の数の半導体素子１０が積層された後に、第１及び第２の方向に直交する第３の方向（ｚ軸方向）に沿って、第１の辺１０ｘ及び第２の辺１０ｙによって形成される第１及び第２の半導体装置の同一の角に形成されている第１及び第２の位置合わせマークの画像を取得することを、少なくとも２か所の角で行う。また、制御部３０は、検査部６０によって取得された画像に基づいて、半導体装置２００の複数の半導体素子１０の各間の第３の方向に沿った第１の距離を計測し、且つ第１及び第２の半導体装置の第１及び第２の位置合わせマークの位置ズレを計測する。そして、制御部３０は、第１の距離、及び位置ズレが、所定の条件を満たすか否かを判定し、第１の距離、及び位置ズレが、所定の条件を満たさないと判定する場合、制御部３０は、第１の距離、及び位置ズレを、所定の条件を満たす値に補正する第１の補正値を決定する。そして、制御部３０は、第１の補正値を用いて、第１及び第２の半導体装置の積層を行い、第１の距離、及び位置ズレが、所定の条件を満たすと判定する場合、制御部３０は、第１の補正値を、第２の補正値として制御部３０内に設定し、第２の補正値が制御部３０に設定されていない場合、検査部６０によって、半導体装置２００の第１及び第２の位置合わせマークの画像の取得を行う。また、制御部３０は、第２の補正値が制御部３０に設定されている場合、第２の補正値を用いて、第１及び第２の半導体装置の積層を行う。

このように、本実施形態では、複数の半導体チップが積層される半導体装置においても、半導体チップの側面（ｘ−ｚ平面またはｙ−ｚ平面）側から、検査部が、アライメントマークを撮影することにより、良好にｘｙｚ方向のズレを認識することができる。

ここで、アライメントマークが、半導体チップの外周に接していない場合について簡単に説明する。基本的に、半導体チップを積層する場合、半導体製造装置に起因するズレが発生する。そのため、半導体製造装置に起因するズレを補正するために、複数の半導体チップを積層した後に、ｘｙｚ位置のズレを計測する必要がある。このような場合、複数の半導体チップを積層した後に、赤外線顕微鏡などの透過型検査機器を用いて、半導体装置のｘ−ｙ平面を計測することで、各段の半導体素子面のアライメントマークの検査を行い、半導体素子のｘｙｚ位置のズレを調べる。半導体チップが２段以上積層される場合、各段の半導体素子のアライメントマークが重なり合い、各半導体チップ間のｘｙｚ位置関係を特定することが困難となるなどの問題が生じてしまう。

そこで、本実施形態では、半導体チップのアライメントマークを、半導体チップの側面からカメラ等で認識できるように、半導体チップの外周端に設置している。そして、半導体装置内の各半導体チップのアライメントマークの画像を撮影し測長等の検査を行う。ここれにより、制御部は、各半導体チップの位置関係が判り、検査規格に対する位置ずれの良否判定を行うことができる。

このように、本実施形態の半導体製造装置１００は、各半導体チップに設けられたアライメントマークを側面方向より観察して、半導体装置内の各半導体チップのｘｙｚの位置検出を行う。そのため、半導体チップを２枚以上積層するような半導体装置においても、各半導体チップの位置関係を正確に把握することができ、正確に半導体製造装置に起因するズレ等を導出することができる。この結果、各半導体チップがｘｙｚ位置のズレを抑制した高品質な半導体装置を製造することが可能となる。

（第２の実施形態）
次に、第２の実施形態に係る半導体製造装置１００について説明する。尚、第２の実施形態の半導体製造装置１００の基本的な構成及び動作等は、上述した実施形態で説明したものと同様なので、詳細な説明は省略する。

図１９、及び図２０を用いて、第２の実施形態に係る計測部６０による、半導体装置２００の撮影方法を説明する。図１９（ａ）は、第２の実施形態に係る計測部６０の検査角度が、半導体チップ１０のｘ軸―ｙ軸平面に対して０度である場合を示す、半導体装置２００の断面図であり、図１９（ｂ）は、第２の実施形態に係る計測部６０の検査角度が、半導体チップ１０のｘ軸―ｙ軸平面に対して６０度である場合を示す、半導体装置２００の断面図である。図２０は、第２の実施形態に係る半導体装置２００の側面に反射鏡３００を配置した場合の、半導体装置２００の断面図である。

＜２．１ 計測部６０の検査角度について＞
図１９（ａ）及び図１９（ｂ）に示すように、計測部６０は、第１の実施形態の図１４で説明したステップＳ１００３の半導体装置２００の検査において、計測部６０の検査角度を、各半導体チップ１０―１〜１０―４の側面に対して、０度〜６０度の範囲で適宜変更して検査を行うことが可能である。ここでは、計測部６０の検査角度を０度〜６０度としているが、半導体チップ１０―１〜１０−４におけるアライメントマーク１１ａ及び１１ｂが撮影できる角度であれば良い。

＜２．２ 反射鏡３００について＞
また、図２０に示すように、半導体製造装置１００は、半導体装置２００の側面側に配置される反射鏡３００を備えている。そして、計測部６０は、反射鏡３００を介して、半導体装置２００の側面を、上部方向もしくは下部方向から検査する。より具体的には、計測部６０は、第１の実施形態の図１４で説明したステップＳ１００３の半導体装置２００の検査において、反射鏡３００によって反射された画像を取得して検査を行う。このため、計測部６０は、一つの平面（例えばｘ−ｙ平面）を移動する機構のみ有していれば良く、半導体装置２００の側面（ｘ−ｚ平面、またはｙ−ｚ平面）を直接撮影する機構を有して無くても良い。

また、反射鏡３００は、半導体装置２００の側面を適切に反射するものであればどのようなものでも良い。また、反射鏡３００の配置方法は、適宜変更可能であり、計測部６０にて、各半導体チップ１０−１〜１０−４に設けられているアライメントマーク１１ａ及び１１ｂを検査できる配置であれば、どのように配置しても良い。

＜２．３ 第２の実施形態の作用効果＞
上述した第２の実施形態において、検査部６０は、半導体素子１０の第１及び第２の面に対して０度〜６０度の角度で、半導体装置２００の第１及び第２の位置合わせマークの画像の取得を行う。また、半導体製造装置１００は、第１及び第２の半導体装置の第１及び第３の方向、または第２及び第３の方向に沿った第３の面を反射するように配置された反射鏡３００を更に備え、検査部６０は、反射鏡３００を介して、第１及び第２の半導体装置の第１及び第２の位置合わせマークの画像を取得する。

このように、半導体チップの上面及び底面に形成したアライメントマークの検査において、ｘ−ｙ平面に対して、所定の角度で、半導体チップのアライメントマークの検査を行っている。これにより、半導体チップの端部と、アライメントマークの厚み方向の差異を、アライメントマークの奥行き（ｘ軸方向に沿った辺１０ｘに接するアライメントマークの場合は、ｙ軸方向の長さを意味し、ｙ軸方向に沿った辺１０ｙに接するアライメントマークの場合は、ｘ軸方向の長さを意味する）まで捉えられることから、半導体チップ間の位置関係が、更に判りやすくなる。また、半導体チップのｘ−ｙ平面に対して、所定の角度から半導体チップを撮影することで、半導体チップをｘ−ｙ平面から撮影する場合に比べて、計測部６０が検査を行うために要する空間を縮小することができる。同様に、反射鏡３００を用いすることで、計測部６０の配置をより自由に決めることができ、半導体製造装置を小型化することできる。

（変形例等）
尚、半導体チップのアライメントマークは、半導体チップの外周に面していれば、上述した検査方法を実現することが可能なので、どのような形でも良い。

また、上述した第１の実施形態に係る半導体チップにおいては、半導体チップ１０の上面１０ａに設けられたアライメントマークは、半導体チップ１０の底面１０ｂに設けられたアライメントマークよりも小さい。しかし、必ずしもこれに限らず、例えば半導体チップ１０の上面１０ａに設けられたアライメントマークは、半導体チップ１０の底面１０ｂに設けられたアライメントマークよりも大きくても良い。上面１０ａと底面１０ｂとに設けられたアライメントマークのサイズがそれぞれ異なるのは、計測部等でアライメントマークを見た時に、どこが上面１０ａか、どこが底面１０ｂかを判定するのを容易にするためのものである。

また、上述した実施形態では４枚の半導体チップ１０を積層する例について説明したが、これに限らず、積層する枚数は種々変更可能であるとする。

また、上述した実施形態で説明した、金属電極１２及びはんだバンプ１３の個数及び配置は、あくまで一例であり、これに限らず種々変更可能である。

以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示された構成要件を適宜組み合わせることによって種々の発明が抽出される。例えば、開示された構成要件からいくつかの構成要件が削除されても、所定の効果が得られるものであれば、発明として抽出され得る。

１…半導体ウエハ、 １ａ…ノッチ、 ２…半導体ウエハ、 ２ａ…ノッチ
１０…半導体チップ、 １０ｘ…辺、 １０ｙ…辺、 １０ａ…上面
１０ｂ…底面、 １１ａ…アライメントマーク、 １１ｂ…アライメントマーク
１１ｃ…アライメントマーク、 １１ｄ…アライメントマーク、
１１ｅ…アライメントマーク、 １２…金属電極、 １３…はんだバンプ
２０…ステージ、 ２０ａ…ヒータ、 ３０…制御部、 ４０…補正部
４０ａ…駆動部、 ５０…保持部、 ５０ａ…ヒータ、 ６０…計測部
７０…半導体チップ、 １００…半導体製造装置、 １００…半導体チップ
２００…半導体装置、 ３００…反射鏡、 ４００…半導体装置。

Claims (12)

1. 所定の数の半導体素子が積層された、半導体装置の検査を行う検査装置であって、
   少なくとも一つの半導体素子を有する第１の半導体装置を保持する第１の保持部と、
   少なくとも一つの半導体素子を有する第２の半導体装置を保持する第２の保持部と、
   前記第１及び第２の半導体装置の画像の取得を行う検査部と、
   前記第１の保持部、前記第２の保持部、及び前記検査部の制御を行う制御部と、
   を備え、
   前記半導体素子は、
   第１の方向に沿った２本の第１の辺、及び前記第１の方向に直交する第２の方向に沿った２本の第２の辺を有する四角形状の第１の面と、前記第１の面に平行な四角形状の第２の面とを有する直方体であって、
   前記第１の面は、複数の金属電極と、前記第１の辺及び前記第２の辺によって形成される角の近傍において前記第１及び第２の辺に接する少なくとも一つの第１の位置合わせマークと、を備え、
   前記第２の面は、複数のはんだと、前記第１の辺及び前記第２の辺によって形成される角の近傍において前記第１及び第２の辺に接する少なくとも一つの第２の位置合わせマークと、を備え、
   前記第１の保持部は、
   前記第１の半導体装置の前記第１の面が露出するように、前記第１の半導体装置を保持し、
   前記第２の保持部は、
   前記第２の半導体装置の前記第２の面が露出するように、前記第２の半導体装置を保持し、
   前記制御部は、
   所定の数の前記半導体素子が積層されるまで、前記第１及び第２の保持部によって、前記第１の半導体装置の露出している前記複数の金属電極と、前記第２の半導体装置の露出している前記複数のはんだとを接着させることを繰り返し、
   所定の数の前記半導体素子が積層された後に、前記検査部によって、前第１及び第２の方向に直交する第３の方向に沿って、前記第１の辺及び前記第２の辺によって形成される前記第１及び第２の半導体装置の同一の角に形成されている前記第１及び第２の位置合わせマークの画像を取得することを、少なくとも２か所の前記角で行い、
   前記検査部によって取得された画像に基づいて、積層された複数の前記半導体素子の各間の前記第３の方向に沿った第１の距離を計測し、且つ前記第１及び第２の半導体装置の前記第１及び第２の位置合わせマークの位置ズレを計測し、
   前記第１の距離、及び前記位置ズレが、所定の条件を満たすか否かを判定し、
   前記第１の距離、及び前記位置ズレが、所定の条件を満たさないと判定する場合、前記制御部は、前記第１の距離、及び前記位置ズレを、所定の条件を満たす値に補正する第１の補正値を決定し、
   前記第１の補正値を用いて、前記第１及び第２の半導体装置の積層を行い、前記第１の距離、及び前記位置ズレが、所定の条件を満たすと判定する場合、前記制御部は、前記第１の補正値を、第２の補正値として前記制御部内に設定し、
   前記第２の補正値が前記制御部に設定されていない場合、前記検査部によって、前記第１及び第２の位置合わせマークの画像の取得を行い、
   前記第２の補正値が前記制御部に設定されている場合、前記第２の補正値を用いて、前記第１及び第２の半導体装置の積層を行うことを特徴とする
   半導体装置の検査装置。
2. 所定の数の半導体素子が積層された、半導体装置の検査を行う検査装置であって、
   少なくとも一つの半導体素子を有する第１の半導体装置を保持する第１の保持部と、
   少なくとも一つの半導体素子を有する第２の半導体装置を保持する第２の保持部と、
   前記第１及び第２の半導体装置の画像の取得を行う検査部と、
   前記第１の保持部、前記第２の保持部、及び前記検査部の制御を行う制御部と、
   を備え、
   前記半導体素子は、
   第１の方向に沿った２本の第１の辺、及び前記第１の方向に直交する第２の方向に沿った２本の第２の辺を有する四角形状の第１の面と、前記第１の面に平行な四角形状の第２の面とを有する直方体であって、
   前記第１の面は、複数の金属電極と、前記第１の辺及び前記第２の辺によって形成される角の近傍において前記第１及び第２の辺に接する少なくとも一つの第１の位置合わせマークと、を備え、
   前記第２の面は、複数のはんだと、前記第１の辺及び前記第２の辺によって形成される角の近傍において前記第１及び第２の辺に接する少なくとも一つの第２の位置合わせマークと、を備え、
   前記第１の保持部は、
   前記第１の半導体装置の前記第１の面が露出するように、前記第１の半導体装置を保持し、
   前記第２の保持部は、
   前記第２の半導体装置の前記第２の面が露出するように、前記第２の半導体装置を保持し、
   前記制御部は、
   所定の数の前記半導体素子が積層されるまで、前記第１及び第２の保持部によって、前記第１の半導体装置の露出している前記複数の金属電極と、前記第２の半導体装置の露出している前記複数のはんだとを接着させることを繰り返し、
   所定の数の前記半導体素子が積層された後に、前記検査部によって、前第１及び第２の方向に直交する第３の方向に沿って、前記第１の辺及び前記第２の辺によって形成される前記第１及び第２の半導体装置の同一の角に形成されている前記第１及び第２の位置合わせマークの画像を取得することを、少なくとも２か所の前記角で行うことを特徴とする
   半導体装置の検査装置。
3. 前記制御部は、前記検査部によって取得された画像に基づいて、積層された複数の前記半導体素子の各間の前記第３の方向に沿った第１の距離を計測し、且つ前記第１及び第２の半導体装置の前記第１及び第２の位置合わせマークの位置ズレを計測することを特徴とする請求項２に記載の半導体装置の検査装置。
4. 前記制御部は、前記第１の距離、及び前記位置ズレが、所定の条件を満たすか否かを判定することを特徴とする請求項３に記載の半導体装置の検査装置。
5. 前記制御部は、前記第１の距離、及び前記位置ズレが、所定の条件を満たさないと判定する場合、前記制御部は、前記第１の距離、及び前記位置ズレを、所定の条件を満たす値に補正する第１の補正値を決定することを特徴とする請求項４に記載の半導体装置の検査装置。
6. 前記制御部は、前記第１の補正値を用いて、前記第１及び第２の半導体装置の積層を行うことを特徴とする請求項５に記載の半導体装置の検査装置。
7. 前記制御部は、前記第１の補正値を用いて前記第１及び第２の半導体装置の積層を行い、前記第１の距離、及び前記位置ズレが、所定の条件を満たすと判定する場合、前記制御部は、前記第１の補正値を、第２の補正値として前記制御部内に設定することを特徴とする請求項６に記載の半導体装置の検査装置。
8. 前記制御部は、前記第２の補正値が前記制御部に設定されていない場合、前記検査部によって、前記第１及び第２の位置合わせマークの画像の取得を行うことを特徴とする請求項７に記載の半導体装置の検査装置。
9. 前記制御部は、前記第２の補正値が前記制御部に設定されている場合、前記第２の補正値を用いて、前記第１及び第２の半導体装置の積層を行うことを特徴とする請求項７または８に記載の半導体装置の検査装置。
10. 前記検査部は、前記半導体素子の前記第１及び第２の面に対して０度〜６０度の角度で、前記第１及び第２の位置合わせマークの画像の取得を行うことを特徴とする請求項２乃至９の何れか一項に記載の半導体装置の検査装置。
11. 前記第１及び第２の半導体装置の前記第１及び第３の方向、または前記第２及び第３の方向に沿った第３の面を反射するように配置された反射鏡を更に備え、
    前記検査部は、前記反射鏡を介して、前記第１及び第２の半導体装置の前記第１及び第２の位置合わせマークの画像を取得することを特徴とする、請求項２乃至９の何れか一項に記載の半導体装置の検査装置。
12. 第１の半導体装置と、第２の半導体装置とを接着させることを繰返すことにより所定の数の半導体素子が積層された半導体装置の検査装置を用いて検査する半導体装置の検査方法であって、
    前記第１の半導体装置は、第１の方向に沿った２本の第１の辺、及び前記第１の方向に直交する第２の方向に沿った２本の第２の辺を有する四角形状の第１の面と、前記第１の面に平行な四角形第２の面とを有する直方体であって、
    前記第１の面は、複数の金属電極と、前記第１の辺及び前記第２の辺によって形成される角の近傍において前記第１及び第２の辺に接する第１の位置合わせマークと、を備え、
    前記第２の面は、複数のはんだと、前記第１の辺及び前記第２の辺によって形成される角の近傍において前記第１及び第２の辺に接する第２の位置合わせマークと、を備える半導体素子を少なくとも一つ有し、
    前記第２の半導体装置は少なくとも一つの前記半導体素子を有し、
    前記半導体装置の検査装置は、前記第１の半導体装置を保持する第１の保持部と、
    前記第２の半導体装置を保持する第２の保持部と、
    前記第１の半導体装置及び前記第２の半導体装置の画像の取得を行う検査部と、
    前記第１の保持部、前記第２の保持部、及び前記検査部の制御を行う制御部と、
    を備え、
    前記制御部によって、所定の数の半導体素子が積層されるまで前記第１の半導体装置の露出している前記複数の金属電極と、前記第２の半導体装置の露出している前記複数のはんだとを接着させることを繰返して半導体装置を形成することと、
    前記半導体装置が形成された後に、前第１及び第２の方向に直交する第３の方向に沿って、前記検査部によって、前記第１及び第２の半導体装置の同一の角に形成されている前記第１及び第２の位置合わせマークの画像を取得することを、少なくとも２回行うことと、
    を備えることを特徴とする半導体装置の検査方法。

Images