JP4720469B2 - 貼り合わせ半導体装置製造用の露光方法 - Google Patents

Description

本発明は積層型半導体装置の製造方法に関するもので、特には高精細な半導体装置が形成されたウェハを積層接続する工程等に好適な露光方法に関するものである。

近年携帯型の電子機器、例えば携帯電話やノートパソコン、携帯型オーディオ機器、デジタルカメラの進歩が著しい。これに伴って、用いられる半導体装置に対してもチップ自体の性能向上に加え、チップの実装技術においても改良が求められ、特に、チップ実装面積の低減と半導体装置の高速駆動化の観点からの実装技術の改良が求められている。

チップ実装面積の低減のために、チップを積層することにより実装面積を増加させずに実装チップ量を増加させ、実効的な実装面積の低減をはかることが行われている。例えば、 特開２００１−２５７３０７、２００２−０５０７３５号、特開２０００−３４９２２８にはこのような技術が開示されている。第１のものは、チップとチップやチップと実装基板をワイヤによって接続するワイヤボンド方式によるものである。第２のものは、チップの裏面に設けられたマイクロバンプを介して、チップとチップやチップと実装基板を接続するフリップチップ方式によるものである。第３のものは、ワイヤボンド方式、フリップチップ方式の双方を用いて、チップとチップやチップと実装基板を接続するものである。

半導体装置の高速駆動化のためには、チップの厚さを薄くし、貫通電極を用いることにより実現する方法が有力である。例えば、厚さをミクロン単位にして実装する例が特開２０００−２０８７０２に示されている。

ワイヤボンド方式は半導体ベアチップの周囲にワイヤを張る。このため半導体ベアチップ自体の占有面積以上の大きな占有面積を必要とし、またワイヤは１本づつ張るので時間がかかる。これに対して、フリップチップ方式では半導体ベアチップの裏面に形成されたマイクロバンプにより接続するため、接続のための面積を特には必要とすることがなく、半導体ベアチップの実装に必要な面積は半導体ベアチップ自体の占有面積にほぼ等しく出来る。また接続面が接続に必要な全てのバンプを有するように出来るため、配線基板との接続は一括して行える。従ってフリップチップ方式は半導体ベアチップの実装に必要な占有面積を極小化して高密度実装化し、電子機器の小型化を図ると共に工期短縮ためには最も適する方法となっている。

このようなチップと実装基板、及びチップとチップ間の接続方法の改良に加え、製造コスト面を低減する手段として、半導体チップが形成されたウェハを個々のチップに分離する前に再配線層や接続バンプの形成、場合によっては樹脂による封止が行われている。このウェハレベルでの処理が有効である半導体装置は、製造の歩留まりが高く、ピン数が少ない半導体装置であり、特にメモリーの生産に利点が多い。（NIKKEI MICRODEVICE 2000年2月号,56頁 及び NIKKEI ELECTRONICS 2003.9.1 P.127）。

一方、このような半導体装置を製造するための製造装置の開発も鋭意なされている。例えば、貼り合わせるべきウェハの位置あわせを行って接合するための装置が文献により紹介されている。（P.Lindner等：2002 Electronic Component and Technology Conference P.1439）。他に、特開平９−１４８２０７号にも同様な技術が開示されている。

ところで、先に記したように、フリップチップによる電極接合には一般的にバンプを形成し、バンプとパッド、バンプとバンプ間の接合が行われる。この接合には、半田のような低融点の金属共晶結合による方法、非導電性樹脂の硬化時の収縮を利用した機械的な押圧による方法、導電性微粒子を分散させた非等方性導電性樹脂を介在させて導電性微粒子により接合を行う方法、バンプを加熱・加圧してバンプの金属分子を互いに拡散させた金属拡散接合による方法がある。また、接合する表面を清浄化し、金属分子間の結合力を利用して接合する常温接合法も開発されている。

上記のようにウェハレベルで半導体装置（チップ）を所定枚数だけ積層して互いの半導体装置を接合し、積層接合後に個々のチップに分離する方法を採れば、高速度で動作する高密度素子を有する半導体チップが低価格で得られる。この技術を実用的なものにするにはウェハ上の個々の半導体装置の位置関係がウェハ毎に変化しないことが条件であるが、実際にはウェハ毎に個々の半導体装置の位置はウェハ上でわずかでは有るが変化している。この点をもう少し詳細に説明する。ウェハ上に回路パターンを形成する場合、一般的には投影光学装置が用いられマスク上の回路パターンをウェハ上に縮小投影し、ウェハ上に塗布されたレジストを投影されたパターン状に露光し、現像工程にて選択的にレジストをエッチングして所定のパターンを形成する。半導体装置の形成には多数の工程が必要であり、熱処理工程、不純物拡散工程等の工程を経ることにより多少なりともウェハは変形する。特にウェハの伸縮によりウェハの中心を基準にした各半導体チップの位置はウェハの周辺にいくに従って基準位置よりずれることになり、ウェハ上に各レイヤーのパターンを露光する場合、このずれを補正する必要がある。そのためにウェハ上に形成されたアライメントマークの位置関係を測定し、ウェハの歪みの状態を検出し、各チップの露光位置の制御及び回路パターンの倍率変更を行って露光すべき位置に一致するサイズのパターンで投影露光を行い、回路を構成するレイヤー間の位置ずれを防止している。この時のパターンサイズの調整法としては、投影光学系の内部圧力を調整する方法、投影光学系内のレンズ間距距離を調節する方法が採られている。また、レジストパターンを形成するための露光法として投影光学系を用いた方法ではなく、１対１のパターン転写法を用いた場合のパターンサイズの調整法では、マスク−ウェハ間のギャップを調節する方法、マスクに機械的引張力または圧縮力を加えてマスクを変形させる方法、マスクとウェハの温度を制御する方法が採られている。（特許３３９４１５８号公報参照）。このウェハの変形は形成する半導体装置の回路構成によってもその程度は違うものである。

ウェハレベルで半導体装置を積層する場合、このようなウェハの変形に加えて、ウェハ自体の大きさが年々大きくなり、ウェハの変形などによって発生する各半導体装置（チップ）の位置ずれの影響も大きくなりやすくなってきた。

上記のような状況に対する対策とし以下のようなものが提案されている。
特許文献１：ウェハ上の半導体装置の位置誤差を測定し、誤差を補正するために一方のウェハに機械的な外力又は熱を加えて変形させる方法、及び断面構造として同一成膜構成の半導体集積回路同士を接着させる、という方法が開示されている。

ウェハ上の半導体装置の相対的な位置関係が設計値より変位して積層３次元半導体装置の製造に困難をもたらす要因はウェハ上に半導体装置を形成する際に生じるウェハの変形以外にもある。電極接合時の加熱の問題である。電極を接合する方法としては、低温で合金を作る金属を使用する方法（例えば半田ボールを使用する方法）、樹脂を介して貼り合わせて樹脂の力により電極をオーミックコンタクトさせる方法、樹脂中に導電性粒子を分散させて貼り合わせと同時に電極間の接合を得る方法、電極を加熱して金属の拡散結合を利用する方法、金属電極を活性化させて常温で金属間の結合力をえる方法等がある。このうち、安定した結合力が得られるのは熱的作用により直接結合力を得る方法、樹脂の硬化による力を利用する方法である。加熱処理を行った場合、加熱に伴うウェハの膨張が積層時のウェハ間の位置誤差を生むことになる。

積層時に生じるこの熱の問題に対して従来提案されている技術には以下のようなものがある。
特許文献２：チップを基板に実装する方法であって、チップを基板上に接合する際に、アライメントに先立ってチップや基板を加熱し、チップを熱により伸縮させてからアライメントを行う。
特許文献３：多層プリント基板を作成する際に、積層するシートの熱膨張率が異なるためにスルーホールの位置がシートにより変化する問題を解消するために、被積層物を強制的に変形させる。
特開平７−１４９８２号公報 特開２００１−３３８９４６号公報 特開２００１−２７７４５７号公報

先に記したように、半導体装置（チップ）が形成された半導体ウェハは製造工程中に伸縮して全体の大きさが変化している。従って、そのまま積層すると、各層（ウェハ）の半導体チップ間の接続は不完全になってしまい、積層後の３次元半導体装置は動作しなくなってしまう。特許文献１に記された、基板を変形させる方法は、積層時に加熱を伴わない場合には有る程度の効果があるが、電極接合工程中に加熱処理を伴う場合には課題の解消にはならなかった。また、特許文献２に記載された方法を採った場合でも、チップレベルの実装には効果が有るが、ウェハレベルの積層による位置合わせには十分ではなかった。また、アライメントと加熱を同一装置で行うことは高精度な機構を要するアライメント装置の熱対策が必要となり、装置設計上の大きな制約になる。さらに、特許文献３に記載された方法は積層プリント基板の作成方法は、機械的な変形が可能である積層体には適用できるが、ウェハの積層工程には不向きである。

上記のように、従来技術を用いただけでは、加熱処理を伴うウェハの積層、ウェハ間の電極接合を歩留まり良く実施することは出来なかった。
本発明はこのような問題点を解決するためになされたもので、積層（貼り合わせ）型３次元半導体装置の製造を歩留まりよく行う装置及び方法を提供することを目的としている。

本願発明では上記目的を達成するために、以下の手段を用いている
複数の半導体装置が形成されたウェハを積層して３次元半導体装置を製造する方法であって、
複数の半導体装置が形成されたウェハを所定の枚数だけ準備する、ウェハ前処理工程、
積層するウェハ間の位置関係を測定する、アライメント工程、
位置関係が測定されたウェハを重ね合わせる、ウェハ重ね合わせ工程、
重ね合わされたウェハ上の接続電極どうしを接合する、電極接合工程、
所定の枚数積層されたウェハから個々の半導体装置を分離する、ダイシング工程
を有し、
前記ウェハ前処理工程において、前記半導体装置のパターンを露光する際に、前記電極接合工程中の処理を考慮して各半導体装置の大きさ及びウェハ上での露光位置の調整を行い、前記電極接合工程において、重ね合わせたウェハの温度を調整して重ね合わせたウェハ間の半導体装置の位置ずれを補正する、積層３次元半導体装置の製造方法である。

積層するウェハの積層時の処理、例えば加熱処理を考慮し、特には加熱に伴うウェハの熱膨張を考慮して予め定めたウェハ上の位置に予め定めた大きさのチップを形成することにより、重ね合わせ時のウェハ間での半導体装置の位置ずれを無くすることが可能になり、積層型３次元半導体装置の製造歩留まりが向上する。

また、露光時のチップの大きさ制御には、マスク上のパターンをウェハ上に投影する投影光学系内の気体圧を調整するか、又は該投影光学系内のレンズ間隔を調整するか、の少なくとも一方により調整すれば良い。

本来積層型３次元半導体装置の性能は、従来型の半導体装置を素子密度、動作速度の観点より、大きく凌駕するものであり、本願発明はその製造歩留まりの向上に大きく貢献するものであり、その効果は大きい。

図４は本願発明を適用する、積層型３次元半導体装置の製造方法をフローチャートに示したもので、製造方法はＳ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５の工程からなっている。各工程を簡単に説明する。
Ｓ１：複数の半導体装置が形成されたウェハを所定の枚数だけ準備する、ウェハ前処理工程、
図５（ａ）を参照する。通常の半導体露光装置を用いてマスク上の回路パターンをレジストが塗布されたウェハ上に縮小投影し、レジストを現像した後にエッチングや不純物の熱拡散処理を行って回路素子５１３が形成されたウェハ５１１を得る。
Ｓ２：積層するウェハ間の位置関係を測定する、アライメント工程
図５（ｂ）に示されたように、ホルダ５２１にウェハ５１１を保持する。ウェハ５１１にはアライメントマーク５２３、ホルダ５２１には基準マーク５２５が複数個形成されている。図５（ｃ）、（ｄ）は２つのウェハ間の位置合わせを行う方法を示すものである。図５（ｃ）のように、第１ウェハ５１１上のアライメントマーク５２３と第１ホルダ５２１上の基準マーク５２５を顕微鏡５３１により観察して、基準マーク５２５に対するアライメントマーク５２３の位置関係を把握する。これによりホルダ５２１に対するウェハ５１１の位置が確定されることになる。同様な操作により、第２ウェハ５１２と第２ホルダ５２２間の位置関係を把握する。ホルダとの位置関係が測定されたウェハを対面させて近接保持し（同図（ｄ））、顕微鏡５３１（実線表示）によりホルダ上の基準マーク５２５と５２６の位置関係を観察する。観察された２つの基準マークの位置関係より２つのウェハ間の位置関係が定まる。２つのウェハ間の位置関係が所定の関係になっていない場合には、不図示の位置決め装置により一方のウェハの位置が調整される。２つのウェハの位置あわせを行う他の方法は、図５（ｃ）に示された工程を経ずに、図５（ｄ）に示されたように、破線の位置に置かれた顕微鏡５３１により直接それぞれのウェハ上のアライメント５２３，５２４を観察することにより互いの位置関係を定める方法である。この場合には、ホルダに観察用窓５３５は設けられている。 尚、アライメントはウェハと既に積層されたウェハ（ウェハ積層体）との位置関係の観察である場合もある。即ち、一方のウェハは、複数のウェハが重ね合わされて形成された、場合によっては研削等によって薄層化された、ウェハ積層形態であることもある。このことは以後の工程に関しても同様である。
Ｓ３：位置関係が測定されたウェハを重ね合わせる、ウェハ重ね合わせ工程、
近接された２つのウェハの位置合わせが完了すると、不図示のウェハ上下移動機構により２つのウェハは図５（ｅ）の様に重ね合わされる。接触後、重ね合わされた位置関係を維持するためにホルダどうしを機械的に（例えばクランプ機構）仮固定、または接合力の弱い接着材により仮固定することが行われる。仮固定されたホルダ及びウェハ積層体は不図示のロボットアームにより、次の工程に搬送される。
Ｓ４：重ね合わされたウェハ上の接続電極どうしを接合する、電極接合工程、
位置あわせされ、仮固定されたウェハ積層体は加圧・加熱装置装着される。上部加圧子５５１と下部加圧子５５３とウェハ積層体５６１との平行度調整を行い、これが完了すると２つの加圧子５５１，５５３によりウェハ積層体５６１が加圧される。同時に定められたシークエンスに従って、ホルダに内蔵されたヒータ５４１，５４３による加熱が行われる。所定の圧力を所定の時間加えることによりウェハ上の電極（金属バンプとパッド、金属バンプと金属バンプ）が接合される。この時、場合によっては、ウェハ間に樹脂を封入して加熱することもある。

このアライメント工程、ウェハ重ね合わせ工程、電極接合工程は積層すべきウェハの数だけの回数分繰り返す。場合によっては、積層接合後に、積層されたウェハを研削、研磨又はエッチングにより薄層化する工程や積層されたウェハ間に封止樹脂を封入することもある。
Ｓ５：所定の枚数積層されたウェハから個々の半導体装置を分離する、ダイシング工程
ウェハレベルで積層接合されたウェハをダイシングラインに従って切断し、チップとして分離する。例えば、図５（ｇ）の破線に従って切断する。切断は通常、ダイシングブレードを用いて切断するダイシングソー方式、レーザ光線によりウェハ表面を溶融させて割る方式、ダイヤモンドカッタにより切断ラインを引いて割る方法が採られている。しかしながら、ウェハ積層体をチップに分離する方式としてはダイシングソー方式が好ましい。

ここで上述の積層３次元半導体装置の製造方法に適用する本願発明を説明する。
貼り合わせによる積層３次元半導体装置をウェハレベルで形成する場合、積層すべきウェハ上での半導体装置（最終的に半導体チップとして使用されるもの）の位置と大きさは互いのウェハ全体で整合がとれているわけではない。先に記したように、半導体装置を形成する段階で生じるウェハの第１の変形、更にウェハを積層する際の加熱により生じるウェハの第２の変形があり、これらによりウェハレベルでの一括貼り合わせが困難になっている。本願発明の基本的な考え方は、積層時の加熱による熱的な作用がウェハの第２の変形に及ぼす影響分を予め測定、又はシミュレーションにより求めておき、この影響分を個々の半導体装置をウェハ上に作りつける際のウェハ上での位置と大きさに反映させる。さらに製造工程により生じる予測しがたい第１の変形の影響に関しては、ウェハアライメント工程においてこれを観察し、ウェハを重ね合わせた後で加熱工程の温度調整により低減するものである。

具体的に本願発明の実施の形態を説明する。
先ず、半導体装置の製造の前工程に関する本願発明の実施の形態を説明する。
電極接合時の加熱温度を２００〜４００℃とし、ウェハの線熱膨張率を３．５＊１０^-6とすると、直径が３００ｍｍであるウェハの外周部は中心に対して１．０＊１０^-1mm〜２．０＊１０^-1mmだけ半径方向に変化する。この変化がウェハ上に形成された半導体装置の回路構成によりウェハ毎に異なることがなければ、問題は半導体装置製造過程での予測しがたい第２の変形だけになる。しかしながら、実際には形成する半導体装置によりウェハの熱膨張量は変わってくる。具体的には半導体装置を構成する複数のレイヤーの製法が異なれば、ウェハの変形量も変わってくる。そこで、所定の接合温度まで温度を上げた時の、接合すべきウェハの変形量と他方の接合すべきウェハ積層体（既に積層されたウェハ）の変形量を、積層順に順次予めシミュレーションにより計算しておく。そして、接合のために加熱された状態でウェハ上の各半導体装置の位置と大きさが一致するように、半導体装置をウェハ上に形成する際に、各半導体装置の位置と大きさを調整する。この点を図１により説明を加えておく。図１（ａ）は本来ウェハ１１１上に形成すべき半導体装置１８１の配置を示している。記すまでもないが、本来の半導体装置の数はもっと多いが、本質的な説明はこの図で十分である。半導体装置が形成されたウェハ１９１を加熱して後段の電極接合に必要な温度まで上昇された時のウェハ及びその上の半導体装置の変形を測定、又はシミュレーションにより求める。実際の工程としては、レイヤー構成が異なる半導体装置が形成されたウェハの変形を測定し、その結果に基づいて各レイヤー構成のウェハが有する熱膨張率を算出してシミュレーションに必要なパラメータの設定を行い、その後はシミュレーションを用いる方法が好ましい。図１（ｂ）はウェハを所定の温度まで加熱した時のウェハの変形及びその上に形成された半導体装置の位置変化と大きさの変化を示す図であり、変形の程度を誇張して表現したものである。同図は２つの、異なる熱膨張特性を有するウェハを加熱した結果を重ね合わせて表現している。実線と破線で２つのウェハと半導体装置を表現している。この実線と破線が一致すれば２つのウェハ間に熱的な特性の差はない。同図では２つのウェハ間に熱的な特性に差があることを示している。このように熱変形に差がある場合には、半導体装置を形成する時に、図１（ｃ）に示されているように、半導体装置を形成するウェハ上の位置とその大きさを調整して形成する。位置の調整の方法はウェハステージの露光位置を制御することで行われ、大きさの制御は投影光学系の倍率調整機能を働かせて制御する。更に実際にシミュレーションの結果に従って積層実験を行い、ウェハ上の半導体装置の重なりを観察し、結果をシミュレーションに反映することにより、シミュレーションの精度を上げることも重要である。

次に、ウェハ上の電極を接合する工程に関する本願発明の実施の形態を説明する。
本願発明ではアライメント工程においてウェハ上のアライメントマークを観察する。この結果、アライメントマークの配列が所定のもの（後段の熱変形を考慮して設定された配列）であるか、どうかの判定が可能である。所定の配列になっていれば、製造工程での変形はなかったことになる。アライメントマークが所定の配列になっていない場合には、製造工程においてウェハが変形したことを意味するものである。この点を図２により実際の様子を説明する。熱膨張に伴う半導体装置の位置及び大きさの調整して半導体装置を形成した後、ウェハ上のアライメントマークを観察し、その位置が所定の位置であるか、どうかを調べる。同図中で実線のマーク２１３は所定のマーク位置を示し、破線のマーク２１１は実際のウェハ上のマーク位置を示している。この誤差は、半導体装置を作りつける工程で生じたものである。この第１の変形を補正するためには、第２の変形に対しては補正されたウェハが所定の温度に加熱された場合のアライメントマークの位置をシミュレーションにより求め、この位置が所定の位置になるように電極接合時のウェハの温度分布を調整する。図３にホルダの構成例を示す。図３（ａ）は平面図であり、図３（ｂ）は図３（ａ）のＡＡ‘に沿った断面構造を示している。ホルダ５２１にはウェハ全体を加熱するヒータ３１１と先端部に発熱源３２１を有する棒状ヒータ３１３が複数個取りつけられている。この棒状ヒータ３１３の発熱量を制御することにより、ウェハ面内の温度が所定の温度分布になるように制御される。温度分布が所定の分布になると接合すべきウェハ上の半導体装置の位置と大きさが互いに同じになり、この状態で加熱・加圧を行うと位置ずれのない積層３次元半導体装置を得ることが出来る。記すまでもないが、加熱ヒータの取りつけ位置はホルダに限られるわけではなく、加圧装置の加圧子に取りつけられても良い。

尚、上記の方法ではウェハの変形量は主としてシミュレーションにより求めたが、ウェハ上の電極間の位置あわせ精度が厳しくない場合には以下のような方法でも良い。即ち、アライメント工程において積層すべきウェハを所定の温度（電飾接合温度）まで加熱し、加熱された状態でアライメントマークの位置を観察して第２の変形量を把握し、電極接合工程において加熱条件を調整してこの第２の変形を補正する方法でも良い。この方法を選択する場合には、加熱機能がアライメント装置に組み込まれている必要があり、アライメントの精度を熱的な環境においても確保するという設計上の制約はあるが、貼り合わせるウェハの一方が既に積層されたウェハ積層体である場合、その熱膨張特性を実測出来るのでシミュレーションによる誤差を避けることができる。

以上のように、本願発明の製造方法を用いて、積層３次元半導体製造装置の製造を行うと積層されたウェハ上の電極間の位置ずれによる半導体装置の動作不良が解消され、製造の歩留まりが低下することが無くなる。

半導体装置の小型化、言い換えれば素子の高密度化及び素子の高速動作は半導体装置に対して必要欠くべからざる要件であり、そのための積層型３次元半導体装置を歩留まりよく製造する本願発明の利用価値は大きい。

〜 本願発明の半導体積層方法における調整法を示す。 本願発明を実施する時のヒータの例を示す。 本願発明を適用する積層型３次元半導体装置の製造方法のフローチャートである。 本願発明を適用する積層型３次元半導体装置の製造方法の工程を説明する図である。

符号の説明

１１１ ・・・・ ウェハ １８１ ・・・・ 半導体装置（チップ）
３１１ ・・・・ 加熱用ヒータ ３１３ ・・・・ ウェハ変形用ヒータ
５１１ ・・・・ ウェハ ５１３ ・・・・ 半導体装置（チップ）
５２１，５２２ ・・・ ホルダ ５２３，５２４ ・・ アライメントマーク
５２５，５２６ ・・・ 基準マーク ５３１ ・・・ 顕微鏡
５３５ ・・・ 観察用窓 ５５１，５５３ ・・・ 加圧子
５６１ ・・・ ウェハ積層体

Claims (4)

1. 複数の半導体装置が形成されたウェハを積層して３次元半導体装置を製造する方法であって、
   複数の半導体装置が形成されたウェハを所定の枚数だけ準備する、ウェハ前処理工程、
   積層するウェハ間の位置関係を測定する、アライメント工程、
   位置関係が測定されたウェハを重ね合わせる、ウェハ重ね合わせ工程、
   重ね合わされたウェハ上の接続電極どうしを加熱して接合する、電極接合工程、
   所定の枚数積層されたウェハから個々の半導体装置を分離する、ダイシング工程、
   前記電極接合工程中の加熱により生じる前記ウェハの変形を求める熱変形算出工程
   を有し、
   前記ウェハ前処理工程において、前記半導体装置のパターンを露光する際に、前記熱変形算出工程で求められた前記ウェハの加熱による変形を反映させて、各半導体装置の大きさ及びウェハ上での露光位置の調整を行い、
   前記アライメント工程において、前記ウェハの製造工程での変形を観察し、
   前記電極接合工程において、前記アライメント工程において観察した前記ウェハの製造工程での変形を、重ね合わせたウェハの面内の温度分布を用いて調整することにより、ウェハ間の半導体装置の位置ずれを補正する
   ことを特徴とする積層３次元半導体装置の製造方法。
2. 前記アライメント工程において、前記ウェハの加熱による変形を考慮して設定されたアライメントマークの配列と、前記ウェハ上の実際のアライメントマークの配列との誤差により、前記ウェハの製造工程での変形を観察する請求項１に記載の積層３次元半導体装置の製造方法。
3. 請求項１又は２に記載された積層３次元半導体装置の製造方法であって、
   前記ウェハ前処理工程において、前記ウェハの加熱による変形を反映させるべく、マスク上のパターンをウェハ上に投影する投影光学系内の気体圧を調整するか、又は該投影光学系内のレンズ間隔を調整するか、の少なくとも一方を調整する
   ことを特徴とする積層３次元半導体装置の製造方法。
4. 請求項１記載の積層３次元半導体装置の製造方法であって、
   前記アライメント工程において、
   積層するウェハをそれぞれウェハホルダに保持し、
   それぞれのウェハを所定の温度に加熱し、
   ウェハ上のアライメントマークの検出を行ってそれぞれの半導体装置の位置ずれを検出し、
   ウェハの少なくとも一方の温度を調整し、ウェハを変形させて半導体装置の位置ずれを補正する
   ことを特徴とする積層３次元半導体装置の製造方法。