JP6643198B2 - 半導体装置の製造方法および製造装置 - Google Patents
半導体装置の製造方法および製造装置 Download PDFInfo
- Publication number
- JP6643198B2 JP6643198B2 JP2016139170A JP2016139170A JP6643198B2 JP 6643198 B2 JP6643198 B2 JP 6643198B2 JP 2016139170 A JP2016139170 A JP 2016139170A JP 2016139170 A JP2016139170 A JP 2016139170A JP 6643198 B2 JP6643198 B2 JP 6643198B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- wafer substrate
- bonding
- semiconductor wafer
- temporary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Dicing (AREA)
- Wire Bonding (AREA)
Description
サポート基板上に仮貼材を介して固定された半導体ウェハ基板上に、半導体チップを熱圧着接続する半導体装置の製造方法であって、
前記半導体ウェハ基板に到達する切込部を形成する切断工程と、前記半導体ウェハ基板上に未硬化の熱硬化性接着剤を介して前記半導体チップを仮固定する仮圧着工程と、仮固定された前記半導体チップを熱圧着する本圧着工程と、を有し、少なくとも本圧着工程の前に切断工程を有する半導体装置の製造方法である。
前記切断工程を前記仮圧着工程に先行し、前記切込部が形成された前記半導体ウェハ基板上に前記半導体チップを仮固定する半導体装置の製造方法である。
前記仮圧着工程を前記切断工程に先行し、前記半導体チップが仮固定された前記半導体ウェハ基板に切込部を形成してから、本圧着工程で前記半導体チップを熱圧着する半導体装置の製造方法である。
前記切断工程おける切込部の深さが、前記半導体ウェハ基板の半分以上に達する半導体装置の製造方法である。
前記切断工程おける切込部の深さが、前記半導体ウェハ基板を貫通し、前記仮貼材の膜厚の半分以上に達する半導体装置の製造方法である。
前記切断工程により分割された個々の領域を個片領域とすると、前記本圧着工程において、複数の個片領域を同時に熱圧着する半導体装置の製造方法である。
前記仮圧着工程で前記半導体ウェハ基板上に複数の半導体チップを仮固定状態で積層する半導体装置の製造方法である。
サポート基板上に仮貼材を介して固定された半導体ウェハ基板上に、半導体チップを熱圧着接続する半導体装置の製造装置であって、
前記半導体ウェハ基板に到達する切込部を形成する切断装置と、前記半導体ウェハ基板上に前記半導体チップを仮固定する仮圧着装置と、仮固定された前記半導体チップを熱圧着する本圧着装置とを備え、
前記切断装置で前記半導体ウェハ基板に切込部を形成した後に、前記仮圧着装置で前記半導体チップを仮固定する半導体装置の製造装置である。
サポート基板上に仮貼材を介して固定された半導体ウェハ基板上に、半導体チップを熱圧着接続する半導体装置の製造装置であって、
前記半導体ウェハ基板に到達する切込部を形成する切断装置と、前記半導体ウェハ基板上に前記半導体チップを仮固定する仮圧着装置と、仮固定された前記半導体チップを熱圧着する本圧着装置とを備え、
前記仮圧着装置で前記半導体ウェハ基板上に前記半導体チップを仮固定した後に、前記切断装置で前記半導体ウェハ基板に切込部を形成してから、前記本圧着装置で仮固定された前記半導体チップを熱圧着する半導体装置の製造装置である。
図1は本発明に係る半導体装置の製造装置1を示す図である。半導体装置の製造装置1は、図6(a)に断面図を示すような、サポート基板Sに仮貼材Mを介して固定された半導体ウェハ基板Wに半導体チップCを実装するものである。半導体チップCは図7(d)に示したようにバンプBを有しており、熱圧着により半導体チップCのバンプBが溶融して半導体ウェハ基板W上のパッド電極Eに接合する。また、図7(d)の半導体チップCのバンプ側に付着している熱硬化性接着剤Rは熱圧着時に硬化する。なお、本実施形態では未硬化の熱硬化性樹脂Rが半導体チップCのバンプ側に付着した場合について記すが、これに限定されるものではなく、未硬化の熱硬化性接着剤が半導体ウェハ基板Wのパッド電極側(半導体チップを積層する場合は下側の半導体チップの反バンプ面)に付着していてもよい。
本圧着用バックアップステージ43の上面は、本圧着用ヘッド46によって押圧される領域を支持する形状である必要があるが、広すぎると他の構成要素との干渉が起こりやすいので好ましくない。本圧着ヘッド46の押圧面と本圧着用バックアップステージ43の上面が一対を成すことにより、半導体ウェハ基板Wの位置とは無関係に同一の平行度で加圧を行うことができる。
2 切断装置
3 仮圧着装置
4 本圧着装置
5 搬送装置
6 制御部
21 切断用基台
22 切断用ステージ
23 切断用支持フレーム
24 切断用ユニット
25 切断用ヘッド
26 ダイシングブレード
27 切断用距離センサ
28 切断用画像認識装置
31 仮圧着用基台
32 仮圧着用ステージ
33 仮圧着用支持フレーム
34 仮圧着用ユニット
35 仮圧着用ヘッド
36 仮圧着用ヒータ
37 仮圧着用アタッチメント
38 仮圧着用画像認識装置
41 本圧着用基台
42 本圧着用テーブル
43 本圧着用バックアップステージ
44 本圧着用支持フレーム
45 本圧着用ユニット
46 本圧着用ヘッド
47 本圧着用ヒータ
48 本圧着用アタッチメント
B バンプ
C 半導体チップ
E パッド電極
M 仮貼材
R 熱硬化性接着剤
S サポート基板
SA 熱圧着領域
W 半導体ウェハ基板
W0 切込部
WR 再配線層
Claims (9)
- サポート基板上に仮貼材を介して固定された半導体ウェハ基板上に、半導体チップを熱圧着接続する半導体装置の製造方法であって、
前記半導体ウェハ基板に到達する切込部を形成する切断工程と、
前記半導体ウェハ基板上に未硬化の熱硬化性接着剤を介して前記半導体チップを仮固定する仮圧着工程と、
仮固定された前記半導体チップを熱圧着する本圧着工程と、を有し、少なくとも本圧着工程の前に切断工程を有する半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法であって、
前記切断工程を前記仮圧着工程に先行し、前記切込部が形成された前記半導体ウェハ基板上に前記半導体チップを仮固定する半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法であって、
前記仮圧着工程を前記切断工程に先行し、前記半導体チップが仮固定された前記半導体ウェハ基板に切込部を形成してから、本圧着工程で前記半導体チップを熱圧着する半導体装置の製造方法。 - 請求項1から請求項3の何れかに記載の半導体装置の製造方法であって、
前記切断工程おける切込部の深さが、前記半導体ウェハ基板の半分以上に達する半導体装置の製造方法。 - 請求項4記載の半導体装置の製造方法であって、
前記切断工程おける切込部の深さが、前記半導体ウェハ基板を貫通し、前記仮貼材の膜厚の半分以上に達する半導体装置の製造方法。 - 請求項1から請求項5何れかに記載の半導体装置の製造方法であって
前記切断工程により分割された個々の領域を個片領域とすると、
前記本圧着工程において、複数の個片領域を同時に熱圧着する半導体装置の製造方法。 - 請求項1から請求項6何れかに記載の半導体装置の製造方法であって、
前記仮圧着工程で前記半導体ウェハ基板上に複数の半導体チップを仮固定状態で積層する半導体装置の製造方法。 - サポート基板上に仮貼材を介して固定された半導体ウェハ基板上に、半導体チップを熱圧着接続する半導体装置の製造装置であって、
前記半導体ウェハ基板に到達する切込部を形成する切断装置と、
前記半導体ウェハ基板上に前記半導体チップを仮固定する仮圧着装置と、
仮固定された前記半導体チップを熱圧着する本圧着装置とを備え、
前記切断装置で前記半導体ウェハ基板に切込部を形成した後に、前記仮圧着装置で前記半導体チップを仮固定する半導体装置の製造装置。 - サポート基板上に仮貼材を介して固定された半導体ウェハ基板上に、半導体チップを熱圧着接続する半導体装置の製造装置であって、
前記半導体ウェハ基板に到達する切込部を形成する切断装置と、
前記半導体ウェハ基板上に前記半導体チップを仮固定する仮圧着装置と、
仮固定された前記半導体チップを熱圧着する本圧着装置とを備え、
前記仮圧着装置で前記半導体ウェハ基板上に前記半導体チップを仮固定した後に、前記切断装置で前記半導体ウェハ基板に切込部を形成してから、前記本圧着装置で仮固定された前記半導体チップを熱圧着する半導体装置の製造装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016139170A JP6643198B2 (ja) | 2016-07-14 | 2016-07-14 | 半導体装置の製造方法および製造装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016139170A JP6643198B2 (ja) | 2016-07-14 | 2016-07-14 | 半導体装置の製造方法および製造装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018010977A JP2018010977A (ja) | 2018-01-18 |
JP6643198B2 true JP6643198B2 (ja) | 2020-02-12 |
Family
ID=60995806
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016139170A Expired - Fee Related JP6643198B2 (ja) | 2016-07-14 | 2016-07-14 | 半導体装置の製造方法および製造装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6643198B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7229641B2 (ja) * | 2019-04-25 | 2023-02-28 | 株式会社ディスコ | パッケージデバイスチップの製造方法 |
JP7427225B2 (ja) * | 2020-01-17 | 2024-02-05 | 株式会社新川 | 半導体部品の製造方法及び複合ウェハ |
JP2024080246A (ja) * | 2022-12-02 | 2024-06-13 | タツモ株式会社 | 積層デバイスの製造方法 |
-
2016
- 2016-07-14 JP JP2016139170A patent/JP6643198B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2018010977A (ja) | 2018-01-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6518461B2 (ja) | 実装装置および実装方法 | |
JP6349540B2 (ja) | 半導体チップの実装装置、および、半導体装置の製造方法 | |
TWI670776B (zh) | 半導體裝置的製造方法以及封裝裝置 | |
JP2010016373A (ja) | 積層チップパッケージの製造方法 | |
WO2016158935A1 (ja) | 半導体装置の製造方法、半導体実装装置および半導体装置の製造方法で製造されたメモリデバイス | |
JP6643198B2 (ja) | 半導体装置の製造方法および製造装置 | |
TW200805619A (en) | Memory card and memory card manufacturing method | |
JP4720469B2 (ja) | 貼り合わせ半導体装置製造用の露光方法 | |
WO2018030248A1 (ja) | 実装装置 | |
JP4852891B2 (ja) | ウェハホルダ、ウェハ積層方法及び積層型半導体装置製造方法 | |
JP6656836B2 (ja) | 実装構造体及びその製造方法 | |
TWI659479B (zh) | 半導體裝置的製造方法以及封裝裝置 | |
JP2006339191A5 (ja) | ||
JP6863767B2 (ja) | 実装装置および実装方法 | |
US10636762B2 (en) | Method of manufacturing semiconductor device | |
JP2010212299A (ja) | 積層半導体装置の製造方法 | |
JPWO2016125763A1 (ja) | 実装装置および実装方法 | |
JP2021114523A (ja) | 半導体部品の製造方法及び複合ウェハ | |
JP2001237264A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2010171315A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190315 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191119 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191126 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191217 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200106 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6643198 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |