JP6863767B2 - 実装装置および実装方法 - Google Patents
実装装置および実装方法 Download PDFInfo
- Publication number
- JP6863767B2 JP6863767B2 JP2017028718A JP2017028718A JP6863767B2 JP 6863767 B2 JP6863767 B2 JP 6863767B2 JP 2017028718 A JP2017028718 A JP 2017028718A JP 2017028718 A JP2017028718 A JP 2017028718A JP 6863767 B2 JP6863767 B2 JP 6863767B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- backup stage
- thermocompression
- bonding
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 19
- 239000000758 substrate Substances 0.000 claims description 140
- 239000004065 semiconductor Substances 0.000 claims description 114
- 229920001187 thermosetting polymer Polymers 0.000 claims description 22
- 238000010438 heat treatment Methods 0.000 claims description 19
- 230000002093 peripheral effect Effects 0.000 claims description 10
- 238000003825 pressing Methods 0.000 claims description 8
- 239000002313 adhesive film Substances 0.000 claims description 2
- 238000002788 crimping Methods 0.000 description 47
- 239000000853 adhesive Substances 0.000 description 19
- 230000001070 adhesive effect Effects 0.000 description 19
- 230000006870 function Effects 0.000 description 9
- 230000017525 heat dissipation Effects 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/731—Location prior to the connecting process
- H01L2224/73101—Location prior to the connecting process on the same surface
- H01L2224/73103—Bump and layer connectors
- H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
Description
基板上の複数位置に仮圧着された半導体チップを熱圧着する実装装置であって、
1個以上の半導体チップを含む領域を加圧領域として加熱して押圧する機能を有するボンディングヘッドと、前記加圧領域において、前記基板を反対面から支持するとともに加熱する機能を有するバックアップステージと、
前記基板周縁部の複数個所を部分的に把持する保持部を有し、前記バックアップステージに対する前記基板の位置を調整する機能を有する基板保持手段とを備え、
前記ボンディングヘッドと前記バックアップステージの間に配置される半導体チップを熱圧着するのに際して、熱圧着対象の半導体チップの前記基板面内における位置と、前記保持部が前記基板を把持する位置の組み合わせに応じて、熱圧着時の前記バックアップステージの設定温度を調整する機能を有する実装装置ある。
前記バックアップステージにパルスヒート可能なヒータが内蔵されている実装装置である。
基板上の複数位置に仮圧着された半導体チップを熱圧着する実装方法であって、
1個以上の半導体チップを含む領域を加圧領域として加熱して押圧するボンディングヘッドと、前記加圧領域において、前記基板を反対面から支持するとともに加熱するバックアップステージと、前記基板周縁部の複数個所を部分的に把持する保持部を有し、前記バックアップステージに対する前記基板の位置を調整する機能を有する基板保持手段とを用い、
前記ボンディングヘッドと前記バックアップステージの間に配置される半導体チップを熱圧着するのに際して、熱圧着対象の半導体チップの前記基板面内における位置と、前記保持部が前記基板を把持する位置の組み合わせに応じて、熱圧着時の前記バックアップステージの設定温度を調整する実装方法である。
前記基板に仮圧着された半導体チップは、2段以上の積層状態で仮圧着されているものであることを特徴とする実装方法である。
前記基板上の半導体チップは、未硬化の熱硬化性接着フィルムを介して仮圧着されているものであることを特徴とする実装方法である。
本発明の一実施形態に係る実装装置の基本構成は、図15(a)に示した実装装置1であり、図1にブロック図を示した制御構成を有している。
バックアップステージ4の上面は、ボンディングヘッド7によって押圧される領域を支持する形状である。ボンディングヘッド7の押圧面とバックアップステージ4の上面は一対を成すことになるので、基板Wの位置とは無関係に同一の平行度で加圧を行うことができる。
なお、ここまでの説明において、仮圧着積層半導体Luを1つ単位で熱圧着した例を示したが、ボンディングヘッド7およびバックアップステージ4が2つ以上の仮圧着積層半導体Luを一括で熱圧着しても良い。図8には、別の実施形態として、仮圧着積層半導体Luを2つ同時に熱圧着する例を示す。
2 基台
3 XYθ可動機構
3a Y方向可動部
3b X方向可動部
3c θ方向可動部
4 バックアップステージ
5 フレーム
6 圧着ユニット
7 ボンディングヘッド
8 基板保持手段
9 画像認識手段
10 制御部
80 保持部
B バンプ
C 半導体チップ
Cm メモリーチップ(半導体チップ)
Cp 演算処理チップ(半導体チップ)
E 電極
Lu 仮圧着積層半導体
Lc 三次元実装半導体
TF 伝熱
W 基板
Claims (5)
- 基板上の複数位置に仮圧着された半導体チップを熱圧着する実装装置であって、
1個以上の半導体チップを含む領域を加圧領域として加熱して押圧する機能を有するボンディングヘッドと、
前記加圧領域において、前記基板を反対面から支持するとともに加熱する機能を有するバックアップステージと、
前記基板周縁部の複数個所を部分的に把持する保持部を有し、前記バックアップステージに対する前記基板の位置を調整する機能を有する基板保持手段とを備え、
前記ボンディングヘッドと前記バックアップステージの間に配置される半導体チップを熱圧着するのに際して、
熱圧着対象の半導体チップの前記基板面内における位置と、前記保持部が前記基板を把持する位置の組み合わせに応じて、熱圧着時の前記バックアップステージの設定温度を調整する機能を有する実装装置。 - 請求項1に記載の実装装置であって、
前記バックアップステージにパルスヒート可能なヒータが内蔵されている実装装置。 - 基板上の複数位置に仮圧着された半導体チップを熱圧着する実装方法であって、
1個以上の半導体チップを含む領域を加圧領域として加熱して押圧するボンディングヘッドと、
前記加圧領域において、前記基板を反対面から支持するとともに加熱するバックアップステージと、
前記基板周縁部の複数個所を部分的に把持する保持部を有し、前記バックアップステージに対する前記基板の位置を調整する機能を有する基板保持手段とを用い、
前記ボンディングヘッドと前記バックアップステージの間に配置される半導体チップを熱圧着するのに際して、
熱圧着対象の半導体チップの前記基板面内における位置と、前記保持部が前記基板を把持する位置の組み合わせに応じて、熱圧着時の前記バックアップステージの設定温度を調整する実装方法。 - 請求項3に記載の実装方法であって、
前記基板に仮圧着された半導体チップは、2段以上の積層状態で仮圧着されているものであることを特徴とする実装方法。 - 請求項3または請求項4に記載の実装方法であって、
前記基板上の半導体チップは、未硬化の熱硬化性接着フィルムを介して仮圧着されているものであることを特徴とする実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017028718A JP6863767B2 (ja) | 2017-02-20 | 2017-02-20 | 実装装置および実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017028718A JP6863767B2 (ja) | 2017-02-20 | 2017-02-20 | 実装装置および実装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018137262A JP2018137262A (ja) | 2018-08-30 |
JP6863767B2 true JP6863767B2 (ja) | 2021-04-21 |
Family
ID=63365353
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017028718A Active JP6863767B2 (ja) | 2017-02-20 | 2017-02-20 | 実装装置および実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6863767B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI743726B (zh) * | 2019-04-15 | 2021-10-21 | 日商新川股份有限公司 | 封裝裝置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3442615B2 (ja) * | 1997-05-29 | 2003-09-02 | 松下電器産業株式会社 | 基板加熱方法 |
KR20110076876A (ko) * | 2008-10-31 | 2011-07-06 | 도레이 카부시키가이샤 | 전자 부품과 가요성 필름 기판의 접합 방법 및 접합 장치 |
JP6000626B2 (ja) * | 2012-05-01 | 2016-10-05 | 新光電気工業株式会社 | 電子装置の製造方法及び電子部品搭載装置 |
JP6518461B2 (ja) * | 2015-03-03 | 2019-05-22 | 東レエンジニアリング株式会社 | 実装装置および実装方法 |
-
2017
- 2017-02-20 JP JP2017028718A patent/JP6863767B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018137262A (ja) | 2018-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4821091B2 (ja) | ウェハの接合装置 | |
JP6349540B2 (ja) | 半導体チップの実装装置、および、半導体装置の製造方法 | |
JP6679378B2 (ja) | 実装装置および実装方法 | |
JP6029245B2 (ja) | 圧着装置および圧着方法 | |
US10847434B2 (en) | Method of manufacturing semiconductor device, and mounting apparatus | |
JP2016162920A (ja) | 実装装置および実装方法 | |
JP2015084388A (ja) | 搭載部品収納治具、マルチ部品実装装置およびマルチ部品実装方法 | |
WO2016158935A1 (ja) | 半導体装置の製造方法、半導体実装装置および半導体装置の製造方法で製造されたメモリデバイス | |
JP6863767B2 (ja) | 実装装置および実装方法 | |
WO2018030248A1 (ja) | 実装装置 | |
KR102221588B1 (ko) | 반도체 칩 본딩 장치 및 반도체 칩 본딩 방법 | |
JP6643198B2 (ja) | 半導体装置の製造方法および製造装置 | |
JP6789791B2 (ja) | 半導体装置の製造装置および製造方法 | |
JP6663805B2 (ja) | 実装装置および実装方法 | |
JP2002026250A (ja) | 積層回路モジュールの製造方法 | |
JP7317354B2 (ja) | 実装装置 | |
WO2021157470A1 (ja) | 裁断装置、接合材転写装置および実装装置 | |
KR102284943B1 (ko) | 본딩 장치 및 본딩 방법 | |
TW202027201A (zh) | 安裝裝置及安裝方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210105 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201225 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210304 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210317 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210401 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6863767 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |