KR20110076876A - 전자 부품과 가요성 필름 기판의 접합 방법 및 접합 장치 - Google Patents

전자 부품과 가요성 필름 기판의 접합 방법 및 접합 장치 Download PDF

Info

Publication number
KR20110076876A
KR20110076876A KR1020117005779A KR20117005779A KR20110076876A KR 20110076876 A KR20110076876 A KR 20110076876A KR 1020117005779 A KR1020117005779 A KR 1020117005779A KR 20117005779 A KR20117005779 A KR 20117005779A KR 20110076876 A KR20110076876 A KR 20110076876A
Authority
KR
South Korea
Prior art keywords
flexible film
electronic component
thermosetting resin
bonding
film substrate
Prior art date
Application number
KR1020117005779A
Other languages
English (en)
Inventor
시게나오 도마베치
타카요시 아카마츠
노부오 후지
요시오 노가미
카츠미 테라다
하지메 히라타
Original Assignee
도레이 카부시키가이샤
도레이 엔지니어링 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도레이 카부시키가이샤, 도레이 엔지니어링 가부시키가이샤 filed Critical 도레이 카부시키가이샤
Publication of KR20110076876A publication Critical patent/KR20110076876A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H01L2224/75315—Elastomer inlay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8122—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/8123—Polychromatic or infrared lamp heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0108—Transparent
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/016—Temporary inorganic, non-metallic carrier, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1581—Treating the backside of the PCB, e.g. for heating during soldering or providing a liquid coating on the backside
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3494—Heating methods for reflowing of solder
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

본 발명은, 보강판과 박리 가능한 유기물층을 통해 가요성 필름이 접합된 가요성 필름 기판에 전자 부품을 접합하는 접합 방법에 있어서, 가요성 필름 기판 상에 열경화형 수지층을 형성한 후에, (1) 전자 부품을 가요성 필름 기판 상에 형성된 열경화형 수지에 압착하고, 그 상태로 열경화형 수지를 경화 온도 미만으로 가열하여, 전자 부품을 실장 영역에 배치하는 제1 스탭, 및 (2) 전자 부품에 하중을 가하면서 상기 열경화형 수지의 실장 영역을 경화 온도 이상으로 가열하여 전자 부품을 접합하는 제2 스탭을 갖는 것을 특징으로 하는 전자 부품과 가요성 필름 기판의 접합 방법이다.　 상기의 방법에 의해, 가요성 필름 기판 상의 회로 패턴에 전자 부품을 접합할 때, 1 스탭에서 가열/가압하면 전자 부품의 위치 어긋남을 방지한다. 　게다가 실장 영역이 선택적으로 가열되도록 하는 것으로, 솔더레지스트에 열에 의한 데미지 발생하지 않게 한다.

Description

전자 부품과 가요성 필름 기판의 접합 방법 및 접합 장치{METHOD AND APPARATUS FOR BONDING ELECTRONIC COMPONENT AND FLEXIBLE FILM SUBSTRATE}
본 발명은, 일렉트로닉스 제품의 경량화, 소형화에 동반하는 회로 패턴의 고정밀화에 있어서, 보강판에 접합된 가요성(flexibility) 필름 기판에 전자 부품을 열경화형 수지를 통해 접합하는 접합 방법과 접합 장치에 관한 것이다. 본 발명의 응용 제품으로서는, 후술하는 COF 이외, MEMS, 이미지 센서 등을 예시할 수 있다.
일렉트로닉스 제품의 경량화, 소형화에 동반하여, 프린트 회로 기판의 패터닝의 파인 피치(고정밀도)화가 요구되고 있다. 특히, 액정 디스플레이 패널로의 전자 부품(예컨대 IC(Integrated Circuit))의 접합에 이용되는 COF(Chip on Film) 기술은, 장척화(長尺化) 폴리이미드 필름 기판을 릴투릴(reel-to-reel) 방식으로 가공하면서 미세 패턴을 얻을 수 있지만, 미세화의 진전에 관해서는 한계에 가까워지고 있다.
보다 강화된 미세화에 대응하는 방법으로서 보강판에 박리 가능한 점착제로 붙인 가요성 필름 상에, 매우 미세한 회로 패턴을 형성하는 것이 제안되고 있다(예컨대, 특허 문헌 1). 릴투릴 방식의 기존 설비를 활용하는 경우, 가요성 필름 기판은 회로 패턴 형성 후에 보강판으로부터 박리하고, 접착 재료를 통해 그 단변 단부를 연결할 수 있어 장척 필름 기판이 된다(예컨대, 특허 문헌 2 참조). 이렇게 하여, 가요성 필름은 온도, 습도에 의해서도 치수 변화하기 위해, 파인 피치화의 요구에 대해서는, 보강판으로부터 박리하기 전에 IC 접합을 하는 것이 바람직하다.
가요성 필름 기판에서는, IC 측인 금 범프와 가요성 필름 기판 내의 실장 영역의 회로 패턴, 즉 이너 리드와의 사이가, 열압착에 의해 접합된다. 열압착하면, 도금법으로 이너 리드 표면에 형성된 주석과 범프 표면의 금이 공정 접합한다. 이너 리드가 파인 피치가 되면, 이너 리드 표면의 주석이 이너 리드 표면이나 이너 리드 단부로 흘러 맥류 형상(瘤像)이 되어, 인접하는 이너 리드가 합선하는 원인이 된다. 때문에, 주석의 두께를 얇게 하여 이너 리드의 합선을 회피하는 것이 수행되지만, 접합에 기여하는 주석의 절대량과 이너 리드 상의 퇴적 면적이 감소하기 위해, 금-주석공정의 형성이 불균일하게 되고, 접합 강도가 부족한다. 금-주석공정의 형성을 균일화하기 위해서 접합 하중을 올리는 대처 방법도 있지만, 하중 과다로 의한 범프 붕괴가 발생하는 등, 주석의 박막화에는 과제가 많다.
이 때문에, ACF(Anisotoropic Conductive Film), NCP(Non Conductive Paste)나 NCF(Non Conductive Film)로 불리는 재료를 통해 가요성 필름 기판과 IC를 접합하는 기술 검토가 이루어지고 있다. ACF는, 필름 중의 도전 입자를 이용하여 IC와 가요성 필름 기판을 접합하는 것이다. 예컨대, 글라스판 상에 형성된 배선 패턴 상에 ACF를 이용하여 IC를 접합하는 기술이 제안되고 있다(특허 문헌 3 참조).
ACF를 이용한 접합에서는, 범프와 이너 리드 간에 도전 입자가 존재하는 것으로 양자의 도통이 확보된다. 하지만, 파인 피치화에 의해 이너 리드 간의 거리가 작아지면, 도전 입자가 서로 이웃이 되는 이너 리드에 접촉하므로, 배선의 합선 불량이 발생할 우려가 있다. 그 때문에, 파인 피치에 배치되는 전자 부품의 범프와 미세한 회로 패턴의 이너 리드의 접합에 ACF를 적용하는 경우에는, ACF의 필름 내의 도전 입자 지름을 작게 할 필요가 있다. 다만, ACF의 필름 내의 도전 입자 지름을 작게 하는 것은 금속 입자 지름의 안정화나 균일 분산성이라는 점으로부터 곤란함이 있고, 이너 리드 간의 도전 입자수가 많아지므로, 이너 리드 간에 마이그레이션(migration) 내성이 저하하고, 신뢰성을 저하시킨다.
그 때문에, 파인 피치의 실장에 적용하는 접합 재료에는 도전성 재료가 포함되지 않는 NCP나 NCF가 바람직하게 이용된다. NCP나 NCF는 열경화형 수지를 페이스트 형상이나 필름 형상으로 한 것으로, 전자 부품과 회로 패턴 간에 형성하고, 전자 부품을 압접 후에 수지를 경화시켜 접합하는 것이다. 수지가 경화 수축 함으로써 범프와 이너 리드를 보다 강고하게 접합한다. 게다가 금-주석 공정의 접합에 비해 저온 접합이 가능하여 장치 부하도 작다. 하지만, 압착시에 IC의 범프와 이너 리드의 양자의 미끄러짐으로 위치 어긋남이 커져, 도통 불량이 될 가능성이 있다.
한편, 이들 열경화형 수지의 경화는, IC에 대해서 회로 패턴 측으로부터 히터 가열이나 전자파 가열을 함으로써 실시할 수 있다(예컨대, 특허 문헌 3 참조). 일반적으로 가요성 필름 상에 형성된 회로 패턴 상에는 실장용의 열경화형 수지층 이외에 회로 패턴을 보호하기 위한 수지층(솔더레지스트(solder resist)층이라 칭함)이 형성된다. IC 직하의 열경화형 수지를 경화 시키는 데에는, IC나 IC를 가요성 필름 기판에 압력을 가해 가압 툴로의 방열을 고려하고, 열경화형 수지의 경화 온도 보다 높은 열량을 공급한다.
솔더레지스트 수지의 내열 온도는 통상 230 ℃ 에서 260 ℃ 이지만, NCP나 NCF 등의 열경화형 수지를 200 ℃ 에서 250 ℃ 로 경화 온도 시킨다. 즉, 경화를 위해서 필요한 온도는, 상기 방열을 고려하면 솔더레지스트의 내열 온도보다 높아져 버린다. 그 때문에, 가요성 필름 기판에 대해서 보강판 측으로부터 예컨대 전자파 가열에 의해 가요성 필름 기판 전체를 가열하면, 솔더레지스트가 내열 온도 이상의 가열로 변색해 버려, 외관상 또는 성능상 문제가 발생한다.
특허 문헌 1 : 일본특허공개 2003-298194호 공보 특허 문헌 2 : 일본특허공개 2006-295143호 공보 특허 문헌 3 : 일본특허 제3627011호 공보
상기와 같이, 파인 피치로, IC와 필름 회로 기판을 양호하게 접합하는 것은 곤란하였다. 특히, 열경화형 수지를 이용할 때, 압착을 1 스탭 만으로 실시하면, IC의 범프와 이너 리드의 사이에서, 미끄러짐이 발생할 가능성이 특히 높았다. 또한, 열경화형 수지는 경화가 필요하기 때문에, 금속 접합에 비해 접합 시간이 길고, 생산성이 저하한다고 하는 과제가 있었다. 게다가 가요성 필름 상에 회로 패턴이 형성된 가요성 필름 기판이, 보강판에 점착되어 있는 상태에서 상기 회로 패턴과 전자 부품을 열경화형 수지를 통해 압접하는 방법에서, 보강판 부착 가요성 필름 기판을 재치하는 스테이지 측에서부터 상기 열경화형 수지를 가열하면, 또는 회로 패턴 상의 보호막인 솔더레지스트 층의 내열 온도가 상기 가열 온도 보다 낮으면, 솔더레지스트 층이 변색하여 버린다. 이 변색은 외관 불량이 되고, 더욱이 경우에 따라서는 솔더레지스트 층이 열화하고, 절연 신뢰성이 저하할 우려가 있었다.
즉, 본 발명은,
보강판과 박리 가능한 유기물 층을 통해 가요성 필름이 접합된 가요성 필름 기판에 전자 부품을 접합하는 접합 방법이고, 가요성 필름 기판 상에 열경화형 수지층을 형성한 후에,
(1) 전자 부품을 가요성 필름 기판 상에 형성된 열경화형 수지에 압착하고, 그 상태에서 열경화형 수지를 경화 온도 미만에 가열하고, 전자 부품을 가요성 필름 기판 상의 접합 위치에 배치하는 제1 스탭, 및
(2) 전자 부품에 하중을 걸면서 상기 열경화형 수지의 접합 위치를 경화 온도 이상으로 가열하여 전자 부품을 접합하는 제2 스탭
을 갖는 것을 특징으로 하는 전자 부품과 가요성 필름 기판의 접합 방법이다.
또한, 본 발명의 특히 바람직한 양태는, 상기 제2 스탭에서, 상기 가요성 필름 기판의 하방으로부터 전자 부품 접합 위치의 상기 열강화성 수지층을 선택적으로 경화 온도 이상으로 가열하는 공정을 갖는 청구항 1 기재의 접합 방법이다.
게다가 본 발명의 다른 양태는, 솔더레지스트가 형성된 영역과 열경화형 수지가 형성된 영역을 복수 갖는 가요성 필름 기판에 전자 부품을 접합하는 접합 장치이고, 상기 가요성 필름 기판을 보관 유지하는 스테이지와, 상기 스테이지에서 상기 가요성 필름 기판이 보관 유지되는 위치의 상방에 배치되고, 상기 전자 부품을 상기 가요성 필름 기판에 압착하는 가압 수단과, 상기 스테이지에서 상기 가요성 필름 기판이 보관 유지되는 위치의 하방에 배치되고, 상기 열경화형 수지가 도포된 영역을 선택적으로 가열하는 가열 수단을 갖는 접합 장치이다.
본 발명에 의하면, 압접(pressure welding)시에 전자 부품과 회로 패턴의 위치 어긋남이 작은 안정된 접합 방법을 제공할 수 있다.
또한, 본 발명의 특히 바람직한 양태에 의하면, 가요성 필름 기판에 형성된 솔더레지스트가 열에 의한 데미지를 받는 일 없이, 전자 부품과 가요성 필름 기판을 접합할 수 있다.
도 1은 보강판 부착의 가요성 필름 기판의 단면도.
도 2는 본 발명의 전자 부품 실장 방법의 개략도.
도 3은 본 발명의 제2 스탭의 접합 장치의 전체 형상을 나타내는 개략도.
도 4는 본 발명의 제2 스탭의 접합 장치의 다른 바람직한 형태 전체 형상을 나타내는 개략도.
도 5는 본 발명의 제2 스탭의 접합 장치에서, 가열 수단으로서 가열 차단 마스크와 열원을 이용하는 경우의 개략도.
도 6은 본 발명의 제2 스탭의 접합 장치에서, 가열 수단으로서 레이저 광원을 이용하는 경우의 개략도.
도 7은 본 발명의 제2 스탭의 접합 장치에서, 가열 수단으로서 램프와 도광로를 이용하는 경우의 개략도.
도 8은 본 발명의 제2 스탭의 접합 장치에서, 가열 수단으로서 스테이지 상의 돌기부에 발열 저항을 배치하는 경우의 개략도.
도 9는 본 발명의 제2 스탭의 접합 장치에서, 개별적으로 전자 부품의 가압량 및/또는 평행도를 조정하는 경우의 개략도.
도 10은 본 발명의 제2 스탭의 접합 장치에서, 개별적으로 전자 부품의 가압량 및/또는 평행도를 조정하는 경우의 다른 양태의 개략도.
이하에서 본 발명의 접합 방법 및 접합 장치에 대해 상세하게 설명한다. 우선 처음으로, 보강판에 점착될 수 있는 가요성 필름 기판(100)에 대해, 도 1을 이용하여 설명한다.
매엽의 보강판(3)에 박리 가능한 유기물층(2)를 형성하고, 그 위에 라미네이터(laminater) 장치를 이용하여 가요성 필름(1)을 접합시킨다. 보강판(3)으로서는, 전자 부품과의 접합에 이용하는 열경화형 수지에 가하는 열을 효율적으로 전하는 것이 바람직하고, 소다라임글라스(Soda-lime Glass), 보로실리케이트계 글라스(borosilicate glass), 석영 글라스 등의 무기 글라스 류가 이용된다. 이들은, 전자파에 대해서 투명한 것도 바람직하다. 가열 수단으로서 전자파도 이용할 수 있기 때문이다. 적외선을 열원으로 하는 경우에는, 실리콘도 투과성이 있어, 보강판에 채용할 수 있다. 또한, 박리 가능한 유기물층(2)으로는, 예컨대, 아크릴계 또는 우레탄계의 재박리형으로 불리는 점착제를 이용한다.
가요성 필름(1)은 절연성 필름의 편면에 스퍼터(sputter)나 진공 증착법으로 금속 피막을 형성한 것이다.
절연성 필름의 재료로서는, 폴리카보네이트(polycarbonate), 폴리에테르 설파이드(polyether-sulfide), 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌나프타레이트(PEN), 폴리페닐렌 설파이드(PPS), 폴리이미드(PI), 폴리아미드(PA), 액정 폴리머 등의 플라스틱 필름을 채용할 수 있다.
금속 피막은 하지(下地)의 절연성 필름과의 밀착성을 높이기 위한 하지층을 설치하여도 무방하다. 예컨대, 폴리이미드 필름에는 스퍼터법으로 형성한 니켈, 크롬 합금의 밀착성이 좋다. 이 니켈, 크롬 합금층 상에 구리막을 스퍼터법으로 형성한다. 이 구리막은 저항값이 작고, 배선재로서 우수하고, 더욱이 회로 패턴(4)의 형성에서 이용되는 구리 도금과의 접착력도 충분히 강고하기 때문이다.
그 다음으로, 보강판에 접합된 가요성 필름 상에 회로 패턴(4)을 형성한다. 회로 패턴(4)은, 통상 구리를 주체로서 사브트라크티브법, 세미 애더티브법 등으로 형성된다. 파인 피치에는 세미 애더티브법이 매우 적합하게 이용된다.
세미 애더티브 공법은 통상 이하의 순서에 따른다. 회로 패턴의 도체를 형성하지 않는 장소에 포토레지스트 패턴을 형성 후, 전해 구리 도금에 의해 포토레지스트 패턴이 없는 장소에 구리막을 석출시킨다. 그 후, 포토레지스트 패턴을 제거한 후, 포토레지스트 패턴이 형성되고 있던 부분의 금속 피막을 에칭 제거한다. 그 후, 도체로서 형성된 부분의 보호층을 형성한다. 보호층은, 주석 도금, 금 도금 등을 석출시키거나 방수제를 구리 표면에 흡착시켜 형성한다. 따라서, 회로 패턴(4)의 도체 부분은 금속 피막, 도금에 의한 구리막, 보호층으로 형성된다. 이러한 구조를 합쳐 「금속층」이라고도 칭한다. 본 명세서에서는, 회로 패턴(4)은 이러한 구성을 갖는 금속층을 포함한 영역으로서 설명한다. 하지만, 물론 금속층은, 이외의 구성을 적당히 채용할 수도 있다.
회로 패턴에는, 전자 부품이 실장되는 실장 영역, 팬 아웃 영역, 테스트 패드 영역 등이 있다. 실장 영역에는 전자 부품의 접합용의 범프와 접합하기 위한 회로 패턴(COF의 경우는 이너 리드라고 칭한다)이 병행으로 다수 형성되고 있는 것이 많다. 전자 부품의 기능 향상에 따라, 입출력수가 증가하고 있기 때문에, 이너 리드폭이 10수 ㎛로 협소하게 되어 있고, 또한 서로 이웃하는 이너 리드 간격도 10수 ㎛로 좁아지고 있다. 회로 패턴(4)을 형성한 후, 계속해서, 금속층 보호를 위한 솔더레지스트막(5)을 회로 패턴(4) 상에 형성 함으로써, 보강판에 접합된 가요성 필름 기판(100)을 얻는다.
다음으로 가요성 필름 기판 상에, 전자 부품과 이너 리드를 접합하기 위한 열경화형 수지층(6)을 도포한다. 열경화형 수지의 조성으로서는, 주제로서 에폭시 수지, 폴리아미드이미드 수지, 폴리이미드 수지, 폴리우레탄 수지, 페놀 수지, 멜라민 수지, 불포화 폴리에스테르수지 등이 매우 적합하게 이용되고, 경화 반응을 촉진시키기 위한 경화제가 첨가된다. 경화제는 주제의 수지와 반응성이 높은 것이 이용되고, 많게는 엑폭시계의 수지가 사용된다. 경화제가 주제로 미리 혼합하고 있는 1 액성의 것이 공정을 간편하게 하기 위해 바람직하지만, 도포 전에 주제와 경화제를 혼련(kneading)하여 사용하는 2 액성의 것도 채용할 수 있다.
열경화형 수지층을 전자 부품 실장 부분에 형성하기 위해서, 도포 방법으로서는, 디스펜서(dispenser)나 인쇄가 이용된다. 복수의 회로 패턴으로 일시에 열경화형 수지층(6)을 형성할 수 있어, 생산성이 높은 점에서, 인쇄법이 바람직하다. 인쇄법을 채용하는 경우에는, 도포한 열경화형 수지의 인쇄 형상을 유지하기 위해 전자 부품 접합 전에 열경화형 수지 표면에 이물이 고착하지 않게, 열경화형 수지의 경화점 온도 이하로 단시간 건조하여 용제를 증발시키는 것이 바람직하다.
또한, 전자 부품 접합 후에 이너 리드나 전자 부품의 범프 부근의 열경화형 수지에 보이드(void)가 존재하면, 접합 신뢰성, 절연 신뢰성을 저하시키는 원인이 된다. 디스펜서나 인쇄법으로 형성하는 열경화형 수지는 점도가 높은 것이 많고, 유동성이 비교적 작다. 따라서, 이너 리드 간격이 좁을 때, 보이드 발생의 우려가 있다. 보이드 발생을 피하기 위해서, 열경화형 수지의 유동성을 높이도록 가요성 필름 기판을 가열하는 것이 바람직하다.
구체적으로는, 전자 부품 접합시에, 가요성 필름 기판을 싣는 스테이지를 가열 함으로써, 도포된 열강화성 수지층을 가열할 수 있다. 가열 온도는, 수지의 유동성을 얻을 수 있으면 충분하고, 한편으로 경화 온도 미만의 범위가 되도록 한다. 열경화형 수지로서 예컨대 나믹스제 8364-160(Tg : 120 ℃, 경화 온도 : 200 ℃)를 이용했을 경우는, 가열 온도는, 100 ℃ 정도가 바람직하다.
또한, 열경화형 수지 내의 보이드 발생은, 가요성 필름 기판 내의 수분도 원인의 하나이다. 전자 부품을 열경화형 수지에 접합하기 전에, 가요성 필름 기판을 가열하고, 가요성 필름 기판 내의 수분을 제거하는 것이 바람직하다. 가열 온도는, 가요성 필름 기판 내의 수분을 제거할 수 있으면 충분하고, 80 ℃에서 130 ℃이 매우 적합하게 이용된다. 열강화성 수지층이 이미 도포되고 있는 경우는, 가열 온도는, 열경화형 수지의 경화 온도 미만이 되도록 설정한다.
보이드 회피를 위한 가열 시간은 가요성 필름 기판 내의 수분이 충분히 제거되는 시간을 설정한다. 또한, 열경화형 수지를 도포하기 전에 가요성 필름 기판 내의 수분 제거를 위한 가열을 할 수 있다. 이 경우는, 열경화형 수지의 경화 온도에 관계없이, 가열 조건을 결정할 수 있다. 다만, 가열 건조 후, 제1 스탭까지의 대기 중에 가요성 필름이 흡습하기 때문에, 대기 시간 상한을 설정하거나 보관 분위기를 저습도로 유지하는 대책을 세우는 것이 바람직하다.
본 발명의 제1 스탭의 접합 방법에 대해, 도 2를 참조하여 설명한다. 도 2는 열경화형 수지의 경화 온도 미만으로 전자 부품을 압착하는 제1 스탭을 도시하고 있다. 여기서 경화 온도는, 수지의 관능기의 결합이 진행되고, 반응에 기여하는 성분의 85% 이상이 반응하는(경화도가 85% 이상) 온도로 한다.
열경화형 수지의 경화도에 대해서는, 예컨대 FT-IR(Fourier Transform infrared Spectrometer) 분석에 의해, 결합에 기여하는 반응성기의 피크 강도의 감소 비율로부터, 정량적으로 요구할 수 있다. 비스페놀(bisphenol)형 에폭시 수지를 예로 들면, 경화의 전후로 에폭시기가 소비된다. 한편, 벤젠환의 비율은 변화하지 않기 때문에, 에폭시기에 유래하는 피크 강도의 벤젠환에 유래하는 피크 강도에 대한 비율이, 경화 후에 85% 이상 저감 하고 있으면, 경화도가 85% 이상이게 된다.
보강판(3)에 접합된 가요성 필름 기판을 스테이지(9)에 고정한다. 고정 방법은, 스테이지(9)에 의한 진공 흡착이 매우 적합하게 이용된다. 또한, 가요성 필름 기판 단부를 보강판과 함께 기계적으로 척(chuck)으로 압착하여도 무방하다. 상술한 바와 같이, 열경화형 수지의 유동성을 향상시켜, 열경화형 수지 내의 보이드 발생을 방지하기 위해, 상기 스테이지를 가열해 두는 것이 바람직하다.
가열/가압 툴(8)은 흡착 기구를 갖는 것이 바람직하다. 다공질 세라믹스나 전자 부품 접촉면에 미세한 홀을 개방 함으로써 용이하게 전자 부품을 흡착, 파지할 수 있기 때문이다. 전자 부품을 회로 패턴의 실장 영역으로 이동시키는 툴은, 가열/가압 툴(8)과 별도로 준비하여도 무방하다.
다음으로, 전자 부품(7)을 이너 리드부로 가압착한다. 이 제1 스탭에서는 전자 부품을 고정밀도로 위치 맞춤시켜, 이후의 공정에서 위치 어긋남을 일으키지 않는 정도로 고정하는 것이 목적이다. 전자 부품으로서는, IC 및 콘덴서, 저항 등의 전자 부품을 예시할 수 있다. 이러한 전자 부품에는, 접합용의 범프나 패드가 전자 부품의 접합면에 설치된다.
가열/가압 툴(8)은 장치 내에 설정된 전자 부품의 격납 트레이(도시하지 않음)로부터 전자 부품(7)을 1개 흡착한다. 얼라인먼트 마크 인식용 카메라(10)로 가열/가압 툴(8)에 흡착된 전자 부품(7)측으로부터 전자 부품의 얼라인먼트 마크(도시하지 않음)와 스테이지(9) 상의 회로 패턴의 이너 리드 주변에 형성된 얼라인먼트 마크(도시하지 않음)를 읽어낸다.
가열/가압 툴(8)의 위치 제어 컨트롤러(11)가 양 얼라인먼트 마크의 위치 어긋남량을 계산하고, 그 위치 어긋남량을 보정하기 위해서 가열/가압 툴(8)의 위치를 조정한다. 그 후, 가열/가압 툴(8)이 하강하여 흡착한 전자 부품을 이너 리드로 압착한다. 이 때, 전자 부품을 이너 리드로 압착한 상태로 열경화형 수지를 경화 온도 미만에 가열하고, 열경화형 수지의 경화를 어느 정도 진행하는 것으로 가압착하고, 우수한 정밀로 위치 맞춤된 전자 부품이 다음 공정까지의 핸들링시에 위치 어긋나는 것을 방지할 수 있다.
접합시에는, 적어도 실장 영역의 열경화형 수지가 가열되도록 한다. 제1 스탭의 가압착은, 복수 개의 전자 부품을 1 헤드로 흡착하여 동시에 실시하는 것도 가능하지만, 고정밀도 접합을 실현하기 때문에, 1 개씩 가압착하는 것이 바람직하다.
제1 스탭으로서 열경화형 수지를 사이에 두고, 전자 부품의 범프와 회로 패턴의 이너 리드 간의 거리를 근접하는 것으로, 제2 스탭에서의 가압 압력을 작게 할 수 있다. 제2 스탭에서, 전자 부품의 범프가 이너 리드 위를 미끄러지기 어려워지고, 접합 어긋남이 발생하기 어려워지는 효과가 있다.
종래에는, 제1 스탭 만으로, 열경화형 수지의 경화를 완료하여 전자 부품을 접합하고 있고, 열경화형 수지 경화시의 가압 압력이 크고, 위치 어긋남이 발생하기 쉬웠지만, 본 발명은 이와 같이 접합의 스탭을 2개로 나누는 것으로, 위치 어긋남의 과제를 회피할 수 있다. 또한, 접합의 스탭을 2개로 나누는 것으로, 제1 스탭의 가압착 온도를 내릴 수 있고, 고정밀도 위치 맞춤 및 제1 스탭의 접합 장치의 열전달 방지 대책 또는 방열 대책을 간편하게 하는 효과가 있다.
제1 스탭에서의 가열 온도는, 열경화형 수지의 유동성을 향상시키기 위해서, 열경화형 수지의 경화 온도 미만의 범위 내에서 높을수록 좋다. 단, 열경화형 수지의 성능 열화가 없는 것을 확인하여 가열 온도를 설정한다. 가열/가압 툴(8)으로부터, 전자 부품을 통해 열경화형 수지를 가열할 수 있다. 가열/가압 툴(8)에 다공질 세라믹스를 채용하고, 세라믹스 히터를 내장하는 것으로, 가열 기구와 전자 부품의 흡착 기구를 갖는 가열/가압 툴을 얻을 수 있다.
전자 부품을 이너 리드에 압착하는 압력은, 제2 스탭에서 가하는 하중을 고려해 결정한다. 제1 스탭에서는 전자 부품(7)이 이너 리드에 우수한 정밀로 위치 맞춤 되어 고정되도록, 약간 약한 압력을 가한다. 또한, 제2 스탭에서는 전자 부품(7)이 위치 어긋남이 나지 않고 이너 리드와의 접합을 할 수 있도록, 약간 강한 압력을 가한다. 종래와 같이, 제1 스탭 만의 가열/가압에서는, 통상 15~30gf/(전자 부품의 범프 1개)가 사용된다. 하지만, 본 발명에 의하면 제1 스탭에서는 3~10gf/(전자 부품의 범프 1개) 정도로 충분하다. 또한, 본 발명에서는, 제1 스탭의 이후에는 전자 부품 범프와 이너 리드 간에 열경화형 수지가 존재하고, 미도통인 경우가 많다.
제1 스탭에서, 가열/가압하는 시간은, 전자 부품과 회로 패턴이 안정되어 위치 맞춤 할 수 있고, 또한 다음의 공정까지 정밀도를 유지할 수 있도록 설정한다. 히터의 온도 상승 속도나 온도 안정성에도 좋은 것이, 0.3초 부터 3초가 바람직하고, 보다 바람직하게는 0.5초 부터 1초이다.
전자 부품의 접합을 제1 과 제2의 2개의 스탭으로 나누는 다른 이점으로서 생산성의 향상이 있다. 전자 부품의 접합에 이용되는 열경화형 수지의 열경화 시간은 5초부터 수십초이며, 현재 주류인 금-주석 공정 등에 의한 금속 접합의 접합 시간인 0.1~1.5초 정도에 비하면 길다. 따라서, 전자 부품을 한 개씩 가압/가열하면 생산 효율이 저하한다.
하지만, 복수의 회로 패턴을 구비한 대면적의 가요성 필름 기판을 이용하여, 열경화형 수지의 경화를 복수 개의 전자 부품에 대해서, 동시에 실시하는 것으로 생산성을 향상시킬 수 있고, 접합 시간이 긴 열경화형 수지를 이용하여도 생산 효율을 유지할 수 있다. 본 발명의 바람직한 양태 중 하나는, 제2 스탭에서, 전자 부품을 가요성 필름 기판에 접합할 때에, 보강판 측으로부터 가요성 필름 기판을 가열하는 것이다. 열경화형 수지를 경화시킬 때, 전자 부품을 압착하는 기구와 열경화형 수지를 가열하여 경화시키는 기구를 분리하는 것으로, 장치 설계상의 부하를 크게 저감 시킬 수 있다. 즉, 설비 구조를 단순하게 함과 동시에, 설비 비용을 저감 할 수 있다. 복수 개의 전자 부품의 접합을 동시에 실시하는 설비 시, 기구를 분리하는 효과가 특히 크다.
다음으로 제2 스탭의 매우 적합한 양태의 일례를 도 3을 참조하여 설명한다. 또한 도 3(a)는 장치의 정면도이고, 도 3(b)는 장치의 측면도를 나타낸다. 도 3에서는, 제1 스탭에서 전자 부품이 재치된 보강판(3)에 점착될 수 있는 가요성 필름 기판(100)을, 제2 스탭을 수행하기 위한 스테이지(20)으로 이동시킨 후 상태를 나타내고 있다. 물론, 도 2의 스테이지(9) 상에서 제2 스탭을 실시할 수 있다. 도 2의 스테이지(9)에서 보강판(3)에 점착될 수 있는 가요성 필름 기판(100)을 흡착/파 지한 채로 제2 스탭에서 이용하는 가압 툴(21)이 이동하여 와도 무방하고, 제2 스탭의 가압 툴(21)에서 이용하는 하부에 보강판(3)에 점착될 수 있는 가요성 필름 기판(100)을 스테이지(9) 마다 이동시켜도 무방하다.
도 3은 본 발명의 제2 스탭의 접합 장치의 전체 구성을 도시하지만, 본 발명의 접합 장치는 이에 한정되는 것은 아니다. 본 발명의 접합 장치는, 보강판(3)에 점착될 수 있는 가요성 필름 기판(100)을 보관 유지하는 스테이지(20)와, 가요성 필름 기판에 배치된 전자 부품을 압착하는 가압 툴(21)을 갖는다.
전자 부품과 대향하는 가압 툴 하면의 면적은 특별히 한정되는 것은 아니고, 전자 부품을 정상적으로 압착하는 것이라면 무방하다. 바람직하게는, 전자 부품 표면의 면적 보다 큰 것이 바람직하다. 하지만, 전자 부품 표면의 면적 보다 작은 것이라도 확실하게 전자 부품이 가요성 필름 기판에 균일하게 압착되면 상관없다.
또한, 복수의 전자 부품을 동시에 압착하는 경우에는, 상기 전자 부품의 전부를 압착할 수 있는 면적을 갖는 가압 툴인 것이 바람직하다. 보다 효율 좋은 복수의 전자 부품을 접합하기 위해서는, 가요성 필름 기판의 회로 패턴을 어레이 형상으로 형성하고, 열마다 또는 행마다의 전자 부품을 동시에 접합하는 것이 바람직하다.
또한, 「복수의 전자 부품을 동시에 압착한다」, 또는 「복수의 전자 부품의 접합을 동시에 실시한다」는, 상술과 같이, 대상이 되는 복수의 전자 부품을 한 번에 압착할 수 있는 크기의 가압 툴로, 전자 부품을 가요성 필름 회로 기판에 압착하고, 접합하는 것이다. 그리고, 게다가 대상이 되는 복수의 전자 부품을 각각의 전자 부품에 대응한 개별의 복수의 가압 툴로 가요성 필름 회로 기판에 압착할 때에, 각각의 가압 툴의 가압 동작을 동기시켜 실시하는 것을 포함한다. 즉, 복수의 가압 툴을 사용하는 경우에는, 소정의 택트 타임(Tact Time)에 영향을 주지 않는 범위이면, 가압 동작에 차이가 있어도 무방하다.
또한, 회로 패턴을 어레이 형상으로 형성한다는 것은, 가요성 필름 기판에 대해서 배치되는 전자 부품이 가압 툴의 폭의 범위에서 직선적으로 인접하여 형성된 상태를 말한다. 가압 툴에 의한 1회의 가압으로 복수의 전자 부품을 동시에 접합할 수 있도록 하는 것이 목적이기 때문이다. 따라서, 어레이 형상으로 배치된 전자 부품의 배치는, 복수의 열 또는 행 뿐만이 아니라, 단일의 열 또는 행으로부터 구성되어 있어도 무방하다. 또한, 단일의 열 또는 행으로 전자 부품을 배치하는 경우는, 「열 상태로 배치한다」라고 하여도 무방하다. 복수의 전자 부품을 동시에 가압하는 경우, 하중은 전자 부품 1개 당의 가압을 전자 품수에 따라 구한다.
가압 툴(21)은 선단에 단열/쿠션재(22)가 배치되고 있다. 또한, 가압 툴(21)은, 지주(23)로 고정되고 있고, 그 지주는 에어 구동의 가압 장치(도시하지 않음)로 고정되고 있다. 가압 장치의 동작에 의해 지주(23)는 하방으로 이동하고, 가압 툴이, 전자 부품(24)에 당접 또는 가압할 수 있다. 지주(23) 등은, 스테이지(20)의 상방의 암(25)에 의해 유지되고 있다. 암(25)은 더욱이 장치 프레임에 고정되고 있다.
가압 툴 하면의 요철 형상에 대해서는, 전자 부품에 대향하는 부분이 볼록 형상을 가지고 있는 것으로부터 확실하게 전자 부품을 가요성 필름 기판에 압착할 수 있다. 하지만, (1) 가압 툴 하면에 점착되는 쿠션재나 내열재가 접착하기 용이하고, 교환하기 쉬운 점, 및 (2) 가요성 필름 기판에 대한 전자 부품의 접합 위치가 변경된 경우에도 가압 툴의 변경이 불필요한 점으로부터, 평탄한 것이 바람직하다.
열강화성 수지를 가열하는 수단으로서는, 가압 툴에 가열 수단도 포함시키는 것과, 스테이지 측으로부터 가열하는 수단을 설치하는 것, 및 양자의 조합을 예시할 수 있다. 본 발명의 바람직한 양태 중 하나는, 전술과 같이, 제2 스탭에서, 보강판 측(즉 스테이지 측)으로부터 가요성 필름 기판을 가열하는 것이다. 가압 툴을 가열하지 않는 경우는, 가압 툴에 냉각 기구를 설치하고, 제2 스탭의 접합 온도 조건이 장치 가동 시간이나 접합의 타임 사이클에 의존하지 않고 일정하게 할 수 있도록 하는 것이 바람직하다.
가압 툴(21)이 가열 수단을 갖지 않고, 또한 스테이지(20)의 상부에 열원을 배치하는 경우는, 실장 영역의 열경화형 수지를 균일하게 가열하기 위해서, 가압 툴(21)의 동작에 간섭하지 않게 가압 툴(21)의 4 방향 주위에 열원을 배치할 필요가 있다. 하지만, 이러한 배치는, 열원의 배치 스페이스를 충분히 확보함과 동시에, 열원으로부터 구동 기구나 위치 결정 기구로의 전열을 차단하는 대책이 더해져, 설비가 복잡하게 되기 때문에, 바람직하지 않다.
도 3의 접합 장치는, 열경화형 수지를 경화시키기 위한 전자파에 의한 가열 수단을 가지고 있다. 가열 수단은 스테이지(20)의 하부에 배치된다. 12는 전자파 발생원, 13은 전자파를 열경화형 수지로 향하게 하는 반사판, 14는 백업 블록, 15는 전자파 발생 컨트롤러, 16은 열교환기, 17은 전자파이다. 가열 수단은 이에 한정되는 것은 아니고, 전열선 히터를 이용하여도 무방하고, 할로겐 히터, 자외선 램프 등의 전자파를 이용하여도 무방하다.
도 4의 접합 장치는, 열경화형 수지를 선택적으로 경화시키기 위한 가열 수단(27)을 가지고 있다. 가열 수단은 스테이지(20)의 하부에 배치되고, 도 4에서는 가열 수단의 일 양태인 레이저 광원의 경우를 예시하고 있다. 본 명세서에서 「선택적」은, 가요성 필름 상에 형성된 열경화형 수지가, 경화하는 정도로 가열하고, 회로 패턴의 보호재인 솔더레지스트가 변질 또는 변색하는 정보로는 가열하지 않는 것을 말한다. 솔더레지스트층의 변색은 외관 불량이 되고, 또한 경우에 따라서는 솔더레지스트층이 열화하고, 절연 신뢰성이 저하할 우려가 있다. 가열 수단은 한정되는 것은 아니고, 전열선 히터를 이용하여도 무방하고, 할로겐 히터, 자외선 램프 등의 전자파를 이용하여도 무방하다.
도 5~8은, 전자 부품(24)이, 제1 스탭에서 열경화형 수지층(6)을 통해 이너 리드와 우수한 정밀도로 가압착되고 있는 상태로부터, 제2 스탭에서 접합을 완료시키는 실시 형태를 도시하고 있다. 이후의 설명에서 상방향, 하방향은 도면 중의 화살표의 방향이다.
제1 스탭에서 전자 부품과 이너 리드는, 우수한 정밀로 위치 맞춤 되어 가압착되고 있기 때문에, 제2 스탭에서는, 위치 맞춤 기구는 불필요하다. 또한, 스테이지(20) 아래의 가열 수단에 의해 하측으로부터 가열하면, 전자 부품(24)을 압착하는 툴은, 가열 기능을 생략하나, 가압 기능만 갖게 하면 무방하다. 가압 툴(21)측으로의 전열을 억제하고, 열경화형 수지를 효율적으로 온도상승 시키기 위해서, 가압 툴(21)의 전자 부품(24)과의 접촉면에는, 단열/쿠션재(22)를 배치한다.
또한, 복수 개의 전자 부품을 동시에 접합하는 경우, 전자 부품 및 이너 리드의 높이 격차를 흡수하기 위해서, 가압 툴의 표면(22)에는, 쿠션성을 갖게 하는 것이 유효하다. 단열성과 쿠션성을 갖춘 재료로서는, 내열성을 갖는 코어에 불소 고무나 글라스 크로스나 내열 나일론을 함침한 불소 고무, 실리콘 시트, 불소 시트, 또는, 실리콘 시트나 불소 시트를 적층한 시트가 매우 적합하게 이용된다. 제2 스탭에서, 전자 부품(24)을 압착하는 가압 툴에는 가열 기능을 생략하고, 가압 기능 만 갖게 하는 것은, 상기 단열재를 통해, 전자 부품 및 열경화형 수지를 가열할 필요가 없기 때문에, 상기 단열재의 열열화를 억제하고, 교환 빈도를 작게 할 수 있다.
도 5는, 열경화형 수지가 선택적으로 가열되도록, 보강판과 가열 수단의 사이에 전자 부품과 대략 동형의 개구를 갖는 가열 차단 마스크(28)가 삽입되고 있다. 이에 의해, 스테이지(20) 하부의 열원(30)에 의한 열량은 개구부 만 통과하여, 열경화형 수지를 경화시킨다. 가열 차단 마스크로서는, 글라스판에 열을 반사하는 재료를 상기 개구부 이외에 형성하는 것으로 제작할 수 있다.
또한, 전면에 반사 재료가 형성된 금속판을 전자 부품과 대략 동형의 관통홀을 형성하는 것으로 가열 차단 마스크를 제작하여도 무방하다. 또한, 가열 차단 마스크는, 열 또는 전자파를 흡수하는 것으로, 개구부 이외의 부분을 통과시키지 않게 하는 것 이라도 무방하다. 가열 차광 마스크는, 반투명으로, 가요성 필름 기판 전체를 열경화형 수지의 경화 온도 미만에 가열하고, 전자 부품 접합 부분을 열경화형 수지 경화 온도 이상으로 가열하도록 하여도 무방하다.
스테이지(20)의 재료는, 상기 열원을 효율적으로 전달 또는 투과하는 재료를 선택하는 것이 중요하다. 열원에 전자파 발생원을 이용하는 경우는 스테이지 재료로서 전자파를 투과하는 무기 글라스나 석영을 채용하는 것이 바람직하다. 열원에 적외선 발생원을 이용하는 경우는, 적외선을 투과하는 실리콘을 채용할 수 있다.
가열 차단 마스크재의 배치 장소에 대해서는, 도 5에서는 스테이지(20)와 열원(30)의 사이에 위치하고 있지만, 스테이지(20)의 상면(29(a))에 가열 차단 마스크재를 배치하여도 무방하고, 스테이지(20)의 이면(29(b))에 반사 재료를 형성하여 마스크로서 사용하여도 무방하다. 또한, 스테이지(20)의 내부에 가열 차단 마스크를 매립하여도 무방하다. 스테이지(20) 자체에 가열 차단 마스크 기능을 갖게 하면, 워크(work)의 품종마다 스테이지(20)를 준비하게 될 가능성이 있어, 생산성을 저하시킬 우려가 있다.
도 6은 열경화형 수지를 선택적으로 가열하기 위해서 레이저(31)에 의한 가열을 채용한 예시이다. 레이저로서는 고체 레이저나 가스 레이저, 반도체 레이저를 예시할 수 있다. 공업적으로 저가이고, 소형인 점으로써, 반도체 레이저 중에서, 특히 주파수가 650 ㎚의 적색 레이저나 780 ㎚나 830 ㎚의 적외 레이저가 매우 적합하게 이용된다. 열경화형 수지가 흡수하는 파장 영역의 레이저 파장을 선택하는 것이 중요하다.
열경화형 수지를 효율적으로 가열하기 위해서는, 레이저와 열경화형 수지층의 사이에 배치되는 재료의 투과율이나 레이저와 열경화형 수지층 간의 거리를 고려하여, 레이저광의 집광을 최적화한다. 레이저와 열경화형 수지의 사이에 있는 재료는, 스테이지(9), 보강판, 가요성 필름이다. 각 재료의 투과율을 측정하고, 레이저의 집광 렌즈의 곡율을 고려하여, 레이저의 설치 위치를 결정한다.
레이저의 설치수는, 레이저 한 개의 출력 에리어 면적으로부터 필요한 배치수를 구하고, 가열해야 할 범위를 효율 좋게 이동시키는 것으로, 생산성 높게 열경화형 수지를 경화시킬 수 있다. 복수의 전자 부품을 동시에 접합하는 경우는, 동시에 접합하는 전자 부품의 개수 만큼, 레이저군이 설치되는 것이 바람직하다. 레이저의 배치 위치를 이동 가능하게 하면, 가요성 필름 상의 열경화형 수지의 도포 위치로 변경이 있어도, 용이하게 대응 할 수 있어 바람직한 양태이다.
도 7은, 열경화형 수지가 선택적으로 가열되도록, 가열 수단에 램프(32)를 이용했을 경우의 예시를 도시한다. 램프로는, 할로겐 램프, 할로겐 스포트 히터, 고휘도 LED 램프, 메탈 할라이드 램프, 고압 나트륨등, 수은 램프 등을 예시할 수 있다. 사용하는 열경화형 수지의 흡수하는 파장 영역을 갖는 램프를 채용한다.
램프(32)로부터 도광로(33)로 광을 유도하고, 스테이지(20)의 하측으로부터 가요성 필름 상에 도포된 열경화형 수지로 광을 조사하는 것으로, 열경화형 수지 만을 선택적으로 가열시킬 수 있다. 도광로(33)는, 광파이버가 매우 적합하게 이용할 수 있지만, 소형의 미러를 조합하여도 무방하다. 반사판이나 집광 렌즈 등으로 광을 집중시키고, 광파이버로 입사 시키도록 하여도 무방하다. 또한, 램프 대신에 반도체 레이저를 이용한 광파이버 출력형 반도체 레이저 유닛을 이용하여도 무방하다. 본 예시의 경우에도, 스테이지(20)는 광투과성의 재료로 구성되는 것이 중요하다.
도 8에는, 열경화형 수지를 선택적으로 가열하기 위한 별도의 양태를 도시한다. 스테이지(20)에 돌기부(34)를 구비하는 것과 동시에 돌기부에 히터(35)를 설치하여, 돌기부(34)를 가열한다. 해당 돌기는, 전자 부품이 가압착되고 있는 위치에 맞추어 배치된다.
도 9, 10은, 복수의 전자 부품을 가압하면서, 열강화성 수지를 가열할 때에, 각각의 전자 부품에 대해서, 가압량 및 평행도의 조정을 하는 가압 수단을 갖는 장치의 예시를 나타낸다.
도 9는, 각각의 전자 부품에 대해서, 독립한 가압 툴에 의해 구성된 가압 수단을 도시한다. 각각의 가압 툴은, 독립하여 스테이지에 대한 전자 부품의 평행도의 조정을 하는 것이 가능하다. 또한, 각각의 가압 툴은, 가압 압력을 각각으로 조정할 수 있다. 따라서, 전자 부품 가압 때의 가압 압력 상한을 규정하는 것에 의해, 전자 부품 마다, 접합시의 가압량을 조정할 수 있다.
접합되는 전자 부품의 범프 높이는, 전부가 동일한 높이로 제조되어 있지 않은 경우도 있고, 게다가 가요성 필름 기판의 배선 두께가 고르지 못함, 보강판 두께가 고르지 못함이 더해지는 경우도 있고, 동시에 가압하는 경우는, 충분히 가압되지 않는 전자 부품도 발생한다. 따라서, 각각의 전자 부품 마다 가압 툴을 설치하는 것으로, 상기의 격차가 있는 경우에서도 모든 전자 부품을 확실하게 접합할 수 있다.
도 10은, 동일하게 높이가 상이한 복수의 전자 부품을 동시에 접합하기 위한 가압 수단의 다른 실시 형태를 도시하는 것이다. 쿠션 자루 부재(37)를 암(25)으로 전자 부품의 사이에 두는 것으로 전자 부품에 대해서, 개별적으로 가압량 및/또는 평행도의 조정을 실시할 수 있다. 쿠션 자루 부재 내에는 오일 등의 액체(38)을 채워 둔다. 높이가 다른 복수의 전자 부품이 배치된 가요성 필름 기판의 표면은 요철이다. 하지만, 쿠션 자루 부재는, 그 요철에 따라 표면이 변형하고, 접촉한 전자 부품에 거의 동등한 압력을 가할 수 있다.
또한, 쿠션 자루 부재 내의 액체를 가열하고, 제2 스탭에서의 열경화형 수지의 경화를 보조할 수 있다. 게다가, 쿠션 자루 부재의 액체를 외부의 냉각, 가열 장치 사이에서 순환시켜, 쿠션 자루 부재 내의 액체를 일정한 온도로 유지하도록 하면, 제2 스탭의 접합 온도 조건이 장치 가동 시간이나 접합의 타임 사이클에 의존하지 않고 일정하게 할 수 있으므로 바람직하다.
실시예
이하, 실시예를 예시하여 본 발명을 보다 더 구체적으로 설명하지만, 본 발명은 이들로 한정되는 것은 아니다. 또한, 본 발명에 의한 2 스탭에 따른 열경화형 수지에 의한 접합의 평가 항목으로서는, 전자 부품의 모든 범프와 모든 이너 리드의 도통이 취해지는 것, 열경화형 수지 내에 이너 리드에 접촉하는 공극(보이드)이나 크랙 등의 성능 악화가 없는 것의 2항목으로 한다. 또한, 접합 후의 솔더레지스트의 평가 항목으로서는, 외관 검사에 의한 변색의 유무로 하였다.
(실시예 1) 가요성 필름으로서 두께 38 ㎛의 장척 폴리이미드 필름("카프톤" 150EN(상품명) 토레듀퐁(주) 제작)을 준비하였다. 장척 필름 대응의 릴투릴 방식의 스퍼터 장치에서, 폴리이미드 필름 상에 두께 150 ㎚의 크롬:니켈=20:80(중량비)의 합금막과 두께 1200 ㎚의 구리막을 이 순서대로 적층하였다.
보강판인 두께 1.1 ㎜㎜, 370*470 ㎜의 소다라임글라스에 다이코터(die coaters)로, 자외선 경화형 점착제 "SK다인" SW-11A(소켄 화학(주) 제작)와 경화제 L45(소켄 화학(주) 제작)을 100:3(중량비)로 혼합한 것을 도포하고, 80 ?에서 2분간 건조하여, 박리 가능한 유기물층을 얻었다. 건조 후의 박리 가능한 유기물층 두께를 3 ㎛로 하였다. 그 다음으로 유기물층에, 공기 차단용 필름(폴리에스테르 필름 상에 분리가 용이한 실리콘 수지층을 설치한 필름)을 점착하여 1주간 방치하였다.
금속층을 설치한 전술의 폴리이미드 필름을 370*470 ㎜로 절출하였다. 글라스 상의 공기 차단용 필름을 벗기고 나서, 필름에 응력이 걸리지 않게 점착이 가능한 라미네이터 장치(도시하지 않음)로 박리 가능한 유기물층에 금속층을 설치한 폴리이미드 필름을 점착하였다. 그 후, 글라스 기판 측으로부터 자외선을 1000 mJ/cm2 조사하여, 유기물층을 경화하였다.
구리막 상에 포지티브형 포토레지스트를 슬릿 다이코터로 도포하여 80 ?에서 10분간 건조하였다. 포토레지스트를 포토마스크를 통해 노광, 현상하여, 도금막이 불필요한 부분에 두께 12 ㎛의 포토레지스트층을 형성하였다.
회로 패턴을 형성하기 위한 포토마스크 패턴은 이하에 도시하는 형상으로 하였다. 19.3 ㎜*2.5 ㎜의 직사각형의 2개의 장변 상에, 이너 리드로서 25 ㎛ 피치로, 1변 당 772개의 배선(폭 10 ㎛, 길이 5 ㎜)을 배열하였다. 상기 19.3 ㎜*2.5 ㎜의 직사각형과 중심을 동일하게 하여 38.6 ㎜*23.75 ㎜의 직사각형의 2개의 장변에 최외단이 접하도록, 50㎛ 피치로 1변 당 772개의 배선(폭 25㎛, 길이 100㎛)을 아우터 리드로서 배열하였다.
이너 리드와 아우터 리드를 일대일로 폭 10 ㎛의 배선으로 연결하는 것을 1 유닛으로 하였다. 이 유닛을 글라스 기판이 370 ㎜ 길이의 방향에 중심으로부터 등배(等配), 40.6 ㎜ 피치로 8열을 배치하였다. 글라스 기판이 470 ㎜ 길이의 방향에는 중심으로부터 등배, 24.0 ㎜ 피치로 18개를 배치하였다. 이 가요성 필름 기판에는 IC칩은 8열*18행의 144개가 실장되게 된다.
다음으로, 상기 구리막을 전극으로서 두께 8 ㎛의 구리층을 황산구리 도금액 중에서의 전해 도금으로 형성하였다. 포토레지스트를 포토레지스트 박리액으로 박리하고, 계속해서 과산화수소-황산계 수용액에 의한 소프트 에칭으로 레지스터층의 아래에 있던 구리막 및 크롬-니켈 합금막을 제거하였다. 이어서, 구리 도금막 상에, 전해 도금으로 두께 0.4 ㎛의 주석층을 형성하여, 회로 패턴을 얻었다. 그 후, 회로 패턴을 보호하기 위해서 스크린 인쇄기로 솔더레지스트 NPR-3300NH(일본 폴리텍(주) 제작)을 회로 패턴 상에 형성하였다. 오븐에서 120 ℃, 90분간 큐어하고(curing), 회로 패턴 상에서 10 ㎛ 두께의 솔더레지스트층을 얻었다.
측장기 DR-800(대일본 스크린(주) 제작)로, 폴리이미드 필름 상의 유닛에 대해, 최외단 이너 리드의 폭방향 중심간 거리(설계치 19.3 ㎜)를 측정하는 경우, 모든 유닛에서, 설계치에 대해서 ±1 ㎛(0.005%) 이내에 있어, 위치 정밀도는 매우 양호하였다.
나믹스 제작 NCP 수지인 8364-160(Tg : 120 ℃, 경화 온도 : 200 ℃(5초))를 열경화형 수지로 하고, 무사시 엔지니어링 제작의 디스펜서 장치 FAD-320S를 이용하여, 회로 패턴의 이너 리드부 내측에 도포한 후, 베이크 노에 80 ℃ 30초의 조건으로 반경화시켰다.
다음으로, IC접합 장치 FC-2000(토레 엔지니어링(주) 제작, 가열/가압 툴은 1개)에서 전자 부품으로서 20.0 ㎜*3.0 ㎜의 실리콘 IC칩을 위치 결정하는 제1 스탭을 실시하였다. 다공질 세라믹스에 의한 가열/가압 툴로 IC칩을 파지하고, 세라믹스 히터에 의해 가열/가압 툴을 가열시켜 NCP 수지에 압착하였다. 가요성 필름 기판을 싣는 스테이지 온도를 100 ℃로 설정하였다. FC-2000의 설정 조건으로서 설정 온도는 120 ℃, 가열/가압 툴의 강압 압력은 5 kg/칩(3.2 g/범프), 가열/가압 시간은 1.0초(칩의 반송, 위치 맞춤을 포함하여 3.0초)로 하였다. 이 경우 가요성 필름 기판 한 장 당의 작업 시간은 432초 이였다.
계속해서, 도 3에 도시하는 IR 본더(IR bonder)로 제2 스탭을 실시하였다. 가압 툴은 1열의 8개의 IC칩을 동시에 누를 수 있도록 IC칩과의 접촉 면적을 360 ㎜*4 ㎜로 하였다. 가열은 보강판 측으로부터 근적외선 조사 기구에 의해 NCP 부분이 200 ?가 되도록 출력을 설정하였다. 가압 툴은 15 kg/칩(9.7 g/범프)의 하중으로 5초간 압착한다. 압착 후의 기판 반송에 2초 필요하기 때문에, 가요성 필름 기판 한 장 당의 작업시간은 18열*(5+2)초인 126초이였다.
이로부터, 가요성 필름 기판 한 장 당의 IC칩 실장 시간은 558초이고, 비교예 1(가열/가압 툴 1개의 경우)의 작업시간의 1008초에 대해서 55.3%가 되어, 44.7%의 단축이 되었다.
다음으로, IC의 범프와 이너 리드의 위치 어긋남에 의한 도통 불량수, 열경화형 수지의 경화 상태를 조사하였다.
접합한 10장의 가요성 필름 기판의 1440개의 IC에 대해, 오픈/쇼트 검사를 실시하고, 오픈 불량이 발생하고 있는 회로 패턴의 가요성 필름 면으로부터 IC의 범프와 이너 리드의 위치 어긋남을 관찰하였다. 그 결과로 양자의 큰 위치 어긋남에 의해 오픈 불량이 발생한 것은 없었다.
또한, 가요성 필름 기판 10장을 글라스로부터 박리하고, 가요성 필름 측으로부터 열경화형 수지를 관찰하였다. 모든 가요성 필름 기판에서, 이너 리드 주변의 보이드, 크랙의 부조화는 볼 수 없었다. 하지만, 가요성 필름 기판에 접합한 IC주변에서, 솔더레지스트의 검은 변색이 있어, 외관 검사는 불량이었다.
(실시예 2) 가요성 필름 기판을 실시예 1과 동일하게 준비하였다. 제2 스탭의 가열/가압 수단이 IC칩과의 접촉 면적 360 ㎜*2 ㎜를 24 ㎜ 피치로 평행으로 2열 배열하여 8개/열을 2열 동시에 IC 동시에 가열/가압한 이외는, 실시예 1과 동일하게 IC칩을 실장하였다.
제1 스탭에서의 가요성 필름 기판 한 장 당의 작업시간은 432초이였다. 제2 스탭에서는, 가요성 필름 기판 한 장 당의 작업시간은 9행*(5+2) 초의 63초이였다.
이로부터, 가요성 필름 기판 한 장 당의 IC칩 실장 시간은 495초이고, 비교예 1(가열/가압 툴 1개의 경우)의 작업시간의 1008초에 대해서 49.1% 되어, 50.9%의 단축이 되었다.
다음으로, 전자 부품의 범프와 이너 리드의 위치 어긋남에 의한 도통 불량수, 열경화형 수지의 경화 상태를 조사하였다.
접합한 10장의 가요성 필름 기판의 1440개의 전자 부품에 대해, 오픈/쇼트 검사를 실시하고, 오픈 불량이 발생하고 있는 회로 패턴의 가요성 필름 면으로부터 전자 부품의 범프와 이너 리드의 위치 어긋남을 관찰하였다. 그 결과로 양자의 큰 위치 어긋남에 의해 오픈 불량이 발생한 것은 없었다.
또한, 가요성 필름 기판 10장을 글라스로부터 박리하고, 가요성 필름 측으로부터 열경화형 수지를 관찰하였다. 모든 가요성 필름 기판에서, 이너 리드 주변의 보이드, 크랙의 부조화는 볼 수 없었다. 그렇지만, 가요성 필름 기판에 접합한 IC주변에서, 솔더레지스트의 검은 변색이 있어, 외관 검사는 불량이었다.
(실시예 3) 제1 스탭에서 사용하는 IC접합 장치 FC-2000의 가열/가압 툴을 2개로 한 것 이외는, 실시예 1과 동일하게 IC칩을 실장하였다. 가열/가압 툴을 2개 배치하고, 양자의 가열/가압 툴이 간섭하지 않게 프로그래밍 하여, 효율적으로 전자 부품을 전용 트레이로부터 취출하여, 위치 결정하는 것처럼 FC-2000을 개조하였다.
제1 스탭에서의 가요성 필름 기판 한 장 당의 작업시간은 216초이였다. 제2 스탭에서는, 가요성 필름 기판 한 장 당의 작업시간은 18행*(5+2) 초의 126초이였다. 이로부터, 가요성 필름 기판 한 장 당의 IC칩 실장 시간은 342초이고, 비교예 2(가열/가압 툴 2개의 경우)의 작업시간의 504초에 대해서 67.9%되어, 32.1%의 단축이 되었다.
다음으로, 전자 부품의 범프와 이너 리드의 위치 어긋남에 의한 도통 불량수, 열경화형 수지의 경화 상태를 조사하였다.
접합한 10장의 가요성 필름 기판의 1440개의 전자 부품에 대해, 오픈/쇼트 검사를 실시하고, 오픈 불량이 발생하고 있는 회로 패턴의 가요성 필름 면으로부터 전자 부품의 범프와 이너 리드의 위치 어긋남을 관찰하였다. 그 결과로 양자의 큰 위치 어긋남에 의해 오픈 불량이 발생한 것은 없었다.
또한, 가요성 필름 기판 10장을 글라스로부터 박리하고, 가요성 필름 측으로부터 열경화형 수지를 관찰하였다. 모든 가요성 필름 기판에서, 이너 리드 주변의 보이드, 크랙의 부조하는 볼 수 없었다. 그렇지만, 가요성 필름 기판에 접합한 IC주변에서, 솔더레지스트의 검은 변색이 있어, 외관 검사는 불량이었다.
(실시예 4) 제1 스탭에서 사용하는 IC접합 장치 FC-2000의 가열/가압 툴을 2개로 하고, 제2 스탭의 가열/가압 수단이 IC칩과의 접촉 면적 360 ㎜*2 ㎜를 24 ㎜ 피치로 평행으로 2열 배열하여 8개/열을 2열 동시에, IC칩 동시에 가열/가압한 이외에는, 실시예 1과 동일하게 IC칩을 실장하였다.
제1 스탭에서의 가요성 필름 기판 한 장 당의 작업시간은 216초이였다. 제2 스탭에서는, 가요성 필름 기판 한 장 당의 작업시간은 9행(5+2) 초의 63초이였다.
이로부터, 가요성 필름 기판 한 장 당의 IC칩 실장 시간은 279초이고, 비교예 2(가열/가압 툴 2개의 경우)의 작업시간의 504초에 대해서 55.4%되어, 44.6%의 단축이 되었다.
다음으로, 전자 부품의 범프와 이너 리드의 위치 어긋남에 의한 도통 불량수, 열경화형 수지의 경화 상태를 조사하였다. 접합한 10장의 가요성 필름 기판의 1440개의 전자 부품에 대해, 오픈/쇼트 검사를 실시하여, 오픈 불량이 발생하고 있는 회로 패턴의 가요성 필름면으로부터 전자 부품의 범프와 이너 리드의 위치 어긋남을 관찰하였다. 그 결과로 양자의 큰 위치 어긋남에 의해 오픈 불량이 발생한 것은 없었다.
또한, 가요성 필름 기판 10장을 글라스로부터 박리하고, 가요성 필름측으로부터 열경화형 수지를 관찰하였다. 모든 가요성 필름 기판에서, 이너 리드 주변의 보이드, 크랙의 부조화는 볼 수 없었다. 그렇지만, 가요성 필름 기판에 접합한 IC주변에서, 솔더레지스트의 검은 변색이 있어, 외관 검사는 불량이었다.
(비교예 1) 가요성 필름 기판을 실시예 1과 동일하게 준비하고, IC칩 실장 영역에 NCP 수지 8463-160를 실시예 1과 동일하게 디스팬서로 도포하여 형성하였다. 다음으로, IC접합 장치 FC-2000(토레 엔지니어링(주) 제작)에서 1 스탭에서 열경화형 수지를 경화시켰다. IC칩은 실시예 1과 동일한 20.0 ㎜*3.0 ㎜로 하고, 다공질 세라믹스에 의한 가열/가압 툴로 IC칩을 파지하고, 세라믹스 히터에 의해 가열/가압 툴을 가열시켜 NCP 수지에 압착한다. FC-2000의 설정 조건으로서 설정 온도는 120 ℃, 가열/가압 툴의 가압 기압은 30 kg/칩(19.4 g/범프), 가열/가압 시간은 5.0초(칩의 반송, 위치 맞춤을 포함하여 7.0초)로 하였다. 가요성 필름 기판 한 장 당의 작업시간은 144개*(5+2) 초의 1008초이였다.
다음으로, 전자 부품의 범프와 이너 리드의 위치 어긋남에 의한 도통 불량수, 열경화형 수지의 경화 상태를 조사하였다.
접합한 10장의 가요성 필름 기판의 1440개의 전자 부품에 대해, 오픈/쇼트 검사를 실시하고, 오픈 불량이 발생하고 있는 회로 패턴의 가요성 필름 면으로부터 전자 부품의 범프와 이너 리드의 위치 어긋남을 관찰하였다. 그 결과로 양자의 큰 위치 어긋남에 의해 오픈 불량이 발생한 것이 2개 있었다.
또한, 가요성 필름 기판 10장을 글라스로부터 박리하고, 가요성 필름 측으로부터 열경화형 수지를 관찰하였다. 모든 가요성 필름 기판에서, 이너 리드 주변의 보이드, 크랙의 부조화는 볼 수 없었다. 가요성 필름 기판에 접합한 IC주변에서, 솔더레지스트의 변색은 없었다.
(비교예 2) IC접합 장치 FC-2000(토레 엔지니어링(주) 제작)에서 가열/가압 툴이 2개인 것 이외는, 비교예 1과 동일하게 IC칩을 1 스탭에서 실장하였다. FC-2000의 설정 조건으로서 설정 온도는 120 ℃, 가열/가압 툴의 가압 기압은 30 kg/칩(19.4 g/범프), 가열/가압 시간은 5.0초(칩의 반송, 위치 맞춤을 포함하여 7.0초)로 하였다. 가요성 필름 기판 한 장 당의 작업시간은 72개*(5+2) 초의 504초이였다.
다음으로, 전자 부품의 범프와 이너 리드의 위치 어긋남에 의한 도통 불량수, 열경화형 수지의 경화 상태를 조사하였다. 접합한 10장의 가요성 필름 기판의 1440개의 전자 부품에 대해, 오픈/쇼트 검사를 실시하고, 오픈 불량이 발생하고 있는 회로 패턴의 가요성 필름 면으로부터 전자 부품의 범프와 이너 리드의 위치 어긋남을 관찰하였다. 그 결과로 양자의 큰 위치 어긋남에 의해 오픈 불량이 발생한 것이 3개 있었다.
또한, 가요성 필름 기판 10장을 글라스로부터 박리하고, 가요성 필름 측으로부터 열경화형 수지를 관찰하였다. 모든 가요성 필름 기판에서, 이너 리드 주변의 보이드, 크랙의 부조화는 볼 수 없었다. 가요성 필름 기판에 접합한 IC주변에서, 솔더레지스트의 변색은 없었다.
(비교예 3) 가요성 필름 기판을 실시예 1과 동일하게 준비하고, IC칩 실장 영역에 NCP 수지 나믹스 제작 8463-160를 형성하고, 제1 스탭의 가열 온도를 열경화형 수지의 경화 온도 이상의 200 ℃로 가열한 것 이외는, 실시예 1과 동일하게 전자 부품과 가요성 필름 기판을 2 스탭에서 접합하였다.
접합한 10장의 가요성 필름 기판의 1440개의 전자 부품에 대해, 오픈/쇼트 검사를 실시하고, 오픈 불량이 발생하고 있는 회로 패턴의 가요성 필름 면으로부터 전자 부품의 범프와 이너 리드의 위치 어긋남을 관찰하였다. 그 결과로 양자의 큰 위치 어긋남에 의해 오픈 불량은 없었지만, 위치 어긋남이 발생하지 않는 데에도 쇼트 불량이 발생한 것은 23 부분 있었다.
다음으로, 가요성 필름 기판 10장을 글라스로부터 박리하고, 가요성 필름 측으로부터 열경화형 수지를 관찰하였다. 모든 가요성 필름 기판의 이너 리드 주변에서 보이드, 크랙이 관찰되었다. 가요성 필름 기판에 접합한 IC주변에서, 솔더레지스트의 검은 변색이 있어, 외관 검사는 불량이었다.
이상의 실시예 1 내지 비교예 2의 작업시간에 대해서 표 1에 정리하여 도시한다. 실시예 1 내지 4는 복수 개의 IC칩을 한 번에 가압하므로, 가요성 필름 기판 1장 당의 작업시간은 비교예 1 내지 2와 비교해 단축되고 있다. 게다가 비교예 1, 2는 한 번의 가압으로 접합하고 있으므로, 전자 부품의 범프와 이너 리드의 위치 어긋남이 관측되고 있던 것에 대해, 2 단계의 가압에 의해 접합한 실시예는 위치 어긋남은 관측되지 않았다. 본 발명의 접합 방법은 높은 정밀도로 접합 위치 맞춤이 가능하다라고 하는 것이 실증 되었다.
Figure pct00001
비교예 3은 접합의 순서로는, 실시예 1과 동일하고, 총작업 시간은 변함없다. 하지만, 제1 스탭의 가열 온도가 열경화형 수지의 경화 온도 이상으로 가열되고 있는 점이 상이하다. 그 결과, 위치 어긋남은 발생하지 않지만, 쇼트 불량의 발생이 발생하거나 보이드나 크랙의 발생이 확인되었다. 따라서, 제1 스탭의 가열 온도는 접합을 위해서 사용하는 열경화형 수지의 경화 온도 이하의 온도로 가열해야 하는 것을 알았다.
(실시예 5) 가요성 필름 기판을 실시예 1과 동일하게 준비하고, 게다가 실시예 1과 동일하게 제1 스탭에서 가요성 필름 기판에 IC를 가압착하였다. 계속해서, 도 4에 도시하는 접합 장치로 열경화형 수지를 경화시켰다. 보강판 부착 가요성 필름 기판을 재치하는 글라스로 제작된 스테이지(9)와 근적외선 히터의 사이에 가요성 필름 기판의 실장 영역이 선택적으로 가열되는 가열 차단 마스크를 설치하였다.
마스크 재료로서 1.1 ㎜ 두께의 석영 글라스를 사용하여, 근적외선 히터를 반사시키는 목적으로 상기 글라스 표면에 크롬을 스퍼터 하여, 실장 영역 하부에 위치하는 장소에 실장 영역과 동치수의 20.3*3.5 ㎜를 개구 시켰다. 스퍼터 면을 근적외선 히터에 대향하도록 설치하였다. 가열 수단으로서 근적외선 히터를 이용하였다. 가압 툴은 1열의 8개의 IC칩을 동시에 누를 수 있도록 IC칩과의 접촉 면적을 360 ㎜*4 ㎜로 하였다. 가열은 보강판 측으로부터 근적외선 조사 기구에 의해 NCP 부분이 200 ℃가 되도록 출력을 설정하였다. 가압 툴은 15 kg/칩(9.7 g/범프)의 하중으로 5초간 압착하였다.
다음으로, 전자 부품의 범프와 이너 리드의 위치 어긋남에 의한 도통 불량수, 열경화형 수지의 경화 상태를 조사하였다.
접합한 10장의 가요성 필름 기판의 1440개의 전자 부품에 대해, 오픈/쇼트 검사를 실시하고, 오픈 불량이 발생하고 있는 회로 패턴의 가요성 필름 면으로부터 전자 부품의 범프와 이너 리드의 위치 어긋남을 관찰하였다. 그 결과로 양자의 큰 위치 어긋남에 의해 오픈 불량이 발생한 것은 없었다.
또한, 가요성 필름 기판 10장을 글라스로부터 박리하고, 가요성 필름 측으로부터 열경화형 수지를 관찰하였다. 모든 가요성 필름 기판으로, 이너 리드 주변의 보이드, 크랙의 부조화는 볼 수 없었다.
접합한 10장의 가요성 필름 기판의 1440개의 전자 부품에 대해 외관 검사를 실시하였다. 그 결과로 전부분의 솔더레지스트부에서 변색은 볼 수 없었다.
(실시예 6) 가요성 필름 기판을 실시예 1과 동일하게 준비하고, 게다가 실시예 1과 동일하게 제1 스탭에서 가요성 필름 기판에 IC를 가압착하였다. 계속해서, 가요성 필름 기판의 실장 영역을 선택적으로 가열하는 수단으로서 반도체 레이저를 이용한 것 이외는 실시예 5와 동일하게 열경화형 수지인 NCP를 경화시켰다.
반도체 레이저로서 하마마츠 허트닉스 제작 L9277을 이용하였다. 2 ㎜ 두께의 글라스를 이용한 스테이지에 가요성 필름 기판을 재치하고, 스테이지 하면과 반도체 레이저의 거리를 10 ㎜로 하여 , XY 스테이지에서 XY 방향으로 이동하는 것으로 실장 영역 20.3*3.5 ㎜를 가열하였다.
다음으로, 전자 부품의 범프와 이너 리드의 위치 어긋남에 의한 도통 불량수, 열경화형 수지의 경화 상태를 조사하였다.
접합한 10장의 가요성 필름 기판의 1440개의 전자 부품에 대해, 오픈/쇼트 검사를 실시하고, 오픈 불량이 발생하고 있는 회로 패턴의 가요성 필름 면으로부터 전자 부품의 범프와 이너 리드의 위치 어긋남을 관찰하였다. 그 결과로 양자의 큰 위치 어긋남에 의해 오픈 불량이 발생한 것은 없었다.
또한, 가요성 필름 기판 10장을 글라스로부터 박리하고, 가요성 필름 측으로부터 열경화형 수지를 관찰하였다. 모든 가요성 필름 기판에서, 이너 리드 주변의 보이드, 크랙의 부조화는 볼 수 없었다.
접합한 10장의 가요성 필름 기판의 1440개의 전자 부품에 대해 외관 검사를 실시하였다. 그 결과로 전부분의 솔더레지스트부에서 변색은 볼 수 없었다.
(실시예 7) 가요성 필름 기판을 실시예 1과 동일하게 준비하고, 게다가 실시예 1과 동일하게 하여 제1 스탭에서 가요성 필름 기판에 IC를 가압착하였다. 계속해서, 가요성 필름 기판의 실장 영역을 선택적으로 가열하는 수단으로서 할로겐 램프를 이용한 것 이외에는 실시예 5와 동일하게 열경화형 수지인 NCP를 경화시켰다. 할로겐 램프로서는 모리테크스 제작 MHAB-150 W-100 V를 이용하고, 도광로로서 글라스 제작 광파이버를 이용한 내열 사양의 라이트 가이드를 사용하였다.
접합한 10장의 가요성 필름 기판의 1440개의 전자 부품에 대해, 오픈/쇼트 검사를 실시하고, 오픈 불량이 발생하고 있는 회로 패턴의 가요성 필름면으로부터 전자 부품의 범프와 이너 리드의 위치 어긋남을 관찰하였다. 그 결과로 양자의 큰 위치 어긋남에 의해 오픈 불량이 발생한 것은 없었다.
또한, 가요성 필름 기판 10장을 글라스로부터 박리하고, 가요성 필름측으로부터 열경화형 수지를 관찰하였다. 모든 가요성 필름 기판에서 이너 리드 주변의 보이드, 크랙의 부조화는 볼 수 없었다.
접합한 10장의 가요성 필름 기판의 1440개의 전자 부품에 대해 외관 검사를 실시하였다. 그 결과로 전부분의 솔더레지스트부에서 변색은 볼 수 없었다.
(실시예 8) 가요성 필름 기판을 실시예 1과 동일하게 준비하고, 게다가 실시예 1과 동일하게 하여 제1 스탭에서 가요성 필름 기판에 IC를 가압착하였다. 계속해서, 가요성 필름 기판의 실장 영역을 선택적으로 가열하는 수단으로서 실장 영역 직하의 스테이지를 돌기시키고, 그 돌기부를 가열하는 것 이외는 실시예 5와 동일하게 열경화형 수지인 NCP를 경화시켰다. 가열하기 위한 열원으로서는 핫코우 제작 카트리지 히터를 스테이지 돌기부에 매립하였다.
접합한 10장의 가요성 필름 기판의 1440개의 전자 부품에 대해, 오픈/쇼트 검사를 실시하고, 오픈 불량이 발생하고 있는 회로 패턴의 가요성 필름 면으로부터 전자 부품의 범프와 이너 리드의 위치 어긋남을 관찰하였다. 그 결과로 양자의 큰 위치 어긋남에 의해 오픈 불량이 발생한 것은 없었다.
또한, 가요성 필름 기판 10장을 글라스로부터 박리하고, 가요성 필름 측으로부터 열경화형 수지를 관찰하였다. 모든 가요성 필름 기판에서, 이너 리드 주변의 보이드, 크랙의 부조화는 볼 수 없었다.
접합한 10장의 가요성 필름 기판의 1440개의 전자 부품에 대해 외관 검사를 실시하였다. 그 결과로 전부분의 솔더레지스트부에서 변색은 볼 수 없었다.
실시예 1 내지 4는 전자 부품을 높은 정밀도로 위치 맞춤한 후, 접합할 수 있고, 게다가 작업시간을 단축할 수 있었다. 하지만, 솔더레지스트부에서는 검은 변색이 생기고 있어 외관 검사는 불량이었다. 이는 경화를 위한 가열이 보강판 측에서의 근적외선 조사 기구에 의해 가요성 필름 기판 전체가 가열되었던 것에 기인하는 것이다.
이에 대해서, 실시예 5 내지 8은 스테이지의 하방으로부터, 접합을 위한 열강화성 수지가 존재하는 부분 만큼을 선택적으로 가열하는 방법을 실시한 실시예이다. 가열의 수단은, 다르지만, 열강화성 수지가 존재하는 부분 만큼을 가열하기 때문에, 솔더레지스트부의 외관 불량이 해소되고 있었다. 즉, 선택적으로 가열하는 것으로 본 발명의 접합 방법은 보다 바람직한 접합 결과를 얻을 수 있었다.
산업상의 이용 가능성
본 발명은, 가요성 필름 회로 기판을 형성한 가요성 필름 기판에 IC 등의 전자 부품을 접합 고정하는 기술에 넓게 이용할 수 있다. 특히, 소형 전화, 액정 TV나 소형 TV 라 하는 경량 및 박형의 회로 기판을 사용하는 전자기기에 이용할 수 있다.
1 가요성 필름
2 박리 가능한 유기물층
3 보강판
4 회로 패턴
5 솔더레지스트
6 열경화형 수지
7, 24 전자 부품
8 가열, 가압 툴
9, 20 스테이지
10 얼라인먼트 마크 인식용 카메라
11 위치 제어용 컨트롤러
12 전자파 조사부
13 반사판
14 백업 블록
15 컨트롤 유닛
16 열교환기
17 전자파
21 가압 툴
22 단열, 쿠션재
23 지주
26 프레임
27, 30 열원
28 가열 차단 마스크
29(a) 스테이지 상면
29(b) 스테이지 하면
31 반도체 레이저
32 램프
33 도광로
34 스테이지의 돌기
35 히터
36 히터 가열용 전원
37 쿠션 자루 부재
38 액체
100 가요성 필름 기판

Claims (17)

  1. 보강판과 박리 가능한 유기물층을 통해 가요성 필름이 접합된 가요성 필름 기판에 전자 부품을 접합하는 접합 방법에 있어서,
    가요성 필름 기판 상에 열경화형 수지층을 형성한 후에,
    (1) 전자 부품을 가요성 필름 기판 상에 형성된 열경화형 수지에 압착하고, 그 상태로 열경화형 수지를 경화 온도 미만으로 가열하여, 전자 부품을 가요성 필름 기판 상의 접합 위치에 배치하는 제1 스탭, 및
    (2) 전자 부품에 하중을 가하면서 상기 열경화형 수지의 접합 위치를 경화 온도 이상으로 가열하여 전자 부품을 접합하는 제2 스탭
    을 갖는 것을 특징으로 하는 전자 부품과 가요성 필름 기판의 접합 방법.
  2. 제1항에 있어서,
    제2 스탭에서 복수의 전자 부품의 접합을 동시에 실시하는, 접합 방법.
  3. 제2항에 있어서,
    제1 스탭에서 복수의 전자 부품을 열 형상으로 배치하고, 제2 스탭에서 상기 배치된 열 형상의 복수의 전자 부품의 접합을 동시에 실시하는, 접합 방법.
  4. 제2항에 있어서,
    제2 스탭에서 복수의 전자 부품을 동시에 접합할 때에, 개별적으로 전자 부품의 가압량 및/또는 평행도를 조정하는, 접합 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    제2 스탭의 열원이 보강판에 대해서 전자 부품과는 반대 측에 존재하는, 접합 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    보강판이 전자파 투과성 재료인, 접합 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    보강판이 무기 글라스인, 접합 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    제2 스탭의 열원이 전자파 발생원인, 접합 방법.
  9. 제8항에 있어서,
    전자파 발생원이 발생하는 전자파가 근적외선인, 접합 방법.
  10. 제1항에 있어서,
    제2 스탭에서, 상기 가요성 필름 기판의 하부로부터 전자 부품 접합 위치의 상기 열강화성 수지층을 선택적으로 경화 온도 이상으로 가열하는 공정을 갖는, 접합 방법.
  11. 솔더레지스트가 형성된 영역과 열경화형 수지가 형성된 영역을 복수 갖는 가요성 필름 기판에 전자 부품을 접합하는 접합 장치에 있어서,
    상기 가요성 필름 기판을 보관 유지하는 스테이지와,
    상기 스테이지에서 상기 가요성 필름 기판이 보관 유지되는 위치의 상방에 배치되고, 상기 전자 부품을 상기 가요성 필름 기판에 압착하는 가압 수단과,
    상기 스테이지에서 상기 가요성 필름 기판이 보관 유지되는 위치의 하방에 배치되고, 상기 열경화형 수지가 도포된 영역을 선택적으로 가열하는 가열 수단
    을 갖는 접합 장치.
  12. 제11항에 있어서,
    상기 가압 수단은, 복수의 전자 부품을 동시에 가압하는, 접합 장치.
  13. 제11항에 있어서,
    상기 가열 수단은,
    상기 스테이지에서 상기 가요성 필름 기판이 보관 유지되는 위치의 하방에 배치되고,
    상기 열경화형 수지가 도포된 영역 이외로의 가열을 차단하는 가열 차단 마스크와,
    상기 가열 차단 마스크의 하방에 배치된 열원으로 이루어지는, 접합 장치.
  14. 제11항에 있어서,
    상기 가열 수단은, 상기 스테이지의 하방에 배치되고,
    상기 열경화형 수지가 도포된 영역에 사출면을 갖는 레이저 광원으로 이루어지는, 접합 장치.
  15. 제11항에 있어서,
    상기 가열 수단은, 상기 스테이지의 하방에 배치되고,
    상기 열경화형 수지가 도포된 영역에 사출면을 갖는 도광로와,
    상기 도광로에 광을 입사하는 광원으로 이루어지는, 접합 장치.
  16. 제12항에 있어서,
    상기 복수의 전자 부품을 상기 가요성 필름 기판에 압착하는 가압 수단은,
    상기 복수의 전자 부품의 각각에 대해 전자 부품의 가압량 및/또는 평행도를 조정하는 가압 수단이 복수 배치된, 기재된 접합 장치.
  17. 제11항에 있어서,
    솔더레지스트가 도포된 영역과 열경화형 수지가 도포된 영역을 복수 갖는 가요성 필름 기판에 전자 부품을 접합하는 접합 장치이며,
    상기 가요성 필름 기판을 보관 유지하고, 상기 열경화형 수지가 도포된 영역에 대응하는 장소에 돌기부를 갖는 스테이지와,
    상기 스테이지의 상방에 배치되고, 상기 열경화형 수지를 도포한 모든 영역을 포함한 면적을 갖는 쿠션재를 갖는 가압 툴과,
    상기 돌기부를 가열하는 열원을 갖는, 접합 장치.
KR1020117005779A 2008-10-31 2009-10-28 전자 부품과 가요성 필름 기판의 접합 방법 및 접합 장치 KR20110076876A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008280942 2008-10-31
JPJP-P-2008-280942 2008-10-31
JP2008321515 2008-12-17
JPJP-P-2008-321515 2008-12-17

Publications (1)

Publication Number Publication Date
KR20110076876A true KR20110076876A (ko) 2011-07-06

Family

ID=42128580

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117005779A KR20110076876A (ko) 2008-10-31 2009-10-28 전자 부품과 가요성 필름 기판의 접합 방법 및 접합 장치

Country Status (5)

Country Link
JP (1) JPWO2010050209A1 (ko)
KR (1) KR20110076876A (ko)
CN (1) CN102204419A (ko)
TW (1) TW201031297A (ko)
WO (1) WO2010050209A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190055791A (ko) * 2016-09-09 2019-05-23 도레이 카부시키가이샤 수지 조성물

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5483103B2 (ja) * 2010-07-08 2014-05-07 アイシン・エィ・ダブリュ株式会社 電子部品の接着装置及び接着方法
JP6055387B2 (ja) * 2013-09-18 2016-12-27 東京エレクトロン株式会社 接合方法、プログラム、コンピュータ記憶媒体及び接合システム
JP6337271B2 (ja) * 2014-08-20 2018-06-06 パナソニックＩｐマネジメント株式会社 部品圧着装置
JP6715052B2 (ja) * 2016-03-25 2020-07-01 デクセリアルズ株式会社 接続構造体の製造方法
WO2018143222A1 (ja) * 2017-01-31 2018-08-09 株式会社新川 半導体チップの実装装置および実装方法
JP6863767B2 (ja) * 2017-02-20 2021-04-21 東レエンジニアリング株式会社 実装装置および実装方法
US20200147696A1 (en) * 2017-05-12 2020-05-14 Heraeus Deutschland GmbH & Co. KG Method for connecting components by means of a metal paste
TWI692044B (zh) 2017-05-29 2020-04-21 日商新川股份有限公司 封裝裝置以及半導體裝置的製造方法
KR101975103B1 (ko) * 2017-06-20 2019-05-03 주식회사 프로텍 플립칩 레이저 본딩 장치 및 플립칩 레이저 본딩 방법
WO2019065473A1 (ja) * 2017-09-28 2019-04-04 株式会社新川 実装装置および製造方法
US11574888B2 (en) 2017-12-15 2023-02-07 Panasonic Intellectual Property Management Co., Ltd. Component joining apparatus, component joining method and mounted structure
TWI734956B (zh) * 2019-01-31 2021-08-01 惠特科技股份有限公司 半導體元件雷射焊接裝置及方法
TWI734238B (zh) * 2019-10-29 2021-07-21 鴻勁精密股份有限公司 分類設備及其溫控裝置
CN112289695B (zh) * 2020-09-22 2023-03-21 中国电子科技集团公司第二十九研究所 一种用于多焊件自动共晶的通用共晶装置及共晶方法
US11973054B2 (en) * 2021-05-06 2024-04-30 Stroke Precision Advanced Engineering Co., Ltd. Method for transferring electronic device
TWI809408B (zh) * 2021-06-01 2023-07-21 國立屏東科技大學 加熱輔助覆晶接合裝置
DE102022116028A1 (de) * 2022-06-28 2023-12-28 Pac Tech - Packaging Technologies Gmbh Vorrichtung und Verfahren zur Herstellung einer Kontaktverbindung

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1187423A (ja) * 1997-09-09 1999-03-30 Fujitsu Ltd 半導体チップの実装方法
JP2004265913A (ja) * 2003-02-04 2004-09-24 Toray Ind Inc 回路基板用部材および回路基板の製造方法
JP2005026577A (ja) * 2003-07-04 2005-01-27 Matsushita Electric Ind Co Ltd 電子部品の実装方法
JP4001341B2 (ja) * 2003-11-07 2007-10-31 日本Ｃｍｏ株式会社 ボンディング方法およびその装置
JP2008209961A (ja) * 2007-02-23 2008-09-11 Fujitsu Ltd 電子装置の製造方法、電子装置が実装された電子機器の製造方法、および、電子装置が装着された物品の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190055791A (ko) * 2016-09-09 2019-05-23 도레이 카부시키가이샤 수지 조성물

Also Published As

Publication number Publication date
CN102204419A (zh) 2011-09-28
TW201031297A (en) 2010-08-16
JPWO2010050209A1 (ja) 2012-03-29
WO2010050209A1 (ja) 2010-05-06

Similar Documents

Publication Publication Date Title
KR20110076876A (ko) 전자 부품과 가요성 필름 기판의 접합 방법 및 접합 장치
KR100203603B1 (ko) 칩 크기의 패키지형 반도체 장치의 제조 방법
US20120000067A1 (en) Method of manufacturing printed circuit board having flow preventing dam
TW200424985A (en) Circuit board, mounting structure of ball grid array, electro-optic device and electronic apparatus
US10276592B2 (en) Display substrate, method of fabricating the same, display panel and pressure welding device
TW201301301A (zh) 連接方法、連接體之製造方法、連接體
KR101978595B1 (ko) 가요성 디스플레이 모듈 접합 방법
TW526351B (en) Manufacturing method of flat panel display device
WO2020262034A1 (ja) 電子部品実装構造、その実装方法及びｌｅｄチップ実装方法
JP4479512B2 (ja) 回路基板用部材および回路基板用部材の製造方法
JP2008300881A (ja) 回路基板用部材およびそれを用いた電子部品実装回路基板の製造方法
JPH07226569A (ja) 回路基板並びに電極接続体及びその製造方法
TW201345724A (zh) 連接體之製造方法、及電子零件之連接方法
WO2000021135A1 (fr) Dispositif semi-conducteur et son procede de fabrication
JP2005038891A (ja) 半導体製品の製造方法および回路基板
KR100834262B1 (ko) 자외선 경화성 도전접착제를 이용한 평판디스플레이의무가열 회로 접속장치 및 접속방법
JP2011187699A (ja) 半導体装置およびその製造方法
WO2015068433A1 (ja) 圧着装置、及び、表示装置の製造方法
US20180359857A1 (en) Method and system for manufacturing a workpiece using a polymer layer
JP2010243229A (ja) プローブカード及びプローブカードの製造方法
US20240088180A1 (en) Solid-state imaging device package manufacturing method and solid-state imaging device package
JP2011187700A (ja) 半導体装置の製造装置
JP2712654B2 (ja) 電子部品の実装構造及び製造方法
JP2002244146A (ja) 不透明基板を具えたフラットパネルディスプレイの内部連接方法とそれにより形成される装置
JPS63151031A (ja) 半導体装置の接続方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid