WO2019065473A1 - 実装装置および製造方法 - Google Patents

実装装置および製造方法 Download PDF

Info

Publication number
WO2019065473A1
WO2019065473A1 PCT/JP2018/034921 JP2018034921W WO2019065473A1 WO 2019065473 A1 WO2019065473 A1 WO 2019065473A1 JP 2018034921 W JP2018034921 W JP 2018034921W WO 2019065473 A1 WO2019065473 A1 WO 2019065473A1
Authority
WO
WIPO (PCT)
Prior art keywords
electromagnetic wave
mounting
semiconductor chip
stage
substrate
Prior art date
Application number
PCT/JP2018/034921
Other languages
English (en)
French (fr)
Inventor
高野　徹朗
智宣 中村
前田　徹
Original Assignee
株式会社新川
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社新川 filed Critical 株式会社新川
Publication of WO2019065473A1 publication Critical patent/WO2019065473A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75253—Means for applying energy, e.g. heating means adapted for localised heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75261—Laser
    • H01L2224/75262—Laser in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75283—Means for applying energy, e.g. heating means by infrared heating, e.g. infrared heating lamp
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7565—Means for transporting the components to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/75981—Apparatus chuck
    • H01L2224/75986—Auxiliary members on the pressing surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/75981—Apparatus chuck
    • H01L2224/75986—Auxiliary members on the pressing surface
    • H01L2224/75987—Shape of the auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/75981—Apparatus chuck
    • H01L2224/75986—Auxiliary members on the pressing surface
    • H01L2224/75988—Material of the auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8113—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/81132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H01L2224/81204—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding with a graded temperature profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8122—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/81224—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8122—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/8123—Polychromatic or infrared lamp heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H01L2224/83204—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding with a graded temperature profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83868—Infrared [IR] curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9205—Intermediate bonding steps, i.e. partial connection of the semiconductor or solid-state body during the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Definitions

  • the present specification discloses a mounting apparatus for bonding a semiconductor chip to a substrate or other object to be mounted, which is a semiconductor chip, to manufacture a semiconductor device, and a method for manufacturing a semiconductor device.
  • the semiconductor chip When bonding a semiconductor chip onto a substrate or another semiconductor chip, the semiconductor chip is usually heated and pressurized with a heated mounting head. However, it is difficult to appropriately heat the semiconductor chip to be bonded only by the heat from the mounting head. In particular, in recent years, it has been proposed to stack and mount a plurality of semiconductor chips in order to further enhance the function and miniaturize the semiconductor device. In this case, in order to shorten the time for mounting processing, after laminating a plurality of semiconductor chips while temporarily pressure-bonding, the plurality of semiconductor chips may be fully pressure-bonded collectively.
  • the mounting head may heat and press the upper surface of the temporary laminated body with a mounting head to perform main pressure bonding.
  • the mounting head may heat and press the upper surface of the temporary laminated body with a mounting head to perform main pressure bonding.
  • the semiconductor chip disposed at a location different from the bonding target (heating target) semiconductor chip is also continuously heated.
  • heat is input to the semiconductor chip for a long time.
  • Such long-term heat input causes deterioration of the semiconductor chip, in particular, a resin such as a nonconductive film provided on the bottom surface of the semiconductor chip, resulting in deterioration of the mounting quality.
  • Patent Documents 1 to 3 disclose techniques for light heating a substrate by light irradiated from the back side of the stage, but the types of substrates that can be applied to any of these are limited.
  • the present specification provides a mounting apparatus capable of appropriately heating a semiconductor chip to be bonded regardless of the type of substrate, and a method of manufacturing a semiconductor device.
  • the mounting apparatus disclosed in the present application is a mounting apparatus for bonding a semiconductor chip to a substrate or other mounted object such as a semiconductor chip to manufacture a semiconductor device, comprising: a first surface and an opposite side to the first surface A stage having a second surface, an intermediate interposed between the first surface and the substrate, and relative movement with respect to the stage, the semiconductor chip being bonded to the mounting body A mounting head, and an irradiation unit for transmitting the electromagnetic wave absorbed by the intermediate through the stage from the second surface side of the stage toward the intermediate, and the intermediate transmits the electromagnetic wave By absorbing, the substrate is heated.
  • the intermediate body may have a heat insulating portion that inhibits heat transfer in the surface direction.
  • the intermediate may also include a gap formed by horizontally extending grooves or holes.
  • the intermediate body includes, in order from the first surface side, an absorption layer that absorbs the electromagnetic wave, a heat transfer layer that transmits the electromagnetic wave and that has high heat conductivity, and a material that transmits the electromagnetic wave and that has low heat conductivity.
  • the heat insulation layer which consists of, and the multilayer structure laminated
  • the electromagnetic wave includes a plurality of wavelength ranges
  • the intermediate includes a multilayer structure in which a plurality of absorption layers provided for each of the plurality of wavelength ranges are stacked in a thickness direction, The plurality of absorption layers may be stacked to be separated from the stage as the corresponding wavelength range is longer.
  • the substrate may be a thermocompression bonding of a plurality of the semiconductor chips
  • the irradiation unit may be provided with a changing unit that changes at least one of an irradiation region of the electromagnetic wave and an irradiation position of the electromagnetic wave. Good.
  • the mounting head includes a heater that heats and temporarily crimps the temporary laminated body stacked in a state where the plurality of semiconductor chips are temporarily pressure-bonded, and the irradiation unit irradiates the intermediate body to perform the bonding. You may heat the said temporary laminated body with a heater.
  • a method of manufacturing a semiconductor device disclosed in the present specification is a method of manufacturing a semiconductor device by bonding a semiconductor chip to a substrate or a mounted object that is another semiconductor chip, and manufacturing a semiconductor device, the method comprising: Mounting the substrate on the intermediate mounted on the substrate, a bonding step of bonding the semiconductor chip to the mounting body by a mounting head capable of relative movement with respect to the stage, and The intermediate is irradiated with an electromagnetic wave absorbed by the intermediate and transmitted through the stage from an irradiation unit disposed on the opposite side of the mounting head across the stage in parallel with at least a part of the assembly.
  • the intermediate since an intermediate that absorbs electromagnetic waves is provided between the stage and the substrate, regardless of the type of the substrate, the intermediate, and thus the substrate in contact with the intermediate As a result, the semiconductor chip to be bonded can be heated appropriately.
  • FIG. 1 is a diagram showing the configuration of the mounting apparatus 10.
  • the mounting apparatus 10 is an apparatus for mounting the semiconductor chip 100 on the substrate 110.
  • the mounting apparatus 10 is particularly suitable for mounting a plurality of semiconductor chips 100 in a stacked manner. However, the mounting apparatus 10 can naturally be applied even when the semiconductor chips 100 are not stacked.
  • the mounting apparatus 10 is particularly suitable when the substrate 110 transmits or reflects an electromagnetic wave 62 described later. However, the substrate 110 need not necessarily transmit or reflect the electromagnetic wave 62, and the substrate 110 may have a structure that easily absorbs the electromagnetic wave 62.
  • temporary laminates STt those in which the plurality of semiconductor chips 100 constituting the laminate are in the state of temporary compression bonding are referred to as “temporary laminates STt”.
  • the semiconductor chip 100 in the fully crimped state is referred to as “chip laminate STc” and is distinguished.
  • the mounting apparatus 10 includes a chip supply unit 12, a chip transport unit 14, a bonding unit 16, an irradiation unit 18, and a control unit 20 that controls the driving of these components.
  • the chip supply unit 12 is a part which takes out the semiconductor chip 100 from the chip supply source and supplies it to the chip transfer unit 14.
  • the chip supply unit 12 includes a projection 22, a die picker 24 and a transfer head 26.
  • the plurality of semiconductor chips 100 are mounted on the dicing tape TE. At this time, the semiconductor chip 100 is mounted in a face-up state in which the bumps 106 face upward.
  • the projecting portion 22 pushes up only one semiconductor chip 100 out of the plurality of semiconductor chips 100 in a face-up state.
  • the die picker 24 sucks and holds the semiconductor chip 100 pushed up by the projection 22 at its lower end.
  • the die picker 24 that receives the semiconductor chip 100 rotates 180 degrees in situ so that the bumps 106 of the semiconductor chip 100 face downward, that is, the semiconductor chip 100 is in a face-down state. In this state, the transfer head 26 receives the semiconductor chip 100 from the die picker 24.
  • the transfer head 26 is vertically and horizontally movable, and can hold the semiconductor chip 100 by suction at its lower end.
  • the transfer head 26 sucks and holds the semiconductor chip 100 at its lower end. Thereafter, the transfer head 26 moves horizontally and vertically to move to the chip transfer unit 14.
  • the chip transfer unit 14 has a rotating table 28 that rotates around a vertical rotation axis Ra.
  • the transfer head 26 mounts the semiconductor chip 100 at a predetermined position of the rotating table 28.
  • the semiconductor chip 100 is transported to the bonding unit 16 positioned on the opposite side of the chip supply unit 12 by rotating the rotary table 28 on which the semiconductor chip 100 is mounted around the rotation axis Ra.
  • the bonding unit 16 includes a stage 30 for supporting the substrate 110, an intermediate body 40 mounted on the stage 30, and a mounting head 50 for attaching the semiconductor chip 100 to the substrate 110.
  • the stage 30 has an upper surface (first surface) supporting the substrate 110 and a lower surface (second surface) opposite to the first surface. Further, the stage 30 is movable in the horizontal direction, and adjusts the relative positional relationship between the mounted substrate 110 and the mounting head 50.
  • the stage 30 is made of a material capable of transmitting the electromagnetic wave 62 emitted from the irradiation unit 18, as described in detail later. Therefore, when the electromagnetic wave 62 is visible light or infrared light, the stage 30 can be made of, for example, quartz, magnesium fluoride, germanium or the like.
  • An intermediate body 40 is provided on the upper surface (first surface) of the stage 30.
  • the intermediate body 40 is a plate-like member on which the substrate 110 is mounted. In other words, the intermediate 40 intervenes between the stage 30 and the substrate 110.
  • the intermediate body 40 may be inseparably fixed to the stage 30 or may be detachable from the stage 30 as needed.
  • the intermediate 40 may have a single layer structure or a multilayer structure. However, whether it is a single layer or a multilayer, the intermediate 40 has at least one or more absorption layers capable of absorbing the electromagnetic wave 62 emitted from the irradiation unit 18.
  • the mounting head 50 stacks and mounts the plurality of semiconductor chips 100 on the substrate 110.
  • the mounting head 50 can hold the semiconductor chip 100 at its lower end, and can rotate around the vertical rotation axis Rb and move up and down.
  • the mounting head 50 crimps the semiconductor chip 100 onto the substrate 110 or another semiconductor chip 100. Specifically, as the mounting head 50 is lowered so as to press the semiconductor chip 100 being held against the substrate 110 or the like, temporary pressure bonding or full pressure bonding of the semiconductor chip 100 is performed.
  • the mounting head 50 incorporates a variable temperature heater (not shown), and the mounting head 50 is higher than the first temperature T1 at the first temperature T1 when the temporary pressure bonding is performed and higher than the first temperature T1 when the main pressure bonding is performed. It is heated to the second temperature T2. Further, the mounting head 50 applies the first load F1 to the semiconductor chip 100 when performing the temporary pressure bonding and the second load F2 when performing the main pressure bonding.
  • a camera (not shown) is provided in the vicinity of the mounting head 50.
  • the substrate 110 and the semiconductor chip 100 are each provided with an alignment mark as a reference for positioning.
  • the camera captures an image of the substrate 110 and the semiconductor chip 100 so that the alignment mark is captured.
  • the control unit 20 grasps the relative positional relationship between the substrate 110 and the semiconductor chip 100 based on the image data obtained by this imaging, and the rotation angle of the mounting head 50 around the axis Rb and the horizontal of the stage 30 as necessary. Adjust the position.
  • the irradiation unit 18 locally heats the substrate 110 by irradiating an electromagnetic wave 62 of a specific wavelength from the back side of the stage 30.
  • the irradiation unit 18 includes at least an electromagnetic wave source 60 for irradiating the electromagnetic wave 62.
  • the electromagnetic wave 62 is infrared laser light
  • the electromagnetic wave 62 is not particularly limited as long as it has a wavelength that easily transmits the stage 30 and is easily absorbed by the intermediate 40. Therefore, as the electromagnetic wave 62, for example, infrared rays, visible light and the like can be used. Further, the electromagnetic wave 62 may have only a single wavelength or may have a plurality of wavelengths.
  • the electromagnetic wave source 60 is not particularly limited as long as it can emit an electromagnetic wave of a desired wavelength and power, and for example, a laser oscillator, a LD (Laser Diode), an LED, a Harongen lamp, or a xenon lamp may be used.
  • a laser oscillator a LD (Laser Diode), an LED, a Harongen lamp, or a xenon lamp may be used.
  • the irradiation unit 18 may further have an irradiation area of the electromagnetic wave 62 and a changing mechanism for changing at least one of the irradiation positions.
  • the change mechanism may have, for example, an optical member such as a diaphragm, a lens, a mirror, an optical fiber, or a drive member that drives these optical members to scan an electromagnetic wave.
  • the control unit 20 controls driving of each unit, and includes, for example, a CPU that performs various calculations, and a storage unit that stores various data and programs.
  • the control unit 20 drives each unit in accordance with the program stored in the storage unit to execute the mounting process of the semiconductor chip.
  • the control unit 20 drives the mounting head 50 and the stage 30 to mount the semiconductor chip on the substrate 110.
  • the control unit 20 drives the irradiation unit 18 to heat the substrate 110 locally in parallel with the main pressure bonding process described later.
  • FIG. 3 is a schematic view showing an example of the semiconductor device
  • FIG. 4 is a schematic view of the semiconductor chip 100.
  • thick lines at the boundary between the semiconductor chip 100 and the substrate 110 and at the boundary between the two semiconductor chips 100 indicate that the full pressure bonding is performed.
  • a plurality of (four in the illustrated example) semiconductor chips 100 are stacked and mounted on the upper surface of the substrate 110.
  • the substrate 110 is made of a material that transmits infrared laser light, which is the electromagnetic wave 62, such as sapphire glass.
  • a plurality of mounting sections arranged in a lattice are set.
  • a plurality of semiconductor chips 100 are stacked and mounted in each mounting section.
  • An electrode 112 is formed on the surface of each mounting section at a position corresponding to the bump 106 of the semiconductor chip 100 to be mounted.
  • electrode terminals 102 and 104 are formed on the upper and lower surfaces of the semiconductor chip 100. Further, on one side of the semiconductor chip 100, a bump 106 is formed continuously with the electrode terminal 102.
  • the bumps 106 are made of a conductive metal and melt at a predetermined melting temperature Tm.
  • a nonconductive film (hereinafter referred to as “NCF”) 108 is attached to one side of the semiconductor chip 100 so as to cover the bumps 106.
  • the NCF 108 functions as an adhesive for bonding the semiconductor chip 100 and the substrate 110 or another semiconductor chip 100, and is a nonconductive thermosetting resin such as polyimide resin, epoxy resin, acrylic resin, phenoxy resin And polyether sulfone resin and the like.
  • the thickness of the NCF 108 is larger than the average height of the bumps 106, and the bumps 106 are almost completely covered by the NCF 108.
  • NCF 108 is a solid film at normal temperature, but when it exceeds a predetermined softening start temperature Ts, it softens gradually and reversibly softens and exhibits fluidity, and when it exceeds a predetermined curing start temperature Tt, it is irreversible Begin to cure.
  • the softening start temperature Ts is lower than the curing start temperature Tt and the melting temperature Tm of the bump 106.
  • the first temperature T1 for temporary pressure bonding is higher than the softening start temperature Ts and lower than the melting temperature Tm and the curing start temperature Tt.
  • the second temperature T2 for main pressure bonding is higher than the melting temperature Tm and the curing start temperature Tt. That is, Ts ⁇ T1 ⁇ (Tm, Tt) ⁇ T2.
  • the mounting head 50 When temporarily bonding the semiconductor chip 100 to the substrate 110 or the lower semiconductor chip 100 (hereinafter referred to as “mounted body” when the two are not distinguished from each other), the mounting head 50 was heated to the first temperature T1 Then, the semiconductor chip 100 is pressurized. At this time, the NCF 108 of the semiconductor chip 100 is heated to the vicinity of the first temperature T1 by the heat transfer from the mounting head 50, softens, and has fluidity. And thereby, NCF108 can flow into the crevice between semiconductor chip 100 and a mounting object, and can certainly fill the crevice concerned.
  • the mounting head 50 When the semiconductor chip 100 is pressure-bonded to the mounting target, the mounting head 50 is heated to the second temperature T2 and then the semiconductor chip 100 is pressurized. At this time, the bumps 106 and the NCF 108 of the semiconductor chip 100 are heated to the vicinity of the second temperature T2 by the heat transfer from the mounting head 50. As a result, the bumps 106 can be melted and welded to the opposite mounted object. In addition, since the NCF cures in a state in which the gap between the semiconductor chip 100 and the mounting body is filled by this heating, the semiconductor chip 100 and the mounting body are firmly fixed. That is, at the time of main pressure bonding, the semiconductor chip 100 is thermocompression-bonded to the substrate 110 or the like.
  • the upper surface of the temporary stack STt is pressed by the mounting head 50 switched to the second temperature T2, whereby the plurality of semiconductor chips 100 constituting the temporary stack STt are collectively pressure bonded.
  • the semiconductor chip 100 to be mounted be heated to an appropriate temperature according to the processing process.
  • the semiconductor chip 100 has to be heated to the curing start temperature Tt of the NCF 108 or more and the melting temperature Tm of the bumps 106 or more.
  • Tt curing start temperature
  • Tm melting temperature
  • the plurality of semiconductor chips 100 constituting the temporary laminated body STt are fully crimped together, it is difficult to appropriately heat the lowermost semiconductor chip 100 only with the heat from the mounting head 50.
  • the temperature difference in the laminated body it is desirable that the temperature difference between the temperature of the uppermost semiconductor chip 100 and the temperature of the lowermost semiconductor chip 100 (hereinafter, “the temperature difference in the laminated body”) ⁇ T be small. If the temperature difference ⁇ T in the stacked body is large, the mounting quality will vary. However, it was difficult to reduce the temperature difference ⁇ T in the stack only by the heat from the mounting head 50.
  • a heater is often built in the stage 30 on which the substrate 110 is mounted, and the entire substrate 110 is also often heated. According to this configuration, since the temporary stack STt is also heated from the lower side, the lowermost semiconductor chip 100 is also easily heated to an appropriate temperature, and the temperature difference ⁇ T in the stack can be reduced to some extent.
  • the temperature when the entire stage 30 is heated, of course, the temperature must be sufficiently lower than the curing start temperature Tt of the NCF 108. This is because if the temperature of the stage 30 is higher than the curing start temperature Tt, the NCF 108 of the semiconductor chip 100 before the final pressure bonding is thermally cured after the temporary pressure bonding. Therefore, the stage 30 can not be heated to a very high temperature, and it has been difficult to sufficiently reduce the temperature difference ⁇ T in the stack.
  • FIG. 4 is an image diagram showing a state in which the substrate 110 is locally heated.
  • the thickness of the stage 30, the intermediate 40, and the substrate 110 is made different from the actual thickness in order to facilitate understanding, but in practice, the stage 30 is thicker and the intermediate 40 and the substrate 110 are thicker. Is thinner.
  • these mounting sections are called “section A”, “section B”, and “section C” in order from the left side of the drawing, To distinguish. Further, in FIG.
  • FIG. 4 shows a state in which the temporary laminated body STt in the section B is finally crimped.
  • the temporary laminated body STt when one temporary laminated body STt is to be fully crimped, the temporary laminated body STt is heated and pressurized by the mounting head 50 heated to the second temperature T2. Further, the electromagnetic wave 62 is irradiated to a range corresponding to the section B in which the temporary laminated body STt to be fully crimped is disposed in the intermediate body 40, and the range corresponding to the section B is heated by the electromagnetic wave 62.
  • the electromagnetic wave 62 is infrared laser light
  • the stage 30 is made of a material that transmits the electromagnetic wave 62.
  • an intermediate body 40 having an absorption layer that easily absorbs the electromagnetic wave 62 (infrared laser light) is provided between the stage 30 and the substrate 110.
  • the electromagnetic wave 62 when the electromagnetic wave 62 is irradiated from the lower surface side (second surface side) of the stage 30 to a range corresponding to the section B in the intermediate body 40, the electromagnetic wave 62 passes through the stage 30, and the intermediate body 40 Absorbed
  • the energy of the electromagnetic wave 62 absorbed by the intermediate 40 is converted to heat, and the irradiation range of the electromagnetic wave 62 in the intermediate 40 is heated.
  • a part (irradiation range) of intermediate 40 is locally heated, and substrate 110 in contact with intermediate 40 is also locally heated.
  • the stage 30 since the stage 30 needs to transmit the electromagnetic wave 62, it is desirable that the stage 30 be formed of a material having a high transmittance of the electromagnetic wave 62. Moreover, it is also desired that the stage 30 be a material having poor heat conductivity. This is to prevent the heat of the intermediate body 40 heated by the electromagnetic wave 62 from transferring to the other mounting sections or the outside through the stage 30. In order to satisfy such conditions, the stage 30 is desirably made of, for example, quartz, barium fluoride, magnesium fluoride, calcium fluoride or the like.
  • the wavelength of the electromagnetic wave 62 is not particularly limited as long as it passes through the stage 30 and is absorbed by the intermediate 40. However, if the wavelength is too short (e.g., in the ultraviolet region), the output of the light source that generates the wavelength is generally low. In order to obtain an output suitable for heating, the wavelength of the electromagnetic wave 62 is preferably larger than visible light, that is, 750 nm or more as a light source. However, as a matter of course, the electromagnetic wave 62 may be visible light (less than 750 nm) as long as it can be irradiated with a sufficient output.
  • the irradiation range of the electromagnetic wave 62 be approximately the same as the outer shape of the semiconductor chip 100. Further, it is desirable that the irradiation unit 18 have changing means for changing at least one of the irradiation range and the irradiation position of the electromagnetic wave 62 in order to irradiate the electromagnetic wave 62 only in a desired range.
  • the changing means may have, for example, a moving mechanism for moving the position of the electromagnetic wave source 60 with respect to the stage 30. As such a moving mechanism, for example, an XY moving mechanism for moving the stage 30 is included.
  • a moving mechanism for example, an XY moving mechanism for moving the stage 30 is included.
  • the changing means is provided in the middle of the path of the electromagnetic wave 62 having a diameter sufficiently larger than the irradiation range to irradiate only the desired irradiation range, and an opening corresponding to the irradiation range.
  • the aperture 63 may be formed.
  • the aperture 63 may be replaced as appropriate depending on the target semiconductor device.
  • the irradiation range may be scanned with an electromagnetic wave 62 having a diameter sufficiently smaller than the irradiation range in the vicinity of the substrate 110.
  • an electromagnetic wave source 60 emitting a small-diameter parallel electromagnetic wave for example, parallel light
  • a large-diameter electromagnetic wave 62 using an optical member May be focused around the substrate 110.
  • the electromagnetic wave source 60 itself may be moved, or a mirror or the like for bending the electromagnetic wave 62 may be moved.
  • the galvano mirror mechanism which drives two or more mirrors by a galvanomotor, for example.
  • a mechanism for driving the mirror or the electromagnetic wave source 60 a coil motor, a cam or the like may be used.
  • the directivity of the electromagnetic wave 62 emitted from the electromagnetic wave source 60 is low and the electromagnetic wave 62 travels in various directions, as shown in FIG. 5, the electromagnetic wave 62 is refracted in a desired direction and condensed.
  • a reflective surface 61 may be provided.
  • metal or the like is vapor-deposited on the inner surface of the substantially oval cavity to form a curved reflecting surface 61, and the electromagnetic waves 62 from the electromagnetic wave source 60 are collected at a predetermined point.
  • a rectangular core fiber with geometric beam shaping may be used.
  • a kaleidoscope having a plurality of mirrors attached to the inner surface of the cylinder may be disposed in the middle of the path of the electromagnetic wave 62.
  • a diffractive lens, a fly lens, or another optical lens may be used to change the profile of the electromagnetic wave 62.
  • the two or more electromagnetic wave sources 60 may be electromagnetic wave sources of the same type. Different types of electromagnetic wave sources may be used.
  • the wavelength of the electromagnetic wave emitted from the electromagnetic wave source 60 may be substantially single or may be a plurality of wavelengths having a certain extent of width.
  • the power of the electromagnetic wave 62 can heat the substrate 110 to a desired temperature for a desired time. For example, when the temporary laminated body STt is to be fully crimped collectively, it is desirable to heat the lowermost semiconductor chip 100 to the same temperature as the uppermost semiconductor chip 100.
  • the electromagnetic wave 62 have a power enough to heat the substrate 110 to the second temperature T2 during the execution of the main pressure bonding (within several seconds).
  • the intermediate 40 is a plate-like member having at least the absorption layer 46 that easily absorbs the electromagnetic wave 62.
  • FIG. 4 an intermediate 40 having a single-layer structure having only the absorption layer 46 that easily absorbs the electromagnetic wave 62 is illustrated.
  • examples of materials that easily absorb the electromagnetic wave 62 include carbon, diamond like carbon (DLC), silicon carbide (SiC), silicon nitride (SiN), alumina (Al 2 ) Examples include O 3 ), ceramics, black nickel, black chromium, and resins in which these absorbent materials are dispersed.
  • the intermediate body 40 has a structure in which heat is not easily transmitted except in the target section or in the irradiation range.
  • the intermediate body 40 may have a structure having a heat insulating portion 42 which inhibits heat transfer in the surface direction.
  • the heat insulating portion 42 may be, for example, a portion filled with a heat insulating material, or may be a gap portion formed by a groove or a hole.
  • the hole may be used as a suction hole for sucking and holding the substrate 110.
  • the arrangement pitch of the heat insulation portion 42 may be substantially the same as the arrangement pitch of the mounting sections, or may be sufficiently smaller than the arrangement pitch of the mounting sections.
  • the intermediate body 40 is formed of a material having high heat conductivity, heat is easily dispersed uniformly in the section to be irradiated, so that the entire semiconductor chip 100 to be heated is uniformly heated. It becomes easy to do.
  • the arrangement pitch of the heat insulation portion 42 is sufficiently smaller than the arrangement pitch of the mounting section, the heat transfer to the region other than the range actually irradiated with the electromagnetic wave 62 is effectively prevented. As a result, the heat input to the semiconductor chip 100 other than the heating target is effectively prevented. Further, in this case, since it is not necessary to replace the intermediate 40 in accordance with the type of the substrate 110 (difference in arrangement pitch of the mounting sections), the versatility of the intermediate 40 is improved.
  • the heat conductivity of the entire intermediate body 40 may be lowered. If the heat conductivity of the intermediate body 40 is low, the heat transfer is difficult to occur except the portion where the electromagnetic wave 62 is irradiated, so that the heat input to the non-target semiconductor chip 100 can be effectively prevented.
  • the intermediate body 40 may be made of a low heat transfer material (for example, a resin in which an absorber is dispersed).
  • the thickness of intermediate 40 may be reduced to reduce the heat conductivity of the entire intermediate 40.
  • the intermediate body 40 is described as a plate-like member, but as shown in FIG. 7, the intermediate body 40 is a covering film 44 (for example, a black body) covering the surface of the stage 30. Film) may be used.
  • the surface of the stage 30 may be a flat surface, but as shown in FIG. 7, a groove may be formed. By forming such a groove, the heat conductivity in the surface direction is reduced, and heat input to the non-target semiconductor chip 100 can be prevented.
  • the intermediate body 40 may have a multilayer structure in which a plurality of layers are stacked in the thickness direction.
  • the intermediate body 40 may have a multilayer structure in which the heat insulating layer 49, the heat transfer layer 48, and the absorption layer 46 are sequentially stacked from the stage 30 side.
  • the absorbing layer 46 is a layer made of a material that easily absorbs the electromagnetic wave 62.
  • the heat transfer layer 48 is made of a material that easily transmits the electromagnetic wave 62 and has a high heat conductivity. When the electromagnetic wave 62 is an infrared ray, the heat transfer layer 48 is formed of, for example, silicon or the like.
  • the heat transfer layer 48 is provided with a heat insulating portion 42 which inhibits heat transfer to an area not to be heated. Further, by providing the heat transfer layer 48, even if the heat conductivity of the absorption layer 46 is low, heat can be rapidly dispersed in the heating target range, so that the entire semiconductor chip 100 to be heated can be uniformly heated.
  • the heat insulating layer 49 is made of a material having high heat insulating properties, such as glass, while transmitting the electromagnetic wave 62.
  • the absorbing layer 46 may have a multilayer structure having a layer corresponding to each wavelength.
  • the absorption layer 46 has a high absorption sensitivity around the wavelength ⁇ 1. It may have a multilayer structure in which the absorption layer 46a, the second absorption layer 46b having high absorption sensitivity at around the wavelength ⁇ 2, and the third absorption layer 46c having high absorption sensitivity at around the wavelength ⁇ 3 are stacked. As described above, heat can be generated more efficiently by providing the absorption layer having high absorption sensitivity for each wavelength range.
  • the absorption layers in order such that they are separated from the stage 30 as the absorption layer corresponds to the long wavelength.
  • the configurations of the intermediates 40 described above may be combined as appropriate.
  • the intermediate body 40 is described as a single layer structure in FIGS. 6 and 7, the intermediate body 40 illustrated in FIGS. 6 and 7 is changed to a multilayer structure as shown in FIG. 8 and FIG. You may Further, although the absorbing layer 46 is illustrated as a single layer in FIG. 8, the absorbing layer 46 of FIG. 8 may further have a multilayer structure as shown in FIG. 9.
  • the substrate 110 can be used. Can be heated locally. And by performing such local heating (irradiation of the electromagnetic wave 62) only to the mounting section which performs this pressure bonding process, the semiconductor chip 100 of the lowest layer can also be heated appropriately, and a good mounting quality can be obtained. In addition, by locally heating the mounting section to be subjected to the pressure bonding process, the temperature difference ⁇ T in the stack can be reduced, and the mounting quality of the plurality of semiconductor chips 100 constituting one stack can be made uniform.
  • the electromagnetic wave 62 is not irradiated to the mounting section where the pressure bonding process is not performed, the temperature rise of the mounting area, and hence the degradation and deterioration due to the heat of the semiconductor chip 100 not subject to the pressure bonding process are effective. Can be prevented.
  • a mounting step of mounting the substrate 110 on the intermediate body 40 is performed.
  • a bonding step of bonding the semiconductor chip 100 to the upper surface of the substrate 110 is performed.
  • the bonding process is further roughly divided into a temporary pressure bonding process and a full pressure bonding process.
  • the mounting head 50 stacks the plurality of semiconductor chips 100 while temporarily pressing them in all the mounting sections, to form a temporary laminated body STt.
  • the mounting head 50 is previously heated to the first temperature T1.
  • the stage 30 is moved horizontally to place one mounting section 34 directly under the mounting head 50.
  • the mounting head 50 sucks and holds the semiconductor chip 100 transferred by the chip transfer unit 14 and then lowers the semiconductor chip 100 as a mounting object (substrate 110 or other semiconductor chip 100). It is placed on top and pressed by the first load F1. Thereby, the NCF 108 of the semiconductor chip 100 is softened, and the semiconductor chip 100 is temporarily pressure-bonded.
  • the temporary press-bonding operation is repeated a plurality of times to form a temporary laminate STt in one mounting section. If the temporary stack STt can be formed in one mounting section, the stage 30 moves in the horizontal direction so that the other mounting section is positioned immediately below the mounting head 50. Then, the temporary stacked body STt is formed using the mounting head 50 again. Thereafter, the same processing is performed on all the mounting sections.
  • the main pressure bonding step is performed.
  • the main pressure bonding process is sequentially performed on the plurality of temporary stacks STt.
  • the mounting head 50 switches the temperature from the first temperature T1 to the second temperature T2.
  • the stage 30 is moved horizontally to place one mounting section directly below the mounting head 50.
  • the mounting head 50 is lowered to press the upper surface of one temporary laminated body STt with the second load F2.
  • the plurality of semiconductor chips 100 constituting the one temporary laminated body STt are collectively pressure bonded at one time.
  • a heating step of locally heating the mounting section in which the one temporary laminated body STt is disposed is also performed.
  • the electromagnetic wave 62 is irradiated to the range corresponding to the target mounting section (the area immediately below the mounting head 50) in the intermediate body 40, and only the corresponding range is locally heated.
  • the temperature of the target range (irradiation range) in the intermediate 40 is increased, and the substrate 110 in contact with the intermediate 40 and the semiconductor chip 100 on the substrate 110 are also heated.
  • the pressure bonding process can be performed in a state where the temperature difference between the upper layer and the lower layer of the temporary stack STt (temperature difference ⁇ T in the stack) is small. As a result, the mounting quality of the semiconductor chip 100 can be further improved.
  • the stage 30 When one temporary laminate STt is fully crimped, the stage 30 is moved in the horizontal direction such that the other mounting section is positioned directly below the mounting head 50. Then, again, the heating and pressing of the temporary laminated body STt using the mounting head 50 and the local heating of the intermediate body 40 by the electromagnetic wave 62 are performed. Then, if the same processing is performed on all mounting sections, the manufacturing processing of the semiconductor device is completed.
  • electromagnetic waves are generated in the portion corresponding to the mounting section 34 where the semiconductor chip 100 to be heated is mounted in the intermediate body 40.
  • the electromagnetic wave 62 is absorbed by the intermediate body 40, it can be locally heated reliably regardless of the material of the substrate 110 (even if the substrate 110 easily absorbs and reflects the electromagnetic wave 62).
  • the substrate made of sapphire glass is used as the substrate 110 in the above description, as described above, the material of the substrate 110 is not limited in the mounting device disclosed in the present specification.
  • the substrate 110 is heated by the electromagnetic wave 62 only when the temporary laminated body STt is fully crimped collectively, but if necessary, the substrate 110 is heated by the electromagnetic wave 62 also at the time of temporary crimping. It is also good. Further, in the above description, only the case where the plurality of semiconductor chips 100 are stacked and mounted is illustrated, but the technology disclosed in the present specification can naturally be applied even when the stacked mounting is not performed.
  • the mounting head 50 and the irradiation unit 18 are one in the above description, a plurality of these may be provided if necessary, and a crimping process or an electromagnetic wave 62 of the intermediate 40 may be simultaneously performed in a plurality of places. Heating may be performed.
  • SYMBOLS 10 mounting device 12 chip supply unit, 14 chip transfer unit, 16 bonding unit, 18 irradiation unit, 20 control unit, 22 projecting portion, 24 die picker, 26 transfer head, 28 rotation table, 30 stage, 34 mounting section, 40 middle Body, 42 heat insulating portion, 44 coating film, 46 absorption layer, 48 heat transfer layer, 49 heat insulating layer, 50 mounting head, 60 electromagnetic wave source, 61 reflecting surface, 62 electromagnetic wave, 63 apertures, 100 semiconductor chips, 102, 104 electrodes Terminals, 106 bumps, 110 substrates, 112 electrodes.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

半導体チップ１００を、基板１１０または他の半導体チップ１００である被実装体にボンディングして半導体装置を製造する実装装置１０は、第一面と、前記第一面と反対側の第二面と、を有するステージ３０と、前記第一面と前記基板１１０との間に介在する中間体４０と、前記ステージ３０に対して相対移動が可能であり、前記半導体チップ１００を前記被実装体にボンディングする実装ヘッド５０と、前記ステージ３０透過するとともに前記中間体４０で吸収される電磁波６２を前記ステージ３０の第二面側から前記中間体４０に向かって照射する照射ユニット１８と、を備え、前記中間体が前記電磁波を吸収することで、前記基板が加熱される。

Description

実装装置および製造方法
　本明細書は、半導体チップを、基板または他の半導体チップである被実装体にボンディングして半導体装置を製造する実装装置、および、半導体装置の製造方法を開示する。
　半導体チップを、基板または他の半導体チップの上にボンディングする場合、通常、加熱した実装ヘッドで、半導体チップを加熱加圧する。ただし、実装ヘッドからの熱のみで、ボンディング対象となる半導体チップを適切に加熱することは難しい。特に、近年は、半導体装置の更なる高機能化、小型化のために、複数の半導体チップを積層して実装することが提案されている。この場合、実装処理の時間短縮のために、複数の半導体チップを仮圧着しながら積層した後、当該複数の半導体チップを一括で本圧着する場合がある。すなわち、複数の半導体チップを仮圧着状態で積層して仮積層体を形成した後、当該仮積層体の上面を加熱した実装ヘッドで加熱加圧して本圧着する場合がある。かかる場合には、実装ヘッドからの熱のみで、仮積層体の最下層の半導体チップまで適切に加熱することは難しい。そこで、従来から、半導体装置をボンディングする際には、基板が載置されるステージ全体を加熱している。これによれば、半導体チップの上下両側から加熱できる。
国際公開第２０１０／０５０２０９号 特許第３８３３５３１号公報 特許第４００１３４１号公報
　しかし、ステージ全体を加熱した場合、ボンディング対象（加熱対象）の半導体チップとは異なる箇所に配置された半導体チップも加熱され続けることになる。結果として、半導体チップに、長時間、熱が入力されることになる。こうした長期に亘る熱入力は、半導体チップ、特に半導体チップの底面に設けられた非導電性フィルム（Ｎｏｎ　Ｃｏｎｄｕｃｔｉｖｅ　Ｆｉｌｍ）等の樹脂の劣化を招き、ひいては、実装品質の低下を招く。
　かかる問題を避けるために、ステージの複数箇所に、パルスヒータ等の局所加熱用のヒータを設けておき、必要な箇所のヒータのみをオンすることも考えられる。しかし、こうした局所加熱用のヒータをステージに埋め込んだ場合、ステージの平坦度を維持することが難しく、ひいては、実装品質の低下を招く。
　また、特許文献１－３には、ステージの裏側から照射した光により、基板を光加熱する技術が開示されているが、これらは、いずれも、適用できる基板種類が限られている。
　そこで、本明細書では、基板の種類に関わらず、ボンディング対象の半導体チップを適切に加熱できる実装装置、および、半導体装置の製造方法を提供する。
　本願で開示する実装装置は、半導体チップを、基板または他の半導体チップである被実装体にボンディングして半導体装置を製造する実装装置であって、第一面と、前記第一面と反対側の第二面と、を有するステージと、前記第一面と前記基板との間に介在する中間体と、前記ステージに対して相対移動が可能であり、前記半導体チップを前記被実装体にボンディングする実装ヘッドと、前記ステージを透過するとともに前記中間体で吸収される電磁波を前記ステージの第二面側から前記中間体に向かって照射する照射ユニットと、を備え、前記中間体が前記電磁波を吸収することで、前記基板が加熱される、ことを特徴とする。
　ここで、前記中間体は、面方向への伝熱を阻害する断熱部を有してもよい。また、前記中間体において水平方向に延びる溝または孔により形成される間隙部を含んでもよい。
　また、前記中間体は、前記第一面側から順に、前記電磁波を吸収する吸収層と、前記電磁波を透過するとともに伝熱性の高い伝熱層と、前記電磁波を透過するとともに伝熱性の低い材料からなる断熱層と、が厚み方向に積層された多層構造であってもよい。
　また、前記電磁波は、複数の波長域を含でおり、前記中間体は、前記複数の波長域ごとに設けられた複数の吸収層が、厚み方向に積層された多層構造を含んでおり、前記複数の吸収層は、対応する波長域が長いほど、前記ステージから離れるように積層されていてもよい。
　また、前記基板は、複数の前記半導体チップが熱圧着されるものであり、前記照射ユニットは、前記電磁波の照射領域、および、前記電磁波の照射位置の少なくとも一方を変更する変更手段を備えてもよい。
　また、前記実装ヘッドは、複数の前記半導体チップが仮圧着された状態で積層された仮積層体を加熱して本圧着するヒータを備え、前記照射ユニットで前記中間体を照射することで、前記ヒータとともに前記仮積層体を加熱してもよい。
　本明細書で開示する半導体装置の製造方法は、半導体チップを、基板または他の半導体チップである被実装体にボンディングして半導体装置を製造する半導体装置製造方法であって、ステージの第一面に載置された中間体に、前記基板を載置工程と、前記ステージに対して相対移動が可能な実装ヘッドにより、前記半導体チップを前記被実装体にボンディングするボンディング工程と、前記ボンディング工程の少なくとも一部と並行して、前記ステージを挟んで前記実装ヘッドの反対側に配される照射ユニットから、前記中間体で吸収されるとともに前記ステージを透過する電磁波を照射することで、前記中間体を加熱する中間体加熱工程と、を備える、ことを特徴とする。
　本明細書で開示する技術によれば、ステージと基板との間に電磁波を吸収する中間体が設けられているため、基板の種類に関わらず、中間体、ひいては、中間体と接触する基板を加熱でき、結果として、ボンディング対象の半導体チップを適切に加熱できる。
実装装置の構成を示す図である。 半導体装置の一例を示す図である。 半導体チップの一例を示す図である。 基板を局所加熱している様子を示す図である。 照射ユニットの他の一例を示す図である。 中間体の他の構成を示す図である。 中間体の他の構成を示す図である。 中間体の他の構成を示す図である。 中間体の他の構成を示す図である。
　以下、半導体装置の製造方法および実装装置１０について図面を参照して説明する。図１は、実装装置１０の構成を示す図である。この実装装置１０は、基板１１０の上に、半導体チップ１００を実装する装置である。この実装装置１０は、複数の半導体チップ１００を積層して実装する場合に特に好適な構成となっている。ただし、この実装装置１０は、半導体チップ１００を積層しない場合にも当然ながら適用できる。また、この実装装置１０は、基板１１０が、後述する電磁波６２を透過または反射させる場合に特に好適な構成となっている。ただし、基板１１０は、必ずしも電磁波６２を透過または反射させる必要はなく、基板１１０は、電磁波６２を吸収しやすい構造でもよい。
　また、以下の説明では、複数の半導体チップ１００を積層して成る積層体のうち、積層体を構成する複数の半導体チップ１００が仮圧着状態のものを「仮積層体ＳＴｔ」と呼び、複数の半導体チップ１００が、本圧着状態のものを「チップ積層体ＳＴｃ」と呼び区別する。
　実装装置１０は、チップ供給ユニット１２、チップ搬送ユニット１４、ボンディングユニット１６、照射ユニット１８、および、これらの駆動を制御する制御部２０と、を備える。チップ供給ユニット１２は、チップ供給源から半導体チップ１００を取り出し、チップ搬送ユニット１４に供給する部位である。このチップ供給ユニット１２は、突上部２２とダイピッカ２４と移送ヘッド２６と、を備えている。
　チップ供給ユニット１２において、複数の半導体チップ１００は、ダイシングテープＴＥ上に載置されている。このとき半導体チップ１００は、バンプ１０６が上側を向いたフェイスアップ状態で載置されている。突上部２２は、この複数の半導体チップ１００の中から一つの半導体チップ１００のみを、フェイスアップ状態のまま、上方に突き上げる。ダイピッカ２４は、突上部２２により突き上げられた半導体チップ１００を、その下端で吸引保持して受け取る。半導体チップ１００を受け取ったダイピッカ２４は、当該半導体チップ１００のバンプ１０６が下方を向くように、すなわち、半導体チップ１００がフェイスダウン状態になるように、その場で１８０度回転する。この状態になれば、移送ヘッド２６が、ダイピッカ２４から半導体チップ１００を受け取る。
　移送ヘッド２６は、上下および水平方向に移動可能であり、その下端で、半導体チップ１００を吸着保持できる。ダイピッカ２４が１８０度回転して、半導体チップ１００がフェイスダウン状態となれば、移送ヘッド２６は、その下端で、当該半導体チップ１００を吸着保持する。その後、移送ヘッド２６は、水平および上下方向に移動して、チップ搬送ユニット１４へと移動する。
　チップ搬送ユニット１４は、鉛直な回転軸Ｒａを中心として回転する回転台２８を有している。移送ヘッド２６は、回転台２８の所定位置に、半導体チップ１００を載置する。半導体チップ１００が載置された回転台２８が回転軸Ｒａを中心として回転することで、当該半導体チップ１００が、チップ供給ユニット１２と反対側に位置するボンディングユニット１６に搬送される。
　ボンディングユニット１６は、基板１１０を支持するステージ３０と、ステージ３０の上に載置される中間体４０と、半導体チップ１００を基板１１０に取り付ける実装ヘッド５０と、を備えている。ステージ３０は、基板１１０を支持する上面（第一面）と、当該第一面と反対側の下面（第二面）とを有する。また、ステージ３０は、水平方向に移動可能であり、載置されている基板１１０と実装ヘッド５０との相対位置関係を調整する。ステージ３０は、後に詳説するように、照射ユニット１８から照射される電磁波６２を透過可能な材料で構成されている。したがって、電磁波６２が、可視光または赤外線光である場合、ステージ３０は、例えば、石英、フッ化マグネシウム、ゲルマニウム等で構成することができる。
　ステージ３０の上面（第一面）には、中間体４０が設けられている。この中間体４０は、基板１１０が載置される板状部材である。換言すれば、中間体４０は、ステージ３０と基板１１０との間に介在する。中間体４０は、ステージ３０に分離不可能に固着されていてもよいし、必要に応じてステージ３０から着脱できてもよい。また、中間体４０は、単層構造でもよいし、多層構造でもよい。ただし、単層、多層のいずれであっても、中間体４０は、照射ユニット１８から照射される電磁波６２を吸収できる吸収層を少なくとも一層以上、有している。
　実装ヘッド５０は、基板１１０に、複数の半導体チップ１００を積層して実装する。実装ヘッド５０は、その下端に半導体チップ１００を保持でき、また、鉛直な回転軸Ｒｂ回りの回転と、昇降と、が可能となっている。この実装ヘッド５０は、半導体チップ１００を基板１１０または他の半導体チップ１００の上に圧着する。具体的には、保持している半導体チップ１００を基板１１０等に押し付けるように、実装ヘッド５０が、下降することで、半導体チップ１００の仮圧着または本圧着が行われる。この実装ヘッド５０には、温度可変のヒータ（図示せず）が内蔵されており、実装ヘッド５０は、仮圧着実行時には、第一温度Ｔ１に、本圧着実行時には、第一温度Ｔ１よりも高い第二温度Ｔ２に加熱される。また、実装ヘッド５０は、仮圧着実行時には、第一荷重Ｆ１を、本圧着実行時には、第二荷重Ｆ２を、半導体チップ１００に付加する。
　実装ヘッド５０の近傍には、カメラ（図示せず）が設けられている。基板１１０および半導体チップ１００には、それぞれ、位置決めの基準となるアライメントマークが付されている。カメラは、このアライメントマークが映るように、基板１１０および半導体チップ１００を撮像する。制御部２０は、この撮像により得られた画像データに基づいて、基板１１０および半導体チップ１００の相対位置関係を把握、必要に応じて、実装ヘッド５０の軸Ｒｂ回りの回転角度およびステージ３０の水平位置を調整する。
　照射ユニット１８は、ステージ３０の裏側から特定波長の電磁波６２を照射することで基板１１０を局所的に加熱する。照射ユニット１８は、少なくとも、電磁波６２を照射する電磁波源６０を有している。以下の説明では、電磁波６２が、赤外線レーザ光である場合を例に挙げて説明する。ただし、電磁波６２は、ステージ３０を透過しやすく、中間体４０に吸収されやすい波長を有していれば特に限定されない。したがって、電磁波６２としては、例えば、赤外線、可視光線等を用いることができる。また、電磁波６２は、単一の波長のみを有するものでもよいし、複数波長を有するものでもよい。さらに、電磁波源６０としては、所望の波長、パワーの電磁波を照射できるのであれば、特に限定されず、例えば、レーザ発振器やＬＤ（Ｌａｓｅｒ　Ｄｉｏｄｅ）、ＬＥＤ、ハロンゲンランプ、キセノンランプ等を用いることができる。照射ユニット１８は、さらに、電磁波６２の照射領域、および、照射位置の少なくとも一方を変更するための変更機構を有してもよい。変更機構は、例えば、絞りやレンズ、ミラー、光ファイバ等の光学部材や、これら光学部材を駆動して電磁波を走査させる駆動部材等を有してもよい。
　制御部２０は、各部の駆動を制御するもので、例えば、各種演算を行うＣＰＵと、各種データやプログラムを記憶する記憶部と、を備えている。制御部２０は、記憶部に記憶されたプログラムに従い、各部を駆動して、半導体チップの実装処理を実行する。例えば、制御部２０は、実装ヘッド５０およびステージ３０を駆動して、半導体チップを基板１１０に実装させる。また、制御部２０は、後述する本圧着処理と並行して、照射ユニット１８を駆動して、基板１１０を局所的に加熱させる。
　次に、この実装装置で製造される半導体装置について図３、図４を参照して説明する。図３は、半導体装置の一例を示す模式図、図４は、半導体チップ１００の模式図である。なお、図３において、半導体チップ１００と基板１１０との境界、および、二つの半導体チップ１００の境界における太線は、本圧着されていることを示している。
　本例で取り扱う半導体装置は、図２に示すように、基板１１０の上面に、複数（図示例では４つ）の半導体チップ１００が積層実装されている。本例では、基板１１０は、電磁波６２である赤外線レーザ光を透過させる材質、例えば、サファイアガラス等からなる。基板１１０には、格子状に並ぶ複数の実装区画が設定されている。各実装区画には、複数の半導体チップ１００が積層実装される。各実装区画の表面には、実装される半導体チップ１００のバンプ１０６に対応した位置に、電極１１２が形成されている。
　次に半導体チップ１００の構成について説明する。図３に示すように、半導体チップ１００の上下面には、電極端子１０２，１０４が形成されている。また、半導体チップ１００の片面には、電極端子１０２に連なってバンプ１０６が形成されている。バンプ１０６は、導電性金属からなり、所定の溶融温度Ｔｍで溶融する。
　また、半導体チップ１００の片面には、バンプ１０６を覆うように、非導電性フィルム（以下「ＮＣＦ」という）１０８が貼り付けられている。ＮＣＦ１０８は、半導体チップ１００と、基板１１０または他の半導体チップ１００とを接着する接着剤として機能するもので、非導電性の熱硬化性樹脂、例えば、ポリイミド樹脂、エポキシ樹脂、アクリル樹脂、フェノキシ樹脂、ポリエーテルスルホン樹脂等からなる。このＮＣＦ１０８の厚みは、バンプ１０６の平均高さよりも大きく、バンプ１０６は、このＮＣＦ１０８によりほぼ完全に覆われている。ＮＣＦ１０８は、常温下では、固体のフィルムであるが、所定の軟化開始温度Ｔｓを超えると、徐々に、可逆的に軟化して流動性を発揮し、所定の硬化開始温度Ｔｔを超えると、不可逆的に硬化し始める。
　ここで、軟化開始温度Ｔｓは、硬化開始温度Ｔｔおよびバンプ１０６の溶融温度Ｔｍよりも低い。仮圧着用の第一温度Ｔ１は、この軟化開始温度Ｔｓより高く、溶融温度Ｔｍおよび硬化開始温度Ｔｔよりも低い。また、本圧着用の第二温度Ｔ２は、溶融温度Ｔｍおよび硬化開始温度Ｔｔよりも高い。すなわち、Ｔｓ＜Ｔ１＜（Ｔｍ，Ｔｔ）＜Ｔ２となっている。
　半導体チップ１００を基板１１０または下側の半導体チップ１００（以下、両者を区別しない場合は「被実装体」と呼ぶ）に仮圧着する際には、実装ヘッド５０を、第一温度Ｔ１に加熱したうえで半導体チップ１００を加圧する。このとき、半導体チップ１００のＮＣＦ１０８は、実装ヘッド５０からの伝熱により、第一温度Ｔ１近傍まで加熱され、軟化し、流動性を持つ。そして、これにより、ＮＣＦ１０８が、半導体チップ１００と被実装体との隙間に流れ込み、当該隙間を確実に埋めることができる。
　半導体チップ１００を、被実装体に本圧着する際には、実装ヘッド５０を、第二温度Ｔ２に加熱したうえで、半導体チップ１００を加圧する。このとき、半導体チップ１００のバンプ１０６およびＮＣＦ１０８は、実装ヘッド５０からの伝熱により、第二温度Ｔ２近傍まで加熱される。これにより、バンプ１０６は、溶融し、対向する被実装体に溶着できる。また、この加熱により、ＮＣＦ１０８が、半導体チップ１００と被実装体との隙間を埋めた状態で硬化するため、半導体チップ１００と被実装体とが強固に固定される。つまり、本圧着の際、半導体チップ１００は、基板１１０等に熱圧着される。
　ここで、実装ヘッド５０の温度を、第一温度Ｔ１から第二温度Ｔ２、または、第二温度Ｔ２から第一温度Ｔ１へ切り替えるには、一定の時間がかかる。したがって、半導体装置の製造時間を短縮するためには、実装ヘッド５０の温度の切り替え回数を低減することが有効である。そこで、複数の半導体チップ１００を積層実装する場合には、全ての半導体チップ１００を仮圧着した後に、この仮圧着された半導体チップ１００を本圧着するプロセスが提案されている。具体的には、まず、第一温度Ｔ１に加熱した実装ヘッド５０を用いて、複数の半導体チップ１００を仮圧着しながら積層して成る仮積層体ＳＴｔを、複数の実装区画に形成する。続いて、第二温度Ｔ２に切り替えた実装ヘッド５０で仮積層体ＳＴｔの上面を加圧し、これにより、仮積層体ＳＴｔを構成する複数の半導体チップ１００を一括で本圧着する。かかる手順で半導体チップ１００を実装していくことで、実装ヘッド５０の温度の切り替え回数を大幅に低減でき、半導体装置の製造時間を大幅に短縮できる。
　ところで、これまでの説明で明らかな通り、半導体チップ１００を適切に実装するためには、実装対象の半導体チップ１００が、その処理過程に応じた適切な温度に加熱されることが望まれる。例えば、本圧着を行う際には、半導体チップ１００は、ＮＣＦ１０８の硬化開始温度Ｔｔ以上、かつ、バンプ１０６の溶融温度Ｔｍ以上に加熱されていなければならない。しかし、実装ヘッド５０からの熱のみで、全ての半導体チップ１００を適切な温度に加熱することは難しい場合もあった。特に、仮積層体ＳＴｔを構成する複数の半導体チップ１００を一括で本圧着する場合、実装ヘッド５０からの熱のみでは、最下層の半導体チップ１００を、適切に加熱することは難しかった。
　また、一つの仮積層体ＳＴｔにおいて、最上層の半導体チップ１００の温度と最下層の半導体チップ１００の温度差（以下「積層体内温度差」）ΔＴは、小さいことが望まれる。積層体内温度差ΔＴが大きいと、実装品質のバラツキを招くこととなる。しかし、実装ヘッド５０からの熱のみでは、積層体内温度差ΔＴを小さくすることは難しかった。
　そこで、従来は、基板１１０が載置されるステージ３０にヒータを内蔵しておき、基板１１０全体も加熱することが多かった。かかる構成によれば、仮積層体ＳＴｔが、下側からも加熱されるため、最下層の半導体チップ１００も、適切な温度に加熱されやすく、また、積層体内温度差ΔＴをある程度小さくできる。
　ただし、ステージ３０全体を加熱する場合、当然ながら、その温度は、ＮＣＦ１０８の硬化開始温度Ｔｔよりも十分に低くしなければならない。これは、ステージ３０の温度が、硬化開始温度Ｔｔより高いと、仮圧着後、本圧着前の半導体チップ１００のＮＣＦ１０８が、熱硬化してしまうからである。そのため、ステージ３０は、あまり高温にすることはできず、積層体内温度差ΔＴを十分に小さくすることは難しかった。
　また、ステージ３０が、硬化開始温度Ｔｔより低温であったとしても、当該ステージ３０全体が加熱される場合、基板１１０上の仮圧着または本圧着された半導体チップ１００には、長時間、熱が入力され続けることになる。こうした長期間に及ぶ熱の入力は、半導体チップ１００、特に、ＮＣＦ１０８の劣化、ひいては、実装品質の劣化を招く。
　そこで、既述した通り、本明細書で開示する実装装置１０では、ステージ３０の下側に、照射ユニット１８を配置し、基板１１０を局所的に電磁波６２で加熱する。図４は、基板１１０を局所的に加熱する様子を示すイメージ図である。なお、図４では、理解を容易にするためにステージ３０、中間体４０、基板１１０の厚みを実際と異ならせているが、実際には、ステージ３０は、より厚く、中間体４０および基板１１０は、より薄い。また、図４において、三つの実装区画を図示しているが、以下の説明では、これらの実装区画を、図面左側から順に、「区画Ａ」、「区画Ｂ」、「区画Ｃ」と呼び、区別する。また、図４において、半導体チップ１００と被実装体（基板１１０または他の半導体チップ１００）との境界における太線は、本圧着されていることを示し、破線は、仮圧着されていることを示している。したがって、図４において、区画Ａの積層体は、本圧着されたチップ積層体ＳＴｃであり、区画Ｂ，Ｃの積層体は、仮圧着後かつ本圧着前の仮積層体ＳＴｔである。図４は、区画Ｂの仮積層体ＳＴｔを本圧着するときの様子を示している。
　図４に示すように、一つの仮積層体ＳＴｔを本圧着する際には、第二温度Ｔ２に加熱された実装ヘッド５０で、当該仮積層体ＳＴｔを加熱・加圧する。また、中間体４０のうち、本圧着対象の仮積層体ＳＴｔが配された区画Ｂに対応する範囲に、電磁波６２を照射し、当該区画Ｂに対応する範囲を電磁波６２で加熱する。
　ここで、既述した通り、本例において電磁波６２は、赤外線レーザ光であり、ステージ３０は、電磁波６２を透過させる材料からなる。また、ステージ３０と基板１１０との間には、電磁波６２（赤外線レーザ光）を吸収しやすい吸収層を有した中間体４０を設けている。かかる構成において、ステージ３０の下面側（第二面側）から、中間体４０のうち区画Ｂに対応する範囲に電磁波６２を照射すると、当該電磁波６２は、ステージ３０を透過し、中間体４０で吸収される。中間体４０で吸収された電磁波６２のエネルギーは、熱に変換され、中間体４０のうち、電磁波６２の照射範囲が加熱される。そして、中間体４０の一部（照射範囲）が、局所的に加熱されることで、当該中間体４０に接触する基板１１０も局所的に加熱される。
　ここで、上述した通り、ステージ３０は、電磁波６２を透過する必要があるため、ステージ３０は、電磁波６２の透過率が高い材料で形成されることが望ましい。また、ステージ３０は、伝熱性の乏しい材料であることも望まれる。これは、電磁波６２により加熱された中間体４０の熱が、ステージ３０を介して他の実装区画や外部に伝熱することを防止するためである。こうした条件を満たすために、ステージ３０は、例えば、石英やフッ化バリウム、フッ化マグネシウム、フッ化カルシウム等で構成されることが望ましい。
　また、電磁波６２は、ステージ３０を透過し、中間体４０で吸収されるのであれば、その波長は、特に限定されない。ただし、波長が過度に短い（たとえば紫外領域）場合、当該波長を生成する光源の出力は一般的に低い。加熱に適した出力を得ようとした場合、電磁波６２の波長は、可視光よりも大きい、すなわち、７５０ｎｍ以上であることが光源として望ましい。ただし、当然ながら、十分な出力で照射できるのであれば、電磁波６２は、可視光（７５０ｎｍ未満）であってもよい。
　電磁波６２の照射範囲は、半導体チップ１００の外形とほぼ同範囲であることが望ましい。また、照射ユニット１８は、所望の範囲のみに電磁波６２を照射するために、電磁波６２の照射範囲および照射位置の少なくとも一方を変更する変更手段を有することが望ましい。変更手段の構成としては、種々考えられるが、変更手段は、例えば、ステージ３０に対する電磁波源６０の位置を移動させる移動機構を有してもよい。かかる移動機構としては、例えば、ステージ３０を移動させるＸＹ移動機構が含まれる。また、変更手段は、所望の照射範囲にのみ照射するために、例えば、図４に示すように、照射範囲よりも十分に大径の電磁波６２の経路途中に設けられ、照射範囲に対応した開口が形成された絞り６３を有してもよい。この絞り６３は、対象となる半導体装置に応じて、適宜、交換されてもよい。
　また、別の形態として、基板１１０近傍において照射範囲よりも十分に小径となる電磁波６２で、照射範囲を走査してもよい。基板１１０近傍において小径の電磁波６２を得るために、小径の平行な電磁波（例えば平行光）を出射する電磁波源６０を用いてもよいし、光学部材（レンズ等）を用いて大径の電磁波６２を基板１１０周辺で合焦させてもよい。また、電磁波６２を走査させるために、電磁波源６０自体を動かしてもよいし、電磁波６２を屈曲させるミラー等を動かしてもよい。ミラーを動かす形態としては、例えば、２以上のミラーをガルバノモータで駆動させるガルバノミラー機構を用いてもよい。また、ミラーや電磁波源６０を駆動する機構として、コイルモータやカム等を用いてもよい。また、電磁波源６０から照射される電磁波６２の指向性が低く、電磁波６２が種々の方向に進行する場合には、図５に示すように、電磁波６２を所望の方向に屈折させて集光させる反射面６１を設けてもよい。図５の例では、略卵型状の空洞の内面に、金属等を蒸着させて曲面の反射面６１を形成し、電磁波源６０からの電磁波６２を所定の一点に集めるようにしている。
　また、別の形態として、所望の照射範囲にのみ照射するために、各種光学部材を用いて、電磁波６２のプロファイル（サイズ・形等）を変化させてもよい。例えば、幾何学的なビーム成形機能を有した矩形コアファイバを用いてもよい。また、別の形態として、電磁波６２の経路途中に、筒体の内面に複数のミラーが貼り付けられたカレイドスコープを配してもよい。さらに、上述の光学部材と替えて、または、加えて、回折レンズやフライアレンズ、その他の光学レンズを用いて、電磁波６２のプロファイルを変化させてもよい。
　また、図１では、電磁波源６０を一つだけ図示しているが、電磁波源６０は、２以上設けられてもよく、この２以上の電磁波源６０は、互いに同種の電磁波源でもよいし、互いに異なる種類の電磁波源でもよい。また、電磁波源６０から照射される電磁波の波長は、ほぼ単一でもよいし、ある程度の幅を有した複数波長であってもよい。また、電磁波６２のパワーは、基板１１０を所望の時間で、所望の温度まで加熱できることが望ましい。例えば、仮積層体ＳＴｔを一括で本圧着する際には、最下層の半導体チップ１００を、最上層の半導体チップ１００と同じ温度まで加熱することが望まれる。通常、本圧着の実行時間は、数秒であるため、電磁波６２は、この本圧着の実行中（数秒以内）に基板１１０を第二温度Ｔ２近くまで加熱できる程度のパワーを有することが望ましい。
　中間体４０は、上述した通り、電磁波６２を吸収しやすい吸収層４６を少なくとも有する板状部材である。図４では、電磁波６２を吸収しやすい吸収層４６のみを有した単層構造の中間体４０を例示している。なお、電磁波６２が可視光または赤外線である場合、電磁波６２を吸収しやすい材料としては、例えば、カーボン、ダイヤモンドライクカーボン（ＤＬＣ）、シリコンカーバイド（ＳｉＣ）、窒化ケイ素（ＳｉＮ）、アルミナ（Ａｌ２Ｏ３）、セラミックス、黒色ニッケル、黒色クロム、および、これら吸収材料が分散された樹脂等が挙げられる。
　かかる中間体４０は、当然ながら、照射された電磁波６２を効率的に吸収することが望まれる。また、実装処理に際しては、本圧着対象の仮積層体ＳＴｔ（図４の例では区画Ｂの仮積層体ＳＴｔ）は、加熱されることが望まれる一方、他のチップ積層体ＳＴｃおよび仮積層体ＳＴｔ（図４における区画Ａおよび区画Ｃの積層体）には、熱が伝わらないことが望まれる。そのため、中間体４０は、対象となる区画以外、あるいは、照射範囲以外には、熱が伝わりにくい構造であることが望ましい。
　具体的には、中間体４０は、図６に示すように、面方向への伝熱を阻害する断熱部４２を有する構造としてもよい。この断熱部４２は、例えば、断熱材料が充填された部位であってもよいし、溝または孔により形成される間隙部でもよい。断熱部４２を孔により形成される間隙とした場合、当該孔は、基板１１０を吸引保持するための吸着孔として用いられてもよい。
　断熱部４２の配設ピッチは、実装区画の配設ピッチとほぼ同じでもよいし、実装区画の配設ピッチよりも十分に小さくてもよい。断熱部４２の配設ピッチを実装区画の配設ピッチと同じにする場合には、断熱部４２は、図６に示すように、実装区画の境界に対応する位置に形成することが望ましい。かかる構成とすることで、隣接する実装区画、ひいては、加熱対象以外の半導体チップ１００への熱の入力が効果的に防止される。また、かかる構成とし、かつ、中間体４０を伝熱性の高い材料で構成した場合、照射対象の区画には、熱が均等に分散しやすくなるため、加熱対象の半導体チップ１００全体を均等に加熱しやすくなる。
　また、断熱部４２の配設ピッチを、実装区画の配設ピッチよりも十分に小さくした場合、電磁波６２が実際に照射された範囲以外への伝熱が効果的に防止される。結果として、加熱対象以外の半導体チップ１００への熱の入力が効果的に防止される。また、この場合、基板１１０の種類（実装区画の配設ピッチの違い）に応じて、中間体４０を交換する必要がないため、中間体４０の汎用性が向上する。
　また、断熱部４２を設けるのではなく、中間体４０全体の伝熱性を低くしてもよい。中間体４０の伝熱性が低いと、電磁波６２が照射された箇所以外に伝熱しにくくなるため、対象外の半導体チップ１００への熱入力を効果的に防止できる。中間体４０全体の伝熱性を低下させる方法としては、中間体４０を低伝熱材料（例えば吸収体を分散させた樹脂等）で構成すればよい。また、別の形態として、中間体４０の肉厚を薄くして中間体４０全体の伝熱性を低下させてもよい。
　また、これまでの説明では、中間体４０を、板状部材として説明しているが、中間体４０は、図７に示すように、ステージ３０の表面を被覆する被覆膜４４（例えば黒体被膜）でもよい。この場合、ステージ３０の表面は、平坦面でもよいが、図７に示すように、溝が形成されていてもよい。かかる溝を形成することで、面方向への伝熱性が低下し、対象外の半導体チップ１００への熱入力が防止できる。
　また、中間体４０は、複数の層を厚み方向に積層した多層構造としてもよい。例えば、図８に示すように、中間体４０は、ステージ３０側から順に、断熱層４９、伝熱層４８、吸収層４６が積層された多層構造としてもよい。吸収層４６は、電磁波６２を吸収しやすい材料から構成された層である。伝熱層４８は、電磁波６２を透過しやすく、かつ、伝熱性の高い材料で構成される。電磁波６２が赤外線である場合、伝熱層４８は、例えば、シリコン等で形成される。この伝熱層４８には、望ましくは、加熱対象外の区域への伝熱を阻害する断熱部４２が設けられていることが望ましい。そして、かかる伝熱層４８を設けることで、吸収層４６の伝熱性が低くても、加熱対象範囲に、迅速に熱を分散できるため、加熱対象の半導体チップ１００全体を均等に加熱できる。
　断熱層４９は、電磁波６２を透過する一方で断熱性の高い材料、例えば、ガラス等からなる。伝熱層４８とステージ３０との間に断熱層４９を配することで、吸収層４６で発生した熱が、ステージ３０に流出することが防止され、熱効率を向上できる。
　また、電磁波６２が複数波長を含む場合には、吸収層４６を、各波長ごとに対応する層を有した多層構造としてもよい。例えば、電磁波６２が、ある波長λ１，λ２，λ３（λ１＜λ２＜λ３）の電磁波を含んでいる場合、吸収層４６は、図９に示すように、波長λ１前後で吸収感度が高い第一吸収層４６ａと、波長λ２前後で吸収感度が高い第二吸収層４６ｂと、波長λ３前後で吸収感度が高い第三吸収層４６ｃと、が積層された多層構造としてもよい。このように各波長域ごとに吸収感度が高い吸収層を設けることで、より効率的に熱を発生させることができる。また、この場合、長波長に対応する吸収層ほど、ステージ３０から離れるような順番で積層させることが望ましい。上述の例では、ステージ３０側から、第一吸収層４６ａ、第二吸収層４６ｂ、第三吸収層４６ｃの順に並ぶように積層されることが望ましい。これは、長波長の電磁波ほど、伝搬過程におけるロスが少なく、長距離の伝搬が可能になるためである。
　また、これまで説明した中間体４０の構成は、適宜、組み合わされてもよい。例えば、図６、図７では、中間体４０を単層構造として記載しているが、図６、図７に図示される中間体４０を、図８や図９に示すような多層構造に変更してもよい。また、図８では、吸収層４６を、単層として図示しているが、図８の吸収層４６は、さらに、図９に示すような多層構造としてもよい。
　いずれにしても、ステージ３０と基板１１０との間に、電磁波６２を吸収して発熱する中間体４０を設けることで、基板１１０が電磁波６２を透過・反射しやすい材質であっても、基板１１０を局所的に加熱することができる。そして、こうした局所加熱（電磁波６２の照射）を、本圧着処理を行う実装区画にのみ行うことで、最下層の半導体チップ１００も適切に加熱でき、良好な実装品質が得られる。また、本圧着処理を行う実装区画に対して局所加熱を行うことで、積層体内温度差ΔＴを低減でき、一つの積層体を構成する複数の半導体チップ１００の実装品質を均一化できる。
　その一方で、本圧着処理を行わない実装区画には、電磁波６２を照射しないため、当該実装区域の温度上昇、ひいては、本圧着処理の対象でない半導体チップ１００の熱に起因する劣化や変質を効果的に防止できる。
　次に、この実装装置１０を用いた半導体装置の製造の流れについて説明する。半導体装置を製造する場合には、まず、基板１１０を、中間体４０に載置する載置工程を実行する。続いて、実装ヘッド５０を用いて、基板１１０の上面に、半導体チップ１００をボンディングするボンディング工程を実行する。このボンディング工程は、さらに、仮圧着工程と、本圧着工程と、に大別される。
　仮圧着工程では、実装ヘッド５０は、全ての実装区画において、複数の半導体チップ１００を仮圧着しながら積層し、仮積層体ＳＴｔを形成する。具体的には、実装ヘッド５０は、予め第一温度Ｔ１に加熱しておく。その状態で、まず、ステージ３０を水平移動させて、一つの実装区画３４を、実装ヘッド５０の真下に配置する。そして、実装ヘッド５０は、チップ搬送ユニット１４で搬送された半導体チップ１００を、その先端吸引保持した後、下降し、当該半導体チップ１００を、被実装体（基板１１０または他の半導体チップ１００）の上に載置し、第一荷重Ｆ１で押圧する。これにより、半導体チップ１００のＮＣＦ１０８が軟化し、半導体チップ１００が仮圧着される。この仮圧着作業を、複数回繰り返し、一つの実装区画に、仮積層体ＳＴｔを形成する。一つの実装区画に、仮積層体ＳＴｔが形成できれば、ステージ３０は、他の実装区画が、実装ヘッド５０の真下に位置するように、水平方向に移動する。そして、再び、実装ヘッド５０を用いて仮積層体ＳＴｔの形成を行う。以降、同様の処理を、全ての実装区画に対して行う。
　全ての実装区画において、仮積層体ＳＴｔが形成できれば、続いて、本圧着工程を実行する。本圧着工程では、本圧着処理を複数の仮積層体ＳＴｔに対して順番に行う。具体的には、実装ヘッド５０は、第一温度Ｔ１から第二温度Ｔ２に温度を切り替える。また、その状態で、ステージ３０を水平移動させて、一つの実装区画を、実装ヘッド５０の真下に配置する。この状態になれば、実装ヘッド５０は、下降して、一つの仮積層体ＳＴｔの上面を第二荷重Ｆ２で加圧する。これにより、当該一つの仮積層体ＳＴｔを構成する複数の半導体チップ１００が、一括で本圧着される。
　ここで、この本圧着処理と並行して、当該一つの仮積層体ＳＴｔが配された実装区画を局所的に加熱する加熱工程も行う。具体的には、中間体４０のうち、対象となる実装区画（実装ヘッド５０の真下領域）に対応する範囲に、電磁波６２を照射し、当該対応する範囲のみを局所的に加熱する。これにより、中間体４０のうち対象範囲（照射範囲）の温度が上昇し、当該中間体４０に接触する基板１１０および基板１１０上の半導体チップ１００も加熱される。そして、これにより、仮積層体ＳＴｔの上層と下層との温度差（積層体内温度差ΔＴ）が小さい状態で、本圧着処理を行うことができる。結果として、半導体チップ１００の実装品質をより向上できる。
　一つの仮積層体ＳＴｔが本圧着されれば、ステージ３０は、他の実装区画が、実装ヘッド５０の真下に位置するように、水平方向に移動する。そして、再び、実装ヘッド５０を用いた仮積層体ＳＴｔの加熱加圧と、電磁波６２による中間体４０の局所加熱を行う。そして、同様の処理を、全ての実装区画に対して行えば、半導体装置の製造処理が終了となる。
　以上の説明から明らかな通り、本明細書で開示する半導体装置の製造方法によれば、中間体４０のうち、加熱対象の半導体チップ１００が載置されている実装区画３４に対応する部分に電磁波６２を照射することで、当該実装区画のみを電磁波６２で加熱している。これにより、加熱対象の半導体チップ１００を適切に加熱することができる一方で、加熱対象でない半導体チップ１００に、長時間、熱が入力することが防止できる。また、電磁波６２は、中間体４０で吸収するため、基板１１０の材料に関わらず（基板１１０が電磁波６２を吸収・反射しやすくても）、確実に局所的に加熱することができる。
　なお、これまでの説明した構成は、いずれも一例であり、適宜、変更されてもよい。例えば、上述の説明では、基板１１０として、サファイアガラスからなる基板を用いたが、上述したとおり、本明細書で開示する実装装置では、基板１１０の材質は、限定されない。
　また、上述の説明では、仮積層体ＳＴｔを一括で本圧着する場合にのみ、基板１１０を電磁波６２で加熱しているが、必要であれば、仮圧着時においても、電磁波６２で加熱してもよい。また、上述の説明では、複数の半導体チップ１００を積層実装する場合のみを例示したが、本明細書で開示の技術は、積層実装しない場合にも、当然に適用できる。
　また、上述の説明では、実装ヘッド５０や照射ユニット１８を一つとしているが、必要に応じて、これらは、複数設けてもよく、複数箇所で同時、圧着処理や中間体４０の電磁波６２による加熱を行ってもよい。
　１０　実装装置、１２　チップ供給ユニット、１４　チップ搬送ユニット、１６　ボンディングユニット、１８　照射ユニット、２０　制御部、２２　突上部、２４　ダイピッカ、２６　移送ヘッド、２８　回転台、３０　ステージ、３４　実装区画、４０　中間体、４２　断熱部、４４　被覆膜、４６　吸収層、４８　伝熱層、４９　断熱層、５０　実装ヘッド、６０　電磁波源、６１　反射面、６２　電磁波、６３　絞り、１００　半導体チップ、１０２，１０４　電極端子、１０６　バンプ、１１０　基板、１１２　電極。

Claims (8)

  1. 　半導体チップを、基板または他の半導体チップである被実装体にボンディングして半導体装置を製造する実装装置であって、
    　第一面と、前記第一面と反対側の第二面と、を有するステージと、
    　前記第一面と前記基板との間に介在する中間体と、
    　前記ステージに対して相対移動が可能であり、前記半導体チップを前記被実装体にボンディングする実装ヘッドと、
    　前記ステージを透過するとともに前記中間体で吸収される電磁波を前記ステージの第二面側から前記中間体に向かって照射する照射ユニットと、
    　を備え、
    　前記中間体が前記電磁波を吸収することで、前記基板が加熱される、ことを特徴とする実装装置。
  2. 　請求項１に記載の実装装置であって、
    　前記中間体は、面方向への伝熱を阻害する断熱部を有する、ことを特徴とする実装装置。
  3. 　請求項２に記載の実装装置であって、
    　前記断熱部は、前記中間体において水平方向に延びる溝または孔により形成される間隙部を含む、ことを特徴とする実装装置。
  4. 　請求項１から３のいずれか１項に記載の実装装置であって、
    　前記中間体は、前記第一面側から順に、前記電磁波を吸収する吸収層と、前記電磁波を透過するとともに伝熱性の高い伝熱層と、前記を透過するとともに伝熱性の低い材料からなる断熱層と、が厚み方向に積層された多層構造である、
    　ことを特徴とする実装装置。
  5. 　請求項１から４のいずれか１項に記載の実装装置であって、
    　前記電磁波は、複数の波長域を含でおり、
    　前記中間体は、前記複数の波長域ごとに設けられた複数の吸収層が、厚み方向に積層された多層構造を含んでおり、
    　前記複数の吸収層は、対応する波長域が長いほど、前記ステージから離れるように積層されている、
    　ことを特徴とする実装装置。
  6. 　請求項１から５のいずれか１項に記載の実装装置であって、
    　前記基板は、複数の前記半導体チップが熱圧着されるものであり、
    　前記照射ユニットは、前記電磁波の照射領域、および、前記電磁波の照射位置の少なくとも一方を変更する変更手段を備える、
    　ことを特徴とする実装装置。
  7. 　請求項１から６のいずれか１項に記載の実装装置であって、
    　前記実装ヘッドは、複数の前記半導体チップが仮圧着された状態で積層された仮積層体を加熱して本圧着するヒータを備え、
    　前記照射ユニットで前記中間体を照射することで、前記ヒータとともに前記仮積層体を加熱する、
    　ことを特徴とする実装装置。
  8. 　半導体チップを、基板または他の半導体チップである被実装体にボンディングして半導体装置を製造する半導体装置製造方法であって、
    　ステージの第一面に載置された中間体に、前記基板を載置工程と、
    　前記ステージに対して相対移動が可能な実装ヘッドにより、前記半導体チップを前記被実装体にボンディングするボンディング工程と、
    　前記ボンディング工程の少なくとも一部と並行して、前記ステージを挟んで前記実装ヘッドの反対側に配される照射ユニットから、前記中間体で吸収されるとともに前記ステージを透過する電磁波を照射することで、前記中間体を加熱する中間体加熱工程と、
    　を備える、
    　ことを特徴とする半導体装置の製造方法。
     
PCT/JP2018/034921 2017-09-28 2018-09-20 実装装置および製造方法 WO2019065473A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017188235 2017-09-28
JP2017-188235 2017-09-28

Publications (1)

Publication Number Publication Date
WO2019065473A1 true WO2019065473A1 (ja) 2019-04-04

Family

ID=65903716

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/034921 WO2019065473A1 (ja) 2017-09-28 2018-09-20 実装装置および製造方法

Country Status (3)

Country Link
JP (1) JP2019068069A (ja)
TW (1) TWI690036B (ja)
WO (1) WO2019065473A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019125134A1 (de) * 2019-09-18 2021-03-18 Mühlbauer Gmbh & Co. Kg Bauteilhandhabung, Bauteilinspektion

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6053095A (ja) * 1983-09-02 1985-03-26 株式会社日立製作所 はんだ接続加熱方法
JPH05291351A (ja) * 1992-04-13 1993-11-05 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
JP2006040920A (ja) * 2004-07-22 2006-02-09 Matsushita Electric Ind Co Ltd リフロー半田付け装置及び方法、並びに基板保持板
WO2010050209A1 (ja) * 2008-10-31 2010-05-06 東レ株式会社 電子部品と可撓性フィルム基板の接合方法および接合装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5291351B2 (ja) 2008-02-01 2013-09-18 ヤフー株式会社 評価表現抽出方法、評価表現抽出装置、および、評価表現抽出プログラム
JP6053095B2 (ja) 2012-01-10 2016-12-27 本田技研工業株式会社 車両用自動変速機の制御装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6053095A (ja) * 1983-09-02 1985-03-26 株式会社日立製作所 はんだ接続加熱方法
JPH05291351A (ja) * 1992-04-13 1993-11-05 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
JP2006040920A (ja) * 2004-07-22 2006-02-09 Matsushita Electric Ind Co Ltd リフロー半田付け装置及び方法、並びに基板保持板
WO2010050209A1 (ja) * 2008-10-31 2010-05-06 東レ株式会社 電子部品と可撓性フィルム基板の接合方法および接合装置

Also Published As

Publication number Publication date
JP2019068069A (ja) 2019-04-25
TW201921611A (zh) 2019-06-01
TWI690036B (zh) 2020-04-01

Similar Documents

Publication Publication Date Title
CN110326096B (zh) 激光回流焊装置
US7816179B2 (en) Method and apparatus for flip-chip bonding
TWI684256B (zh) 用於半導體晶粒的雷射輔助接合之系統及方法
JP6384937B1 (ja) 発光素子及びその製造方法
WO2018221499A1 (ja) 実装装置および半導体装置の製造方法
TWI656934B (zh) 雷射焊接裝置
KR102022600B1 (ko) 레이저 리플로우 장치
JP2020044576A (ja) ミクロンレベルの厚さを有する電子部品のレーザーリフロー装置
WO2018066462A1 (ja) 半導体チップの実装装置、および、半導体装置の製造方法
KR102052115B1 (ko) 본딩헤드
JP2007206337A (ja) 光モジュールの製造方法
WO2018143222A1 (ja) 半導体チップの実装装置および実装方法
WO2019065473A1 (ja) 実装装置および製造方法
KR20190100777A (ko) 플립칩 본딩 장치 및 방법
KR20170048971A (ko) 플립칩 본딩 장치
KR102221588B1 (ko) 반도체 칩 본딩 장치 및 반도체 칩 본딩 방법
JP2007142176A (ja) 光モジュールの製造方法
JP2020065004A (ja) 実装装置および半導体装置の製造方法
US20210043478A1 (en) Pressure heating apparatus
KR102174930B1 (ko) 레이저 리플로우 장치의 레이저 가압 헤드 모듈
CN111770675B (zh) 制作曲面模组的热压方法和热压设备、曲面模组和应用
KR20210018022A (ko) 가압 가열 장치
KR20210132384A (ko) 파워 반도체용 레이저 리플로우 장치
JP2007305737A (ja) 光モジュールの製造方法
CN108015412A (zh) 一种光学元件与基片的粘接方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18862818

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18862818

Country of ref document: EP

Kind code of ref document: A1