WO2020262034A1 - 電子部品実装構造、その実装方法及びｌｅｄチップ実装方法 - Google Patents

電子部品実装構造、その実装方法及びｌｅｄチップ実装方法 Download PDF

Info

Publication number
WO2020262034A1
WO2020262034A1 PCT/JP2020/023166 JP2020023166W WO2020262034A1 WO 2020262034 A1 WO2020262034 A1 WO 2020262034A1 JP 2020023166 W JP2020023166 W JP 2020023166W WO 2020262034 A1 WO2020262034 A1 WO 2020262034A1
Authority
WO
WIPO (PCT)
Prior art keywords
led chip
wiring board
adhesive
adhesive layer
electronic component
Prior art date
Application number
PCT/JP2020/023166
Other languages
English (en)
French (fr)
Inventor
英幸 西村
康一郎 深谷
良勝 柳川
直也 大倉
貴文 平野
Original Assignee
株式会社ブイ・テクノロジー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2019159488A external-priority patent/JP2021009985A/ja
Application filed by 株式会社ブイ・テクノロジー filed Critical 株式会社ブイ・テクノロジー
Publication of WO2020262034A1 publication Critical patent/WO2020262034A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips

Definitions

  • the present invention relates to an electronic component mounting structure, and more particularly to an electronic component mounting structure capable of improving the mounting yield of electronic components, a mounting method thereof, and an LED chip mounting method.
  • the conventional LED chip mounting method includes a step of once transferring a plurality of LED chips formed side by side on a substrate to a temporary substrate, a step of adhering the LED chip to a transparent substrate and then peeling off the temporary substrate, and an LED chip. After aligning with the wiring board, the steps of matching the LED chip and the wiring board with the adhesive filled in each pixel are executed (see, for example, Patent Document 1).
  • an adhesive layer that is thermoplastic at a boundary temperature of less than T0 and is thermally curable at T0 or more is formed on the first substrate having electrode wiring, and the adhesive layer is formed of T0.
  • the adhesive layer is heated to a first temperature of less than T1 to abut and bond a plurality of semiconductor elements provided on the second substrate, and some semiconductor elements are separated from the second substrate and placed on the adhesive layer.
  • the adhesive layer is heated to a second temperature T2 higher than T1 and lower than T0, some of the semiconductor elements are pushed into the adhesive layer, and then a series of steps similar to the above are carried out.
  • Another semiconductor element is pushed into the adhesive layer adjacent to the semiconductor element of the part, and the adhesive layer is heated to a third temperature higher than T2 and less than T0, and the metal electrode of the semiconductor element and the electrode wiring are connected. It was pressed until it touched, the adhesive layer was heated to a fourth temperature higher than T0, the semiconductor element and the first substrate were pressed, and the metal electrode and the electrode wiring were eutectic bonded (for example, patented). Reference 2).
  • Patent Document 1 describes that the LED chip and the wiring board are joined by an insulating adhesive filled in each pixel. There is a risk that the adhesive may invade between the electrodes of the LED chip and the electrodes of the wiring board and hinder the continuity between the two electrodes. Therefore, there is a possibility that the improvement of the mounting yield of the LED chip on the wiring board may be hindered.
  • the adhesive layer is heated to a second temperature T2 to reduce the viscosity, and is adjacent to a part of the semiconductor elements embedded in the adhesive layer in advance. Since the other semiconductor element is pushed into the desired position, the position of the already mounted semiconductor element may shift due to the adhesive pushed away by the other semiconductor element. Therefore, there is a possibility that the metal electrode of the semiconductor element and the electrode wiring may have poor contact.
  • an object of the present invention is to provide an electronic component mounting structure, a mounting method thereof, and an LED chip mounting method that can improve the mounting yield of electronic components by dealing with such a problem.
  • the electronic component mounting structure according to the first invention is an electronic component mounting structure for mounting a plurality of chip-type electronic components on a wiring board, and the wiring board has the plurality of electronic components.
  • a semi-curable adhesive is provided in the peripheral portion of the electrode that is in electrical contact with the electrode of the electronic component, in which an adhesive layer that is heat-cured to bond and fix the electronic component to the wiring substrate is formed. It is provided by patterning.
  • the mounting method according to the second invention is a mounting method in which a plurality of chip-type electronic components are mounted on a wiring board, and at least in a plurality of mounting portions on which the electronic components are mounted on the wiring board.
  • the LED chip mounting method is an LED chip mounting method in which a plurality of LED chips are mounted on a wiring board for an LED display panel, and a plurality of LED chips mounted on the wiring board are mounted.
  • the LED chip mounting portion at least a step of patterning a semi-curable adhesive around the peripheral portion of the electrode of the wiring board to form an adhesive layer, and the plurality of LED chips provided on one surface of the carrier substrate, respectively.
  • a step of heating and curing the adhesive layer to maintain a conductive state between the LED chip and the wiring board to bond and fix the LED chip to the wiring board, and a step of peeling the LED chip from the carrier substrate. And, it is to execute.
  • the LED chip mounting method according to the fourth invention is an LED chip mounting method in which a plurality of LED chips are mounted on a wiring board for an LED display panel, and a plurality of LED chips mounted on the wiring board are mounted.
  • a photosensitive heat-curable adhesive having a specific temperature having the lowest viscosity between room temperature and the curing temperature is patterned and adhered to at least the peripheral portion of the electrode of the wiring board by photolithography.
  • the wiring After the LED chip is embedded in the adhesive layer by relatively pressurizing the carrier substrate and the wiring board in a state of heating to a temperature equal to or lower than the specific temperature of the above to reduce the viscosity, the wiring The third step of cooling the substrate and temporarily mounting the LED chip on the LED chip mounting portion, the fourth step of peeling the LED chip from the carrier substrate, and the second to fourth steps are repeatedly performed. In the fifth step of temporarily mounting another LED chip on another LED chip mounting portion of the wiring board, and in a state where the wiring board is heated to a temperature equal to or lower than the specific temperature to reduce the viscosity of the adhesive layer.
  • the seventh step of adhering and fixing the LED chip to the wiring board while maintaining the conduction state between the LED chip and the wiring board is executed.
  • the chip of the electronic component and the wiring board are adhered and fixed by an adhesive layer patterned and formed around the electrodes of the wiring board using a semi-curing adhesive.
  • a semi-curing adhesive there is no adhesive between the electrode of the above and the electrode of the wiring substrate, and the problem of poor contact due to the adhesive can be avoided.
  • the amount of the adhesive that is pushed away by the electronic component at the time of mounting the electronic component is reduced, and the adhesive is pushed away as in the prior art. It is possible to suppress the problem that the positions of other adjacent electronic components are displaced by the agent. Therefore, there is no possibility that open defects due to the adhesive will occur, and the mounting yield of electronic components can be improved.
  • FIG. 15 is a cross-sectional view of FIG. It is a top view which shows typically the mounting of the blue LED chip in the 2nd Embodiment. It is sectional drawing of FIG. It is a top view explaining the connection process of the electrode of the LED chip and the electrode of a wiring board in the 2nd Embodiment.
  • FIG. 19 is a cross-sectional view of FIG. It is explanatory drawing which shows the 2nd drawback of LED chip mounting in the prior art. It is explanatory drawing which shows the effect of the said 2nd Embodiment by this invention.
  • FIG. 1 shows the 3rd Embodiment of the LED chip mounting method by this invention, and is sectional drawing explaining the mounting process of the LED chip with respect to the 1st mounting area. It is sectional drawing explaining the mounting process of the LED chip with respect to the 2nd mounting area in the said 3rd Embodiment. It is sectional drawing explaining the connection process of the electrode of the LED chip and the electrode of a wiring board in the said 3rd Embodiment. It is a top view which shows the mounting state of all LED chips in the said 3rd Embodiment.
  • FIG. 1A and 1B are views showing a schematic configuration of an embodiment of an LED display panel according to the present invention, where FIG. 1A is a plan view and FIG. 1B is an enlarged cross-sectional view of a main part.
  • This LED display panel lights an LED to display an image, and includes a wiring board 1, an adhesive layer 2, a micro LED chip as an electronic component (hereinafter, simply referred to as "LED chip”) 3, and the like. It is configured with.
  • the wiring board 1 is a flexible substrate made of a glass substrate, polyimide, or the like, and is provided with scanning wiring and data wiring connected to an external drive device intersecting vertically and horizontally. Further, a thin film transistor (TFT) for driving the LED chip 3 on and off is provided in the intersection region of the scanning wiring and the data wiring.
  • TFT thin film transistor
  • the LED chip mounting portion receives the LED chip 3 at the time of mounting the LED chip and attaches it to the electrode of the LED chip 3 and the wiring substrate 1.
  • An elastically deformable resin adhesive layer 2 is provided to guide the LED chip 3 so that it can be electrically contacted with the provided bump electrode 4.
  • the adhesive layer 2 is patterned and formed by a semi-curing adhesive around the bump electrode 4 that is in electrical contact with the electrode 8 of the LED chip 3, and is heat-cured to connect the LED chip 3 to the wiring substrate. It is adhesively fixed to 1. Although a gap is provided between the adjacent adhesive layers 2 in FIG. 1A, this gap may not be provided. Further, in FIG. 1B, reference numeral 9 is wiring provided on the wiring board 1.
  • the adhesive layer 2 is a photosensitive thermosetting type that can be patterned by photolithography and is thermoset as shown in FIGS. 3 (a), (b), (c), and (d). Using an adhesive, patterning is formed in a form in which an opening 5 is provided at least corresponding to the bump electrode 4 of the wiring board 1.
  • the semi-curable adhesive can be formed into a desired shape in a semi-cured state by pattern printing, for example, and may be an adhesive that cures by heating, but the outer size such as the LED chip 3 is 16 ⁇ m, for example.
  • a photosensitive thermosetting adhesive that can be patterned by photolithography as described above and is thermoset is desirable for chips of electronic components as small as ⁇ 48 ⁇ m.
  • FIG. 3A exemplifies an opening 5 having a rectangular shape in a plan view provided corresponding to the bump electrode 4, and FIGS. 3B and 3C have different sizes of circular shapes in a plan view.
  • the opening 5 is illustrated.
  • FIG. 3D exemplifies the opening 5 corresponding to the outer shape of the LED chip 3.
  • the opening 5 corresponding to the outer shape of the LED chip 3 shown in FIG. 3D has an inner side surface 5a standing substantially vertically from the bottom surface toward the opening surface. It may be, as shown in FIG. 4 (b), the inner side surface 5a may be inclined so as to spread from the bottom surface toward the opening surface, or as shown in FIG. 4 (c). The inner side surface 5a may be inclined so as to narrow from the bottom surface toward the opening surface side. Further, the adhesive layer 2 may have any form as long as it abuts on a part of the outer surface of the LED chip 3 to regulate the misalignment.
  • the LED chip mounting portion of the wiring board 1 is provided with the LED chip 3 housed in the opening 5 of the adhesive layer 2 in a state where the continuity with the bump electrode 4 of the wiring board 1 is maintained.
  • the LED chip 3 is three types of LEDs that emit light corresponding to the three primary color lights of red, green, and blue. Alternatively, all the LED chips 3 may emit light in the ultraviolet or blue wavelength band. In this case, a fluorescent light emitting layer of the corresponding color is provided on the light emitting surface of each LED chip 3 corresponding to the pixels of the three primary color lights.
  • the photosensitive thermosetting adhesive 6 is uniformly applied on the wiring board 1 to a predetermined thickness by using, for example, a spray device or a spinner.
  • the photosensitive thermosetting adhesive 6 can be patterned by photolithography technology, and after photocuring, it is between room temperature (25 ° C.) and curing temperature (about 180 ° C.) as shown in FIG. Has a singular temperature Tb that has the lowest viscosity and elastic modulus.
  • the photosensitive thermosetting adhesive 6 has a property that the low temperature side region I is reversible and the high temperature side region II is irreversible with the specific temperature Tb in FIG. 6 as a boundary.
  • the photosensitive thermosetting adhesive 6 has an elastic modulus of 0.05 MPa to 0.1 MPa at the specific temperature Tb (for example, 110 ° C.), and is deformed according to the shape of the LED chip 3.
  • the LED chip 3 can be molded by the elastic gripping force.
  • the photosensitive thermosetting adhesive 6 is patterned by a photolithography technique, and at least the wiring board 1 is mounted on a plurality of LED chip mounting portions on which the LED chips 3 are mounted.
  • An adhesive layer 2 having an opening 5 corresponding to the bump electrode 4 of the above is formed. Note that FIG. 5B shows a case where the opening 5 has a shape corresponding to the outer shape of the LED chip 3.
  • a plurality of LED chips 3 formed on one surface of the sapphire substrate 7 as a carrier substrate are respectively placed on the adhesive layer 2 of the plurality of LED chip mounting portions of the wiring board 1.
  • the alignment mark provided on the wiring board 1 and the alignment mark provided on the sapphire board 7 are photographed by an alignment camera so that the two alignment marks match or form a predetermined positional relationship. Aligned and executed. Alignment may be performed by using a part of the LED chip 3 and the wiring pattern of the wiring board 1, or by using the TEG (Test Element Group) of the wiring board 1 and the TEG on the LED side. Known techniques can be applied.
  • the LED chip 3 and the wiring substrate 1 are moved so as to be relatively close to each other to prebond the LED chip 3 to the adhesive layer 2, and then the adhesive layer 2 is attached.
  • the LED chip is relatively pressurized in the direction of the arrow in the figure while being held in the temperature region of the singular temperature Tb (for example, 110 ° C.) shown in FIG. 6 to have low elasticity.
  • the electrode 8 of 3 and the bump electrode 4 of the wiring substrate 1 are electrically brought into contact with each other.
  • the adhesive layer 2 (photosensitive thermosetting adhesive 6) is heat-cured to bond and fix the LED chip 3 to the wiring substrate 1. Specifically, while maintaining the conductive state and holding the LED chip 3, the adhesive layer 2 (photosensitive thermosetting adhesive 6) is applied at 180 ° C. for 90 minutes, 200 ° C. for 60 minutes, or 230 ° C. The LED chip 3 is adhesively fixed to the wiring substrate 1 by heating and curing in any of 30 minutes.
  • each LED chip 3 is laser lifted off from the sapphire substrate 7 by irradiating the interface between the sapphire substrate 7 and the LED chip 3 with ultraviolet laser light L through the sapphire substrate 7.
  • each LED chip 3 may be individually irradiated with the laser beam L for peeling, and the plurality of LED chips 3 may be separated while moving the line-shaped laser beam L in the direction intersecting the long axis thereof. May be peeled off together.
  • FIG. 7C the step of mounting the LED chip 3 on the wiring board 1 is completed.
  • FIG. 8 is an explanatory diagram showing the first drawback of the LED chip mounting in the prior art.
  • the LED chip 3 is positioned on the LED chip mounting portion and is shown in FIG. 8B.
  • the adhesive 11 was heat-cured in a state where the LED chip 3 was pressed and the electrode 8 of the LED chip 3 and the electrode 10 of the wiring substrate 1 were in contact with each other.
  • such an adhesive 11 is generally in the form of a liquid or gel and is an insulator. Therefore, when a uniform pressing force cannot be applied to the LED chip 3, the electrode 8 of the LED chip 3 tilts and contacts the electrode 10 of the wiring substrate 1 as shown in FIG. 8 (c).
  • the LED chip 3 is guided by the opening 5 of the adhesive layer 2 and penetrates into the opening 5 of the adhesive layer 2, and the electrode 8 of the LED chip 3 and the bump electrode of the wiring substrate 1 are used. 4 is in electrical contact.
  • the adhesive layer 2 is elastically deformed so as to expand the opening 5 in the direction of arrow A as shown in FIGS. 9 (b), 10 (b), and 11 (b).
  • the LED chip 3 is electrically connected to the wiring board 1 by the restoring force in the arrow B direction as shown in FIGS. 9 (c), 10 (c), and 11 (c) of the adhesive layer 2. It is molded while maintaining its state, and slippage and rotation during pressurization are suppressed, and misalignment is suppressed.
  • the adhesive layer 2 in the present invention is patterned and formed on the peripheral portion of the bump electrode 4 of the wiring substrate 1 by using the photosensitive thermosetting adhesive 6, it is wired with the electrode 8 of the LED chip 3. There is no adhesive between the substrate 1 and the bump electrode 4. Therefore, in the present invention, there is no possibility that an open defect due to the adhesive will occur.
  • the LED chip 3 may be a film as a carrier substrate or the like. It may be transferred to a transparent base material such as glass and sapphire via at least one of an adhesive, an adhesive, an adhesive film, and the like.
  • the LED chip peeling step shown in FIG. 7B is executed by peeling the LED chip 3 from the carrier substrate.
  • the adhesive layer 2 is provided on the LED chip mounting portion, but the present invention is not limited to this, and the semi-curable adhesive or the photosensitive thermosetting adhesive is not limited to this.
  • an adhesive is used.
  • the pattern shape of the layer 2 may be any shape.
  • this second embodiment is intended to mount three types of LED chips 3R, 3G, and 3B of red, green, and blue on the wiring board 1, respectively.
  • 13 is a plan view schematically showing the mounting of the red LED chip 3R
  • FIG. 14 is a cross-sectional view of FIG.
  • step S1 as shown in FIGS. 13 (a) and 14 (a), the photosensitive thermosetting adhesive 6 is uniformly applied to the entire surface of the wiring board 1 using, for example, a spinner or a spray device. Will be done.
  • reference numeral 14 indicates an electrode pad provided on the wiring board 1.
  • step S2 the photosensitive thermosetting adhesive 6 is exposed to the photosensitive thermosetting adhesive 6 using a negative photo mask, and then developed.
  • An opening 5 is formed corresponding to the outer shape of the LED chip 3, and a gap 13 is formed between the adjacent LED chips 3.
  • the photosensitive thermosetting adhesive 6 the portion irradiated with UV (ultraviolet) light is photocured and remains, and the adhesive layer 2 is formed.
  • step S3 the transparent sapphire substrate 7 (red LED wafer) on which the plurality of red LED chips 3Rs are formed is aligned with the wiring substrate 1.
  • the red LED chip 3R is positioned at the corresponding mounting portion of the wiring board 1.
  • alignment marks provided on the sapphire board 7 and the wiring board 1 can be used, some LED chips 3 and the wiring pattern of the wiring board 1 can be used, or the TEG (Test Element) of the wiring board 1 can be used. Group) and TEG on the LED side may be used, and known techniques can be applied.
  • step S4 the red LED chip 3R is temporarily mounted.
  • the wiring board 1 is heated to a temperature equal to or lower than the singular temperature Tb shown in FIG. 6, for example, 110 ° C., and the sapphire board 7 and the wiring board 1 are relative to each other with the viscosity of the adhesive layer 2 lowered.
  • the red LED chip 3R is embedded in the adhesive layer 2.
  • the viscosity of the adhesive layer 2 is increased by cooling the wiring board 1 to room temperature by, for example, air cooling. As a result, the red LED chip 3R is held in the adhesive layer 2.
  • step S5 for example, using a picosecond laser having a wavelength of FHG (fourth harmonic), the laser beam L passes through the sapphire substrate 7 and is irradiated to the red LED chip 3R, and the red LED chip 3R is irradiated to the sapphire substrate 7.
  • Laser lift off LLO: laser lift off
  • step S6 the peeling is completed by peeling off the sapphire substrate 7, and as shown in FIGS. 13 (e) and 14 (e), the red LED chip 3R is embedded in the adhesive layer 2. Remains in.
  • step S7 it is determined whether or not all the LED chips have been mounted. At this time, if the mounting is not yet completed and a "NO" determination is made in step S7, the process proceeds to step S8 to prepare another LED wafer, for example, a green LED wafer and a blue LED wafer. Then, returning to step S3, steps S3 to S7 are repeatedly executed in the same manner as described above, and the green LED chip 3G and the blue LED chip 3B are sequentially mounted.
  • FIG. 15 is a plan view schematically showing the mounting of the green LED chip 3G
  • FIG. 16 is a cross-sectional view of FIG.
  • the wiring board 1 is heated to a temperature equal to or lower than the specific temperature Tb shown in FIG. 6, for example, 110 ° C. to reduce the viscosity of the adhesive layer 2.
  • the sapphire substrate 7 and the wiring substrate 1 are relatively pressed in this state, and the green LED chip 3G is embedded in the adhesive layer 2.
  • the viscosity of the adhesive layer 2 is increased by cooling the wiring board 1 to room temperature by, for example, air cooling. As a result, the green LED chip 3G is held in the adhesive layer 2.
  • the laser beam L passes through the sapphire substrate 7 and is irradiated to the green LED chip 3G, and the green LED chip 3G is laser lifted off (LLO) from the sapphire substrate 7. Will be done.
  • the peeling is completed by peeling off the sapphire substrate 7, and as shown in FIGS. 15 (c) and 16 (c), the green LED chip 3G is embedded in the adhesive layer 2 adjacent to the red LED chip 3R. It remains in a state of being sapphire.
  • FIG. 17 is a plan view schematically showing the mounting of the blue LED chip 3B
  • FIG. 18 is a cross-sectional view of FIG.
  • a transparent sapphire substrate 7 blue LED wafer
  • the blue LED chip is formed.
  • the wiring board 1 is heated to a temperature equal to or lower than the specific temperature Tb shown in FIG. 6, for example, 110 ° C. to reduce the viscosity of the adhesive layer 2.
  • the sapphire substrate 7 and the wiring substrate 1 are relatively pressed in this state, and the blue LED chip 3B is embedded in the adhesive layer 2.
  • the viscosity of the adhesive layer 2 is increased by cooling the wiring board 1 to room temperature by, for example, air cooling. As a result, the blue LED chip 3B is held in the adhesive layer 2.
  • the laser beam L passes through the sapphire substrate 7 and is irradiated to the blue LED chip 3B, and the blue LED chip 3B is laser lifted off (LLO) from the sapphire substrate 7. Will be done.
  • the peeling is completed by peeling off the sapphire substrate 7, and as shown in FIGS. 17 (c) and 18 (c), the blue LED chip 3B is embedded in the adhesive layer 2 adjacent to the green LED chip 3G. It remains in a state of being sapphire.
  • step S7 the process proceeds to step S9.
  • the wiring substrate 1 is heated to a temperature equal to or lower than the specific temperature Tb of FIG. 6 (for example, 110 ° C.) to reduce the viscosity of the adhesive layer 2.
  • Tb the specific temperature
  • the wiring substrate 1 is heated to the curing temperature of the photosensitive thermosetting adhesive 6 to cure the adhesive layer 2 (photosensitive thermosetting adhesive 6).
  • the adhesive layer 2 (photosensitive thermosetting adhesive 6) is applied at 180 ° C. for 90 minutes, 200 ° C. for 60 minutes, or 230 ° C. while maintaining the conductive state and holding the LED chip 3. Heat cure in any of 30 minutes.
  • the adhesive layer 2 photosensitive thermosetting adhesive 6
  • the adhesive layer 2 is applied at 180 ° C. for 90 minutes, 200 ° C. for 60 minutes, or 230 ° C. while maintaining the conductive state and holding the LED chip 3. Heat cure in any of 30 minutes.
  • FIGS. 19B and 20B all the LED chips 3 are adhesively fixed to the wiring board 1 by the adhesive layer 2, and all the mounting steps are completed.
  • FIG. 21 is an explanatory diagram showing the second drawback of the prior art.
  • the adhesive 11 applied to the wiring substrate 1 is heated to a T2 temperature lower than the boundary temperature T0 to reduce the viscosity, and then the adhesive 11 is placed in the adhesive 11.
  • the red LED chip 3R is peeled off from the sapphire substrate 7 by laser lift-off as shown in FIG. 21 (b).
  • the green LED chip 3G is pushed into the position adjacent to the red LED chip 3R embedded in advance in the same manner as above.
  • the already mounted red LED chip 3R is laterally pushed by the adhesive 11 pushed away by the green LED chip 3G as shown by the arrow in FIG. 21 (d).
  • the electrode 8 of the LED chip 3 and the bump electrode 4 of the wiring board 1 may occur.
  • FIG. 22 is an explanatory diagram showing the effect of the second embodiment according to the present invention.
  • the adhesive layer 2 is patterned and formed on the peripheral portion of the bump electrode 4 of the wiring substrate 1 by using the photosensitive thermosetting adhesive 6, and is therefore shown in FIG. 22 (a).
  • the adhesive layer 2 made of the photosensitive thermosetting adhesive 6 is heated at a temperature equal to or lower than the specific temperature Tb shown in FIG. 6 to reduce the viscosity. Even if the green LED chip 3G is pushed into another adhesive layer 2 adjacent to the red LED chip 3R already mounted in the layer 2 as shown in FIG. 22 (c), as shown in FIG. 22 (d), Since the amount of the adhesive 11 pushed away by the green LED chip 3G is small, the misalignment of the already mounted red LED chip 3R is suppressed.
  • the gap 13 exists between the adjacent LED chips 3, the possibility that the effect of the adhesive 11 pushed away will extend to the already mounted LED chip 3 is further suppressed. Therefore, there is no possibility that poor contact between the electrode 8 of the LED chip 3 and the bump electrode 4 of the wiring board 1 will occur.
  • the gap 13 may not be provided because the amount of the adhesive pushed away by the LED chip 3 is small. This is effective when a plurality of LED chips 3 are densely mounted.
  • the third embodiment is a method for sequentially mounting a plurality of LED chips 3 formed on a sapphire substrate 7 having a smaller area than the wiring board 1 on a wiring board 1 for a large-area LED display panel. ..
  • the LED chip 3 used here emits light in the near-ultraviolet or blue wavelength band, and the three primary colors are displayed on the light emitting surface of each LED chip 3 after the LED chip mounting process is completed, as will be described later.
  • a fluorescent light emitting layer corresponding to light is provided.
  • the photosensitive thermosetting adhesive 6 is uniformly applied to the entire surface of the wiring board 1 with a predetermined thickness by using, for example, a spray device or a spinner.
  • the photosensitive thermosetting adhesive 6 is patterned by a photolithography technique, and an opening 5 is provided at least corresponding to the bump electrode 4 of the wiring board 1.
  • the agent layer 2 is formed. Note that FIG. 23B shows a case where only the opening 5 having a shape corresponding to the outer shape of the LED chip 3 is provided in order to avoid complicating the figure, but the adjacent LED chip 3 A gap 13 as shown in FIG. 14B may be provided between them.
  • the sapphire substrate 7 on which the plurality of LED chips 3 are formed is positioned in the first mounting area of the wiring substrate 1.
  • alignment marks provided on the sapphire board 7 and the wiring board 1 can be used, some LED chips 3 and the wiring pattern of the wiring board 1 can be used, or the TEG (Test Element) of the wiring board 1 can be used. Group) and TEG on the LED side may be used.
  • the LED chip 3 is temporarily mounted. Specifically, the sapphire substrate 7 and the wiring board 1 are relative to each other in a state where the wiring board 1 is heated to a temperature equal to or lower than the specific temperature Tb shown in FIG. 6, for example, 110 ° C. to reduce the viscosity of the adhesive layer 2.
  • the LED chip 3 is embedded in the adhesive layer 2.
  • the viscosity of the adhesive layer 2 is increased by cooling the wiring board 1 to room temperature by, for example, air cooling. As a result, the LED chip 3 is held in the adhesive layer 2.
  • the laser beam L is transmitted through the sapphire substrate 7 and irradiated to the LED chip 3 by using, for example, a picosecond laser having a wavelength of FHG (fourth harmonic), and the LED chip 3 is irradiated.
  • the peeling is completed by peeling off the sapphire substrate 7, and as shown in FIG. 23 (f), the LED chip 3 remains embedded in the adhesive layer 2 in the first mounting region.
  • another sapphire substrate 7 in which a plurality of LED chips 3 are formed in the second mounting region adjacent to the first mounting region of the wiring board 1 is made in the same manner as described above. Position it.
  • the LED chip 3 is temporarily mounted. Specifically, in the same manner as described above, the wiring board 1 is heated to a temperature equal to or lower than the specific temperature Tb shown in FIG. 6, for example, 110 ° C. to reduce the viscosity of the adhesive layer 2, and the sapphire substrate 7 and the wiring board are reduced. The LED chip 3 is embedded in the adhesive layer 2 by pressing relative to 1. After that, the viscosity of the adhesive layer 2 is increased by cooling the wiring board 1 to room temperature by, for example, air cooling. As a result, the LED chip 3 is held in the adhesive layer 2.
  • the laser beam L passes through the sapphire substrate 7 and is irradiated to the LED chip 3, and the LED chip 3 is irradiated.
  • the peeling is completed by peeling off the sapphire substrate 7, and as shown in FIG. 24D, the LED chip 3 remains embedded in the adhesive layer 2 in the second mounting region.
  • all the LEDs are in a state where the wiring substrate 1 is heated to a temperature equal to or lower than Tb in FIG. 6 (for example, 110 ° C.) to reduce the viscosity of the adhesive layer 2.
  • All the LED chips 3 are collectively pressed by the flat pressing substrate 12 that covers the chips 3, and the electrodes 8 of the LED chips 3 and the bump electrodes 4 of the wiring substrate 1 are electrically brought into contact with each other.
  • the wiring substrate 1 is heated to the curing temperature of the photosensitive thermosetting adhesive 6 while maintaining the conductive state of the LED chip 3, and the adhesive layer 2 is cured.
  • the adhesive layer 2 (photosensitive thermosetting adhesive 6) is heat-cured at 180 ° C. for 90 minutes, 200 ° C. for 60 minutes, or 230 ° C. for 30 minutes.
  • each LED chip 3 is adhesively fixed to the wiring board 1 by the adhesive layer 2 while maintaining the conduction state with the wiring board 1, and as shown in FIG. 26. The mounting of all LED chips 3 is completed.
  • a fluorescent light emitting layer (wavelength conversion layer) corresponding to each color of red, green, and blue is formed on the light emitting surface of each LED chip 3, and a full-color LED display panel is completed.
  • the LED chip 3 located at the boundary between the first and second mounting regions is pushed by the adhesive pushed away by the adjacent LED chip 3, and the LED chip 3 There is no possibility of misalignment, and the problem of poor continuity is suppressed.
  • the electronic component is the LED chip 3
  • the present invention is not limited to this, and the electronic component may be any chip-shaped electronic component such as an IC chip. ..

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Led Device Packages (AREA)

Abstract

本発明は、配線基板１上に複数のＬＥＤチップ３を実装する電子部品実装構造であって、配線基板１には、複数のＬＥＤチップ３の実装部にて、ＬＥＤチップ３の電極８と電気的に接触するバンプ電極４の周辺部に、加熱硬化してＬＥＤチップ３を配線基板１に接着固定する接着剤層２が半硬化型接着剤をパターニングして設けられているものである。

Description

電子部品実装構造、その実装方法及びＬＥＤチップ実装方法
　本発明は、電子部品実装構造に関し、特に、電子部品の実装歩留りを向上し得るようにした電子部品実装構造、その実装方法及びＬＥＤチップ実装方法に係るものである。
　従来のＬＥＤチップ実装方法は、基板上に複数並べて形成されたＬＥＤチップを一旦、仮基板に転写するステップと、ＬＥＤチップを透明基板に接着した後、仮基板を剥離するステップと、ＬＥＤチップと配線基板とをアライメントした後、突合せると共に、各ピクセル内に充填された接着剤によりＬＥＤチップと配線基板とを接合するステップとを実行するものとなっていた（例えば、特許文献１参照）。
　また、他のＬＥＤチップ実装方法は、電極配線を有する第１基板上に、境界温度Ｔ０未満で熱可塑性であり、かつＴ０以上で熱硬化性の接着剤層を形成し、接着剤層をＴ０未満の第１温度Ｔ１に加熱し接着剤層と第２基板に設けた複数の半導体素子を当接して接着し、一部の半導体素子を第２基板から分離し接着剤層上に載置し、接着剤層をＴ１よりも高くかつＴ０未満の第２温度Ｔ２に加熱し上記一部の半導体素子を接着剤層内に押し込み、続いて、上記と同様の一連の工程を実施して上記一部の半導体素子に隣接させて他の半導体素子を接着剤層内に押し込み、接着剤層をＴ２よりも高くかつＴ０未満の第３温度に加熱して半導体素子の金属電極と上記電極配線とが接するまで押圧し、接着剤層をＴ０よりも高い第４温度に加熱して半導体素子と第１基板とを押圧し、金属電極と電極配線を共晶接合するものとなっていた（例えば、特許文献２参照）。
特開２０１６－６６８１９号公報 特開２０１３－２１１４４３号公報
　しかし、このような従来のＬＥＤチップ実装方法において、上記特許文献１記載の発明は、ＬＥＤチップと配線基板との接合が各ピクセルに充填された絶縁性の接着剤により接合するものであったので、接着剤がＬＥＤチップの電極と配線基板の電極との間に侵入して両電極間の導通を妨げるおそれがあった。したがって、配線基板へのＬＥＤチップの実装歩留りの向上が阻害されるおそれがあった。
　また、上記特許文献２に記載の発明では、接着剤層を第２温度Ｔ２に加熱して粘度を低下させた状態で、接着剤層内に先行して埋め込まれた一部の半導体素子に隣接した位置に他の半導体素子を押し込むものであるので、この他の半導体素子によって押しのけられた接着剤により既実装の半導体素子の位置がずれるおそれがある。そのため、半導体素子の金属電極と電極配線とが接触不良を生じるおそれがある。
　そこで、本発明は、このような問題に対処し、電子部品の実装歩留りを向上し得るようにした電子部品実装構造、その実装方法及びＬＥＤチップ実装方法を提供することを目的とする。
　上記目的を達成するために、第１の発明による電子部品実装構造は、配線基板上にチップ型の複数の電子部品を実装する電子部品実装構造であって、前記配線基板には、前記複数の電子部品の実装部にて、前記電子部品の電極と電気的に接触する電極の周辺部に、加熱硬化して前記電子部品を前記配線基板に接着固定する接着剤層が半硬化型接着剤をパターニングして設けられているものである。
　また、第２の発明による実装方法は、配線基板にチップ型の複数の電子部品を実装する実装方法であって、前記配線基板上の前記電子部品が実装される複数の実装部にて、少なくとも前記配線基板の電極の周辺部に半硬化型接着剤をパターニングして接着剤層を形成するステップと、前記複数の電子部品を夫々、前記配線基板の前記実装部に位置付けるステップと、前記電子部品と前記配線基板とを相対的に加圧して前記電子部品の電極と前記配線基板の電極とを電気的に接触させるステップと、前記接着剤層を加熱硬化させ、前記電子部品と前記配線基板との導通状態を維持して前記電子部品を前記配線基板に接着固定するステップと、を含むものである。
　さらに、第３の発明によるＬＥＤチップ実装方法は、ＬＥＤ表示パネル用の配線基板に複数のＬＥＤチップを実装するＬＥＤチップ実装方法であって、前記配線基板上の前記ＬＥＤチップが実装される複数のＬＥＤチップ実装部にて、少なくとも前記配線基板の電極の周辺部に半硬化型接着剤をパターニングして接着剤層を形成するステップと、キャリア基板の一面に設けられた前記複数のＬＥＤチップを夫々、前記配線基板の前記ＬＥＤチップ実装部に位置付けるステップと、前記キャリア基板と前記配線基板とを相対的に加圧して前記ＬＥＤチップの電極と前記配線基板の電極とを電気的に接触させるステップと、前記接着剤層を加熱硬化し、前記ＬＥＤチップと前記配線基板との導通状態を維持して前記ＬＥＤチップを前記配線基板に接着固定するステップと、前記キャリア基板から前記ＬＥＤチップを剥離するステップと、を実行するものである。
　そして、第４の発明によるＬＥＤチップ実装方法は、ＬＥＤ表示パネル用の配線基板に複数のＬＥＤチップを実装するＬＥＤチップ実装方法であって、前記配線基板上の前記ＬＥＤチップが実装される複数のＬＥＤチップ実装部にて、少なくとも前記配線基板の電極の周辺部に、室温と硬化温度との間に粘度が最低となる特異温度を有する感光性熱硬化型接着剤をフォトリソグラフィーによりパターニングして接着剤層を形成する第１ステップと、キャリア基板の一面に設けられた前記複数のＬＥＤチップを夫々、前記配線基板の前記ＬＥＤチップ実装部に位置付ける第２ステップと、前記配線基板を前記接着剤層の前記特異温度以下の温度に加熱して粘度を低下させた状態で、前記キャリア基板と前記配線基板とを相対的に加圧して前記ＬＥＤチップを前記接着剤層内に埋め込んだ後、前記配線基板を冷却して前記ＬＥＤチップを前記ＬＥＤチップ実装部に仮実装する第３ステップと、前記キャリア基板から前記ＬＥＤチップを剥離する第４ステップと、前記第２～第４ステップを繰り返し実施して前記配線基板の別のＬＥＤチップ実装部に別のＬＥＤチップを仮実装する第５ステップと、前記配線基板を前記特異温度以下の温度に加熱して前記接着剤層の粘度を低下させた状態で、仮実装された前記ＬＥＤチップを一括して押圧し、前記ＬＥＤチップの電極と前記配線基板の電極とを電気的に接触させる第６ステップと、前記接着剤層を前記特異温度よりも高い温度に加熱して硬化させ、前記ＬＥＤチップと前記配線基板との導通状態を維持して前記ＬＥＤチップを前記配線基板に接着固定する第７ステップと、を実行するものである。
　本発明によれば、半硬化型接着剤を使用して配線基板の電極の周辺部にパターニング形成した接着剤層により、電子部品のチップと配線基板とを接着固定するものであるので、電子部品の電極と配線基板の電極との間には接着剤が存在せず、接着剤による接触不良の問題を回避することができる。また、少なくとも電子部品の電極と配線基板の電極との間には接着剤が存在しないため、電子部品実装時に電子部品によって押しのけられる接着剤の量が少なくなり、従来技術におけるような押しのけられた接着剤によって隣接した他の電子部品の位置がずれるという問題を抑制することができる。したがって、接着剤に起因したオープン欠陥が生じるおそれがなく、電子部品の実装歩留りを向上することができる。
本発明によるＬＥＤ表示パネルの一実施形態の概略構成を示す図であり、（ａ）は平面図、（ｂ）は要部拡大断面図である。 ＬＥＤチップ実装部に設けられた接着剤層の一構成例を示す断面図である。 上記接着剤層の開口部のパターニング例を示す平面図である。 上記開口部の側面形状を示す断面図である。 本発明によるＬＥＤチップ実装方法の第１の実施形態の前半工程を示す説明図である。 感光性熱硬化型接着剤の温度に対する粘度及び弾性率の関係を示すグラフである。 上記第１の実施形態の後半工程を示す説明図である。 従来技術におけるＬＥＤチップ実装の第１の欠点を示す説明図である。 ＬＥＤチップ実装時の接着剤層の弾性変形について示す説明図である。 ＬＥＤチップ実装時の他の接着剤層の弾性変形について示す説明図である。 ＬＥＤチップ実装時のさらに他の接着剤層の弾性変形について示す説明図である。 本発明によるＬＥＤチップ実装方法の第２の実施形態を示すフローチャートである。 上記第２の実施形態における赤色ＬＥＤチップの実装を模式的に示す平面図である。 図１３の断面図である。 上記第２の実施形態における緑色ＬＥＤチップの実装を模式的に示す平面図である。 図１５の断面図である。 上記第２の実施形態における青色ＬＥＤチップの実装を模式的に示す平面図である。 図１７の断面図である。 上記第２の実施形態におけるＬＥＤチップの電極と配線基板の電極との接続工程について説明する平面図である。 図１９の断面図である。 従来技術におけるＬＥＤチップ実装の第２の欠点を示す説明図である。 本発明による上記第２の実施形態の効果について示す説明図である。 本発明によるＬＥＤチップ実装方法の第３の実施形態を示す図であり、第１の実装領域に対するＬＥＤチップの実装工程について説明する断面図である。 上記第３の実施形態における第２の実装領域に対するＬＥＤチップの実装工程について説明する断面図である。 上記第３の実施形態におけるＬＥＤチップの電極と配線基板の電極との接続工程について説明する断面図である。 上記第３の実施形態における全ＬＥＤチップの実装状態を示す平面図である。
　以下、本発明の実施形態を添付図面に基づいて詳細に説明する。図１は本発明によるＬＥＤ表示パネルの一実施形態の概略構成を示す図であり、（ａ）は平面図、（ｂ）は要部拡大断面図である。このＬＥＤ表示パネルは、ＬＥＤを点灯させて映像を表示するものであり、配線基板１と、接着剤層２と、電子部品としてのマイクロＬＥＤチップ（以下、単に「ＬＥＤチップ」という）３と、を備えて構成されている。
　上記配線基板１は、ガラス基板、又はポリイミド等から成るフレキシブル基板であり、外部の駆動装置に接続される走査配線及びデータ配線が縦横に交差して設けられている。また、走査配線及びデータ配線の交点領域には、ＬＥＤチップ３をオン・オフ駆動するための薄膜トランジスタ（ＴＦＴ）が設けられている。
　上記走査配線及びデータ配線の交点領域にて、ＬＥＤチップ実装部には、図２に断面で示すように、ＬＥＤチップ実装時に、ＬＥＤチップ３を受け入れて該ＬＥＤチップ３の電極と配線基板１に設けられたバンプ電極４とを電気的に接触させ得るようにＬＥＤチップ３を案内する、弾性変形可能な樹脂製の接着剤層２が設けられている。この接着剤層２は、ＬＥＤチップ３の電極８と電気的に接触するバンプ電極４の周辺部に半硬化型接着剤によりパターニング形成されたものであり、加熱硬化してＬＥＤチップ３を配線基板１に接着固定するものである。なお、図１（ａ）において、隣接する接着剤層２間には隙間が設けられているが、この隙間は無くてもよい。また、図１（ｂ）において符号９は配線基板１に設けられた配線である。
　詳細には、上記接着剤層２は、図３（ａ），（ｂ），（ｃ），（ｄ）に示すように、フォトリソグラフィーによりパターニングすることができ、熱硬化する感光性熱硬化型接着剤を使用して、少なくとも配線基板１のバンプ電極４に対応して開口部５を設けた形態にパターニング形成されている。
　半硬化型接着剤は、例えばパターニング印刷により半硬化状態の所望の形状に形成することができ、加熱により硬化する接着剤であってもよいが、ＬＥＤチップ３のような外形サイズが、例えば１６μｍ×４８μｍ程度の微小な電子部品のチップに対しては、上述のようなフォトリソグラフィーによりパターニングすることができ、熱硬化する感光性熱硬化型接着剤が望ましい。
　ここで、図３（ａ）はバンプ電極４に対応して設けられた平面視矩形の開口部５を例示しており、図３（ｂ），（ｃ）は平面視円形の大きさの異なる開口部５を例示している。そして、図３（ｄ）は、ＬＥＤチップ３の外形形状に対応した開口部５を例示している。
　なお、図３（ｄ）に示すＬＥＤチップ３の外形形状に対応した開口部５は、図４（ａ）に示すように、内側面５ａが底面から開口面に向かって略垂直に立ったものであってもよく、図４（ｂ）に示すように、内側面５ａが底面から開口面に向かって広がるように傾斜したものであってもよく、又は図４（ｃ）に示すように、内側面５ａが底面から開口面側に向かって狭まるように傾斜したものであってもよい。また、接着剤層２は、ＬＥＤチップ３の外側面の一部に当接して位置ずれを規制するものであれば如何なる形態であってもよい。
　上記配線基板１のＬＥＤチップ実装部には、配線基板１のバンプ電極４との導通が維持された状態で接着剤層２の開口部５内に収容されてＬＥＤチップ３が設けられている。このＬＥＤチップ３は、赤、緑、青の三原色光に対応する光を放出する三種類のＬＥＤである。又は、全てのＬＥＤチップ３が紫外又は青色波長帯の光を放出するものであってもよい。この場合、三原色光のピクセルに対応させて各ＬＥＤチップ３の光放出面上に対応色の蛍光発光層が設けられる。
　次に、このように構成されたＬＥＤ表示パネル用の配線基板１に複数のＬＥＤチップ３を実装するＬＥＤチップ実装方法の第１の実施形態について説明する。
　先ず、図５（ａ）に示すように、配線基板１上に、例えばスプレー装置やスピナー等を使用して感光性熱硬化型接着剤６を所定の厚みで均一に塗布する。
　なお、上記感光性熱硬化型接着剤６は、フォトリソグラフィー技術によりパターニングが可能であり、光硬化後は、図６に示すように室温（２５℃）と硬化温度（約１８０℃）との間に粘性及び弾性率が最低となる特異温度Ｔｂを有している。この場合、上記感光性熱硬化型接着剤６は、図６の特異温度Ｔｂを境として低温側の領域Ｉは可逆性、高温側の領域ＩＩは不可逆性の性質を持つものである。本実施形態においては、感光性熱硬化型接着剤６は、上記特異温度Ｔｂ（例えば１１０℃）で弾性率が０．０５ＭＰａ～０．１ＭＰａであり、ＬＥＤチップ３の形状に合せて変形すると共に、弾性把持力によりＬＥＤチップ３をモールドすることができるものである。
　次に、図５（ｂ）に示すように、フォトリソグラフィー技術により、上記感光性熱硬化型接着剤６をパターニングし、ＬＥＤチップ３が実装される複数のＬＥＤチップ実装部に、少なくとも配線基板１のバンプ電極４に対応する開口部５を設けた接着剤層２を形成する。なお、図５（ｂ）においては、開口部５がＬＥＤチップ３の外形形状に対応した形状を有するものである場合を示している。
　次いで、図５（ｃ）に示すように、キャリア基板としてのサファイア基板７の一面に形成された複数のＬＥＤチップ３が夫々、配線基板１の複数のＬＥＤチップ実装部の接着剤層２上に位置付けられる。この位置付けは、具体的には、配線基板１に設けられたアライメントマークとサファイア基板７に設けられたアライメントマークとをアライメントカメラにより撮影し、両アライメントマークが合致又は所定の位置関係を成すようにアライメントして実行される。アライメントは、一部のＬＥＤチップ３と配線基板１の配線パターンとを使用したり、又は配線基板１のＴＥＧ（Test Element Group）とＬＥＤ側のＴＥＧとを使用したりして行ってもよく、公知の技術を適用することができる。
　続いて、図５（ｄ）に示すように、ＬＥＤチップ３と配線基板１とを相対的に近づけるように移動してＬＥＤチップ３を接着剤層２にプリボンディングした後、接着剤層２を図６に示す特異温度Ｔｂ（例えば１１０℃）の温度領域に保持して低弾性とした状態で、図５（ｅ）に示すように、相対的に図中の矢印方向に加圧し、ＬＥＤチップ３の電極８と配線基板１のバンプ電極４とを電気的に接触させる。
　次いで、図７（ａ）に示すように、接着剤層２（感光性熱硬化型接着剤６）を加熱硬化させてＬＥＤチップ３を配線基板１に接着固定する。具体的には、上記導通状態を維持してＬＥＤチップ３を保持した状態で、接着剤層２（感光性熱硬化型接着剤６）を１８０℃で９０分間、２００℃で６０分間又は２３０℃で３０分間の何れかで加熱硬化し、ＬＥＤチップ３を配線基板１に接着固定する。
　そして、図７（ｂ）に示すように、上記サファイア基板７を透過してサファイア基板７とＬＥＤチップ３との界面に紫外線のレーザ光Ｌを照射し、ＬＥＤチップ３をサファイア基板７からレーザリフトオフする。この場合、各ＬＥＤチップ３に対してレーザ光Ｌを個別に照射して剥離してもよく、ライン状のレーザ光Ｌをその長軸と交差する方向に移動しながら、複数個のＬＥＤチップ３をまとめて剥離してもよい。これにより、図７（ｃ）に示すように、配線基板１へのＬＥＤチップ３の実装工程が終了する。
　図８は従来技術におけるＬＥＤチップ実装の第１の欠点を示す説明図である。
　従来技術においては、一般的に、図８（ａ）に示すように、配線基板１上に接着剤１１を塗布した後、ＬＥＤチップ３をＬＥＤチップ実装部に位置付け、図８（ｂ）に示すように、ＬＥＤチップ３を押圧してＬＥＤチップ３の電極８と配線基板１の電極１０とを接触させた状態で接着剤１１を加熱硬化するものであった。しかし、このような接着剤１１は、一般に液状又はゲル状を成したものであり、絶縁物である。したがって、ＬＥＤチップ３に対して均一な押圧力を付与することができない場合には、図８（ｃ）に示すようにＬＥＤチップ３の電極８が配線基板１の電極１０に対して傾いて接触し、ＬＥＤチップ３の片側において電極間に隙間が生じ、この隙間に接着剤が残ってオープン欠陥となるおそれがあった。又は、押圧力が不足している場合には、図８（ｄ）に示すようにＬＥＤチップ３の電極８と配線基板１の電極１０との間の接着剤１１を排除することができず、オープン欠陥となるおそれがあった。
　一方、本発明においては、ＬＥＤチップ３は、接着剤層２の開口部５により案内されて接着剤層２の開口部５内に侵入し、ＬＥＤチップ３の電極８と配線基板１のバンプ電極４とが電気的に接触される。
　詳細には、接着剤層２は、図９（ｂ）、図１０（ｂ）、図１１（ｂ）に示すように開口部５を矢印Ａ方向に押し広げるように弾性変形する。そして、最終的には、接着剤層２の図９（ｃ）、図１０（ｃ）、図１１（ｃ）に示すような矢印Ｂ方向の復帰力によりＬＥＤチップ３が配線基板１との導通状態を維持してモールドされ、加圧時の滑りや回転が抑制されて位置ずれが抑制される。しかも、本発明における接着剤層２は、感光性熱硬化型接着剤６を使用して配線基板１のバンプ電極４の周辺部にパターニング形成したものであるので、ＬＥＤチップ３の電極８と配線基板１のバンプ電極４との間には接着剤が存在しない。したがって、本発明においては、接着剤に起因したオープン欠陥が生じるおそれがない。
　なお、上記第１の実施形態においては、ＬＥＤチップ３がサファイア基板７に形成されたものである場合について説明したが、本発明はこれに限られず、ＬＥＤチップ３は、キャリア基板としてのフィルムやガラス及びサファイア等の透明基材に粘着剤や接着剤又は接着フィルム等の内、少なくとも何れか１つを介して転写されたものであってもよい。この場合、図７（ｂ）に示すＬＥＤチップ剥離工程は、ＬＥＤチップ３をキャリア基板から引き剥がすことにより実行される。
　また、上記第１の実施形態においては、ＬＥＤチップ実装部に接着剤層２を設けた場合について説明したが、本発明はこれに限られず、半硬化型接着剤又は感光性熱硬化型接着剤が配線基板１のバンプ電極４を除く、その周辺部にパターニング形成され、ＬＥＤチップ３と配線基板１とを両電極間の導通状態を維持して接着固定することができるのであれば、接着剤層２のパターン形状は如何なる形状であってもよい。
そして、上述したいずれの変更も、後述する第２及び第３の実施形態においても同様に実施可能である。
　次に、本発明によるＬＥＤチップ実装方法の第２の実施形態を図１２に示すフローチャートを参照して説明する。
　特に、この第２の実施形態は、赤、緑及び青の三種類のＬＥＤチップ３Ｒ，３Ｇ，３Ｂを夫々配線基板１に実装しようとするものである。なお、図１３は赤色ＬＥＤチップ３Ｒの実装を模式的に示す平面図、図１４は図１３の断面図である。
　先ず、ステップＳ１においては、図１３（ａ）及び図１４（ａ）に示すように、例えばスピナーやスプレー装置を使用して配線基板１の全面に感光性熱硬化型接着剤６が均一に塗布される。なお、図１３及び図１４において符号１４は、配線基板１に設けられた電極パッドを示す。
　次に、ステップＳ２においては、図１３（ｂ）及び図１４（ｂ）に示すように、ネガ型のフォトマスクを使用して感光性熱硬化型接着剤６を露光した後、現像して、ＬＥＤチップ３の外形形状に対応させて開口部５を形成すると共に、隣接するＬＥＤチップ３間に隙間１３を形成する。感光性熱硬化型接着剤６は、ＵＶ（ultraviolet）光が照射された部分が光硬化して残り、接着剤層２が形成される。
　次いで、ステップＳ３において、図１３（ｃ）及び図１４（ｃ）に示すように、複数の赤色ＬＥＤチップ３Ｒを形成した透明なサファイア基板７（赤色ＬＥＤウエハ）を配線基板１に対してアライメントし、赤色ＬＥＤチップ３Ｒを配線基板１の対応する実装部に位置付ける。アライメントは、サファイア基板７及び配線基板１に夫々設けられたアライメントマークを使用したり、一部のＬＥＤチップ３と配線基板１の配線パターンとを使用したり、又は配線基板１のＴＥＧ（Test Element Group）とＬＥＤ側のＴＥＧとを使用したりして行ってもよく、公知の技術を適用することができる。
　続いて、ステップＳ４において、図１３（ｄ）及び図１４（ｄ）に示すように、赤色ＬＥＤチップ３Ｒの仮実装が行われる。詳細には、配線基板１を図６に示す特異温度Ｔｂ以下の温度、例えば１１０℃に加熱して、接着剤層２の粘度を低下させた状態でサファイア基板７と配線基板１とを相対的に押圧し、赤色ＬＥＤチップ３Ｒを接着剤層２内に埋め込む。その後、配線基板１を例えば空冷により室温まで冷却することにより、接着剤層２の粘度を上昇させる。これにより、赤色ＬＥＤチップ３Ｒは、接着剤層２内に保持される。
　次に、ステップＳ５において、例えば波長がＦＨＧ（４倍波）のピコ秒レーザを用いてレーザ光Ｌがサファイア基板７を透過して赤色ＬＥＤチップ３Ｒに照射され、赤色ＬＥＤチップ３Ｒがサファイア基板７からレーザリフトオフ（ＬＬＯ：laser lift off）される。
　次いで、ステップＳ６において、サファイア基板７を引き剥がすことにより剥離が完了し、図１３（ｅ）及び図１４（ｅ）に示すように、赤色ＬＥＤチップ３Ｒが接着剤層２内に埋め込まれた状態で残る。
　次に、ステップＳ７において、全てのＬＥＤチップの実装が終了したか否かが判断される。このとき、実装が未だ完了しておらず、ステップＳ７において「ＮＯ」判定となると、ステップＳ８に進んで別のＬＥＤウエハ、例えば緑色ＬＥＤウエハ及び青色ＬＥＤウエハが準備される。そして、ステップＳ３に戻って、上記と同様にしてステップＳ３～Ｓ７が繰り返し実行され、緑色ＬＥＤチップ３Ｇ及び青色ＬＥＤチップ３Ｂの実装が順次行われる。
　図１５は緑色ＬＥＤチップ３Ｇの実装を模式的に示す平面図、図１６は図１５の断面図である。
　先ず、図１５（ａ）及び図１６（ａ）に示すように、複数の緑色ＬＥＤチップ３Ｇを形成した透明なサファイア基板７（緑色ＬＥＤウエハ）を配線基板１に対してアライメントし、緑色ＬＥＤチップ３Ｇを配線基板１の対応する実装部に位置付ける。
　次に、図１５（ｂ）及び図１６（ｂ）に示すように、配線基板１を図６に示す特異温度Ｔｂ以下の温度、例えば１１０℃に加熱して、接着剤層２の粘度を低下させた状態でサファイア基板７と配線基板１とを相対的に押圧し、緑色ＬＥＤチップ３Ｇを接着剤層２内に埋め込む。その後、配線基板１を例えば空冷により室温まで冷却することにより、接着剤層２の粘度を上昇させる。これにより、緑色ＬＥＤチップ３Ｇは、接着剤層２内に保持される。
　次いで、波長がＦＨＧ（４倍波）のピコ秒レーザを用いてレーザ光Ｌがサファイア基板７を透過して緑色ＬＥＤチップ３Ｇに照射され、緑色ＬＥＤチップ３Ｇがサファイア基板７からレーザリフトオフ（ＬＬＯ）される。その後、サファイア基板７を引き剥がすことにより剥離が完了し、図１５（ｃ）及び図１６（ｃ）に示すように、赤色ＬＥＤチップ３Ｒの隣の接着剤層２内に緑色ＬＥＤチップ３Ｇが埋め込まれた状態で残る。
　図１７は青色ＬＥＤチップ３Ｂの実装を模式的に示す平面図、図１８は図１７の断面図である。
　先ず、図１７（ａ）及び図１８（ａ）に示すように、複数の青色ＬＥＤチップ３Ｂを形成した透明なサファイア基板７（青色ＬＥＤウエハ）を配線基板１に対してアライメントし、青色ＬＥＤチップ３Ｂを配線基板１の対応する実装部に位置付ける。
　次に、図１７（ｂ）及び図１８（ｂ）に示すように、配線基板１を図６に示す特異温度Ｔｂ以下の温度、例えば１１０℃に加熱して、接着剤層２の粘度を低下させた状態でサファイア基板７と配線基板１とを相対的に押圧し、青色ＬＥＤチップ３Ｂを接着剤層２内に埋め込む。その後、配線基板１を例えば空冷により室温まで冷却することにより、接着剤層２の粘度を上昇させる。これにより、青色ＬＥＤチップ３Ｂは、接着剤層２内に保持される。
　次いで、波長がＦＨＧ（４倍波）のピコ秒レーザを用いてレーザ光Ｌがサファイア基板７を透過して青色ＬＥＤチップ３Ｂに照射され、青色ＬＥＤチップ３Ｂがサファイア基板７からレーザリフトオフ（ＬＬＯ）される。その後、サファイア基板７を引き剥がすことにより剥離が完了し、図１７（ｃ）及び図１８（ｃ）に示すように、緑色ＬＥＤチップ３Ｇの隣の接着剤層２内に青色ＬＥＤチップ３Ｂが埋め込まれた状態で残る。
　上述の手順により全てのＬＥＤチップ３の実装が終了し、ステップＳ７において「ＹＥＳ」判定となるとステップＳ９に進む。そして、図１９（ａ）及び図２０（ａ）に示すように、配線基板１を図６の特異温度Ｔｂ以下の温度（例えば、１１０℃）に加熱して接着剤層２の粘度を低下させた状態で、全てのＬＥＤチップ３を覆うフラットな押圧基板１２により全ＬＥＤチップ３を一括して押圧し、各ＬＥＤチップ３の電極８と配線基板１のバンプ電極４とを電気的に接触させる。その後、ＬＥＤチップ３の導通状態を維持しながら、配線基板１を感光性熱硬化型接着剤６の硬化温度まで加熱して接着剤層２（感光性熱硬化型接着剤６）を硬化させる。
　具体的には、上記導通状態を維持してＬＥＤチップ３を保持した状態で、接着剤層２（感光性熱硬化型接着剤６）を１８０℃で９０分間、２００℃で６０分間又は２３０℃で３０分間の何れかで加熱硬化する。これにより、図１９（ｂ）及び図２０（ｂ）に示すように、全ＬＥＤチップ３が接着剤層２により配線基板１に接着固定され、全ての実装工程が終了する。
　図２１は従来技術の第２の欠点を示す説明図である。従来技術においては、図２１（ａ）に示すように配線基板１に塗布された接着剤１１を境界温度Ｔ０未満のＴ２温度に加熱して粘度を低下させた状態で、接着剤１１内に、例えば赤色ＬＥＤチップ３Ｒを埋め込んだ後、図２１（ｂ）に示すようにレーザリフトオフにより赤色ＬＥＤチップ３Ｒをサファイア基板７から剥離する。
　次に、図２１（ｃ）に示すように、先行して埋め込まれた赤色ＬＥＤチップ３Ｒに隣接した位置に、上記と同様にして緑色ＬＥＤチップ３Ｇを押し込む。このとき、図２１（ｄ）に示すように、この緑色ＬＥＤチップ３Ｇによって押しのけられた接着剤１１により、既実装の赤色ＬＥＤチップ３Ｒが図２１（ｄ）の矢印で示すように横に押されて傾いたり、位置がずれたりするおそれがあった。そのため、ＬＥＤチップ３の電極８と配線基板１のバンプ電極４との接触不良が生じるおそれがあった。
　一方、図２２は本発明による上記第２の実施形態の効果について示す説明図である。本発明においては、接着剤層２は、感光性熱硬化型接着剤６を使用して配線基板１のバンプ電極４の周辺部にパターニング形成されたものであるので、図２２（ａ）に示すように、ＬＥＤチップ３の電極８と配線基板１のバンプ電極４との間には開口部５が存在し、接着剤が存在しない。
　さらに、接着剤層２の隣接するＬＥＤチップ３間には、隙間１３が存在する。したがって、感光性熱硬化型接着剤６から成る接着剤層２を図６に示す特異温度Ｔｂ以下の温度で加熱して粘度を低下させた状態で、図２２（ｂ）に示すように接着剤層２内に既実装の赤色ＬＥＤチップ３Ｒに隣接した別の接着剤層２内に、図２２（ｃ）に示すように緑色ＬＥＤチップ３Ｇを押し込んでも、図２２（ｄ）に示すように、この緑色ＬＥＤチップ３Ｇによって押しのけられる接着剤１１の量が少ないため既実装の赤色ＬＥＤチップ３Ｒの位置ずれが抑制される。
　特に、隣接するＬＥＤチップ３間に隙間１３が存在するため、押しのけられた接着剤１１の影響が既実装のＬＥＤチップ３にまで及ぶおそれがより抑制される。したがって、ＬＥＤチップ３の電極８と配線基板１のバンプ電極４との接触不良が生じるおそれがない。なお、本発明においては、ＬＥＤチップ３によって押しのけられる接着剤の量が少ないため、上記隙間１３は、無くてもよい。このことは、複数のＬＥＤチップ３を稠密実装する場合に有効である。
　次に、本発明によるＬＥＤチップ実装方法の第３の実施形態を説明する。この第３の実施形態は、大面積のＬＥＤ表示パネル用の配線基板１に、この配線基板１より面積が小さいサファイア基板７に形成された複数のＬＥＤチップ３を順次実装するための方法である。ここで使用するＬＥＤチップ３は、近紫外又は青色波長帯の光を放出するものであり、各ＬＥＤチップ３の光放出面上には、後述するようにＬＥＤチップ実装工程が終了した後に３原色光に対応した蛍光発光層が設けられる。
　先ず、図２３（ａ）に示すように、配線基板１の全面に、例えばスプレー装置やスピナー等を使用して感光性熱硬化型接着剤６を所定の厚みで均一に塗布する。
　次に、図２３（ｂ）に示すように、フォトリソグラフィー技術により、上記感光性熱硬化型接着剤６をパターニングし、少なくとも配線基板１のバンプ電極４に対応させて開口部５を設けた接着剤層２を形成する。なお、図２３（ｂ）においては、図が煩雑になるのを避けるためにＬＥＤチップ３の外形形状に対応した形状の開口部５のみを設けた場合を示しているが、隣接するＬＥＤチップ３間に図１４（ｂ）に示すような隙間１３を設けてもよい。
　次いで、図２３（ｃ）に示すように、複数のＬＥＤチップ３が形成されたサファイア基板７を配線基板１の第１の実装領域に位置付ける。アライメントは、サファイア基板７及び配線基板１に夫々設けられたアライメントマークを使用したり、一部のＬＥＤチップ３と配線基板１の配線パターンとを使用したり、又は配線基板１のＴＥＧ（Test Element Group）とＬＥＤ側のＴＥＧとを使用したりして行ってもよい。
　次に、図２３（ｄ）に示すように、ＬＥＤチップ３の仮実装が行われる。詳細には、配線基板１を図６に示す特異温度Ｔｂ以下の温度、例えば１１０℃に加熱して、接着剤層２の粘度を低下させた状態でサファイア基板７と配線基板１とを相対的に押圧し、ＬＥＤチップ３を接着剤層２内に埋め込む。その後、配線基板１を例えば空冷により室温まで冷却することにより、接着剤層２の粘度を上昇させる。これにより、ＬＥＤチップ３は、接着剤層２内に保持される。
　次いで、図２３（ｅ）に示すように、例えば波長がＦＨＧ（４倍波）のピコ秒レーザを用いてレーザ光Ｌがサファイア基板７を透過してＬＥＤチップ３に照射され、ＬＥＤチップ３がサファイア基板７からレーザリフトオフ（ＬＬＯ）される。
　その後、サファイア基板７を引き剥がすことにより剥離が完了し、図２３（ｆ）に示すように、ＬＥＤチップ３が第１の実装領域の接着剤層２内に埋め込まれた状態で残る。
　続いて、図２４（ａ）に示すように、配線基板１の第１の実装領域に隣接する第２の実装領域に複数のＬＥＤチップ３が形成された別のサファイア基板７を上述と同様にして位置付ける。
　次に、図２４（ｂ）に示すように、ＬＥＤチップ３の仮実装が行われる。詳細には、上述と同様にして配線基板１を図６に示す特異温度Ｔｂ以下の温度、例えば１１０℃に加熱して、接着剤層２の粘度を低下させた状態でサファイア基板７と配線基板１とを相対的に押圧し、ＬＥＤチップ３を接着剤層２内に埋め込む。その後、配線基板１を例えば空冷により室温まで冷却することにより、接着剤層２の粘度を上昇させる。これにより、ＬＥＤチップ３は、接着剤層２内に保持される。
　次いで、図２４（ｃ）に示すように、例えば波長がＦＨＧ（４倍波）のピコ秒レーザを用いてレーザ光Ｌがサファイア基板７を透過してＬＥＤチップ３に照射され、ＬＥＤチップ３がサファイア基板７からレーザリフトオフ（ＬＬＯ）される。
　そして、サファイア基板７を引き剥がすことにより剥離が完了し、図２４（ｄ）に示すように、ＬＥＤチップ３が第２の実装領域の接着剤層２内に埋め込まれた状態で残る。
　続いて、図２５（ａ）に示すように、配線基板１を図６のＴｂ以下の温度（例えば、１１０℃）に加熱して接着剤層２の粘度を低下させた状態で、全てのＬＥＤチップ３を覆うフラットな押圧基板１２により全ＬＥＤチップ３を一括して押圧し、各ＬＥＤチップ３の電極８と配線基板１のバンプ電極４とを電気的に接触させる。その後、ＬＥＤチップ３の導通状態を維持しながら、配線基板１を感光性熱硬化型接着剤６の硬化温度まで加熱して接着剤層２を硬化させる。
　具体的には、接着剤層２（感光性熱硬化型接着剤６）を１８０℃で９０分間、２００℃で６０分間又は２３０℃で３０分間の何れかで加熱硬化する。これにより、図２５（ｂ）に示すように、各ＬＥＤチップ３が、配線基板１との導通状態を維持した状態で接着剤層２により配線基板１に接着固定され、図２６に示すように全ＬＥＤチップ３の実装が終了する。
　その後、各ＬＥＤチップ３の光放出面上に赤、緑、青色の各色対応の蛍光発光層（波長変換層）が形成され、フルカラーのＬＥＤ表示パネルが完成する。
　このように、第３の実施形態においても、第１及び第２の実装領域の境界部に位置するＬＥＤチップ３が隣のＬＥＤチップ３によって押しのけられた接着剤に押されて、ＬＥＤチップ３の位置ずれが生じるおそれが無く、導通不良の問題が抑制される。
　以上の説明においては、電子部品がＬＥＤチップ３である場合について述べたが、本発明はこれに限られず、電子部品は、チップ状のものであれば、ＩＣチップ等如何なるものであってもよい。
　１…配線基板
　２…接着剤層
　３…ＬＥＤチップ（電子部品）
　４…配線基板のバンプ電極
　５…開口部
　６…感光性熱硬化型接着剤
　７…サファイア基板（キャリア基板）
　８…ＬＥＤチップの電極
　１３…隙間
 

Claims (19)

  1. 　配線基板上にチップ型の複数の電子部品を実装する電子部品実装構造であって、
    　前記配線基板には、前記複数の電子部品の実装部にて、前記電子部品の電極と電気的に接触する電極の周辺部に、加熱硬化して前記電子部品を前記配線基板に接着固定する接着剤層が半硬化型接着剤をパターニングして設けられていることを特徴とする電子部品実装構造。
  2. 　前記半硬化型接着剤は、フォトリソグラフィーによりパターニングすることができ、加熱硬化する感光性熱硬化型接着剤であり、前記接着剤層は、少なくとも前記配線基板の前記電極に対応して開口部を設けた形態に形成されていることを特徴とする請求項１記載の電子部品実装構造。
  3. 　前記接着剤層は、前記電子部品の外形形状に対応した開口部を有することを特徴とする請求項１又は２記載の電子部品実装構造。
  4. 　前記接着剤層は、隣接する前記電子部品間に隙間を有することを特徴とする請求項２記載の電子部品実装構造。
  5. 　前記接着剤層は、隣接する前記電子部品間に隙間を有することを特徴とする請求項３記載の電子部品実装構造。
  6. 　前記電子部品は、ＬＥＤチップであることを特徴とする請求項１又は２記載の電子部品実装構造。
  7. 　配線基板にチップ型の複数の電子部品を実装する実装方法であって、
    　前記配線基板上の前記電子部品が実装される複数の実装部にて、少なくとも前記配線基板の電極の周辺部に半硬化型接着剤をパターニングして接着剤層を形成するステップと、
    　前記複数の電子部品を夫々、前記配線基板の前記実装部に位置付けるステップと、
    　前記電子部品と前記配線基板とを相対的に加圧して前記電子部品の電極と前記配線基板の電極とを電気的に接触させるステップと、
    　前記接着剤層を加熱硬化させ、前記電子部品と前記配線基板との導通状態を維持して前記電子部品を前記配線基板に接着固定するステップと、
    を含むことを特徴とする実装方法。
  8. 　前記半硬化型接着剤は、フォトリソグラフィーによりパターニングすることができ、熱硬化する感光性熱硬化型接着剤であることを特徴とする請求項７記載の実装方法。
  9. 　前記接着剤層は、前記電子部品の外形形状に対応した開口部を有することを特徴とする請求項７又は８記載の実装方法。
  10. 　前記接着剤層は、隣接する電子部品間に隙間を有することを特徴とする請求項９記載の実装方法。
  11. 　ＬＥＤ表示パネル用の配線基板に複数のＬＥＤチップを実装するＬＥＤチップ実装方法であって、
    　前記配線基板上の前記ＬＥＤチップが実装される複数のＬＥＤチップ実装部にて、少なくとも前記配線基板の電極の周辺部に半硬化型接着剤をパターニングして接着剤層を形成するステップと、
    　キャリア基板の一面に設けられた前記複数のＬＥＤチップを夫々、前記配線基板の前記ＬＥＤチップ実装部に位置付けるステップと、
    　前記キャリア基板と前記配線基板とを相対的に加圧して前記ＬＥＤチップの電極と前記配線基板の電極とを電気的に接触させるステップと、
    　前記接着剤層を加熱硬化し、前記ＬＥＤチップと前記配線基板との導通状態を維持して前記ＬＥＤチップを前記配線基板に接着固定するステップと、
    　前記キャリア基板から前記ＬＥＤチップを剥離するステップと、
    を実行することを特徴とするＬＥＤチップ実装方法。
  12. 　前記半硬化型接着剤は、フォトリソグラフィーによりパターニングすることができ、加熱硬化する感光性熱硬化型接着剤であることを特徴とする請求項１１記載のＬＥＤチップ実装方法。
  13. 　前記接着剤層は、前記ＬＥＤチップの外形形状に対応した開口部を有することを特徴とする請求項１１又は１２記載のＬＥＤチップ実装方法。
  14. 　前記接着剤層は、隣接するＬＥＤチップ間に隙間を有することを特徴とする請求項１３記載のＬＥＤチップ実装方法。
  15. 　前記キャリア基板は、サファイア基板であり、前記ＬＥＤチップの剥離ステップは、サファイア基板からＬＥＤチップをレーザリフトオフすることを特徴とする請求項１１又は１２記載のＬＥＤチップ実装方法。
  16. 　前記キャリア基板は、表面に粘着剤、接着剤及び接着フィルムのうち少なくとも何れか１つを設けたフィルムや透明基材であり、前記ＬＥＤチップの剥離ステップは、前記キャリア基板に前記粘着剤、接着剤又は接着フィルムを介して転写されたＬＥＤチップを前記キャリア基板から剥離することを特徴とする請求項１１又は１２記載のＬＥＤチップ実装方法。
  17. 　ＬＥＤ表示パネル用の配線基板に複数のＬＥＤチップを実装するＬＥＤチップ実装方法であって、
    　前記配線基板上の前記ＬＥＤチップが実装される複数のＬＥＤチップ実装部にて、少なくとも前記配線基板の電極の周辺部に、室温と硬化温度との間に粘度が最低となる特異温度を有する感光性熱硬化型接着剤をフォトリソグラフィーによりパターニングして接着剤層を形成する第１ステップと、
    　キャリア基板の一面に設けられた前記複数のＬＥＤチップを夫々、前記配線基板の前記ＬＥＤチップ実装部に位置付ける第２ステップと、
    　前記配線基板を前記接着剤層の前記特異温度以下の温度に加熱して粘度を低下させた状態で、前記キャリア基板と前記配線基板とを相対的に加圧して前記ＬＥＤチップを前記接着剤層内に埋め込んだ後、前記配線基板を冷却して前記ＬＥＤチップを前記ＬＥＤチップ実装部に仮実装する第３ステップと、
    　前記キャリア基板から前記ＬＥＤチップを剥離する第４ステップと、
    　前記第２～第４ステップを繰り返し実施して前記配線基板の別のＬＥＤチップ実装部に別のＬＥＤチップを仮実装する第５ステップと、
    　前記配線基板を前記特異温度以下の温度に加熱して前記接着剤層の粘度を低下させた状態で、仮実装された前記ＬＥＤチップを一括して押圧し、前記ＬＥＤチップの電極と前記配線基板の電極とを電気的に接触させる第６ステップと、
    　前記接着剤層を前記特異温度よりも高い温度に加熱して硬化させ、前記ＬＥＤチップと前記配線基板との導通状態を維持して前記ＬＥＤチップを前記配線基板に接着固定する第７ステップと、
    を実行することを特徴とするＬＥＤチップ実装方法。
  18. 　前記キャリア基板は、サファイア基板であり、前記第４ステップは、サファイア基板からＬＥＤチップをレーザリフトオフすることを特徴とする請求項１７記載のＬＥＤチップ実装方法。
  19. 　前記キャリア基板は、表面に粘着剤、接着剤及び接着フィルムのうち少なくとも何れか１つを設けたフィルムや透明基材であり、前記第４ステップは、前記キャリア基板に前記粘着剤、接着剤又は接着フィルムを介して転写されたＬＥＤチップを前記キャリア基板から剥離することを特徴とする請求項１７記載のＬＥＤチップ実装方法。
PCT/JP2020/023166 2019-06-28 2020-06-12 電子部品実装構造、その実装方法及びｌｅｄチップ実装方法 WO2020262034A1 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2019-121130 2019-06-28
JP2019121130 2019-06-28
JP2019159488A JP2021009985A (ja) 2019-06-28 2019-09-02 電子部品実装構造、その実装方法及びｌｅｄチップ実装方法
JP2019-159488 2019-09-02

Publications (1)

Publication Number Publication Date
WO2020262034A1 true WO2020262034A1 (ja) 2020-12-30

Family

ID=74061896

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/023166 WO2020262034A1 (ja) 2019-06-28 2020-06-12 電子部品実装構造、その実装方法及びｌｅｄチップ実装方法

Country Status (1)

Country Link
WO (1) WO2020262034A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022163004A1 (ja) * 2021-01-29 2022-08-04 日東電工株式会社 電子部品転写用粘着シートおよび電子部品転写用粘着シートを用いた電子部品の加工方法
TWI803157B (zh) * 2021-12-03 2023-05-21 南亞科技股份有限公司 具有對準標記的半導體元件及其製備方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012222317A (ja) * 2011-04-14 2012-11-12 Nitto Denko Corp 反射樹脂シート、発光ダイオード装置およびその製造方法
JP2013211443A (ja) * 2012-03-30 2013-10-10 Toyohashi Univ Of Technology 発光装置の製造方法
JP2017533453A (ja) * 2014-10-17 2017-11-09 インテル・コーポレーション 微小持ち上げ・接合組立法
US20190027639A1 (en) * 2017-07-18 2019-01-24 Samsung Electronics Co., Ltd. Apparatus and method for manufacturing led module
WO2019082758A1 (ja) * 2017-10-26 2019-05-02 株式会社ブイ・テクノロジー 基板接続構造、基板実装方法及びマイクロｌｅｄディスプレイ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012222317A (ja) * 2011-04-14 2012-11-12 Nitto Denko Corp 反射樹脂シート、発光ダイオード装置およびその製造方法
JP2013211443A (ja) * 2012-03-30 2013-10-10 Toyohashi Univ Of Technology 発光装置の製造方法
JP2017533453A (ja) * 2014-10-17 2017-11-09 インテル・コーポレーション 微小持ち上げ・接合組立法
US20190027639A1 (en) * 2017-07-18 2019-01-24 Samsung Electronics Co., Ltd. Apparatus and method for manufacturing led module
WO2019082758A1 (ja) * 2017-10-26 2019-05-02 株式会社ブイ・テクノロジー 基板接続構造、基板実装方法及びマイクロｌｅｄディスプレイ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022163004A1 (ja) * 2021-01-29 2022-08-04 日東電工株式会社 電子部品転写用粘着シートおよび電子部品転写用粘着シートを用いた電子部品の加工方法
TWI803157B (zh) * 2021-12-03 2023-05-21 南亞科技股份有限公司 具有對準標記的半導體元件及其製備方法
US11756893B2 (en) 2021-12-03 2023-09-12 Nanya Technology Corporation Semiconductor device with alignment marks and method for fabricating the same

Similar Documents

Publication Publication Date Title
JP6916525B2 (ja) Ｌｅｄディスプレイの製造方法
TWI706554B (zh) 畫素陣列基板及其製造方法
TWI689105B (zh) 光電半導體戳記及其製造方法、與光電半導體裝置
KR20200007498A (ko) 마이크로 엘이디 디스플레이 및 이의 제작 방법
TW202032817A (zh) 微型ｌｅｄ封裝構造、微型ｌｅｄ顯示器及微型ｌｅｄ顯示器之製造方法
KR20190130518A (ko) 발광 디바이스 및 그 제조 방법
KR20200056911A (ko) 전자 장치 및 이를 제조하기 위한 방법
WO2020262034A1 (ja) 電子部品実装構造、その実装方法及びｌｅｄチップ実装方法
JP3994681B2 (ja) 素子の配列方法及び画像表示装置の製造方法
JP2020004939A (ja) 基板実装方法及び電子部品実装基板
WO2021010079A1 (ja) 電子部品実装構造、電子部品実装方法及びｌｅｄ表示パネル
JPWO2018216318A1 (ja) 半導体モジュールおよびその製造方法
JP2002368282A (ja) 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP7257187B2 (ja) チップ転写板ならびにチップ転写方法、画像表示装置の製造方法および半導体装置の製造方法
US20190013335A1 (en) Display Substrate, Method of Fabricating the Same, Display Panel and Pressure Welding Device
JP2002343944A (ja) 電子部品の転写方法及び素子の配列方法、画像表示装置の製造方法
TWI731712B (zh) 發光裝置及發光裝置的製造方法
JP7434037B2 (ja) 発光素子の実装方法および表示装置
WO2020261892A1 (ja) 電子部品実装構造、その実装方法、ｌｅｄ表示パネル及びｌｅｄチップ実装方法
JP2021009985A (ja) 電子部品実装構造、その実装方法及びｌｅｄチップ実装方法
JP2021056386A (ja) Ｌｅｄ表示装置の製造方法及びｌｅｄ表示装置
TWI751848B (zh) 電子元件的接合方法
CN213424968U (zh) 微型led转印装置
JP2022158612A (ja) 電子部品の実装方法、表示装置、及び、回路基板
WO2020003869A1 (ja) 基板実装方法及び電子部品実装基板

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20833371

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20833371

Country of ref document: EP

Kind code of ref document: A1