KR20200007498A - 마이크로 엘이디 디스플레이 및 이의 제작 방법 - Google Patents

마이크로 엘이디 디스플레이 및 이의 제작 방법 Download PDF

Info

Publication number
KR20200007498A
KR20200007498A KR1020180081682A KR20180081682A KR20200007498A KR 20200007498 A KR20200007498 A KR 20200007498A KR 1020180081682 A KR1020180081682 A KR 1020180081682A KR 20180081682 A KR20180081682 A KR 20180081682A KR 20200007498 A KR20200007498 A KR 20200007498A
Authority
KR
South Korea
Prior art keywords
micro led
electrode
led chip
circuit board
composite resin
Prior art date
Application number
KR1020180081682A
Other languages
English (en)
Other versions
KR102602393B1 (ko
Inventor
구자명
조영경
이병훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180081682A priority Critical patent/KR102602393B1/ko
Priority to US17/253,645 priority patent/US20210265327A1/en
Priority to EP19833754.5A priority patent/EP3823030B1/en
Priority to PCT/KR2019/007564 priority patent/WO2020013478A1/ko
Publication of KR20200007498A publication Critical patent/KR20200007498A/ko
Application granted granted Critical
Publication of KR102602393B1 publication Critical patent/KR102602393B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/13—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L33/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명에는 마이크로 엘이디 디스플레이 및 이의 제작 방법이 개시된다. 개시된 마이크로 엘이디 디스플레이는 마이크로 엘이디 디스플레이에 있어서, 회로 기판; 상기 회로 기판에 형성된 적어도 하나 이상의 제1전극, 상기 제1전극 상에 접합되는 적어도 하나 이상의 마이크로 엘이디 칩, 상기 마이크로 엘이디 칩에 형성된 제2전극, 레이져 조사에 의해 상기 제1전극과 상기 제2전극이 가열되어 형성되는 접합 구조 및 상기 접합 구조를 지지하는 적어도 하나 이상의 복합 수지부를 포함할 수 있다.

Description

마이크로 엘이디 디스플레이 및 이의 제작 방법{MICRO LED DISPLAY AND MANUFACTURING METHOD THEREOF}
본 발명의 다양한 실시예는 마이크로 엘이디 칩의 멀티 전사 기술(multi-transfer technology)에 관한 것이다.
새로운 디스플레이로서, R(red), G(green), B(blue)의 색을 발광하는 LED를 회로 기판 상에 실장하여 디스플레이 패널로 만드는 기술이 있다.
그러나, 디스플레이를 구현하기 위해서는 현재의 픽셀에 대응할 수 있는 초소형 마이크로 엘이디(μLED)의 개발이 선행되어야 하며, 수 십 ㎛ 크기의 마이크로 엘이디 칩들을 어떻게 집어서 얼마나 정밀하게 회로 기판 상에 위치시킬 것이며, 어떻게 입출력 단자를 배치하여 메인 인쇄회로기판과 전기적으로 연결 시켜 줄 것인가에 대한 문제를 선행적으로 해결해야만 한다.
종래에는 전용 칩 접합 장치를 활용하여, 미세 가공된 노즐을 사용하여, LED 칩을 진공 흡착하여 픽업한 후, 원하는 회로 기판 상의 전극에 일대일 대응하여 내려놓고, 노즐이 이탈하는 방식을 사용하였다.
그러나, 종래의 노즐 1개가 1개의 개별 칩을 Pick-up & Placement 하는 방식은 다수의 LED 칩을 고속으로 기판 상에 장착하기 위해서는 많은 시간이 소요되고, 다수의 노즐 유닛을 설치함에 따라 가격 상승 및 설비가 복잡하게 변화하는 문제점이 있었다.
또한, 노즐 가공의 한계로 인해, 100 micron 이하의 micro LED를 전사하는데 기술적 한계를 가지고 있다.
본 발명의 다양한 실시예에 따르면, 고속 멀티 전사 방식으로 마이크로 엘이디 칩의 실장이 가능한 마이크로 엘이디 칩 및 이의 제작 방법을 제공할 수 있다.
본 발명의 다양한 실시예에 따르면, Ablation 중에 발생하는 gas plume의 충격에 따른 마이크로 엘이디 칩으로부터 가해지는 충격을 흡수하는, 접착 특성을 가진 복합 수지층을 이용하여, 전사 수율을 높인 마이크로 엘이디 칩 및 이의 제작 방법을 제공할 수 있다.
본 발명의 다양한 실시예에 따르면, 마이크로 엘이디 칩의 안착 위치 정밀도를 높일 수 있도록 전사되는, Target 기판 상에 플럭스와 에폭시 (또는 아크릴) 점착제로 구성된 복합제를 코팅해서 마이크로 엘이디 칩이 아래로 떨어질 때의 충격을 완화하여 전사 수율을 향상시키는 마이크로 엘이디 디스플레이 및 이의 제조 방법을 제공할 수 있다.
본 발명의 다양한 실시예에 따르면, 마이크로 엘이디 칩 전사 시, 마이크로 엘이디 칩이 X, Y 방향으로 위치가 틀어지거나, 특히 Tilt되어 불량이 발생하는 것을 최소화하기 위해서 회로 기판의 전극의 형상을 변경한 마이크로 엘이디 디스플레이 및 이의 제조 방법을 제공할 수 있다.
본 발명의 다양한 실시예에 따른 마이크로 엘이디 디스플레이는 회로 기판, 상기 회로 기판에 형성된 적어도 하나 이상의 제1전극, 상기 제1전극 상에 접합되는 적어도 하나 이상의 마이크로 엘이디 칩, 상기 마이크로 엘이디 칩에 형성된 제2전극, 레이져 조사에 의해 상기 제1전극과 상기 제2전극이 가열되어 형성되는 접합 구조 및 상기 접합 구조를 지지하는 적어도 하나 이상의 복합 수지부를 포함할 수 있다.
본 발명의 다양한 실시예에 따른 마이크로 엘이디 디스플레이의 제작 방법은 회로 기판 상에 복합 수지 층을 형성하는 제1과정, 복수의 마이크로 엘이디 칩이 접착재에 의해 부착된 투명 기판을 상기 제1기판 상에 정렬시키는 제2과정, 상기 각각의 마이크로 엘이디 칩에 적어도 하나 이상의 제1레이져를 조사하여 상기 접착재를 융제하는 제3과정, 상기 마이크로 엘이디 칩이 제팅되어, 상기 복합 수지 층에 안착되는 제4과정, 상기 안착된 마이크로 엘이디 칩의 전극에 적어도 하나 이상의 제2레이져를 조사하는 제5과정 및 상기 회로 기판의 전극과 상기 마이크로 엘이디 칩의 전극이 접합되는 제6과정을 포함할 수 있다.
본 발명은 LASER Ablation 방법에 의한 마이크로 엘이디 칩의 멀티 전사를 고속으로 가능케 해서 생산성이 향상될 수 있다.
또한, 본 발명은 마이크로 엘이디 칩의 전사 수율이 개선될 수 있다.
도 1a는 본 발명의 다양한 실시예에 따른 패드 업 상태의 마이크로 엘이디 칩(micro LED chip)의 제조를 위한 모재 기판을 도시한 구성도이다.
도 1b는 본 발명의 다양한 실시예에 따른 패드 다운 상태의 마이크로 엘이디 칩(micro LED chip)의 제조를 위한 모재 기판을 도시한 구성도이다.
도 1c는 본 발명의 다양한 실시예에 따른 마이크로 엘이디 칩의 구성도이다.
도 2a는 본 발명의 다양한 실시예에 따른 투명 기판에 마이크로 엘이디 칩이 부착된 상태를 나타내는 평면도이고, 도 2b는 본 발명의 다양한 실시예에 따른 투명 기판에 마이크로 엘이디 칩이 부착된 상태를 나타내는 측면도이다.
도 3은 본 발명의 다양한 실시예에 따른 마이크로 엘이디 디스플레이의 구조를 나타내는 단면도이다.
도 4는 본 발명의 다양한 실시예에 따른 마이크로 엘이디 디스플레이의 제작 과정을 순차적으로 나타내는 블록도이다.
도 5a 내지 도 5d는 본 발명의 다양한 실시예에 따른 마이크로 엘이디 디스플레이의 제작 과정을 순차적으로 각각 나타내는 단면도이다.
도 6은 본 발명의 다양한 실시예에 따른 마이크로 엘이디 칩이 제1전극 상에 접속된 상태를 나타내는 도면으로서, (a)는 평면도이고, (b)는 측단면도이다.
도 7a는 본 발명의 다양한 실시예에 따른 마이크로 엘이디 칩이 제1전극 상에 접속된 상태를 나타내는 평면도이다.
도 7b는 본 발명의 다양한 실시예에 따른 마이크로 엘이디 칩이 제1전극 상에 잘못 접속된 상태를 나타내는 평면도이다.
도 8은 본 발명의 다양한 실시예에 따른 제1전극의 형상을 나타내는 평면도이다.
도 9는 본 발명의 다양한 실시예에 따른 제1전극의 다른 형상을 나타내는 평면도이다.
도 10은 본 발명의 다양한 실시예에 따른 제작된 마이크로 엘이디 디스플레이를 나타내는 평면도이다.
이하, 본 개시의 다양한 실시예가 첨부된 도면을 참조하여 기재된다. 그러나, 이는 본 개시를 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 개시의 실시예의 다양한 변경(modification), 균등물(equivalent), 및/또는 대체물(alternative)을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다.
이하에서는 첨부된 도면을 참조하여, 본 발명의 다양한 실시예에 따른 마이크로 엘이디 실장 기술을 이용하여 디스플레이의 구조 및 이를 제작하는 방법에 대해서 설명하기로 한다.
본 발명의 예시적인 실시예에 따른 디스플레이의 구성은 LED의 크기에 상관없이 구현 가능하기 때문에 사용되는 LED의 크기에는 제약을 두지 아니한다. 예를 들어, 조명용 디스플레이는 수 mm급의 LED를 사용하고, 옥/내외 사이니지(signage)와 같은 대형 디스플레이는 수 백㎛ 급 LED를 사용하며, 디스플레이용으로는 수 ㎛급에서 수 십㎛급까지 LED를 사용할 수 있다.
또한, 본 발명의 예식적인 실시예들은 마이크로 엘이디 칩에 대한 전사 장치 및 방법에 대하여 도시하고 이에 대하여 설명하고 있으나 이에 국한되지 않는다. 예컨대, 본 발명에 개시된 전사 장치 및 방법을 이용할 수 있는 다양한 전기 소자가 적용될 수 있다.
도 1a는 본 발명의 다양한 실시예에 따른 패드 업 상태의 마이크로 엘이디 칩(micro LED chip)의 제조를 위한 모재 기판을 도시한 구성도이다. 도 1b는 본 발명의 다양한 실시예에 따른 패드 다운 상태의 마이크로 엘이디 칩(micro LED chip)의 제조를 위한 모재 기판을 도시한 구성도이다.
도 1a, 도 1b를 참고하면, 마이크로 엘이디 칩(110)은 근거리용 디스플레이의 픽셀을 구성하는 서브 픽셀들에 적용되기 위하여 수십 ㎛(예: 30~40㎛)의 크기를 가질 수 있다. 이러한 마이크로 엘이디(110)는 사파이어 또는 GaAs 또는 SiX 계열의 모재 기판(100)(예: 웨이퍼) 상에서 고온/고압 상태에서 화합물 반도체의 단결정 상태로 성장시켜 복수개로 제작될 수 있으며, 각 조성에 따라 색상(예: red, green, blue)이 다르게 구성될 수 있다. 예컨대, red는 GaAs, green은 InGaP, blue는 GaN의 화합물 반도체로 구성되고, 각 조성의 고유 에너지 밴드갭 값에 따라 파장이 결정되어 구현하는 색상이 다르게 나타난다.
한 실시예에 따르면, 성장시킨 마이크로 엘이디(110)가 발광하기 위해서는 정공과 전자가 공급될 수 있는, 전기적으로 연결이 가능한 구조로 수 십 단계의 반도체 공정을 거칠 수 있다. 이때 마이크로 엘이디(110)에 돌출되도록 배치된 한 쌍의 접속 패드(112)는 모재 기판(100)의 상방향을 향하는 형태(pad down)(도 1a에 도시) 또는 하방향을 향하는 형태(pad down)(도 1b에 도시)로 제작될 수 있다.
도 1c는 본 발명의 다양한 실시예에 따른 마이크로 엘이디 칩의 구성도이다.
도 1c를 참고하면, 마이크로 엘이디를 커팅한 후의 각각의 마이크로 엘이디를 마이크로 엘이디 칩이라 지칭할 수 있다. 각각의 마이크로 엘이디 칩(120)은 발광부인 바디(111)와 바디(111)에서 일정 간격으로 돌출 배치되는 한 쌍의 접속 패드(112)를 포함할 수 있다. 한 실시예에 따르면, 마이크로 엘이디 칩(110)은 후술될 본 발명에 따른 이송 장치를 이용하여 전자 장치(예: 디스플레이)의 기판(PCB)에 전기적으로 연결될 수 있다. 마이크로 엘이디 칩(120)의 접속 패드(112)는 이하 제2전극이라 지칭하기로 한다.
도 2a는 본 발명의 다양한 실시예에 따른 투명 기판에 마이크로 엘이디 칩이 부착된 상태를 나타내는 평면도이고, 도 2b는 본 발명의 다양한 실시예에 따른 투명 기판에 마이크로 엘이디 칩이 부착된 상태를 나타내는 측면도이다.
도 2a, 도 2b를 참조하면, 복수 개의 마이크로 엘이디 칩(120)은 미도시된 배열 장치에 의해 임시 기판 상에 정렬된 상태로 부착될 수 있다. 개개의 마이크로 엘이디 칩(120)은 임시 기판 일면에 부착된 상태를 유지할 수 있다. 마이크로 엘이디 칩(120)과 임시 기판 간에는 접착재, 예컨대 접착층(예 ; 도 5a의 접착층(122))이 형성될 수 있다.
다양한 실시예에 따른 임시 기판(130)(이하 제2기판이라 한다)은 투명한 기판으로서, 자외선 파장 대역의 빛의 투과도가 높은 사파이어, 알루미나, 실리카 또는 쿼츠 재질 중 어느 하나의 재질을 포함하는 투명 글래스일 수 있다. 마이크로 엘이디 칩(120)은 접착재, 예컨대 폴리이미드(Polyimide) 또는 에폭시 또는 아크릴 소재의 접착재에 의해 제2기판(130) 상에 부착된 상태로 샘플이 준비될 수 있다.
도 3은 본 발명의 다양한 실시예에 따른 마이크로 엘이디 디스플레이의 구조를 나타내는 단면도이다.
도 3을 참조하여 본 발명의 다양한 실시예에 따른 마이크로 엘이디 디스플레이(이하 디스플레이로 지칭하기로 한다)의 구조에 대해서 설명하기로 한다.
다양한 실시예에 따른 디스플레이는 회로 기판(140), 제1전극(144), 마이크로 엘이디 칩(120), 제2전극(112), 접합 구조 및 복합 수지부(148)를 포함할 수 있다.
다양한 실시예에 따른 회로 기판(140)은 멀티층으로 구성된 인쇄 회로 기판(140)으로서, 세라믹, 글래스 또는 폴리머 재질 중 어느 하나의 재질로 구성될 수 있다. 회로 기판은 배선층(142)과 제1전극(144)을 포함할 수 있다. 회로 기판(140)은 제1방향으로 향하는 제1면과, 제1방향과 반대인 제2방향으로 향하는 제2면을 포함할 수 있다. 제1면 상에 적어도 하나 이상의 배선층(142)이 형성될 수 있다. 배선층(142)은 신호 전달 경로일 수 있다. 예컨대, 각각의 배선층(142)은 절연층(145)에 의해 분리될 수 있다. 배선층(142)은 도전성 재질로 구성될 수 있다.
다양한 실시예에 따른 회로 기판(140)은 배선층(142)의 일면에 형성된 적어도 하나 이상의 제1전극(144)을 포함할 수 있다. 제1전극(144)은 배선층(142)의 제1방향으로 향하는 면에 형성될 수 있으며, 한 쌍으로 구성될 수 있다. 각각의 제1전극(144)은 절연층(145)에 의해 각각 분리될 수 있다. 예컨대, 제1전극(144)은 층 형상으로 형성될 수 있다. 제1전극(144)은 도전성 재질을 포함할 수 있다.
다양한 실시예에 제1전극(144)층은 제1방향으로 향하는 제1면에 표면층(146)이 형성될 수 있다. 표면층(146)은 레이져에 의해 처리되어서, 마이크로 엘이디 칩(120)의 제2전극(112)과 접합되는 접합층일 수 있다. 예컨대, 표면층(146)의 적어도 일부는 제2전극(112)의 적어도 일부와 접합되어서, 열 반응층(147)을 생성할 수 있다. 열 반응층(147)은 제1,2전극(144,112)을 전기적으로 연결하는 접합 구조의 일부일 수 있다.
다양한 실시예에 따른 열 반응층(147)은 제1,2전극(144,112)을 전기적으로 연결하는 연결 부분일 수 있다. 열 반응층(147)은 레이져 처리에 의해 생성된 후에 용융되어서, 접합 구조를 생성할 수 있다.
다양한 실시예에 따른 마이크로 엘이디 칩(120)은 제2기판(예 ; 도 2a의 제2기판(130)에 접착재(예 ; 도 5a의 접착재(122))에 의해 부착된 상태로 회로 기판(140) 상에 정렬된 후에 레이져(예 ; 도 5b의 제1레이져(L1) 및 도 5d의 제2레이져(L2))에 의해 접합될 수 있다.
제1,2전극(140,112)은 레이져(예 ; 도 5d의 제2레이져(L2))에 의해 가열되어서, 접합 구조, 예컨대 열 반응층(147)을 생성함으로서, 마이크로 엘이디 칩(120)은 회로 기판(140)의 배선층(142)에 전기적으로 도통될 수 있다.
다양한 실시예에 따른 복합 수지부(148)는 레이져에 의해 가열된 후에 응집 및 경화되어서, 각각의 마이크로 엘이디 칩(120)을 감싸는 형상으로 형성될 수 있다. 각각의 복합 수지부(148)는 각각의 접합 구조를 지지할 수 있고, 마이크로 엘이디 칩(120)과 회로 기판(140) 사이에 형성되어서, 접합된 마이크로 엘이디 칩(120)을 회로 기판(140) 상에 지지할 수 있다.
다양한 실시예에 따른 복합 수지부(148)는 회로 기판(140) 상에 간격지계, 예컨대 등간격으로 형성될 수 있다. 마이크로 엘이디 칩(120)이 회로 기판(140) 상에 등간격으로 배치되어서, 복합 수지부(148)도 회로 기판(140) 상에 등간격으로 형성될 수 있다. 예컨대, 복합 수지부(1480)는 접합 구조의 제2전극(112)을 외부로부터 폐쇄할 수 있다. 따라서, 복합 수지부(1480)는 접합 구조의 보호 구조일 수 있다.
다양한 실시예에 따른 디스플레이는 회로 기판(140)의 제1전극((144)의 최종 높이(h1)가 절연층(145)의 최종 높이(h2)보다 낮거나 동일하게 구성될 수 있다. 이러한 구조는 평탄한 복합 수지 층(1480)의 구현에 도움을 줄 수 있다.
각각의 복합 수지부(148) 간에는 빈 공간(149)이 있을 수 있다. 빈 공간(149)은 마이크로 엘이디 칩(120) 간에 형성될 수 있고, 등간격으로 형성될 수 있다.
도 4는 본 발명의 다양한 실시예에 따른 마이크로 엘이디 디스플레이의 제작 과정을 순차적으로 나타내는 블록도이다. 도 5a 내지 도 5d는 본 발명의 다양한 실시예에 따른 마이크로 엘이디 디스플레이의 제작 과정을 순차적으로 각각 나타내는 단면도이다.
도 4 내지 도 5d를 참조하여 본 발명의 다양한 실시예에 따른 마이크로 엘이디 디스플레이 제작 과정에 대해서 설명하기로 한다.
도 5a를 참조하면, 다양한 실시예에 따른 디스플레이는 회로 기판(140) 상에 복합 수지층(1480)이 도포될 수 있다(예 ; 도 4의 401 과정). 회로 기판(140)은 마이크로 엘이디 칩(120)을 일대일로 받아서, 최종적으로 마이크로 엘이디 칩(120)이 안착될 수 있는 기판일 수 있다. 예컨대, 회로 기판(140)은 TFT 기판을 포함할 수 있다.
다양한 실시예에 따른 복합 수지층은 일정 이상의 점도를 가지는 층으로서, 기판 상에 도포될 수 있다. 예컨대, 복합 수지층(1480)은 에폭시 또는 아크릴 등과 같은 고분자 수지와 플럭스(FLUX) 등으로 이루어진 복합 재질로 구성될 수 있다. 복합 수지 층(1480)은 접착재와 플럭스로 이루어진 스티키(sticky)한 혼합물을 포함할 수 있다.
다양한 실시예에 따른 복합 수지 층은 끓는 점이 서로 다른 두가지 이상의 물질로 이루어지며, 코팅할 때에는 두가지 용제에 의해 점도가 대략적으로 500 내지 1500 CPS 사이의 점도를 가지고, 코팅 후에는 낮은 끓는 점을 가지는 용제(solvent)가 증발하여, 점도가 상승하며, 이어서 마이크로 엘이디 칩(120)이 제팅되어 안착될 때 충격을 충분히 흡수하는 재질일 수 있다. 복합 수지층(1480)은 회로 기판(140) 상에 도포되어서, 제팅되어 오는 마이크로 엘이디 칩(120)과의 충돌에 의해 발생하는 충격을 흡수하는 댐핑(Damping)일 수 있고, 정해진 위치에 고정되게 하는 접착층(122)일 수 있다. 복합 수지층(1480)은 댐핑 작용, 즉 쿠션과 같은 작용과, 접착 특성으로 인해서, 투명 기판으로부터 가속도를 가지로 오는 개개의 마이크로 엘이디 칩(120)의 충격을 흡수하여, 목표로 하는 회로 기판(140)의 제1전극(144)에 안착되게 도움을 줄 수 있다.
다양한 실시예에 따른 복합 수지 층(1480)은 녹는 점이 대략 300도 이하이고, 지름이 0.01 mm 이하의 솔더 입자가 포함될 수 있고, 가열 시에 솔더가 녹아서 회로 기판(140)의 제1전극(144)과 마이크로 엘이디 칩(120)의 제2전극(112) 간은 접합될 수 있다. 예컨대, 솔더는 주석, 은, 구리, 인듐, 아연, 비스무스, 금 중, 어느 한 또는 그 이상을 포함할 수 있다.
다양한 실시예에 따른 마이크로 엘이디 칩(120)은 제2기판(130) 상에 접착제(122)에 의해 부착된 상태로 준비될 수 있다(예 ; 도 4의 403 과정). 예컨대, 마이크로 엘이디 칩(120)은 제2기판(130)에 부착된 후, 패드(112)가 패드 다운된 상태로 회로 기판(140) 상에 정렬될 수 있다(예 ; 도 4의 405 과정). 이 때, 하나의 마이크로 엘이디 칩(120)은 하나의 회로 기판(140)의 제1전극(144)과 일대 일로 대면할 수 있다. 401동작은 403 동작 후에 실시될 수도 있다.
도 5b를 참조하면, 다양한 실시예에 따른 디스플레이는 마이크로 엘이디 칩(120) 상면 위에서 마이크로 엘이디 칩(120)으로 제1레이져(L1)가 조사될 수 있다. 기판은 투명 재질이라서, 기판을 투과한 레이져는 접착재(122)를 융제(ablation)할 수 있다(예 ; 도 4의 407 과정). 예컨대, 제1레이져(L1)는 광학 투과성이 우수한 자외선 파장 대역의 레이져나, 펄스파(pulse wave) 라이팅 장치를 포함할 수 있다. 또한, 제1레이져(L1)는 파장이 400nm 이하이며, 펄스 주파수는 1HZ 이하이며, 한번의 샷(shot)으로 1개 이상의 마이크로 엘이디 칩(120)을 회로 기판(140)의 복합 수지 층(1480) 상에 낙하시킬 수 있다.
이러한 접착재(122)의 융제 현상에 의해 개개의 마이크로 엘이디 칩(120)은 복합 수지층(1480)으로 가속도를 가진 상태로 떨어질 수 있다. 이러한 상태를 마이크로 엘이디(120)의 제팅(jetting)이라고 할 수 있다. 이러한 동작은 각각의 제1레이져(L1)와 마이크로 엘이디 칩(120)이 동시적으로 진행될 수 있다.
각각의 마이크로 에일디 칩(120)의 제팅 후, 복합 수지층(1480)은 쿠션 작용과 점착 특성으로 인해서, 날라오는 마이크로 엘이디 칩(120)의 충격을 흡수하며, 이에 따라 목표로 한 타겟 전극에 마이크로 엘이디 칩(120)이 안착될 수 있다(예 ; 도 4의 409 과정). 복합 수지층(1480)에 안착된 각각의 마이크로 엘이디 칩(120)이 도 5c에 도시되었다.
도 5c를 참조하면, 안착된 각각의 마이크로 엘이디 칩(120)의 제2전극(112)은 회로 기판(140)의 제1전극(144)과 대면한 상태일 수 있다. 제1전극(144)과 제2전극(112) 사이에는 상대적으로 얇은 복합 수지층(1480a)의 일부가 존재하고, 표면층(146)이 존재할 수 있다.
도 5d를 참조하면, 다양한 실시예에 따른 디스플레이는 복합 수지층(1480)에 안착된 마이크로 엘이디 칩(120)의 상면 위에서 제2레이져(L2)가 조사될 수 있다. 이러한 제2레이져(L2) 조사에 의한 가열 동작(예 ; 대략적으로 120도 이상)으로, 제1전극(144)과 제2전극(112)은 접합될 수 있다(예 ; 도 4의 4011 과정). 이러한 가열 과정에 의해 복합 수지 층은 플럭스와 접착재로 상분리(phase decomposition)가 이루어져서, 플럭스는 접합부의 젖음성(wetting property)을 향상시키고, 원할한 솔더 접합이 이루어지고, 접합제는 접합 구조를 코팅해서 접합부를 보호할 수 있다.
한편, 솔더는 복합 수지 층(1480)에 포함될 수도 있고, 표면층(146)에도 포함될 수 있거나, 양자 모두에 포함될 수 있다.
다양한 실시예에 따른 복합 수지 층(1480)은 백색 또는 흑색과 같은 입자를 포함할 수 있다. 이러한 입자 포함에 따른 복합 수지 층(1480)은 디스플레이의 광학적 특성을 향상시킬 수 있다.
제2레이져(L2)가 제2전극(112)을 향해 조사되면, 제2전극(112)과 표면층(146)은 용융되어서, 화학적인 접합이 이루어질 수 있다. 이러한 화학적 접합에 의해 열 반응층(147)이 생성될 수 있다. 열 반응층(147)은 제1,2전극(144,112)을 전기적으로 연결하는 접합 구조의 일부일 수 있다. 예컨대, 제2레이져(L2)는 적외선 파장 대역의 레이져일 수 있다. 제2레이저는 제1전극(144)의 폭과 동일하거나 약간 큰 정도의 레이져 광이 조사되도록 구성될 수 있다. 또는, 제2레이저는 제2전극(112)의 폭과 동일하거나 약간 큰 정도의 레이져 광이 조사되도록 구성될 수 있다.
다양한 실시예에 따른 디스플레이는 제2레이져(L2) 조사에 의해 존재했던 복합 수지층(1480)은 응집 및 경화되어서, 회로 기판(140)과 마이크로 엘이디 칩(120)의 접합 구조를 지지하는 지지 부재 일 수 있다. 경화된 복합 수지층(1480)은 복합 수지부(148)로 지칭하기로 한다. 복합 수지부(148)는 회로 기판(140) 상에서 마이크로 엘이디 칩(120)을 감싸게 형성될 수 있다. 또한, 복합 수지부(148)는 접합 구조를 감싸게 형성될 수 있다. 하나의 마이크로 엘이디 칩(120)은 하나의 복합 수지부(148)가 형성될 수 있다. 각각의 마이크로 엘이디 칩(120) 간은 이격되고, 각각의 복합 수지부(148) 간에는 빈 공간(149)이 있을 수 있다
도 6은 본 발명의 다양한 실시예에 따른 마이크로 엘이디 칩이 제1전극 상에 접속된 상태를 나타내는 도면으로서, (a)는 평면도이고, (b)는 측단면도이다.
도 6을 참조하면, 다양한 실시예에 따른 디스플레이는 레이져 또는 에너지 빔을 부분적으로 조사하여 전극을 가열하기 위해서, 마이크로 엘이디 칩의 크기(CⅩC')는 제1전극(144)의 크기(DⅩD')보다 작게 할 수 있다.
다양한 실시예에 따른 디스플레이는 쇼트를 방지하기 위하여, 서로 마주보는 곳에 있는 제1전극(144) 일측단과, 서로 마주보는 곳의 제2전극(112) 일측단 간의 거리(B)는 반대쪽에 있는 제1전극(144) 타측단과 제2전극(112) 타측단까지의 거리(A) 보다 작게 설계할 수 있다.
다앙한 실시예에 따른 마이크로 엘이디 칩의 제2전극(112)은 회로 기판의 제1전극(144) 크기보다 작게 형성될 수 있다.
도 7a는 본 발명의 다양한 실시예에 따른 마이크로 엘이디 칩이 제1전극 상에 접속된 상태를 나타내는 평면도이다. 도 7b는 본 발명의 다양한 실시예에 따른 마이크로 엘이디 칩이 제1전극 상에 잘못 접속된 상태를 나타내는 평면도이다.
도 7a는 각각의 마이크로 엘이디 칩의 제2전극(112)이 각각의 회로 기판(140)의 제1전극(144) 상에 일대 일로(1;1) 정렬된 후, 정확하게 안착되었을 경우를 예시한 도면이다. 일반적으로 제1전극(144)이나 제2전극(112)은 직사각형으로 형성될 수 있다.
하지만, 도 7b에 도시된 바와 같이, 마이크로 엘이디 칩(120)의 제2전극(112)이 반대쪽의 전극과 접속될 경우, 전자 회로적으로 쇼트 불량 부분/오픈 불량(F)이 발생할 수 있다. 이러한 불량 상태의 접속 상태를 방지하기 위하여 필요에 따라서 제1전극(144)의 형상을 다양하게 형성할 수 있다.
도 8은 본 발명의 다양한 실시예에 따른 제1전극의 형상을 나타내는 평면도이다.
도 8을 참조하면, 다양한 실시예에 따른 제1전극(144)은 중간 지점을 중심으로 서로 가까운 곳에 있는 부분을 제1부분(144a)이라 하고, 서로 먼데 있는 부분을 제2부분(144b)이라고 할 때, 제1부분(144a)의 면적이 제2부분(144b)의 면적보다 작게 또는 좁게 형성될 수 있다. 예컨대, 제1부분(144a)은 제2부분(144b)에서 제2부분(144b)의 상하 폭보다 좁은, 서로 향하는 방향으로 연장된 직사각형으로 형성될 수 있다.
도 9는 본 발명의 다양한 실시예에 따른 제1전극의 다른 형상을 나타내는 평면도이다.
도 9를 참조하면, 다양한 실시예에 따른 제1전극(144)은 중간 지점을 중심으로 서로 가까운 곳에 있는 부분을 제1부분(144c)이라 하고, 서로 먼데 있는 부분을 제2부분(144b)이라고 할 때, 제1부분(144c)의 면적이 제2부분(144b)의 면적보다 작게 또는 좁게 형성될 수 있다. 예컨대, 제1부분(144c)은 제2부분(144b)에서 제2부분(144b)의 상하 폭을 하나의 밑변으로 하는 삼각형 형상으로 형성될 수 있다.
도 5a 내지 도 5d에 도시된 제작 과정을 거쳐서 제작된 마이크로 엘이디 디스플레이(1000)가 도 10에 도시되었다.
한 실시예에 따르면, 디스플레이(1000)는 복수의 픽셀(P)이 일정 간격으로 배치될 수 있으며, 각각의 픽셀은 서브 픽셀들(Pr, Pg, Pb)을 포함할 수 있다. 한 실시예에 따르면, 각각의 서브 픽셀들(Pr, Pg, Pb)에 해당하는 마이크로 엘이디 칩(예 ; 도 3의 마이크로 엘이디 칩(120)들이 본 발명에 따른 장치에 의해 디스플레이(1000)의 회로기판(예: 도 3의 회로 기판(140))으로 빠르고 정확하게 실장될 수 있다.
본 명세서와 도면에 개시된 본 개시의 다양한 실시예들은 본 개시의 기술 내용을 쉽게 설명하고 본 개시의 이해를 돕기 위해 특정 예를 제시한 것일 뿐이며, 본 개시의 범위를 한정하고자 하는 것은 아니다. 따라서 본 개시의 범위는 여기에 개시된 실시 예들 이외에도 본 개시의 기술적 사상을 바탕으로 도출되는 모든 변경 또는 변형된 형태가 본 개시의 범위에 포함되는 것으로 해석되어야 한다.

Claims (20)

  1. 마이크로 엘이디 디스플레이에 있어서,
    회로 기판;
    상기 회로 기판에 형성된 적어도 하나 이상의 제1전극;
    상기 제1전극 상에 접합되는 적어도 하나 이상의 마이크로 엘이디 칩;
    상기 마이크로 엘이디 칩에 형성된 제2전극;
    레이져 조사에 의해 상기 제1전극과 상기 제2전극이 가열되어 형성되는 접합 구조; 및
    상기 마이크로 엘이디 칩의 접합 상태를 지지하는 적어도 하나 이상의 복합 수지부를 포함하는 마이크로 엘이디 디스플레이.
  2. 제1항에 있어서, 상기 제1전극은 표면층이 더 형성되어서, 상기 레이져 조사 시에 상기 제2전극과 접합되는 마이크로 엘이디 디스플레이.
  3. 제2항에 있어서, 상기 제1,2전극은 솔더 물질에 의해 접합되되, 상기 솔더는 상기 복합 수지부 또는 상기 표면층 중 하나에 포함되거나, 모두에 포함되는 마이크로 엘이디 디스플레이.
  4. 제1항에 있어서, 상기 각각의 복합 수지부는 상기 각각의 마이크로 엘이디 칩과 회로 기판의 접합 구조의 적어도 일부를 둘러쌓게 형성되는 마이크로 엘이디 디스플레이.
  5. 제1항에 있어서, 상기 각각의 복합 수지부 사이는 빈 공간이 각각 형성되는 마이크로 엘이디 디스플레이.
  6. 제5항에 있어서, 상기 회로 기판은 접합된 각각의 마이크로 엘이디 칩 사이에 형성된 적어도 하나 이상의 절연층을 더 포함하고, 상기 절연층 상에는 빈 공간 위치하는 마이크로 엘이디 디스플레이.
  7. 제6항에 있어서, 상기 회로 기판으로부터 상기 제1전극까지의 높이는 상기 회로 기판으로부터 상기 절연층까지의 높이 이하로 구성되는 마이크로 엘이디 디스플레이.
  8. 제1항에 있어서, 상기 마이크로 엘이디 칩 위에서 봤을 경우, 상기 마이크로 엘이디 칩의 크기가 상기 제1전극 크기보다 작게 형성되는 마이크로 엘이디 디스플레이.
  9. 제1항에 있어서, 상기 제1전극은
    서로 마주보는 제1부분; 및
    상기 제1부분의 반대쪽의 제2부분을 포함하되,
    상기 제1부분이 제2부분보다 좁게 형성되는 마이크로 엘이디 디스플레이.
  10. 제1항에 있어서, 상기 제2전극 크기가 상기 제1전극 크기보다 작게 형성되는 마이크로 엘이디 디스플레이.
  11. 마이크로 엘이디 디스플레이 제작 방법에 있어서,
    회로 기판 상에 복합 수지 층을 형성하는 제1과정;
    복수의 마이크로 엘이디 칩이 접착재에 의해 부착된 투명 기판을 상기 제1기판 상에 정렬시키는 제2과정;
    상기 각각의 마이크로 엘이디 칩에 적어도 하나 이상의 제1레이져를 조사하여 상기 접착재를 융제하는 제3과정;
    상기 마이크로 엘이디 칩이 제팅되어, 상기 복합 수지 층에 안착되는 제4과정;
    상기 안착된 마이크로 엘이디 칩의 전극에 적어도 하나 이상의 제2레이져를 조사하는 제5과정;
    상기 회로 기판의 전극과 상기 마이크로 엘이디 칩의 전극이 접합되는 제6과정을 포함하는 제작 방법.
  12. 제11항에 있어서, 상기 제6과정 후, 상기 복합 수지 층은 경화되어서, 상기 마이크로 엘이디 칩의 접합 상태를 에워싸는 제작 방법.
  13. 제11항에 있어서, 상기 제1레이져는 자외선 파장 대역이고, 상기 제2레이져는 적외선 파장 대역인 제작 방법.
  14. 제11항에 있어서, 상기 마이크로 엘이디 칩의 전극 크기가 상기 기판의 전극 크기보다 작게 형성되는 제작 방법.
  15. 제11항에 있어서, 상기 복합 수지 층은 상기 회로 기판 전극 상에 0.015mm 이하의 두께로 균일하게 코팅되는 제작 방법.
  16. 제11항에 있어서, 상기 복합 수지 층은 상기 제팅하는 마이크로 엘이디 칩의 충격을 흡수하는 댐핑층으로 동작하고, 상기 안착된 마이크로 엘이디 칩을 부착시키는 접착 특성을 가지는 재질로 구성되는 제작 방법.
  17. 제11항에 있어서, 상기 복합 수지 층은 끊는점이 서로 다른 두 가지 이상의 용제(Solvent) 물질로 구성되되, 상기 제1과정 시, 두 가지 용제에 의해 점도가 1,000 CPS 이하였다가, 상기 제1과정 후, 낮은 끊는점을 갖는 용제가 증발하여, 점도가 상승하는 제작 방법.
  18. 제11항에 있어서, 상기 복합 수지 층은 녹는점이 300도 이하이고, 지름이 0.01mm 이하의 솔더 입자가 포함되어서, 상기 제6과정 시, 상기 솔더가 녹아서 상기 회로 기판의 전극과 상기 마이크로 엘이디 디스플레이의 전극이 접합되는 제작 방법.
  19. 제11항에 있어서, 상기 복합 수지층은 백색 또는 흑색의 색상을 갖는 입자를 포함하는 제작 방법.
  20. 제11항에 있어서, 상기 제2과정은 상기 각각의 마이크로 엘이디 칩의 전극이 상기 회로 기판의 각각의 전극과 일대일로 대면한 상태로 정렬되는 제작 방법.
KR1020180081682A 2018-07-13 2018-07-13 마이크로 엘이디 디스플레이 및 이의 제작 방법 KR102602393B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180081682A KR102602393B1 (ko) 2018-07-13 2018-07-13 마이크로 엘이디 디스플레이 및 이의 제작 방법
US17/253,645 US20210265327A1 (en) 2018-07-13 2019-06-24 Micro-led display and method for manufacturing same
EP19833754.5A EP3823030B1 (en) 2018-07-13 2019-06-24 Method for manufacturing a micro-led display
PCT/KR2019/007564 WO2020013478A1 (ko) 2018-07-13 2019-06-24 마이크로 엘이디 디스플레이 및 이의 제작 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180081682A KR102602393B1 (ko) 2018-07-13 2018-07-13 마이크로 엘이디 디스플레이 및 이의 제작 방법

Publications (2)

Publication Number Publication Date
KR20200007498A true KR20200007498A (ko) 2020-01-22
KR102602393B1 KR102602393B1 (ko) 2023-11-16

Family

ID=69142659

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180081682A KR102602393B1 (ko) 2018-07-13 2018-07-13 마이크로 엘이디 디스플레이 및 이의 제작 방법

Country Status (4)

Country Link
US (1) US20210265327A1 (ko)
EP (1) EP3823030B1 (ko)
KR (1) KR102602393B1 (ko)
WO (1) WO2020013478A1 (ko)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112968105A (zh) * 2020-04-24 2021-06-15 重庆康佳光电技术研究院有限公司 一种Micro LED芯片巨量转移方法及一种显示背板
KR20210127614A (ko) * 2020-04-13 2021-10-22 한국전자통신연구원 소자의 전사 및 접합 방법
WO2021230402A1 (ko) * 2020-05-14 2021-11-18 엘지전자 주식회사 반도체 발광소자 및 이를 포함하는 디스플레이 장치
US11417627B2 (en) 2019-08-12 2022-08-16 Samsung Electronics Co., Ltd. Micro LED display and manufacturing method with conductive film
WO2022255504A1 (ko) * 2021-06-01 2022-12-08 엘지전자 주식회사 디스플레이 디바이스
WO2023033205A1 (ko) * 2021-09-02 2023-03-09 엘지전자 주식회사 디스플레이 패널용 반도체 발광소자, 디스플레이 패널용 기판구조 및 이를 포함하는 디스플레이 장치
US11677060B2 (en) 2020-04-13 2023-06-13 Electronics and Teleocmmunications Research Institute Method for transferring and bonding of devices
WO2023234435A1 (ko) * 2022-05-31 2023-12-07 엘지전자 주식회사 발광 소자를 이용한 디스플레이 장치 및 그 제조 방법
WO2024005341A1 (ko) * 2022-06-29 2024-01-04 삼성전자주식회사 발광 다이오드와 기판 간 접속 구조 및 이를 포함하는 디스플레이 모듈

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200052044A (ko) * 2018-11-06 2020-05-14 삼성전자주식회사 디스플레이 장치
US11255529B1 (en) * 2019-04-26 2022-02-22 Facebook Technologies, Llc Bonding corners of light emitting diode chip to substrate using laser
TWI750488B (zh) 2019-07-17 2021-12-21 錼創顯示科技股份有限公司 半導體結構與微型半導體顯示裝置
CN110416248B (zh) * 2019-08-06 2022-11-04 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置
US11127889B2 (en) * 2019-10-30 2021-09-21 X Display Company Technology Limited Displays with unpatterned layers of light-absorbing material
KR20210106056A (ko) * 2020-02-19 2021-08-30 한국전자통신연구원 레이저를 이용한 전사 및 접합 방법
TWI740484B (zh) * 2020-05-04 2021-09-21 宏碁股份有限公司 顯示裝置與其製造方法
KR20220005922A (ko) * 2020-07-07 2022-01-14 삼성전자주식회사 디스플레이 모듈 및 그 제조 방법
TWI753825B (zh) * 2021-05-11 2022-01-21 財團法人工業技術研究院 微型元件結構及顯示裝置
WO2023106177A1 (ja) * 2021-12-06 2023-06-15 東レ株式会社 Ｌｅｄ実装基板の製造方法
WO2023182263A1 (ja) * 2022-03-25 2023-09-28 東レ株式会社 硬化膜付きｌｅｄ実装基板の製造方法
WO2024044909A1 (zh) * 2022-08-29 2024-03-07 天津三安光电有限公司 微发光二极管，微发光元件及其制备方法和显示器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110018630A (ko) * 2009-08-18 2011-02-24 엘지전자 주식회사 Ｌｅｄ 장치
JP2017537476A (ja) * 2015-04-01 2017-12-14 ゴルテック．インク マイクロ発光ダイオードの転写方法、製造方法、装置及び電子機器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4507358B2 (ja) * 2000-06-16 2010-07-21 日亜化学工業株式会社 光半導体素子
KR100853410B1 (ko) * 2001-04-11 2008-08-21 소니 가부시키가이샤 소자의 전사방법 및 이를 이용한 소자의 배열방법,화상표시장치의 제조방법
JP4032716B2 (ja) * 2001-11-29 2008-01-16 ソニー株式会社 半導体装置の製造方法
JP4284911B2 (ja) * 2002-01-09 2009-06-24 ソニー株式会社 素子の転写方法
KR100638824B1 (ko) * 2005-05-20 2006-10-27 삼성전기주식회사 발광 다이오드 칩의 접합 방법
JP2010177390A (ja) * 2009-01-29 2010-08-12 Sony Corp 素子の移載方法および表示装置の製造方法
US8573469B2 (en) * 2011-11-18 2013-11-05 LuxVue Technology Corporation Method of forming a micro LED structure and array of micro LED structures with an electrically insulating layer
KR20160091526A (ko) * 2015-01-23 2016-08-03 삼성디스플레이 주식회사 플렉서블 디스플레이의 본딩 방법 및 시스템
JP6375063B2 (ja) * 2015-05-21 2018-08-15 ゴルテック．インク マイクロ発光ダイオードの搬送方法、製造方法、装置及び電子機器
KR20180041772A (ko) * 2015-09-02 2018-04-24 아큘러스 브이알, 엘엘씨 반도체 디바이스의 어셈블리
KR101754528B1 (ko) * 2016-03-23 2017-07-06 한국광기술원 건식 접착구조를 갖는 ｌｅｄ 구조체 어레이의 전사체와 이를 이용한 ｌｅｄ 구조체 어레이의 이송방법 및 ｌｅｄ 구조체
KR102631260B1 (ko) * 2016-04-08 2024-01-31 삼성디스플레이 주식회사 표시장치 및 표시장치 제조방법
TWI685961B (zh) * 2016-06-17 2020-02-21 優顯科技股份有限公司 光電半導體裝置
KR20180075856A (ko) * 2016-12-27 2018-07-05 주식회사 루멘스 마이크로 엘이디 모듈 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110018630A (ko) * 2009-08-18 2011-02-24 엘지전자 주식회사 Ｌｅｄ 장치
JP2017537476A (ja) * 2015-04-01 2017-12-14 ゴルテック．インク マイクロ発光ダイオードの転写方法、製造方法、装置及び電子機器

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11417627B2 (en) 2019-08-12 2022-08-16 Samsung Electronics Co., Ltd. Micro LED display and manufacturing method with conductive film
KR20210127614A (ko) * 2020-04-13 2021-10-22 한국전자통신연구원 소자의 전사 및 접합 방법
US11677060B2 (en) 2020-04-13 2023-06-13 Electronics and Teleocmmunications Research Institute Method for transferring and bonding of devices
CN112968105A (zh) * 2020-04-24 2021-06-15 重庆康佳光电技术研究院有限公司 一种Micro LED芯片巨量转移方法及一种显示背板
CN112968105B (zh) * 2020-04-24 2021-12-21 重庆康佳光电技术研究院有限公司 一种Micro LED芯片巨量转移方法及一种显示背板
WO2021230402A1 (ko) * 2020-05-14 2021-11-18 엘지전자 주식회사 반도체 발광소자 및 이를 포함하는 디스플레이 장치
WO2022255504A1 (ko) * 2021-06-01 2022-12-08 엘지전자 주식회사 디스플레이 디바이스
WO2023033205A1 (ko) * 2021-09-02 2023-03-09 엘지전자 주식회사 디스플레이 패널용 반도체 발광소자, 디스플레이 패널용 기판구조 및 이를 포함하는 디스플레이 장치
WO2023234435A1 (ko) * 2022-05-31 2023-12-07 엘지전자 주식회사 발광 소자를 이용한 디스플레이 장치 및 그 제조 방법
WO2024005341A1 (ko) * 2022-06-29 2024-01-04 삼성전자주식회사 발광 다이오드와 기판 간 접속 구조 및 이를 포함하는 디스플레이 모듈

Also Published As

Publication number Publication date
EP3823030A1 (en) 2021-05-19
EP3823030B1 (en) 2023-05-10
KR102602393B1 (ko) 2023-11-16
WO2020013478A1 (ko) 2020-01-16
EP3823030A4 (en) 2021-09-08
US20210265327A1 (en) 2021-08-26

Similar Documents

Publication Publication Date Title
KR102602393B1 (ko) 마이크로 엘이디 디스플레이 및 이의 제작 방법
KR102543408B1 (ko) 발광 디스플레이 유닛 및 디스플레이 장치
US11404403B2 (en) Micro LED display module and method of manufacturing the same
JP2019062199A (ja) 発光素子のマトリックスを組み立てるためのギャングボンディングプロセス
TWI809246B (zh) 固晶結構及其製造方法
JP6107060B2 (ja) 発光装置の製造方法
KR20210027848A (ko) 마이크로 엘이디 디스플레이 및 이의 제작 방법
KR20200054747A (ko) 디스플레이 모듈, 이를 포함하는 디스플레이 장치 및 디스플레이 모듈 제조방법
KR20210019323A (ko) 마이크로 엘이디 디스플레이 및 이의 제작 방법
JP2021508947A (ja) 発光装置、その製造方法及び表示モジュール
WO2019188105A1 (ja) 転写基板ならびにこれを用いた実装方法および画像表示装置の製造方法
WO2020262034A1 (ja) 電子部品実装構造、その実装方法及びｌｅｄチップ実装方法
KR20190116235A (ko) 반도체 칩 본딩 장치 및 반도체 칩 본딩 방법
KR20010064618A (ko) 레이저를 이용한 유리 기판에서의 회로 소자 접합 및 탈착방법
KR101607675B1 (ko) 패키지 결합 방법
TWI843449B (zh) 顯示模組和其製造及修補方法
WO2020242176A1 (ko) 마이크로 엘이디 디스플레이 및 이의 제작 방법
TWI838753B (zh) 發光裝置、發光裝置修補裝置和發光裝置修補方法
US11588084B2 (en) Method and structure for die bonding using energy beam
KR102121407B1 (ko) 반도체 발광소자의 이송방법
US20240186469A1 (en) Display panel and manufacturing method thereof
KR102436469B1 (ko) 반도체 소자의 전사 장치 및 전사 방법
KR20230051867A (ko) 반도체 패키지의 제조 방법
KR20230094636A (ko) 마이크로 led 디스플레이 제조방법
KR20230094637A (ko) 마이크로 led 디스플레이 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right