JP2021508947A - 発光装置、その製造方法及び表示モジュール - Google Patents

発光装置、その製造方法及び表示モジュール Download PDF

Info

Publication number
JP2021508947A
JP2021508947A JP2020535611A JP2020535611A JP2021508947A JP 2021508947 A JP2021508947 A JP 2021508947A JP 2020535611 A JP2020535611 A JP 2020535611A JP 2020535611 A JP2020535611 A JP 2020535611A JP 2021508947 A JP2021508947 A JP 2021508947A
Authority
JP
Japan
Prior art keywords
light emitting
emitting element
adhesive
emitting device
target substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020535611A
Other languages
English (en)
Other versions
JP2021508947A5 (ja
Inventor
シエ,ミン−シュン
チェヌ,シャウ−イ
ドン,シャオ−ユー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epistar Corp
Original Assignee
Epistar Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epistar Corp filed Critical Epistar Corp
Publication of JP2021508947A publication Critical patent/JP2021508947A/ja
Publication of JP2021508947A5 publication Critical patent/JP2021508947A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743Apparatus for manufacturing layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92Specific sequence of method steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05611Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/111Manufacture and pre-treatment of the bump connector preform
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/114Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1143Manufacturing methods by blanket deposition of the material of the bump connector in solid form
    • H01L2224/11442Manufacturing methods by blanket deposition of the material of the bump connector in solid form using a powder
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/118Post-treatment of the bump connector
    • H01L2224/11848Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849Reflowing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109Indium [In] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605Shape
    • H01L2224/16057Shape in side view
    • H01L2224/16058Shape in side view being non uniform along the bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165Material
    • H01L2224/16501Material at the bonding interface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/278Post-treatment of the layer connector
    • H01L2224/2783Reworking, e.g. shaping
    • H01L2224/2784Reworking, e.g. shaping involving a mechanical process, e.g. planarising the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199Material of the matrix
    • H01L2224/2929Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29311Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29317Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/2932Antimony [Sb] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/29386Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525Means for applying energy, e.g. heating means
    • H01L2224/75251Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525Means for applying energy, e.g. heating means
    • H01L2224/75252Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525Means for applying energy, e.g. heating means
    • H01L2224/75261Laser
    • H01L2224/75262Laser in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81011Chemical cleaning, e.g. etching, flux
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/811Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector the bump connector being supplied to the parts to be connected in the bonding apparatus
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/811Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector the bump connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/81101Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector the bump connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a bump connector, e.g. provided in an insulating plate member
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112Aligning
    • H01L2224/81136Aligning involving guiding structures, e.g. spacers or supporting members
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81191Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812Applying energy for connecting
    • H01L2224/81201Compression bonding
    • H01L2224/81203Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399Material
    • H01L2224/814Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81401Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/81411Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399Material
    • H01L2224/814Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81417Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/81424Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399Material
    • H01L2224/814Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81439Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399Material
    • H01L2224/814Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81444Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399Material
    • H01L2224/814Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • H01L2224/81815Reflow soldering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/8185Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/81855Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/81862Heat curing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312Aligning
    • H01L2224/83136Aligning involving guiding structures, e.g. spacers or supporting members
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83194Lateral distribution of the layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832Applying energy for connecting
    • H01L2224/83201Compression bonding
    • H01L2224/83203Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8385Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862Heat curing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9221Parallel connecting processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95136Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/183Connection portion, e.g. seal
    • H01L2924/18301Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/38Effects and problems related to the device integration
    • H01L2924/384Bump effects
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0066Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Abstract

【課題】本発明は、搭載板、発光素子及び接続構造を含む発光装置を提供する。
【解決手段】搭載板は第一導電領域を含む。発光素子は第一光線を発する第一発光層、及び前記第一発光層の下に形成された第一接触電極を含み、前記第一接触電極が前記第一導電領域に対応する。接続構造は第一電気接続部、及び前記第一接触電極と前記第一電連接部を囲む保護部を含み、かつ、第一電気接続部が前記第一導電領域と前記第一接触電極に電気的に接続される。前記第一電気接続部は、上部分、下部分及び前記上部分と前記下部分の間に位置するネック部を含み、前記上部分の縁部が前記ネック部より突出し、前記下部分の縁部が前記上部分より突出する。
【選択図】図4E

Description

本発明は発光装置及びその製造方法に関し、特に特定構造の接続構造を含む発光装置及びその製造方法に関する。
発光ダイオード(Light−Emitting Diode:LED)は電気消費量が低い、発熱量が低い、操作寿命が長い、耐衝撃性、体積が小さい、及び応答速度が速い等の特性を有するため、発光素子を必要とする様々な分野、例えば、車両、家電、表示パネル及び照明具等に幅広く応用されている。
発光ダイオードは単色光(monochromatic light)であるため、ディスプレイ中の画素(pixel)に非常に適している。例えば、屋外または屋内の表示パネルの画素に用いることができる。また、ディスプレイの解像度を高めることが今の技術発展の一つの傾向である。解像度を高めるには、画素としてのLEDを目標基板により多く転写しなければならない。これにより多くの技術問題が派生し、例えば、LEDと基板の電気接続の歩留まりの向上が一大チャレンジである。
本発明は特定構造の接続構造を含む発光装置及びその製造方法を提供する。
発光装置は搭載板、発光素子及び接続構造を含む。搭載板は第一導電領域を含む。発光素子は第一光線を発する第一発光層及び前記第一発光層の下に形成された第一接触電極を含み、前記第一接触電極が前記第一導電領域に対応する。接続構造は第一電気接続部、及び前記第一接触電極と前記第一電連接部を囲む保護部を含み、第一電気接続部が前記第一導電領域と前記第一接触電極に電気的に接続される。前記第一電気接続部は上部分、下部分、及び前記上部分と前記下部分との間に位置するネック部を含み、前記上部分の縁部が前記ネック部より突出し、かつ前記底部の縁部が前記上部分より突出する。
本発明の一実施例が開示した発光素子の断面図。 本発明の別の実施例が開示した発光素子の断面図。 本発明の別の実施例が開示した発光素子の断面図。 本発明の一実施例が開示した発光ユニットの断面図。 本発明の別の実施例が開示した発光ユニットの断面図。 本発明の別の実施例が開示した発光ユニットの断面図。 本発明の一実施例の発光装置の製造フローチャート。 本発明の一実施例の発光装置の製造フローチャート。 本発明の一実施例の発光装置の製造フローチャート。 本発明の一実施例の発光装置の製造フローチャート。 本発明の一実施例の発光装置の製造フローチャート。 本発明の別の実施例の発光装置の製造フローチャート。 本発明の別の実施例の発光装置の製造フローチャート。 本発明の別の実施例の発光装置の製造フローチャート。 本発明の別の実施例の発光装置の製造フローチャート。 本発明の別の実施例の発光装置の製造フローチャート。 本発明の別の実施例の発光装置の製造フローチャート。 本発明の別の実施例の発光装置の製造フローチャート。 本発明の別の実施例の発光装置の製造フローチャート。 本発明の別の実施例の発光装置の製造フローチャート。 本発明の別の実施例の発光装置の製造フローチャート。 本発明の一実施例の発光装置の部分構成図。 本発明の一実施例の発光装置の部分構成図。 本発明の一実施例の発光装置の部分構成図。 本発明の一実施例の発光装置の部分構成図。 本発明の一実施例が開示した発光モジュールの上面図。 本発明の一実施例が開示した光モジュールを補修する製造フローチャート。 本発明の一実施例が開示した光モジュールを補修する製造フローチャート。 本発明の一実施例が開示した光モジュールを補修する製造フローチャート。 本発明の一実施例が開示した光モジュールを補修する製造フローチャート。 本発明の別の実施例が開示した光モジュールを補修する製造フローチャート。 本発明の別の実施例が開示した光モジュールを補修する製造フローチャート。 本発明の別の実施例が開示した光モジュールを補修する製造フローチャート。 本発明の一実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャート。 本発明の一実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャート。 本発明の一実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャート。 本発明の一実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャート。 本発明の一実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャート。 本発明の一実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャート。 本発明の一実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャート。 本発明の別の実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャート。 本発明の別の実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャート。 本発明の別の実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャート。 本発明の別の実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャート。 本発明の別の実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャート。 本発明の別の実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャート。 本発明の別の実施例が開示した転写装置の転写ヘッド。 本発明の一実施例が開示した発光装置中の接続構造が硬化前の概略図。 本発明の一実施例が開示した発光装置中の接続構造が硬化後の概略図。 本発明の別の実施例が開示した発光装置中の接続構造が硬化前の概略図。 本発明の別の実施例が開示した発光装置中の接続構造が硬化後の概略図。 本発明の別の実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャート。 本発明の別の実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャート。 本発明の別の実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャート。 本発明の別の実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャート。 本発明の別の実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャート。 本発明の別の実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャート。 本発明の別の実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャート。 本発明の別の実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャート。 本発明の別の実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャート。 本発明の別の実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャート。 本発明の別の実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャート。 本発明の一実施例が開示した発光素子の底面図。 本発明の一実施例が開示した接続構造に覆われた発光素子の底面図。 本発明の一実施例が開示した接続構造に覆われた目標基板の底面図。 本発明の別の実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャート。 本発明の別の実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャート。 本発明の別の実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャート。 本発明の別の実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャート。 本発明の別の実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャート。 本発明の別の実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャート。 本発明の別の実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャート。 本発明の別の実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャート。 本発明の別の実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャート。 図18Aないし図18Dが開示した発光装置における接続構造が硬化前の概略図。 図18Aないし図18Dが開示した発光装置における接続構造が硬化後の概略図。 図18Dが例示した発光装置の上面図。 図18Fが例示した発光装置の上面図。
図1Aは本発明の一実施例が開示した発光素子100Aの断面図であり、図1Bは本発明の別の実施例が開示した発光素子100Bの断面図であり、及び、図1Cは本発明の別の実施例が開示した発光素子100Cの断面図である。図1Aが示すように、発光素子100Aは発光ユニット120及び突出ブロック142a、144aを含む。一実施例において、発光ユニット120は発光積層122と接触電極124を含み、接触電極124が一対の電極1241、1242であり、かつ、突出ブロック142a、144aがそれぞれ接触電極1241、1242に電気的に接続される。
発光積層122は外部電力(図示せず)の提供を受けて光線を発することができる。突出ブロック142a、144aは、発光積層122と外部電力の間の架け橋となり、かつ、発光装置が形成された後接続構造の一部になる。一実施例において、突出ブロック142aは接触電極1241の下に直接形成され、かつ、突出ブロック142aは接触電極1241に近い上表面の幅が接触電極1241から遠い下表面の幅より大きい形状を有する。一実施例において、突出ブロック142aは幅が上表面から下表面に向かって次第に小さくなる形状であり、例えば、円錐状、角錐状である。一実施例において、突出ブロック142aの形状が下表面に近い部分に針状または管状構造を有する。一実施例において、突出ブロック142aの材料が導電材料であり、例えば、金属または導電高分子である。一実施例において、金属が金、銅、金合金または銅合金を含む。突出ブロック144aと突出ブロック142aの形状または材料が同じまたは類似するものであってもよい。
図1Bが示すように、発光素子100Bは発光ユニット120及び突出ブロック142b、144bを含む。発光素子100Aとの異なる点は突出ブロック142b、144bの形状にあり、突出ブロック142b、144bは下表面に平坦部を有する形状、例えば、先端切りの円錐状(truncated cone shape)または先端切りの角錐状(truncated pyramid shape)である。
図1Cが示すように、発光素子100Cは発光ユニット120及び突出ブロック142c、144cを含む。発光素子100Aとの異なる点は突出ブロック142c、144cにある。一実施例において、突出ブロック142c、144cはそれぞれ接触電極1241、1242の下表面に形成された薄膜である。一実施例において、突出ブロック142c、144cの厚さT1が約1〜12マイクロメートル(μm)である。別の実施例において、突出ブロック142c、144cの厚さT1が約2〜10μmである。突出ブロック142c、144cの材料が低融点の金属または低液化融点(liquidus melting point)の合金である。また、前記金属は例えば錫またはインジウムであり、かつ、前記合金は例えば金錫合金である。一実施例において、突出ブロック142c、144cがそれぞれ平坦な底表面を有し、これにより、後の搭載板と接合させる工程で安定して搭載板の上に設置することができる。
図2Aは本発明の一実施例が開示した発光ユニット120Aの断面図であり、図2Bは本発明の別の実施例が開示した発光ユニット120Bの断面図であり、及び、図2Cは本発明の別の実施例が開示した発光ユニット120Cの断面図である。前記発光ユニット120は発光ユニット120A、120Bまたは120Cのうちの一つであってもよい。図2Aが示すように、発光ユニット120Aは、導電パッド1211A、1212A、発光積層122、絶縁層123A(第一絶縁層とも呼ぶ)、接触電極1241A、1242A及び搭載基板126Aを含む。具体的に言うと、発光積層122は、下から上へ順に第一半導体1221、発光層1222及び第二半導体1223を含み、かつ搭載基板126Aの下に位置する。導電パッド1211A、1212Aはそれぞれ第一半導体1221及び第二半導体1223に電気的に接続される。絶縁層123Aは発光積層122の下に位置し、かつ二つの導電パッド1211A、1212Aの間に位置する。接触電極1241A、1242Aはそれぞれ導電パッド1211A、1212Aに電気的に接続される。接触電極1241A、1242Aは導電パッド1211A、1212Aに対しより大きな底面面積または幅を有し、これにより、より簡単に外部の電極(図示せず)と接続することができる。
発光ユニット120Aは発光ダイオードチップであってもよい。一実施例において、発光ユニット120Aは赤色発光ダイオードチップであり、電源が提供する電力により光線(または第一光線と呼ぶ)を出射し、かつ光線の主波長(dominant wavelength)またはピーク波長(peak wavelength)が600nm〜660nmである。別の実施例において、発光ユニット120Aは緑色発光ダイオードチップであり、かつ出射光線(または第一光線と呼ぶ)の主波長(dominant wavelength)またはピーク波長(peak wavelength)が510nm〜560nmの間にある。別の実施例において、発光ユニット120Aは青色発光ダイオードチップであり、かつ出射光線(または第一光線と呼ぶ)の主波長(dominant wavelength)またはピーク波長(peak wavelength)が430nm〜480nmの間にある。一実施例において、発光ユニット120Aの搭載基板126Aが成長基板(growth substrate)であり、発光積層122のエピタキシャル成長時の基板とする。成長基板の材料として、例えば、サファイア(sapphire)である。別の実施例において、搭載基板126Aは透明セラミックス基板であり、結合層(bonding layer、図示せず)によって発光積層122に接続される。透明セラミックスの材料は、例えば、酸化アルミニウムである。導電パッド1211A、1212Aの材料は、高導電性の金属、例えば、アルミニウムを含むことができる。接触電極124a、124bの材料は高導電性の金属または合金、例えば、アルミニウム、銅、金または金錫合金を含むことができる。
図2Bが示すように、発光ユニット120Bは導電パッド1211B、1212B、発光積層122、接触電極1241B、1242B、搭載基板126B及び波長変換層128Bを含む。一実施例において、発光積層122は接触電極1241B、1242Bに電気的に接続される。搭載基板126Bは発光積層122の下に位置し、かつ接触電極1241B、1242Bを囲んでこれら電極に接触する。一実施例において、発光積層122のエピタキシャル成長時の成長基板はその一部または全部が除去されるため、搭載基板126Bは成長基板ではない。また、波長変換層128Bは発光積層122の上に位置する。一実施例において、波長変換層128Bはさらに搭載基板126Bの一部表面を被覆する。
一実施例において、発光ユニット120Bの接触電極1241B、1242Bの形状が柱状である。搭載基板126Bの材料が樹脂、例えば、エポキシ樹脂であってもよい。一実施例において、波長変換層128Bは接着剤(図示せず、第一接着剤)及び接着剤中に分散された複数個の波長変換粒子(図示せず)を含み、波長変換粒子は発光積層122が発した第一光線を吸収し、かつその一部または全部を第一光線と異なる波長または周波数を有する第二光線に変換する。一実施例において、波長変換粒子は、例えば青色光またはUV光である第一光線を吸収した後、緑色光である第二光線に完全に変換し、その主波長またはピーク波長が510nm〜560nmの間にある。別の実施例において、波長変換粒子は、例えば青色光またはUV光である第一光線を吸収した後、赤色光である第二光線に完全に変換し、その主波長またはピーク波長が600nm〜660nmの間にある。波長変換粒子の材料は、無機の蛍光分(phosphor)、有機分子蛍光着色剤(organic fluorescent colorant)、半導体材料(semiconductor)、または前記材料の組み合わせを含むことができる。半導体材料はナノ結晶(nano crystal)の半導体材料、例えば量子ドット(quantum-dot)発光材料を含む。
図2Cが示すように、発光ユニット120Cは、発光積層122、接触電極1241C、1242C、光遮断囲い壁125C、搭載基板126C及び波長変換層128Cを含む。一実施例において、発光積層122は接触電極1241C、1242Cに電気的に接続され、搭載基板126Cが発光積層122の上に位置し、波長変換層128Cが搭載基板126Cの上に位置し、かつ、光遮断囲い壁125Cが発光積層122、搭載基板126C及び波長変換層128Cの側壁を囲む。光遮断囲い壁125Cは、発光積層122が発した第一光線及び/または波長変換層128Cが発した第二光線が発光ユニット120Cの側面から射出して複数個の発光ユニット間にクロストーク(crosstalk)問題が発生することを回避できる。
光遮断囲い壁125Cは接着剤(図示せず、第二接着剤)及び接着剤に分散された複数個の吸光粒子または光反射粒子を含むことができる。吸光粒子の材料がカーボンブラックであってもよい。光反射粒子の材料が酸化チタン(titanium oxide)、酸化亜鉛、酸化アルミニウム、硫酸バリウムまたは炭酸カルシウムであってもよい。
図3Aないし図3Eは本発明の一実施例の発光装置300Aの製造フローチャートである。図3Aにおいて、搭載板を提供する。前記搭載板は絶縁層322(または第二絶縁層と呼ぶ)及び複数個の導電領域323、324を含む。一実施例において、導電領域323、324は絶縁層322の上に形成される。一実施例において、導電領域323、324はそれぞれ一対であり、それぞれ発光ユニット120の接触電極1241、1242に対応する。また、導電領域323、324の間は電気的に分離されても、または電気的に接続されてもよい。
絶縁層322の材料がエポキシ樹脂、BT(Bismaleimide Triazine)樹脂、ポリイミド(polyimide)樹脂、エポキシ樹脂とガラス繊維の複合材料またはBT樹脂とガラス繊維の複合材料であってもよい。導電領域323、324の材料が金属、例えば、銅、錫、アルミニウム、銀または金であってもよい。一実施例において、発光装置300Aが表示装置の画素である場合、絶縁層322の表面に一層の吸光層(図示せず)、例えば黒色コーティング層を形成し、これによりコントラストを上げることができる。
図3Bにおいて、樹脂341a、341b及び導電粒子342a、342bを含む接着材(glue)340’a、340’bをそれぞれ導電領域323、324の上及び周りに形成する。一実施例において、パターン化治具を用いて接着材340’a、340’bを形成し、パターン化治具は例えばステンシル(stencil)またはスクリーンである。
一実施例において、複数個の導電粒子342aが樹脂341a中に分散される。同様に、複数個の導電粒子342bが樹脂341b中に分散される。樹脂341a、341bの材料は熱硬化高分子及びフラックスを含む。熱硬化高分子はエポキシ樹脂であってもよい。導電粒子342a、342bの材料は金、銀、銅または錫合金であってもよい。一実施例において、導電粒子の材料が低融点の金属または低液化融点(liquidus melting point)の合金であってもよい。一実施例において、低融点の金属または低液化融点の合金の融点または液化温度が210℃より低い。別の実施例において、低融点の金属または低液化融点の合金の融点または液化温度が170℃より低い。低液化融点の合金の材料は錫インジウム合金または錫ビスマス合金であってもよい。
図3Cが示すように、接着材340’a、340’bの中の樹脂341a、341bが硬化して接続構造340a、340bの中の保護部343a、343bが形成される。これと同時に、導電粒子342a、342bが融解して接続構造340a、340bの中の電気接続部の下部分3442a、3442bが形成される。硬化方法が加熱であってもよい。一実施例において、硬化の段階で、樹脂341a、341bの粘度が一旦低下してから再上昇し、かつ、導電粒子342a、342bは導電領域323、324の周囲に集合する。導電粒子342a、342bは集合すると同時に融解態を経過する。一実施例において、硬化温度が140℃以上である。
図3Dにおいて、発光素子100A‐1を提供する。一実施例において、一つの発光素子100A‐1が一つの導電領域323及び一つの接続構造340aに対応する。別の実施例において、複数個の発光素子100A‐1、100A‐2が同時に複数個の導電領域323、324及び接続構造340a、340bに対応するようにしてもよい。
図3Eが示すように、発光素子100A‐1の突出ブロック142a、144aが電気接続部の下部分3442aによって導電領域323に電気的に接続されて、発光装置300Aを構成する。一実施例において、発光素子100A‐1の突出ブロック142a、144aは、外力によって下に向く力が提供され、電気接続部の下部分3442aに接触するまで保護部343aに挿し込まれる。この時、突出ブロック142a、144aは接続構造340aの中の電気接続部の上部分3441aとなる。また、電気接続部の上部分3441aと電気接続部の下部分3442aとの間にネック部構造3443aが形成される。一実施例において、電気接続部の上部分3441aと電気接続部の下部分3442aとで材料組成が異なり、例えば、電気接続部の上部分3441aが銅元素を含み、電気接続部の下部分3442aが錫元素を含む。同じように、発光素子100A‐2の突出ブロック142a、144aは電気接続部の下部分3442bによって導電領域324に電気的に接続されて、もう一つの発光装置を構成する。一実施例において、発光素子100A‐1と発光素子100A‐2がそれぞれ単一の発光装置を形成してもよい。別の実施例において、発光素子100A‐1と発光素子100A‐2が同時に複数個の発光装置を形成してもよい。一実施例において、絶縁層322を後のステップで切断することで発光装置300Aと別の発光装置を物理的に分離させることができる。別の実施例において、絶縁層322を切断する必要がなく、発光装置300Aと別の発光装置が絶縁層322を共用する。
図3Aないし図3C、及び図3Fないし図3Jは本発明の別の実施例の発光装置300Bの製造フローチャートを示す。図3Cのように接続構造340a、340bの中の保護部343a、343b及び電気接続部の下部分3442a、3442bを形成するステップの後、引き続き図3Fないし図3Hのように、治具を用いて接続構造340a、340bに複数個の凹陷部347a、347bを形成する。一実施例において、図3Fが示すように、複数個の凸部を有する治具360を提供し、凸部の形状が例えば尖がった形である。治具360の各凸部がそれぞれ接続構造340a、340bの電気接続部の下部分3442a、3442bに合わせられる。図3Gにおいて、治具360中の複数個の凸部が保護部343aに挿し込まれ、かつ電気接続部の下部分3442a、3442bに接触するまで挿し込まれる。図3Hにおいて、治具360を上に引き、接続構造340a、340bから離すと、複数個の凹陷部347a、347bが形成される。複数個の凹陷部347a、347bはそれぞれ導電領域323、324及び電気接続部の下部分3442a、3442bに対応する。図3Iが示すように、発光素子100B‐1、100B‐2の突出ブロック142b、144bはそれぞれ電気接続部の下部分3442aと導電領域323に合わせられる。図3Jが示すように、発光素子100B‐1の突出ブロック142b、144bが電気接続部の下部分3442aによって導電領域323に電気的に接続されて、発光装置300Bを構成する。同じように、発光素子100B‐2の突出ブロック142a、144aが電気接続部の下部分3442bによって導電領域324に電気的に接続されて、もう一つの発光装置を構成する。一実施例において、発光素子100B‐1と発光素子100B‐2が同時に複数個の発光装置を形成してよい。別の実施例において、発光素子100B‐1と発光素子100B‐2がそれぞれ単一な発光装置を形成してもよい。
図4Aないし図4Eは本発明の別の実施例の発光装置400Aの製造フローチャートである。図4Aにおいて、搭載板を提供する。前記搭載板は絶縁層322及び複数個の導電領域323、324を含む。絶縁層322及び複数個の導電領域323、324の構造、作用及び材料について、図3Aの関連段落を参照することができる。
図4Bが示すように、接着材440’a、440’bはそれぞれ導電領域323、324の上及び周りに形成される。一実施例において、パターン化治具を用いる方法で接着材440’a、440’bを形成し、かつ、パターン化治具は例えばステンシル(stencil)またはスクリーンである。一実施例において、接着材440’a、440’bは樹脂を含む。樹脂の材料は熱硬化高分子及びフラックスを含む。熱硬化高分子はエポキシ樹脂であってもよい。別の実施例において、接着材440’a、440’bは樹脂及び樹脂の中に分散された光反射粒子を含む。光反射粒子の材料が酸化チタン(titanium oxide)、酸化亜鉛、酸化アルミニウム、硫酸バリウムまたは炭酸カルシウムであってもよい。
図4Cにおいて、発光素子100C‐1、100C‐2を提供する。発光素子100C‐1の突出ブロック142c‐1、144c‐1が導電領域323に合わせられ、及び、発光素子100C‐2の突出ブロック142c‐2、144c‐2が導電領域324に合わせられる。図4Dが示すように、発光素子100C‐1の突出ブロック142c‐1、144c‐1が接着材440’aに挿し込まれ、かつ導電領域323に接触する。同じように、発光素子100C‐2の突出ブロック142c−2、144c−2が接着材440’bに挿し込まれ、かつ導電領域324に接触する。
図4Eが示すように、突出ブロック142c‐1、144c‐1、142c‐2、144c‐2を融解させる。従って、突出ブロック142c‐1、144c‐1と導電領域323が接合して接続構造440a、440bの中の電気接続部441、442を形成する。同じように、突出ブロック142c‐2、144c‐2と導電領域324が接合して電気接続部444、445を形成する。このステップにおいて、突出ブロック142c‐1、144c‐1、142c‐2、144c‐2を融解させるほか、接着材440’a、440’bを硬化させて接続構造440a、440bの中の保護部443a、443bを形成する。発光素子100C‐1の突出ブロック142c‐1、144c‐1を融解させ、及び接着材440’aを硬化させた後に発光装置400Aが形成される。同じように、発光素子100C‐2の突出ブロック142c‐2、144c‐2を融解させた後、及び接着材440’bを硬化させた後に、もう一つの発光装置400Bが形成される。一実施例において、接続構造440a、440bはさらに光反射粒子(図示せず)を含み、光反射粒子がそれぞれ保護部443a、443b内に分散される。これにより、発光素子100C‐1、100C‐2の発した光に対する接続構造440a、440bの反射率を高めることができる。
図5Aを参照すると、一実施例における発光装置400Bの中の接続構造440bの部分構成図である。発光素子100C‐2の接触電極1241C‐2と絶縁層322の上の導電領域324との間に電気接続部444Aを有する。一実施例において、電気接続部444Aは上部分4441A、ネック部4443A及び下部分4442Aを含む。ネック部4443Aは上部分4441A及び下部分4442Aとの間に位置する。一実施例において、電気接続部の上部分4441Aと電気接続部の下部分4442Aの材料組成が同じであり、例えば、両者は何れも錫元素を含む。一実施例において、ネック部4443Aの幅が上部分4441Aの幅より小さい。一実施例において、上部分4441Aの幅が下部分4442Aの幅より小さい。一実施例において、電気接続部444の厚さT2が5μmより小さい。別の実施例において、電気接続部444の厚さT2が3μmより大きい。別の実施例において、電気接続部444の厚さT2が1μmから4μmの間にある。一実施例において、上部分4441Aの底表面の少なくとも一部分が平面である。一実施例において、接触電極1241C‐2の底表面から上部分4441Aの底表面の平面までの距離が1μmより小さい。別の実施例において、接触電極1241C‐2の底表面から上部分4441Aの底表面の平面までの距離が0.5μmより小さい。一実施例において、保護部443aは電気接続部444Aを囲む。一実施例において、保護部443aは接触電極1241C‐2、電気接続部444A及び導電領域324を被覆する。保護部443aは接触電極1241C‐2、電気接続部444A及び/または導電領域324を保護し、環境中の水気または酸素が接触電極1241C‐2、電気接続部444A及び/または導電領域324に接触することを防ぐ。また、保護部443aは、電気接続部444Aが高温環境で軟化または融解してショートする問題を回避できる。
図5Aが示す一実施例において、上部分4441A、ネック部4443A及び下部分4442Aは何れも金元素を含む。一実施例において、上部分4441A、ネック部4443A及び下部分4442Aは何れも金元素及び錫元素を含む。一実施例において、接触電極1241C‐2及び上部分4441Aの面積A1の金元素の強度が導電領域324及び下部分4442Aの面積A2の金元素の強度より大きい。これにより、接触電極1241C‐2及び上部分4441Aの面積A1の金元素の原子パーセント(百分比)が下部分4442Aの面積A2の金元素の原子パーセントより大きい。前記元素の分析は、エネルギー分散型X線分析(Energy−dispersive X−ray spectroscopy、EDX)によって行うことができる。
図5Bは別の実施例における発光装置400B中の接続構造440bの部分構成図である。図5Aとの異なる点は、接続構造440bの電気接続部444Bはネック部構造を有しない。一実施例において、電気接続部444Bの幅が接触電極1241C‐2から導電領域324の方向へ次第に大きくなる。一実施例において、電気接続部444の厚さT2が3μmより小さい。電気接続部444の厚さT3が1μmから3μmの間にある。
図5Cは別の実施例における発光装置400Bの中の接続構造440bの部分構成図である。図5Aとの異なる点は、電気接続部444Cの二つの縁部の厚さが異なり、厚さT4及びT5を有する。また、厚さT4は厚さT5より小さい。厚さT5が対応する構造は図5Aに類似し、ネック部構造を有する。厚さT4が対応する構造は図5Bに類似し、ネック部構造を有しない。
図5Dは別の実施例における発光装置400B中の接続構造440bの部分構成図である。電気接続部444Dの内部に孔444dを有する。電気接続部444Dは単一または複数個の孔444dを含むことができる。孔444dの形状が規則的または非規則的であってもよい。規則的な形状として円形、楕円形または多角形であってもよい。
図6は本発明の一実施例が開示した発光モジュール600を示す上面図である。一実施例において、発光モジュール600は第一画素610及び第二画素620を含む。理解すべきなのは、画素の数は発光モジュール600のニーズに応じて決めるものであり、ここで、表示発光モジュール600の中の二つの画素が示されている。第一画素610は6つのサブ画素セクション611a、611b、612a、612b、613a、613bを含む。サブ画素セクション611a、611b、612a、612b、613a、613bはそれぞれセクション中に形成された発光素子614a、614b、615a、615b、616a、616bを提供してもよい。発光素子614a、614b、615a、615b、616a、616bの構造は前記発光素子100A、発光素子100B、発光素子100Cまたはその組み合わせ、または任意の適切な発光素子であってもよい。サブ画素セクション611a及びサブ画素セクション611bが一組である。サブ画素セクション612a及びサブ画素セクション612bが一組である。また、サブ画素セクション613a及びサブ画素セクション613bが一組である。二つのサブ画素セクションを一組とすることで、バックアップ(backup)機能を提供することができ、一つのサブ画素セクションがテスト時に動作しない、または必要な機能を達成できない場合、例えば、輝度不足または色点偏移の場合、後の補修でもう一つのサブ画素セクションをもう一つの発光素子に提供することができる。従って、すべてのサブ画素セクション611a、611b、612a、612b、613a、613b内に発光素子614a、614b、615a、615b、616a、616bを有するものではない。一実施例において、最初は発光素子614a、615a、616aのみがそれぞれサブ画素セクション611a、612a、613a内にある。テストの結果、発光素子614a、615a、616aが全て正常であれば、サブ画素セクション611b、612b、613B内に発光素子614b、615b、616bを設置しない。発光素子614aに異常がある場合、発光素子614aが導通しないため、代わりに発光素子614bを用いる。発光素子615a、616aの場合も発光素子614aと同じようにする。同様に、第二画素620は6つのサブ画素セクション621a、621b、622a、622b、623a、623bを含む。サブ画素セクション621a、621b、622a、622b、623a、623bはそれぞれセクション中に形成された発光素子624a、624b、625a、625b、626a、626bを提供することができる。第二画素620中のサブ画素セクション及び発光素子の作用が第一画素610と略同じである。
図7Aないし図7Dは本発明の一実施例が開示した補修発光モジュールの製造フローチャートである。図7Aにおいて、搭載板を提供する。前記搭載板は絶縁層722(第二絶縁層)及び複数個の導電領域723、724を含む。絶縁層722及び複数個の導電領域723、724の構造、作用及び材料について図3Aの関連段落を参照することができる。搭載板の導電領域724上に発光素子614aが形成される。一実施例において、発光素子614aは導電領域724に電気的に接続され、電気接続の方法が一般的なはんだ742(solder)である。別の実施例において、電気接続の方法が図3Aないし図4Eの前記段落に述べた任意一つの実施例の方法である。ここで、導電領域723が露出されている。発光素子614aをテストした結果、発光素子614aに異常があった。図7Bが示すように、樹脂341及び導電粒子342を含む接着材340’が導電領域323の上及び周りに形成されている。樹脂341、導電粒子342及び接着材340’の構造、作用及び材料について図3Bの関連段落を参照することができる。
図7Cにおいて、発光素子614bを提供し、かつ発光素子614bの電極614b‐1、614b‐2を導電領域723に合わせる。発光素子614bの電極614b‐1、614b‐2は一般的な金属パッド、一般的な突出ブロックまたは図1Aないし図1Cの何れか一種の突出ブロックであってもよい。図7Dが示すように、発光素子614bは導電領域723の上に設置され、かつ導電粒子342が融解して接続構造340を形成する。このステップにおいて、接着材340’中の樹脂341が硬化して接続構造340中の保護部343を形成する。このステップの樹脂341、導電粒子342及び接着材340’の変化について、図3Cの関連段落を参照することができる。
図7A、図7Eないし図7Gは本発明の別の実施例が開示した補修発光モジュールの製造フローチャートを示す。図7Aの後、引き続き図7Eにおいて、接着材440’をそれぞれ導電領域723の上及び周りに形成する。接着材440’の形成方法、作用及び材料について、図4Bの関連段落を参照することができる。
図7Fにおいて発光素子100Cを提供し、かつ発光素子100Cの突出ブロック142c、144cを導電領域723に合わせる。発光素子100Cの突出ブロック142c、144cについて図1Cの関連段落を参照することができる。図7Gが示すように、突出ブロック142c、144cを融解させる。従って、突出ブロック142c、144cと導電領域723が接合して接続構造440中の電気接続部441、442を形成する。このステップにおいて、突出ブロック142c、144cを融解させるほか、さらに接着材440’を硬化させて接続構造440中の保護部443を形成する。
図8Aないし図8Gは本発明の一実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャートである。図8Aにおいて、転写装置を提供する。一実施例において、転写装置が転写ヘッド820を有し、かつ転写ヘッド820が複数個の柱状体822を含む。一実施例において、複数個の柱状体822が互いに同距離で間隔を開けている。別の実施例において、複数個の柱状体822の互いの間隔が異なる距離であってもよい。また、複数個の柱状体822の底部にそれぞれ接着剤810’を有する 。一実施例において、接着剤810’の材料が熱剥離材料(thermal release material)である。熱剥離材料の特性は、加熱により材料の粘度が変わることである。一実施例において、熱剥離材料は加熱後に粘度が低下する熱剥離テープ(thermal release tape)である。粘度低下とは、加熱後の粘着力(adhesive strength)が加熱前の二十分の一より小さいとすることができる。
図8Bにおいて、原始基板830を提供し、かつ原始基板830上に複数個の発光素子860を含む。原始基板830は発光素子860を搭載するために用いられる。一実施例において、原始基板830の材料がプラスチック、ガラスまたはサファイアであってもよい。一実施例において、発光素子860は半導体材料を含む。複数個の発光素子860の構造は、前記発光素子100A、発光素子100B、発光素子100Cまたはその組み合わせ、または任意の適切な発光素子であってもよい。複数個の発光素子860は二つのグループを含み、一つのグループが選択発光素子862であり、もう一つのグループが選択外発光素子864である。一実施例において、選択発光素子862の間に選択外発光素子864が挟み込まれている。挟み込まれる数は、ニーズによって調整することができ、例えば、1、2または3である。挟み込まれる数が固定的でも、変動的であってもいい。複数個の柱状体822が選択発光素子862に対応する。一実施例において、接着剤810’が選択発光素子862に接触する。
図8Cにおいて、選択発光素子862と原始基板830を分離させる。一実施例において、複数個の柱状体822の接着剤810’の接合力を選択発光素子862と原始基板830間の接合力より大きくすることで、複数個の柱状体822が選択発光素子862を持ち上げることができる。
図8Dにおいて、目標基板850を提供し、目標基板850の上表面に複数個の導電パッド852を有し、導電パッド852の上及び周りに接着材(自己集合接着剤(self-assembly glue)とも呼ぶ)840’が形成され、かつ転写ヘッド820の選択発光素子862が導電パッド852に対応する。目標基板850は回路基板であってもよい。接着材(自己集合接着剤とも呼ぶ)840’の構造、作用及び材料について、図3B及び図7Bの関連段落を参照することができる。
図8Eにおいて、選択発光素子862と導電パッド852上の接着材840’を接触させる。一実施例において、発光素子862に下へ押す力が加えられて発光素子862上の接触電極(図示せず)と導電パッド852が接触または非常に接近する。ここで、発光素子862の底部の少なくとも一部が接着材840’に被覆される。
図8Fにおいて、選択発光素子862を導電パッド852の上に設置し、かつエネルギーE1を提供して接着材840’中の導電粒子(図示せず)を融解させ、及び接着材840’中の樹脂(図示せず)を硬化させて、硬化した接着層(接続構造とも呼ぶ)840を形成する。このステップの樹脂、導電粒子及び接着材840’の変化の説明について図3Cの関連段落を参照することができる。一実施例において、エネルギーE1は熱であり、加熱によって導電粒子を融解させ、樹脂を硬化させ、かつ接着剤810’の粘度を低下させて、接着剤810を形成する。このように、硬化した接着層(または接続構造と呼ぶ)840が発光素子862に対する接合力が接着剤810より大きい。
図8Gにおいて、選択発光素子862が目標基板850上に形成され、かつ転写装置から分離される。前のステップにおいて硬化した接着層840が発光素子862に対する接合力は接着剤810が発光素子862に対する接合力より大きくなったため、転写装置の転写ヘッド820が上へ移動する時に、選択発光素子862が目標基板850に固定され、かつ転写装置の転写ヘッド820と分離する。このステップにおいて、発光素子862も目標基板850の導電パッド852に電気的に接続される。
図9Aと図9Bは本発明の別の実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャートである。図9Aより前のステップについて図8Aないし図8Eの関連段落を参照することができる。この実施例において、接着剤810’は光剥離材料である。光剥離材料または光硬化材料の特性は、光照射により材料の粘度が変わることである。一実施例において、光剥離材料は紫外線を照射した後に粘度が低下する紫外線剥離テープ(UV release tape)である。図9Aが示すように、選択発光素子862を導電パッド852の上に設置し、かつエネルギーE1を提供して接着材840’中の導電粒子(図示せず)を融解させ、及び接着材840’中の樹脂(図示せず)を硬化させて、硬化した接着層(または接続構造と呼ぶ)840を形成する。また、エネルギーE2を接着剤810’に提供し、接着剤810’を粘度が比較的に低い接着剤810に変換する。一実施例において、エネルギーE1が熱エネルギーであり、エネルギーE2が紫外線であり、かつ接着剤810’が紫外線剥離接着剤である。このステップの接着材840’の変化の説明について図3Cの関連段落を参照することができる。
図9Bにおいて、選択発光素子862を目標基板850の上に形成し、かつ転写装置から分離させる。前記ステップについて図8Gの関連段落を参照することができる。
図10Aと図10Bは本発明の別の実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャートである。図10Aより前のステップについて図8Aないし図8Eの関連段落を参照することができる。この実施例において、接着剤810’は熱剥離材料であり、導電パッド852の上にはんだが形成されている。一実施例において、導電パッド852の上に、共晶(eutectic)特性を有するはんだが形成されている。図10Aが示すように、選択発光素子862を導電パッド852の上に設置し、かつエネルギーE1を提供し、はんだ融解させて接続構造1040を形成する。また、同時にエネルギーE3を提供して発光素子862と導電パッド852を緊密に接触させる。一実施例において、エネルギーE1は熱エネルギーであり、エネルギーE3は圧力である。
図10Bが示すように、選択発光素子862の下に接続構造1040を形成した後、選択発光素子862を目標基板850の上に形成し、かつ転写装置と分離させる。前記ステップについて図8Gの関連段落を参照することができる。
図11Aと図11Bは本発明の別の実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャートである。図10Aより前のステップについて図8Aないし図8Eの関連段落を参照することができる。この実施例において、接着剤810’は熱剥離材料であり、導電パッド852の上に形成された接着材1140’は異方性導電ペースト(Anisotropic Conductive Paste:ACP)である。図11Aが示すように、選択発光素子862を導電パッド852の上に設置し、かつエネルギーE1を提供して接着材1140’中の樹脂(図示せず)を硬化させて、硬化した接着層(または接続構造と呼ぶ)1140を形成する。また、同時にエネルギーE3を提供して発光素子862と導電パッド852を緊密に隣接させ、かつ接着材1140’中の導電粒子により発光素子862と導電パッド852を電気的に接続させる。一実施例において、エネルギーE1が熱エネルギーであり、エネルギーE3が圧力である。
図11Bが示すように、選択発光素子862の下に接続構造1140を形成した後、選択発光素子862を目標基板850の上に形成し、かつ転写装置と分離させる。前記ステップについて図8Gの関連段落を参照することができる。
図12は本発明の別の実施例が開示した転写装置1200の転写ヘッド1220を示す。転写装置1200中の転写ヘッド1220は複数個の柱状体1222を有し、柱状体1222の構造を断面図で見ると、柱状体1222の底部の幅が柱状体1222の上部の幅より大きい。柱状体1222の間に溝が形成され、溝の幅が内から外へ次第に狭くなるなっているため、一部の接着剤1210’が溝内を充填した場合、転写装置1200が接着剤1210’を持ち上げる力が増し、接着剤1210’が転写装置1200から脱落することを回避できる。転写装置1200を前記図8Aないし図11B中の任意の実施例、または発光素子の転写に適する任意の実施例に用いることができる。
図13A及び図13Bは本発明の一実施例が開示した発光装置における接続構造の硬化前後の概略図である。図13Aが示すように、目標基板850の上表面に複数個の導電パッド852を有し、硬化の前、導電パッド852の上及び周りに接着材(自己集合接着剤とも呼ぶ)340’が形成され、発光素子862が導電パッド852の上に形成され、かつ一部が接着材340’中に埋め込まれている。詳しく言うと、接着材340’は樹脂341及び樹脂341中に分散された導電粒子342を含む。導電パッド852の上から発光素子862の下まで接合エリア1301を有し、導電パッド852の間及び発光素子862の間に非接合エリア1302を有する。接着材340’、樹脂341及び導電粒子342の構造、作用及び材料について図3Bの関連段落を参照することができる。
図13Bが示すように、硬化の後、接続構造340が形成され、導電粒子342が融解した後、接合エリア1301内及び周りに集中して電気接続部344を構成する。また、樹脂341が硬化した後、保護部343を構成する。一実施例において、一部少ない導電粒子342が非接合エリア1302中に分散される。非接合エリア1302内の導電粒子342の少なくとも一部が互いに分離しているため、ショート問題が発生しない。
図14A及び図14Bは本発明の別の実施例が開示した発光装置における接続構造が硬化前後の概略図である。硬化の前、図14Aが示すように、図13Aと異なる点は、樹脂341がそれぞれ二つの発光素子862の下及び周りに形成されるが、互いに分離している。同じように、非接合エリア1402が二つのエリアを有し、それぞれ一つの発光素子862に対応し、非接合エリア1402のこの二つのエリアが互いに分離している。接合エリア1401の一部が図13Aと同じである。硬化の後は図14Bが示す通りであり、接続構造340、保護部343及び電気接続部344の構造、作用及び材料について図13Bの関連段落を参照することができる。
図15Aないし図15Dは本発明の別の実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャートである。図15Aにおいて、原始基板1530を提供し、かつ原始基板1530上に複数個の発光素子860を有する。また、目標基板850を提供し、目標基板850の上表面に複数個の導電パッド852を有する。一実施例において、原始基板1530は搭載基板1532及びリリース接着剤(release glue)1534を含む。リリース接着剤1534は複数個の発光素子860を一時的に搭載基板1532上に固定する。複数個の発光素子860は二つのグループを含み、一つのグループが選択発光素子862であり、もう一つのグループが選択外発光素子864である。一実施例において、選択発光素子862はそれぞれ二つの接触電極862aを含む。原始基板1530、発光素子860、選択発光素子862、選択外発光素子864、目標基板850及び導電パッド852の構造、作用及び材料について、図8B及び図8Dの関連段落を参照することができる。
図15Bが示すように、接着材340’がそれぞれ導電パッド852の上及びまわりに形成され、かつ選択発光素子862が接着材340’を有する導電パッド852に合わせられる。接着材340’の的構造、作用及び材料について図3Bの関連段落を参照することができる。
図15Cが示すように、選択発光素子862を導電パッド852の上に設置し、かつエネルギーE1を提供して、接着材340’中の電粒子(図示せず)を融解させ、及び接着材340’中の樹脂(図示せず)を硬化させる。このステップのエネルギーE1、樹脂、導電粒子及び接着材340’の関連説明について、図3C、図8F及び図13Aないし図14Bの関連段落を参照することができる。
図15Dが示すように、選択発光素子862を目標基板850の上に形成し、かつ転写装置と分離している。エネルギーE1を受けた後、リリース接着剤1534の粘度が低下し、かつ接着材340’が接続構造340に変換され、保護部343及び電気接続部344が形成される。接続構造340が選択発光素子862に対する接合力はリリース接着剤1534が選択発光素子862に対する接合力より大きい。
図15A、図15B、図15Eないし図15Dは本発明の別の実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャートを示す。図15Bの後、図15Eが続く。図15Eと図15Cの異なる点は、エネルギーE1を提供する位置が原始基板1530のところから提供してもよい。その後、図15Dが続く。
図15A、図15B、図15Fないし図15Dは本発明の別の実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャートを示す。図15Bの後、図15Fが続く。図15Fと図15Cの異なる点は、一部領域(エリア)にエネルギーE4を提供する。一実施例において、エネルギーE4はレーザーであるため、一部領域、例えば接合領域に熱エネルギーを提供することができる。その後、図15Dが続く。
図16Aないし図16Cは本発明の別の実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャートである。図16Aにおいて、原始基板1530を提供し、かつ原始基板1530上に複数個の発光素子860を有する。また、複数個の発光素子860の下表面が接着材340’に被覆されている。さらに、目標基板850を提供し、目標基板850の上表面に複数個の導電パッド852を有する。原始基板1530、発光素子860、目標基板850及び導電パッド852の構造、作用及び材料について図8B、図8D及び図15Aの関連段落を参照することができる。
図16Bが示すように、選択発光素子862を導電パッド852の上に設置し、かつエネルギーE1を提供して、接着材340’の中の導電粒子(図示せず)を融解させ、及び接着材340’の中の樹脂(図示せず)を硬化させる。このステップのエネルギーE1、樹脂、導電粒子及び接着材340’の関連説明について、図3C、図8F及び図13Aないし図14Bの関連段落を参照することができる。
図16Cにおいて、選択発光素子862が目標基板850上に形成され、かつ転写装置から分離される。前記ステップの関連説明について、図15Dの関連段落を参照することができる。
図16D、図16Eないし図16Cは本発明の別の実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャートを示す。図16Dにおいて、原始基板1530を提供し、かつ原始基板1530上に複数個の発光素子860を有する。また、複数個の発光素子860の下表面が接着材340’に被覆されている。また、目標基板850を提供し、目標基板850の上表面に複数個の導電パッド852を有する。原始基板1530、発光素子860、目標基板850及び導電パッド852の構造、作用及び材料について、図8B、図8D及び図15Aの関連段落を参照することができる。
図16Eにおいて、一部の領域にエネルギーE4を提供して、接着材340’の中の導電粒子(図示せず)を融解させ、及び接着材340’の中の樹脂(図示せず)を硬化させる。一実施例において、エネルギーE4はレーザーである。このステップのエネルギーE4、樹脂、導電粒子及び接着材340’の関連説明について、図3C、図8F、図13Aないし図14B及び図15Fの関連段落を参照することができる。図16Eの後に図16Cが続く。
図17Aは本発明の一実施例が開示した発光素子の底面図である。図17Bは本発明の一実施例が開示した被覆接続構造の発光素子の底面図である。図17Cは本発明の一実施例が開示した被覆接続構造の目標基板の底面図である。図17Aないし図17Cを同時に参照し、本発明が開示した任意の実施例における発光素子、接続構造及び目標基板の間の関係を示すことができる。
図17Aが示すように、選択発光素子862の底面図において、二つの接触電極862a及び境界862bを含む。境界862bに囲まれている面積はA3である。
図17Bにおいて、接続構造340が一部の選択発光素子862の底表面を被覆する。また、接続構造340に被覆される選択発光素子862の面積がA4である。一実施例において、面積A4と面積A3に比が約60%から80%の間にある。面積A4と面積A3の比が80%より大きい場合、接続構造340の未硬化段階の接着材340’が隣接する選択外発光素子864に付着する可能性があり、選択外発光素子864まで目標基板に転写されるという予想外のことが発生する。
図17Cが示すように、接続構造340は一部の導電パッド852の底表面を被覆する。接続構造340に被覆される選択された導電パッド852の面積はA5である。一実施例において、面積A5と面積A3の比が約60%から80%の間にある。面積A5と面積A3の比が80%より大きい場合、接続構造340の未硬化段階の接着材340’が隣接する選択外発光素子864に付着する可能性があり、選択外発光素子864まで目標基板に転写される予想外のことが発生する。
図18Aないし図18Dは本発明の別の実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャートである。図18Aにおいて、図15Aと異なる点は、原始基板1530と目標基板850との間に隔離部材1811、1812が存在することである。一実施例において、隔離部材1811、1812はそれぞれ目標基板850の上にあり、かつ目標基板850の縁部、例えば四つの隅にある。別の実施例において、隔離部材1811、1812が目標基板850のその他の領域、例えば中間領域にあってもよい。一実施例において、隔離部材1811、1812の形状が球状である。別の実施例において、隔離部材1811、1812の形状が柱状、長方体またはテーパー状であってもよい。隔離部材1811、1812の数はニーズに応じて調整することができる。図18Aのその他の特徴の関連説明について、図15Aの関連段落を参照することができる。
図18Bにおいて、接着材1840’‐1がそれぞれ導電パッド852の上及び周りに形成され、かつ選択発光素子862が接着材1840’‐1を有する導電パッド852に合わせられる。接着材1840’‐1の構造、作用及び材料について図3Bの関連段落を参照することができる。
図18Cにおいて、選択発光素子862を導電パッド852の上に設置し、かつエネルギーE1を提供して、接着材1840’‐1の中の導電粒子(図示せず)を融解させ、及び接着材1840’‐1の中の樹脂(図示せず)を硬化させる。原始基板1530と目標基板850の間の間隔が隔離部材1811、1812の直径Rによって制限される。従って、隔離部材1811、1812の導入により、原始基板1530と目標基板850の間に比較的に均一な間隔を提供することができる。言い換えれば、選択発光素子862の厚さYが固定であるため、発光素子862から目標基板850までの距離hが固定され、R=Y+hである。このステップのエネルギーE1、樹脂、導電粒子及び接着材1840’‐1の関連説明について、図3C、図8F及び図13Aないし図14Bの関連段落を参照することができる。
図18Dにおいて、選択発光素子862が目標基板850の上に形成され、かつ転写装置から分離される。前記ステップの関連説明について、図15Dの関連段落を参照することができる。
図18A、図18B、図18Eないし図18Fは本発明の別の実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャートである。図18Eは図18Bに続き、図18Eは図18Cに類似し、かつ図18Fは図18Dに類似する。図18Eが示すように、一実施例において、接着材1840’‐2は導電パッド852の上及び周りに形成され、接着材1840’‐2の幅が発光素子860の幅Wより大きく、かつ発光素子860の幅Wと発光素子860間の間隔dとの合計より小さい。図18Fが示すように、接着材1840’‐2の中の導電粒子(図示せず)が融解され、及び接着材1840’‐2の中の樹脂(図示せず)が硬化された後、接続構造1840‐2の幅が発光素子860の幅Wと発光素子860間の間隔dとの合計より小さい。これにより、未硬化階段の接着材1840’‐2が隣接する選択外発光素子864に付着し、選択外発光素子864まで目標基板に転写されることの発生を回避できる。
図18A、図18Gないし図18Iは本発明の別の実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャートである。図18Gは図18Aに続く。図18Gが示すように、図18Gと図18Bの異なる点は、接着材1840’‐3が先に選択された発光素子862の上に形成される。そして、図18Hが図18Cに類似し、かつ図18Fが図18Dに類似する。
図19A及び図19Bは図18Aないし図18Dが開示した発光装置における接続構造が硬化前後の概略図である。図19Aは、硬化の前(低温において)、接着材(自己集合接着剤とも呼ぶ)1840’‐1が導電パッド852の上及び周りに形成され、かつ発光素子862の下表面の一部が接着材1840’‐1中に埋め込まれたことを示す。下へ押す力が提供されていないため、接着材1840’‐1は発光素子862の下表面のみを被覆し、発光素子862の側表面を被覆していない。また、導電粒子1842‐1は略均等に樹脂1841-1内に分散されている。導電パッド852の上から発光素子862の下まで接合エリア1901を有し、導電パッド852の間及び発光素子862の間に非接合エリア1902を有する。導電粒子1842‐1の接合エリア1901及び非接合エリア1902内の密度が略同じ。
図19Bは、硬化の後(高温下)、接着材1840’‐1が接続構造1840‐1を形成する。同じように、接続構造1840‐1は発光素子862の下表面のみを被覆し、発光素子862の側表面まで被覆していない。ただし、導電粒子1842‐1の接合エリア1901内の密度が非接合エリア1902内の密度より大きい。
図19Cは図18Dが例示した発光装置の上面図である。一実施例において、目標基板850において、接続構造1840‐1の面積A(P)が発光素子862の面積A(C)より小さい。一実施例において、電気接続部1844‐1の面積A(S)が接触電極862aの面積A(E)より大きい。
図19Dは図18Fが例示した発光装置の上面図である。一実施例において、目標基板850において、接続構造1840‐2の面積A(P)が発光素子862の面積A(C)より大きい。
前記の実施例は、本発明の技術思想及び特徴を説明するものであり、その目的は、当業者に本発明の内容を理解させ、かつ実施させることであり、本発明の権利範囲を制限するものではない。即ち、本発明が開示した精神に基づく均等な変更または修正は、本発明の権利範囲内に属する。
100a‐1、100a‐2、300A、300B、400A、400B 発光装置
100A、100A‐1、100A‐2、100B、100B‐1、100B‐2、100C、100C‐1、100C‐2、614a、614b、615a、615b、616a、616b、860 発光素子
120、120A、120B、120C 発光ユニット
1211A、1211B、 1212A、1212B、852 導電パッド
122 発光積層
1221 第一半導体
1222 発光層
1223 第二半導体
123A、322、722 絶縁層
124、1241、1241A、1241B、1241C、1241C‐1、1241C‐2、1242、1242A、1242B、1242C、1242C‐1、1242C‐2、862a 接触電極
125C 光遮断囲い壁
126A、126B、126C、1532 搭載基板
128B、128C 波長変換層
142a、142b、142c、142c‐1、142c‐2、144a、144b、144c、144c‐1、144c‐2 突出ブロック
323、324、723、724 導電領域
340、340a、340b、440、440a、440b、840、1040、1140、1840‐1、1840‐2 接続構造
340’、340’a、340’b、440’、440’a、440’b、840’、1140’、1840’‐1、1840’‐2 接着材
341a、341b、1841‐1 樹脂
342a、342b、1842‐1 導電粒子
343、343a、343b、443、443a、443b 保護部
344、344a、344b、441、442、444、444A、444B、444C、444D、445、1844‐1 電気接続部
3441a、3441b、4441A 電気接続部の上部分
3442a、3442b、4442A 電気接続部の下部分
3443a、3443b、4442A 電気接続部のネック部
444d 孔
600 発光モジュール
610 第一画素
611a、611b、612a、612b、613a、613b、621a、621b、622a、622b、623a、623b サブ画素セクション
620 第二画素
614b‐1、614b‐2 電極
810’、1210’ 接着剤
820、1220 転写ヘッド
822、1222 柱状体
830、1530 原始基板
850 目標基板
862 選択発光素子
862b 境界
864 選択外発光素子
1200 転写装置
A1、A2、A3、A4、A5、A(C)、A(E)、A(P)、A(S) 面積
E1、E2、E3、E4 エネルギー
R 直径
T1、T2、T3、T4、T5、Y 厚さ
W 幅
h 距離
本発明は発光装置及びその製造方法に関し、特に特定構造の接続構造を含む発光装置及びその製造方法に関する。
発光ダイオード(Light−Emitting Diode:LED)は電気消費量が低い、発熱量が低い、操作寿命が長い、耐衝撃性、体積が小さい、及び応答速度が速い等の特性を有するため、発光素子を必要とする様々な分野、例えば、車両、家電、表示パネル及び照明具等に幅広く応用されている。
発光ダイオードは単色光(monochromatic light)であるため、ディスプレイ中の画素(pixel)に非常に適している。例えば、屋外または屋内の表示パネルの画素に用いることができる。また、ディスプレイの解像度を高めることが今の技術発展の一つの傾向である。解像度を高めるには、画素としてのLEDを目標基板により多く転写しなければならない。これにより多くの技術問題が派生し、例えば、LEDと基板の電気接続の歩留まりの向上が一大チャレンジである。
本発明は特定構造の接続構造を含む発光装置及びその製造方法を提供する。
発光装置は搭載板、発光素子及び接続構造を含む。搭載板は第一導電領域を含む。発光素子は第一光線を発する第一発光層及び前記第一発光層の下に形成された第一接触電極を含み、前記第一接触電極が前記第一導電領域に対応する。接続構造は第一電気接続部、及び前記第一接触電極と前記第一電連接部を囲む保護部を含み、第一電気接続部が前記第一導電領域と前記第一接触電極に電気的に接続される。前記第一電気接続部は上部分、下部分、及び前記上部分と前記下部分との間に位置するネック部を含み、前記上部分の縁部が前記ネック部より突出し、かつ前記底部の縁部が前記上部分より突出する。
本発明の一実施例が開示した発光素子の断面図。 本発明の別の実施例が開示した発光素子の断面図。 本発明の別の実施例が開示した発光素子の断面図。 本発明の一実施例が開示した発光ユニットの断面図。 本発明の別の実施例が開示した発光ユニットの断面図。 本発明の別の実施例が開示した発光ユニットの断面図。 本発明の一実施例の発光装置の製造フローチャート。 本発明の一実施例の発光装置の製造フローチャート。 本発明の一実施例の発光装置の製造フローチャート。 本発明の一実施例の発光装置の製造フローチャート。 本発明の一実施例の発光装置の製造フローチャート。 本発明の別の実施例の発光装置の製造フローチャート。 本発明の別の実施例の発光装置の製造フローチャート。 本発明の別の実施例の発光装置の製造フローチャート。 本発明の別の実施例の発光装置の製造フローチャート。 本発明の別の実施例の発光装置の製造フローチャート。 本発明の別の実施例の発光装置の製造フローチャート。 本発明の別の実施例の発光装置の製造フローチャート。 本発明の別の実施例の発光装置の製造フローチャート。 本発明の別の実施例の発光装置の製造フローチャート。 本発明の別の実施例の発光装置の製造フローチャート。 本発明の一実施例の発光装置の部分構成図。 本発明の一実施例の発光装置の部分構成図。 本発明の一実施例の発光装置の部分構成図。 本発明の一実施例の発光装置の部分構成図。 本発明の一実施例が開示した発光モジュールの上面図。 本発明の一実施例が開示した光モジュールを補修する製造フローチャート。 本発明の一実施例が開示した光モジュールを補修する製造フローチャート。 本発明の一実施例が開示した光モジュールを補修する製造フローチャート。 本発明の一実施例が開示した光モジュールを補修する製造フローチャート。 本発明の別の実施例が開示した光モジュールを補修する製造フローチャート。 本発明の別の実施例が開示した光モジュールを補修する製造フローチャート。 本発明の別の実施例が開示した光モジュールを補修する製造フローチャート。 本発明の一実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャート。 本発明の一実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャート。 本発明の一実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャート。 本発明の一実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャート。 本発明の一実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャート。 本発明の一実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャート。 本発明の一実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャート。 本発明の別の実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャート。 本発明の別の実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャート。 本発明の別の実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャート。 本発明の別の実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャート。 本発明の別の実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャート。 本発明の別の実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャート。 本発明の別の実施例が開示した転写装置の転写ヘッド。 本発明の一実施例が開示した発光装置中の接続構造が硬化前の概略図。 本発明の一実施例が開示した発光装置中の接続構造が硬化後の概略図。 本発明の別の実施例が開示した発光装置中の接続構造が硬化前の概略図。 本発明の別の実施例が開示した発光装置中の接続構造が硬化後の概略図。 本発明の別の実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャート。 本発明の別の実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャート。 本発明の別の実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャート。 本発明の別の実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャート。 本発明の別の実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャート。 本発明の別の実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャート。 本発明の別の実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャート。 本発明の別の実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャート。 本発明の別の実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャート。 本発明の別の実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャート。 本発明の別の実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャート。 本発明の一実施例が開示した発光素子の底面図。 本発明の一実施例が開示した接続構造に覆われた発光素子の底面図。 本発明の一実施例が開示した接続構造に覆われた目標基板の底面図。 本発明の別の実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャート。 本発明の別の実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャート。 本発明の別の実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャート。 本発明の別の実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャート。 本発明の別の実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャート。 本発明の別の実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャート。 本発明の別の実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャート。 本発明の別の実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャート。 本発明の別の実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャート。 図18Aないし図18Dが開示した発光装置における接続構造が硬化前の概略図。 図18Aないし図18Dが開示した発光装置における接続構造が硬化後の概略図。 図18Dが例示した発光装置の上面図。 図18Fが例示した発光装置の上面図。
図1Aは本発明の一実施例が開示した発光素子100Aの断面図であり、図1Bは本発明の別の実施例が開示した発光素子100Bの断面図であり、及び、図1Cは本発明の別の実施例が開示した発光素子100Cの断面図である。図1Aが示すように、発光素子100Aは発光ユニット120及び突出ブロック142a、144aを含む。一実施例において、発光ユニット120は発光積層122と接触電極124を含み、接触電極124が一対の電極1241、1242であり、かつ、突出ブロック142a、144aがそれぞれ接触電極1241、1242に電気的に接続される。
発光積層122は外部電力(図示せず)の提供を受けて光線を発することができる。突出ブロック142a、144aは、発光積層122と外部電力の間の架け橋となり、かつ、発光装置が形成された後接続構造の一部になる。一実施例において、突出ブロック142aは接触電極1241の下に直接形成され、かつ、突出ブロック142aは接触電極1241に近い上表面の幅が接触電極1241から遠い下表面の幅より大きい形状を有する。一実施例において、突出ブロック142aは幅が上表面から下表面に向かって次第に小さくなる形状であり、例えば、円錐状、角錐状である。一実施例において、突出ブロック142aの形状が下表面に近い部分に針状または管状構造を有する。一実施例において、突出ブロック142aの材料が導電材料であり、例えば、金属または導電高分子である。一実施例において、金属が金、銅、金合金または銅合金を含む。突出ブロック144aと突出ブロック142aの形状または材料が同じまたは類似するものであってもよい。
図1Bが示すように、発光素子100Bは発光ユニット120及び突出ブロック142b、144bを含む。発光素子100Aとの異なる点は突出ブロック142b、144bの形状にあり、突出ブロック142b、144bは下表面に平坦部を有する形状、例えば、先端切りの円錐状(truncated cone shape)または先端切りの角錐状(truncated pyramid shape)である。
図1Cが示すように、発光素子100Cは発光ユニット120及び突出ブロック142c、144cを含む。発光素子100Aとの異なる点は突出ブロック142c、144cにある。一実施例において、突出ブロック142c、144cはそれぞれ接触電極1241、1242の下表面に形成された薄膜である。一実施例において、突出ブロック142c、144cの厚さT1が約1〜12マイクロメートル(μm)である。別の実施例において、突出ブロック142c、144cの厚さT1が約2〜10μmである。突出ブロック142c、144cの材料が低融点の金属または低液化融点(liquidus melting point)の合金である。また、前記金属は例えば錫またはインジウムであり、かつ、前記合金は例えば金錫合金である。一実施例において、突出ブロック142c、144cがそれぞれ平坦な底表面を有し、これにより、後の搭載板と接合させる工程で安定して搭載板の上に設置することができる。
図2Aは本発明の一実施例が開示した発光ユニット120Aの断面図であり、図2Bは本発明の別の実施例が開示した発光ユニット120Bの断面図であり、及び、図2Cは本発明の別の実施例が開示した発光ユニット120Cの断面図である。前記発光ユニット120は発光ユニット120A、120Bまたは120Cのうちの一つであってもよい。図2Aが示すように、発光ユニット120Aは、導電パッド1211A、1212A、発光積層122、絶縁層123A(第一絶縁層とも呼ぶ)、接触電極1241A、1242A及び搭載基板126Aを含む。具体的に言うと、発光積層122は、下から上へ順に第一半導体1221、発光層1222及び第二半導体1223を含み、かつ搭載基板126Aの下に位置する。導電パッド1211A、1212Aはそれぞれ第一半導体1221及び第二半導体1223に電気的に接続される。絶縁層123Aは発光積層122の下に位置し、かつ二つの導電パッド1211A、1212Aの間に位置する。接触電極1241A、1242Aはそれぞれ導電パッド1211A、1212Aに電気的に接続される。接触電極1241A、1242Aは導電パッド1211A、1212Aに対しより大きな底面面積または幅を有し、これにより、より簡単に外部の電極(図示せず)と接続することができる。
発光ユニット120Aは発光ダイオードチップであってもよい。一実施例において、発光ユニット120Aは赤色発光ダイオードチップであり、電源が提供する電力により光線(または第一光線と呼ぶ)を出射し、かつ光線の主波長(dominant wavelength)またはピーク波長(peak wavelength)が600nm〜660nmである。別の実施例において、発光ユニット120Aは緑色発光ダイオードチップであり、かつ出射光線(または第一光線と呼ぶ)の主波長(dominant wavelength)またはピーク波長(peak wavelength)が510nm〜560nmの間にある。別の実施例において、発光ユニット120Aは青色発光ダイオードチップであり、かつ出射光線(または第一光線と呼ぶ)の主波長(dominant wavelength)またはピーク波長(peak wavelength)が430nm〜480nmの間にある。一実施例において、発光ユニット120Aの搭載基板126Aが成長基板(growth substrate)であり、発光積層122のエピタキシャル成長時の基板とする。成長基板の材料として、例えば、サファイア(sapphire)である。別の実施例において、搭載基板126Aは透明セラミックス基板であり、結合層(bonding layer、図示せず)によって発光積層122に接続される。透明セラミックスの材料は、例えば、酸化アルミニウムである。導電パッド1211A、1212Aの材料は、高導電性の金属、例えば、アルミニウムを含むことができる。接触電極1241A1242Aの材料は高導電性の金属または合金、例えば、アルミニウム、銅、金または金錫合金を含むことができる。
図2Bが示すように、発光ユニット120Bは導電パッド1211B、1212B、発光積層122、接触電極1241B、1242B、搭載基板126B及び波長変換層128Bを含む。一実施例において、発光積層122は接触電極1241B、1242Bに電気的に接続される。搭載基板126Bは発光積層122の下に位置し、かつ接触電極1241B、1242Bを囲んでこれら電極に接触する。一実施例において、発光積層122のエピタキシャル成長時の成長基板はその一部または全部が除去されるため、搭載基板126Bは成長基板ではない。また、波長変換層128Bは発光積層122の上に位置する。一実施例において、波長変換層128Bはさらに搭載基板126Bの一部表面を被覆する。
一実施例において、発光ユニット120Bの接触電極1241B、1242Bの形状が柱状である。搭載基板126Bの材料が樹脂、例えば、エポキシ樹脂であってもよい。一実施例において、波長変換層128Bは接着剤(図示せず、第一接着剤)及び接着剤中に分散された複数個の波長変換粒子(図示せず)を含み、波長変換粒子は発光積層122が発した第一光線を吸収し、かつその一部または全部を第一光線と異なる波長または周波数を有する第二光線に変換する。一実施例において、波長変換粒子は、例えば青色光またはUV光である第一光線を吸収した後、緑色光である第二光線に完全に変換し、その主波長またはピーク波長が510nm〜560nmの間にある。別の実施例において、波長変換粒子は、例えば青色光またはUV光である第一光線を吸収した後、赤色光である第二光線に完全に変換し、その主波長またはピーク波長が600nm〜660nmの間にある。波長変換粒子の材料は、無機の蛍光分(phosphor)、有機分子蛍光着色剤(organic fluorescent colorant)、半導体材料(semiconductor)、または前記材料の組み合わせを含むことができる。半導体材料はナノ結晶(nano crystal)の半導体材料、例えば量子ドット(quantum-dot)発光材料を含む。
図2Cが示すように、発光ユニット120Cは、発光積層122、接触電極1241C、1242C、光遮断囲い壁125C、搭載基板126C及び波長変換層128Cを含む。一実施例において、発光積層122は接触電極1241C、1242Cに電気的に接続され、搭載基板126Cが発光積層122の上に位置し、波長変換層128Cが搭載基板126Cの上に位置し、かつ、光遮断囲い壁125Cが発光積層122、搭載基板126C及び波長変換層128Cの側壁を囲む。光遮断囲い壁125Cは、発光積層122が発した第一光線及び/または波長変換層128Cが発した第二光線が発光ユニット120Cの側面から射出して複数個の発光ユニット間にクロストーク(crosstalk)問題が発生することを回避できる。
光遮断囲い壁125Cは接着剤(図示せず、第二接着剤)及び接着剤に分散された複数個の吸光粒子または光反射粒子を含むことができる。吸光粒子の材料がカーボンブラックであってもよい。光反射粒子の材料が酸化チタン(titanium oxide)、酸化亜鉛、酸化アルミニウム、硫酸バリウムまたは炭酸カルシウムであってもよい。
図3Aないし図3Eは本発明の一実施例の発光装置300Aの製造フローチャートである。図3Aにおいて、搭載板を提供する。前記搭載板は絶縁層322(または第二絶縁層と呼ぶ)及び複数個の導電領域323、324を含む。一実施例において、導電領域323、324は絶縁層322の上に形成される。一実施例において、導電領域323、324はそれぞれ一対であり、それぞれ発光ユニット120の接触電極1241、1242に対応する。また、導電領域323、324の間は電気的に分離されても、または電気的に接続されてもよい。
絶縁層322の材料がエポキシ樹脂、BT(Bismaleimide Triazine)樹脂、ポリイミド(polyimide)樹脂、エポキシ樹脂とガラス繊維の複合材料またはBT樹脂とガラス繊維の複合材料であってもよい。導電領域323、324の材料が金属、例えば、銅、錫、アルミニウム、銀または金であってもよい。一実施例において、発光装置300Aが表示装置の画素である場合、絶縁層322の表面に一層の吸光層(図示せず)、例えば黒色コーティング層を形成し、これによりコントラストを上げることができる。
図3Bにおいて、樹脂341a、341b及び導電粒子342a、342bを含む接着材(glue)340’a、340’bをそれぞれ導電領域323、324の上及び周りに形成する。一実施例において、パターン化治具を用いて接着材340’a、340’bを形成し、パターン化治具は例えばステンシル(stencil)またはスクリーンである。
一実施例において、複数個の導電粒子342aが樹脂341a中に分散される。同様に、複数個の導電粒子342bが樹脂341b中に分散される。樹脂341a、341bの材料は熱硬化高分子及びフラックスを含む。熱硬化高分子はエポキシ樹脂であってもよい。導電粒子342a、342bの材料は金、銀、銅または錫合金であってもよい。一実施例において、導電粒子の材料が低融点の金属または低液化融点(liquidus melting point)の合金であってもよい。一実施例において、低融点の金属または低液化融点の合金の融点または液化温度が210℃より低い。別の実施例において、低融点の金属または低液化融点の合金の融点または液化温度が170℃より低い。低液化融点の合金の材料は錫インジウム合金または錫ビスマス合金であってもよい。
図3Cが示すように、図3Bにおける接着材340’a、340’bの中の樹脂341a、341bが硬化して接続構造340a、340bの中の保護部343a、343bが形成される。これと同時に、導電粒子342a、342bが融解して接続構造340a、340bの中の電気接続部の下部分3442a、3442bが形成される。硬化方法が加熱であってもよい。一実施例において、硬化の段階で、樹脂341a、341bの粘度が一旦低下してから再上昇し、かつ、導電粒子342a、342bは導電領域323、324の周囲に集合する。導電粒子342a、342bは集合すると同時に融解態を経過する。一実施例において、硬化温度が140℃以上である。
図3Dにおいて、発光素子100A‐1を提供する。一実施例において、一つの発光素子100A‐1が一つの導電領域323及び一つの接続構造340aに対応する。別の実施例において、複数個の発光素子100A‐1、100A‐2が同時に複数個の導電領域323、324及び接続構造340a、340bに対応するようにしてもよい。
図3Eが示すように、発光素子100A‐1の突出ブロック142a、144aが電気接続部の下部分3442aによって導電領域323に電気的に接続されて、発光装置300Aを構成する。一実施例において、発光素子100A‐1の突出ブロック142a、144aは、外力によって下に向く力が提供され、電気接続部の下部分3442aに接触するまで保護部343aに挿し込まれる。この時、突出ブロック142a、144aは接続構造340aの中の電気接続部の上部分3441aとなる。また、電気接続部の上部分3441aと電気接続部の下部分3442aとの間にネック部構造3443aが形成される。一実施例において、電気接続部の上部分3441aと電気接続部の下部分3442aとで材料組成が異なり、例えば、電気接続部の上部分3441aが銅元素を含み、電気接続部の下部分3442aが錫元素を含む。同じように、発光素子100A‐2の突出ブロック142a、144aは電気接続部の下部分3442bによって導電領域324に電気的に接続されて、もう一つの発光装置を構成する。一実施例において、発光素子100A‐1と発光素子100A‐2がそれぞれ単一の発光装置を形成してもよい。別の実施例において、発光素子100A‐1と発光素子100A‐2が同時に一つの発光装置を形成してもよい。一実施例において、絶縁層322を後のステップで切断することで発光装置300Aと別の発光装置を物理的に分離させることができる。別の実施例において、絶縁層322を切断する必要がなく、発光装置300Aと別の発光装置が絶縁層322を共用する。
図3Aないし図3C、及び図3Fないし図3Jは本発明の別の実施例の発光装置300Bの製造フローチャートを示す。図3Cのように接続構造340a、340bの中の保護部343a、343b及び電気接続部の下部分3442a、3442bを形成するステップの後、引き続き図3Fないし図3Hのように、治具を用いて接続構造340a、340bに複数個の凹陷部347a、347bを形成する。一実施例において、図3Fが示すように、複数個の凸部を有する治具360を提供し、凸部の形状が例えば尖がった形である。治具360の各凸部がそれぞれ接続構造340a、340bの電気接続部の下部分3442a、3442bに合わせられる。図3Gにおいて、治具360中の複数個の凸部が保護部343aに挿し込まれ、かつ電気接続部の下部分3442a、3442bに接触するまで挿し込まれる。図3Hにおいて、治具360を上に引き、接続構造340a、340bから離すと、複数個の凹陷部347a、347bが形成される。複数個の凹陷部347a、347bはそれぞれ導電領域323、324及び電気接続部の下部分3442a、3442bに対応する。図3Iが示すように、発光素子100B‐1、100B‐2の突出ブロック142b、144bはそれぞれ電気接続部の下部分3442aと導電領域323に合わせられる。図3Jが示すように、発光素子100B‐1の突出ブロック142b、144bが電気接続部の下部分3442aによって導電領域323に電気的に接続されて、発光装置300Bを構成する。同じように、発光素子100B‐2の突出ブロック142a、144aが電気接続部の下部分3442bによって導電領域324に電気的に接続されて、もう一つの発光装置を構成する。一実施例において、発光素子100B‐1と発光素子100B‐2が同時に複数個の発光装置を形成してよい。別の実施例において、発光素子100B‐1と発光素子100B‐2がそれぞれ単一な発光装置を形成してもよい。
図4Aないし図4Eは本発明の別の実施例の発光装置400Aの製造フローチャートである。図4Aにおいて、搭載板を提供する。前記搭載板は絶縁層322及び複数個の導電領域323、324を含む。絶縁層322及び複数個の導電領域323、324の構造、作用及び材料について、図3Aの関連段落を参照することができる。
図4Bが示すように、接着材440’a、440’bはそれぞれ導電領域323、324の上及び周りに形成される。一実施例において、パターン化治具を用いる方法で接着材440’a、440’bを形成し、かつ、パターン化治具は例えばステンシル(stencil)またはスクリーンである。一実施例において、接着材440’a、440’bは樹脂を含む。樹脂の材料は熱硬化高分子及びフラックスを含む。熱硬化高分子はエポキシ樹脂であってもよい。別の実施例において、接着材440’a、440’bは樹脂及び樹脂の中に分散された光反射粒子を含む。光反射粒子の材料が酸化チタン(titanium oxide)、酸化亜鉛、酸化アルミニウム、硫酸バリウムまたは炭酸カルシウムであってもよい。
図4Cにおいて、発光素子100C‐1、100C‐2を提供する。発光素子100C‐1の突出ブロック142c‐1、144c‐1が導電領域323に合わせられ、及び、発光素子100C‐2の突出ブロック142c‐2、144c‐2が導電領域324に合わせられる。図4Dが示すように、発光素子100C‐1の突出ブロック142c‐1、144c‐1が接着材440’aに挿し込まれ、かつ導電領域323に接触する。同じように、発光素子100C‐2の突出ブロック142c−2、144c−2が接着材440’bに挿し込まれ、かつ導電領域324に接触する。
図4Eが示すように、突出ブロック142c‐1、144c‐1、142c‐2、144c‐2を融解させる。従って、突出ブロック142c‐1、144c‐1と導電領域323が接合して接続構造440a、440bの中の電気接続部441、442を形成する。同じように、突出ブロック142c‐2、144c‐2と導電領域324が接合して電気接続部444、445を形成する。このステップにおいて、突出ブロック142c‐1、144c‐1、142c‐2、144c‐2を融解させるほか、接着材440’a、440’bを硬化させて接続構造440a、440bの中の保護部443a、443bを形成する。発光素子100C‐1の突出ブロック142c‐1、144c‐1を融解させ、及び接着材440’aを硬化させた後に発光装置400Aが形成される。同じように、発光素子100C‐2の突出ブロック142c‐2、144c‐2を融解させた後、及び接着材440’bを硬化させた後に、もう一つの発光装置400Bが形成される。一実施例において、接続構造440a、440bはさらに光反射粒子(図示せず)を含み、光反射粒子がそれぞれ保護部443a、443b内に分散される。これにより、発光素子100C‐1、100C‐2の発した光に対する接続構造440a、440bの反射率を高めることができる。
図5Aは本発明の一実施例に基づく図4Eの発光装置400Bの中の接続構造440bの部分構成図である。発光素子100C‐2の接触電極1241C‐2と絶縁層322の上の導電領域324との間に電気接続部444Aを有する。一実施例において、電気接続部444Aは上部分4441A、ネック部4443A及び下部分4442Aを含む。ネック部4443Aは上部分4441A及び下部分4442Aとの間に位置する。一実施例において、電気接続部の上部分4441Aと電気接続部の下部分4442Aの材料組成が同じであり、例えば、両者は何れも錫元素を含む。一実施例において、ネック部4443Aの幅が上部分4441Aの幅より小さい。一実施例において、上部分4441Aの幅が下部分4442Aの幅より小さい。一実施例において、電気接続部444の厚さT2が5μmより小さい。別の実施例において、電気接続部444の厚さT2が3μmより大きい。別の実施例において、電気接続部444の厚さT2が1μmから4μmの間にある。一実施例において、上部分4441Aの底表面の少なくとも一部分が平面である。一実施例において、接触電極1241C‐2の底表面から上部分4441Aの底表面の平面までの距離が1μmより小さい。別の実施例において、接触電極1241C‐2の底表面から上部分4441Aの底表面の平面までの距離が0.5μmより小さい。一実施例において、保護部443は電気接続部444Aを囲む。一実施例において、保護部443は接触電極1241C‐2、電気接続部444A及び導電領域324を被覆する。保護部443は接触電極1241C‐2、電気接続部444A及び/または導電領域324を保護し、環境中の水気または酸素が接触電極1241C‐2、電気接続部444A及び/または導電領域324に接触することを防ぐ。また、保護部443は、電気接続部444Aが高温環境で融解してショートまた開回路(遮断)になる問題を回避できる。
図5Aが示す一実施例において、上部分4441A、ネック部4443A及び下部分4442Aは何れも金元素を含む。一実施例において、上部分4441A、ネック部4443A及び下部分4442Aは何れも金元素及び錫元素を含む。一実施例において、接触電極1241C‐2及び上部分4441Aの面積A1の金元素の強度が導電領域324及び下部分4442Aの面積A2の金元素の強度より大きい。これにより、接触電極1241C‐2及び上部分4441Aの面積A1の金元素の原子パーセント(百分比)が下部分4442Aの面積A2の金元素の原子パーセントより大きい。前記元素の分析は、エネルギー分散型X線分析(Energy−dispersive X−ray spectroscopy、EDX)によって行うことができる。
図5Bは本発明の別の実施例の図4Eの発光装置400B中の接続構造440bの部分構成図である。図5Aとの異なる点は、接続構造440bの電気接続部444Bはネック部構造を有しない。一実施例において、電気接続部444Bの幅が接触電極1241C‐2から導電領域324の方向へ次第に大きくなる。電気接続部444の厚さT3が1μmから3μmの間にある。
図5Cは本発明の別の実施例の図4Eの発光装置400Bの中の接続構造440bの部分構成図である。図5Aとの異なる点は、電気接続部444Cの二つの縁部の厚さが異なり、厚さT4及びT5を有する。また、厚さT4は厚さT5より小さい。厚さT5が対応する構造は図5Aに類似し、ネック部構造を有する。厚さT4が対応する構造は図5Bに類似し、ネック部構造を有しない。
図5Dは本発明の別の実施例の図4Eの発光装置400B中の接続構造440bの部分構成図である。電気接続部444Dの内部に孔444dを有する。電気接続部444Dは単一または複数個の孔444dを含むことができる。孔444dの形状が規則的または非規則的であってもよい。規則的な形状として円形、楕円形または多角形であってもよい。
図6は本発明の一実施例が開示した発光モジュール600を示す上面図である。一実施例において、発光モジュール600は第一画素610及び第二画素620を含む。理解すべきなのは、画素の数は発光モジュール600のニーズに応じて決めるものであり、ここで、表示発光モジュール600の中の二つの画素が示されている。第一画素610は6つのサブ画素セクション611a、611b、612a、612b、613a、613bを含む。サブ画素セクション611a、611b、612a、612b、613a、613bはそれぞれセクション中に形成された発光素子614a、614b、615a、615b、616a、616bを提供してもよい。発光素子614a、614b、615a、615b、616a、616bの構造は前記発光素子100A、発光素子100B、発光素子100Cまたはその組み合わせ、または任意の適切な発光素子であってもよい。サブ画素セクション611a及びサブ画素セクション611bが一組である。サブ画素セクション61a及びサブ画素セクション61bが一組である。また、サブ画素セクション613a及びサブ画素セクション613bが一組である。二つのサブ画素セクションを一組とすることで、バックアップ(backup)機能を提供することができ、一つのサブ画素セクションがテスト時に動作しない、または必要な機能を達成できない場合、例えば、輝度不足または色点偏移の場合、後の補修でもう一つのサブ画素セクションをもう一つの発光素子に提供することができる。従って、すべてのサブ画素セクション611a、611b、612a、612b、613a、613b内に発光素子614a、614b、615a、615b、616a、616bを有するものではない。一実施例において、最初は発光素子614a、615a、616aのみがそれぞれサブ画素セクション611a、612a、613a内にある。テストの結果、発光素子614a、615a、616aが全て正常であれば、サブ画素セクション611b、612b、613B内に発光素子614b、615b、616bを設置しない。発光素子614aに異常がある場合、発光素子614aが導通しないため、代わりに発光素子614bを用いる。発光素子615a、616aの場合も発光素子614aと同じようにする。同様に、第二画素620は6つのサブ画素セクション621a、621b、622a、622b、623a、623bを含む。サブ画素セクション621a、621b、622a、622b、623a、623bはそれぞれセクション中に形成された発光素子624a、624b、625a、625b、626a、626bを提供することができる。第二画素620中のサブ画素セクション及び発光素子の作用が第一画素610と略同じである。
図7Aないし図7Dは本発明の一実施例が開示した補修発光モジュールの製造フローチャートである。図7Aにおいて、搭載板を提供する。前記搭載板は絶縁層722(第二絶縁層)及び複数個の導電領域723、724を含む。絶縁層722及び複数個の導電領域723、724の構造、作用及び材料について図3Aの関連段落を参照することができる。搭載板の導電領域724上に発光素子614aが形成される。一実施例において、発光素子614aは導電領域724に電気的に接続され、電気接続の方法が一般的なはんだ742(solder)である。別の実施例において、電気接続の方法が図3Aないし図4Eの前記段落に述べた任意一つの実施例の方法である。ここで、導電領域723が露出されている。発光素子614aをテストした結果、発光素子614aに異常があった。図7Bが示すように、樹脂341及び導電粒子342を含む接着材340’が導電領域23の上及び周りに形成されている。樹脂341、導電粒子342及び接着材340’の構造、作用及び材料について図3Bの関連段落を参照することができる。
図7Cにおいて、発光素子614bを提供し、かつ発光素子614bの電極614b‐1、614b‐2を導電領域723に合わせる。発光素子614bの電極614b‐1、614b‐2は一般的な金属パッド、一般的な突出ブロックまたは図1Aないし図1Cの何れか一種の突出ブロックであってもよい。図7Dが示すように、発光素子614bは導電領域723の上に設置され、かつ導電粒子342が融解して接続構造340を形成する。このステップにおいて、接着材340’中の樹脂341が硬化して接続構造340中の保護部343を形成する。このステップの樹脂341、導電粒子342及び接着材340’の変化について、図3Cの関連段落を参照することができる。従って、異常な発光素子614aが発光素子614bに替えられ、発光モジュールを補修する工程を完成する。
図7A、図7Eないし図7Gは本発明の別の実施例が開示した補修発光モジュールの製造フローチャートを示す。図7Aの後、引き続き図7Eにおいて、接着材440’をそれぞれ導電領域723の上及び周りに形成する。接着材440’の形成方法、作用及び材料について、図4Bの関連段落を参照することができる。
図7Fにおいて発光素子100Cを提供し、かつ発光素子100Cの突出ブロック142c、144cを導電領域723に合わせる。発光素子100Cの突出ブロック142c、144cについて図1Cの関連段落を参照することができる。図7Gが示すように、突出ブロック142c、144cを融解させる。従って、突出ブロック142c、144cと導電領域723が接合して接続構造440中の電気接続部441、442を形成する。このステップにおいて、突出ブロック142c、144cを融解させるほか、さらに接着材440’を硬化させて接続構造440中の保護部443を形成する。従って、異常な発光素子614aが発光素子100Cに替えられ、発光モジュールを補修する工程を完成する。
図8Aないし図8Gは本発明の一実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャートである。図8Aにおいて、転写装置を提供する。一実施例において、転写装置が転写ヘッド820及び複数個の柱状体822を有する。一実施例において、複数個の柱状体822が互いに同距離で間隔を開けている。別の実施例において、複数個の柱状体822の互いの間隔が異なる距離であってもよい。また、複数個の柱状体822の底部にそれぞれ接着剤810’を有する 。一実施例において、接着剤810’の材料が熱剥離材料(thermal release material)である。熱剥離材料の特性は、加熱により材料の粘度が変わることである。一実施例において、熱剥離材料は加熱後に粘度が低下する熱剥離テープ(thermal release tape)である。粘度低下とは、加熱後の粘着力(adhesive strength)が加熱前の二十分の一より小さいとすることができる。
図8Bにおいて、原始基板830を提供し、かつ原始基板830上に複数個の発光素子860を含む。原始基板830は発光素子860を搭載するために用いられる。一実施例において、原始基板830の材料がプラスチック、ガラスまたはサファイアであってもよい。一実施例において、発光素子860は半導体材料を含む。複数個の発光素子860の構造は、前記発光素子100A、発光素子100B、発光素子100Cまたはその組み合わせ、または任意の適切な発光素子であってもよい。複数個の発光素子860は二つのグループを含み、一つのグループが選択発光素子862であり、もう一つのグループが選択外発光素子864である。一実施例において、選択発光素子862の間に選択外発光素子864が挟み込まれている。挟み込まれる数は、ニーズによって調整することができ、例えば、1、2または3である。挟み込まれる数が固定的でも、変動的であってもいい。複数個の柱状体822が選択発光素子862に対応する。一実施例において、接着剤810’が選択発光素子862に接触する。
図8Cにおいて、選択発光素子862と原始基板830を分離させる。一実施例において、複数個の柱状体822の接着剤810’の接合力を選択発光素子862と原始基板830間の接合力より大きくすることで、複数個の柱状体822が選択発光素子862を持ち上げることができる。
図8Dにおいて、目標基板850を提供し、目標基板850の上表面に複数個の導電パッド852を有し、導電パッド852の上及び周りに接着材(自己集合接着剤(self-assembly glue)とも呼ぶ)840’が形成され、かつ転写ヘッド820の選択発光素子862が導電パッド852に対応する。目標基板850は回路基板であってもよい。接着材(自己集合接着剤とも呼ぶ)840’の構造、作用及び材料について、図3B及び図7Bの関連段落を参照することができる。
図8Eにおいて、選択発光素子862と導電パッド852上の接着材840’を接触させる。一実施例において、発光素子862に下へ押す力が加えられて発光素子862上の接触電極(図示せず)と導電パッド852が接触または非常に接近する。ここで、発光素子862の底部の少なくとも一部が接着材840’に被覆される。
図8Fにおいて、選択発光素子862を導電パッド852の上に設置し、かつエネルギーE1を提供して接着材840’中の導電粒子(図示せず)を融解させ、及び接着材840’中の樹脂(図示せず)を硬化させて、硬化した接着層(接続構造とも呼ぶ)840を形成する。このステップの樹脂、導電粒子及び接着材840’の変化の説明について図3Cの関連段落を参照することができる。一実施例において、エネルギーE1は熱であり、加熱によって導電粒子を融解させ、樹脂を硬化させ、かつ接着剤810’の粘度を低下させて、接着剤810を形成する。このように、硬化した接着層(または接続構造と呼ぶ)840が発光素子862に対する接合力が接着剤810より大きい。
図8Gにおいて、選択発光素子862が目標基板850上に形成され、かつ転写装置から分離される。前のステップにおいて硬化した接着層840が発光素子862に対する接合力は接着剤810が発光素子862に対する接合力より大きくなったため、転写装置の転写ヘッド820が上へ移動する時に、選択発光素子862が目標基板850に固定され、かつ転写装置の転写ヘッド820と分離する。このステップにおいて、発光素子862も目標基板850の導電パッド852に電気的に接続される。
図9Aと図9Bは本発明の別の実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャートである。図9Aより前のステップについて図8Aないし図8Eの関連段落を参照することができる。この実施例において、接着剤810’は光剥離材料である。光剥離材料または光硬化材料の特性は、光照射により材料の粘度が変わることである。一実施例において、光剥離材料は紫外線を照射した後に粘度が低下する紫外線剥離テープ(UV release tape)である。図9Aが示すように、選択発光素子862を導電パッド852の上に設置し、かつエネルギーE1を提供して接着材840’中の導電粒子(図示せず)を融解させ、及び接着材840’中の樹脂(図示せず)を硬化させて、硬化した接着層(または接続構造と呼ぶ)840を形成する。また、エネルギーE2を接着剤810’に提供し、接着剤810’を粘度が比較的に低い接着剤810に変換する。一実施例において、エネルギーE1が熱エネルギーであり、エネルギーE2が紫外線であり、かつ接着剤810’が紫外線剥離接着剤である。このステップの接着材840’の変化の説明について図3Cの関連段落を参照することができる。
図9Bにおいて、選択発光素子862を目標基板850の上に形成し、かつ転写装置から分離させる。前記ステップについて図8Gの関連段落を参照することができる。
図10Aと図10Bは本発明の別の実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャートである。図10Aより前のステップについて図8Aないし図8Eの関連段落を参照することができる。この実施例において、接着剤810’は熱剥離材料であり、導電パッド852の上にはんだが形成されている。一実施例において、導電パッド852の上に、共晶(eutectic)特性を有するはんだが形成されている。図10Aが示すように、選択発光素子862を導電パッド852の上に設置し、かつエネルギーE1を提供し、はんだ融解させて接続構造1040を形成する。また、同時にエネルギーE3を提供して発光素子862と導電パッド852を緊密に接触させる。一実施例において、エネルギーE1は熱エネルギーであり、エネルギーE3は圧力である。
図10Bが示すように、選択発光素子862の下に接続構造1040を形成した後、選択発光素子862を目標基板850の上に形成し、かつ転写装置と分離させる。前記ステップについて図8Gの関連段落を参照することができる。
図11Aと図11Bは本発明の別の実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャートである。図1Aより前のステップについて図8Aないし図8Eの関連段落を参照することができる。この実施例において、接着剤810’は熱剥離材料であり、導電パッド852の上に形成された接着材1140’は異方性導電ペースト(Anisotropic Conductive Paste:ACP)である。図11Aが示すように、選択発光素子862を導電パッド852の上に設置し、かつエネルギーE1を提供して接着材1140’中の樹脂(図示せず)を硬化させて、硬化した接着層(または接続構造と呼ぶ)1140を形成する。また、同時にエネルギーE3を提供して発光素子862と導電パッド852を緊密に隣接させ、かつ接着材1140’中の導電粒子により発光素子862と導電パッド852を電気的に接続させる。一実施例において、エネルギーE1が熱エネルギーであり、エネルギーE3が圧力である。
図11Bが示すように、選択発光素子862の下に接続構造1140を形成した後、選択発光素子862を目標基板850の上に形成し、かつ転写装置と分離させる。前記ステップについて図8Gの関連段落を参照することができる。
図12は本発明の別の実施例が開示した転写装置1200を示す。転写装置1200転写ヘッド1220及び複数個の柱状体1230を有し、柱状体1230の構造を断面図で見ると、柱状体1230の底部の幅が柱状体1230の上部の幅より大きい。柱状体1230の間に溝が形成され、溝の幅が内から外へ次第に狭くなるなっているため、一部の接着剤1210’が溝内を充填した場合、転写装置1200が接着剤1210’を持ち上げる力が増し、接着剤1210’が転写装置1200から脱落することを回避できる。転写装置1200を前記図8Aないし図11B中の任意の実施例、または発光素子の転写に適する任意の実施例に用いることができる。
図13A及び図13Bは本発明の一実施例が開示した発光装置における接続構造の硬化前後の概略図である。図13Aが示すように、目標基板850の上表面に複数個の導電パッド852を有し、硬化の前、導電パッド852の上及び周りに接着材(自己集合接着剤とも呼ぶ)340’が形成され、発光素子862が導電パッド852の上に形成され、かつ一部が接着材340’中に埋め込まれている。詳しく言うと、接着材340’は樹脂341及び樹脂341中に分散された導電粒子342を含む。導電パッド852の上から発光素子862の下まで接合エリア1301を有し、導電パッド852の間及び発光素子862の間に非接合エリア1302を有する。接着材340’ 、樹脂341及び導電粒子342の構造、作用及び材料について図3Bの関連段落を参照することができる。
図13Bが示すように、硬化の後、接続構造340が形成され、導電粒子342が融解した後、接合エリア1301内及び周りに集中して電気接続部344を構成する。また、樹脂341が硬化した後、保護部343を構成する。一実施例において、一部少ない導電粒子342が非接合エリア1302中に分散される。非接合エリア1302内の導電粒子342の少なくとも一部が互いに分離しているため、ショート問題が発生しない。
図14A及び図14Bは本発明の別の実施例が開示した発光装置における接続構造が硬化前後の概略図である。硬化の前、図14Aが示すように、図13Aと異なる点は、樹脂341がそれぞれ二つの発光素子862の下及び周りに形成されるが、互いに分離している。同じように、非接合エリア1402が二つのエリアを有し、それぞれ一つの発光素子862に対応し、非接合エリア1402のこの二つのエリアが互いに分離している。接合エリア1401の一部が図13Aと同じである。硬化の後は図14Bが示す通りであり、接続構造340、保護部343及び電気接続部344の構造、作用及び材料について図13Bの関連段落を参照することができる。
図15Aないし図15Dは本発明の別の実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャートである。図15Aにおいて、原始基板1530を提供し、かつ原始基板1530上に複数個の発光素子860を有する。また、目標基板850を提供し、目標基板850の上表面に複数個の導電パッド852を有する。一実施例において、原始基板1530は搭載基板1532及びリリース接着剤(release glue)1534を含む。リリース接着剤1534は複数個の発光素子860を一時的に搭載基板1532上に固定する。複数個の発光素子860は二つのグループを含み、一つのグループが選択発光素子862であり、もう一つのグループが選択外発光素子864である。一実施例において、選択発光素子862はそれぞれ二つの接触電極862aを含む。原始基板1530、発光素子860、選択発光素子862、選択外発光素子864、目標基板850及び導電パッド852の構造、作用及び材料について、図8B及び図8Dの関連段落を参照することができる。
図15Bが示すように、接着材340’がそれぞれ導電パッド852の上及びまわりに形成され、かつ選択発光素子862が接着材340’を有する導電パッド852に合わせられる。接着材340’の的構造、作用及び材料について図3Bの関連段落を参照することができる。
図15Cが示すように、選択発光素子862を導電パッド852の上に設置し、かつエネルギーE1を提供して、接着材340’中の電粒子(図示せず)を融解させ、及び接着材340’中の樹脂(図示せず)を硬化させる。このステップのエネルギーE1、樹脂、導電粒子及び接着材340’の関連説明について、図3C、図8F及び図13Aないし図14Bの関連段落を参照することができる。
図15Dが示すように、選択発光素子862を目標基板850の上に形成し、かつ転写装置と分離している。エネルギーE1を受けた後、リリース接着剤1534の粘度が低下し、かつ接着材340’が接続構造340に変換され、保護部343及び電気接続部344が形成される。接続構造340が選択発光素子862に対する接合力はリリース接着剤1534が選択発光素子862に対する接合力より大きい。
図15A、図15B、図15Eないし図15Dは本発明の別の実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャートを示す。図15Bの後、図15Eが続く。図15Eと図15Cの異なる点は、エネルギーE1を提供する位置が原始基板1530のところから提供してもよい。その後、図15Dが続く。
図15A、図15B、図15Fないし図15Dは本発明の別の実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャートを示す。図15Bの後、図15Fが続く。図15Fと図15Cの異なる点は、一部領域(エリア)にエネルギーE4を提供する。一実施例において、エネルギーE4はレーザーであるため、一部領域、例えば接合領域に熱エネルギーを提供することができる。その後、図15Dが続く。
図16Aないし図16Cは本発明の別の実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャートである。図16Aにおいて、原始基板1530を提供し、かつ原始基板1530上に複数個の発光素子860を有する。また、複数個の発光素子860の下表面が接着材340’に被覆されている。さらに、目標基板850を提供し、目標基板850の上表面に複数個の導電パッド852を有する。原始基板1530、発光素子860、目標基板850及び導電パッド852の構造、作用及び材料について図8B、図8D及び図15Aの関連段落を参照することができる。
図16Bが示すように、選択発光素子862を導電パッド852の上に設置し、かつエネルギーE1を提供して、接着材340’の中の導電粒子(図示せず)を融解させ、及び接着材340’の中の樹脂(図示せず)を硬化させる。このステップのエネルギーE1、樹脂、導電粒子及び接着材340’の関連説明について、図3C、図8F及び図13Aないし図14Bの関連段落を参照することができる。
図16Cにおいて、選択発光素子862が目標基板850上に形成され、かつ転写装置から分離される。前記ステップの関連説明について、図15Dの関連段落を参照することができる。
図16D、図16Eないし図16Cは本発明の別の実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャートを示す。図16Dにおいて、原始基板1530を提供し、かつ原始基板1530上に複数個の発光素子860を有する。また、複数個の発光素子860の下表面が接着材340’に被覆されている。また、目標基板850を提供し、目標基板850の上表面に複数個の導電パッド852を有する。原始基板1530、発光素子860、目標基板850及び導電パッド852の構造、作用及び材料について、図8B、図8D及び図15Aの関連段落を参照することができる。
図16Eにおいて、一部の領域にエネルギーE4を提供して、接着材340’の中の導電粒子(図示せず)を融解させ、及び接着材340’の中の樹脂(図示せず)を硬化させる。一実施例において、エネルギーE4はレーザーである。このステップのエネルギーE4、樹脂、導電粒子及び接着材340’の関連説明について、図3C、図8F、図13Aないし図14B及び図15Fの関連段落を参照することができる。図16Eの後に図16Cが続く。
図17Aは本発明の一実施例が開示した発光素子の底面図である。図17Bは本発明の一実施例が開示した被覆接続構造の発光素子の底面図である。図17Cは本発明の一実施例が開示した接続構造が目標基板に形成された底面図である。図17Aないし図17Cを同時に参照し、本発明が開示した任意の実施例における発光素子、接続構造及び目標基板の間の関係を示すことができる。
図17Aが示すように、選択発光素子862の底面図において、二つの接触電極862a及び境界862bを含む。境界862bに囲まれている面積はA3である。
図17Bにおいて、接続構造340が一部の選択発光素子862の底表面を被覆する。また、接続構造340に被覆される選択発光素子862の面積がA4である。一実施例において、面積A4と面積A3に比が約60%から80%の間にある。面積A4と面積A3の比が80%より大きい場合、接続構造340の未硬化段階の接続構造(接着材)340’が隣接する選択外発光素子864に付着する可能性があり、前記転写の実施例において、選択外発光素子864まで目標基板に転写されるという予想外のことが発生する。
図17Cが示すように、接続構造340は一部の導電パッド852の底表面を被覆する。接続構造340に被覆される選択された導電パッド852の面積はA5である。一実施例において、面積A5と面積A3の比が約60%から80%の間にある。面積A5と面積A3の比が80%より大きい場合、接続構造340の未硬化段階の接着材340’が隣接する選択外発光素子864に付着する可能性があり、前記転写の実施例において、選択外発光素子864まで目標基板に転写される予想外のことが発生する。
図18Aないし図18Dは本発明の別の実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャートである。図18Aにおいて、図15Aと異なる点は、原始基板1530と目標基板850との間に隔離部材1811、1812が存在することである。一実施例において、隔離部材1811、1812はそれぞれ目標基板850の上にあり、かつ目標基板850の縁部、例えば四つの隅にある。別の実施例において、隔離部材1811、1812が目標基板850のその他の領域、例えば中間領域にあってもよい。一実施例において、隔離部材1811、1812の形状が球状である。別の実施例において、隔離部材1811、1812の形状が柱状、長方体またはテーパー状であってもよい。隔離部材1811、1812の数はニーズに応じて調整することができる。図18Aのその他の特徴の関連説明について、図15Aの関連段落を参照することができる。
図18Bにおいて、接着材1840’‐1がそれぞれ導電パッド852の上及び周りに形成され、かつ選択発光素子862が接着材1840’‐1を有する導電パッド852に合わせられる。接着材1840’‐1の構造、作用及び材料について図3Bの関連段落を参照することができる。
図18Cにおいて、選択発光素子862を導電パッド852の上に設置し、かつエネルギーE1を提供して、接着材1840’‐1の中の導電粒子(図示せず)を融解させ、及び接着材1840’‐1の中の樹脂(図示せず)を硬化させる。原始基板1530と目標基板850の間の間隔が隔離部材1811、1812の直径Rによって制限される。従って、隔離部材1811、1812の導入により、原始基板1530と目標基板850の間に比較的に均一な間隔を提供することができる。言い換えれば、選択発光素子862の厚さYが固定であるため、発光素子862から目標基板850までの距離hが固定され、R=Y+hである。このステップのエネルギーE1、樹脂、導電粒子及び接着材1840’‐1の関連説明について、図3C、図8F及び図13Aないし図14Bの関連段落を参照することができる。
図18Dにおいて、選択発光素子862が目標基板850の上に形成され、かつ転写装置から分離される。前記ステップの関連説明について、図15Dの関連段落を参照することができる。
図18A、図18B、図18Eないし図18Fは本発明の別の実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャートである。図18Eは図18Bに続き、図18Eは図18Cに類似し、かつ図18Fは図18Dに類似する。図18Eが示すように、一実施例において、接着材1840’‐2は導電パッド852の上及び周りに形成され、接着材1840’‐2の幅が発光素子860の幅Wより大きく、かつ発光素子860の幅Wと発光素子860間の間隔dとの合計より小さい。図18Fが示すように、接着材1840’‐2の中の導電粒子(図示せず)が融解され、及び接着材1840’‐2の中の樹脂(図示せず)が硬化された後、接続構造1840‐2の幅が発光素子860の幅Wと発光素子860間の間隔dとの合計より小さい。これにより、未硬化階段の接着材1840’‐2が隣接する選択外発光素子864に付着し、選択外発光素子864まで目標基板に転写されることの発生を回避できる。
図18A、図18Gないし図18Iは本発明の別の実施例が開示した複数個の発光素子を目標基板に転写する製造フローチャートである。図18Gは図18Aに続く。図18Gが示すように、図18Gと図18Bの異なる点は、接着材1840’‐3が先に選択された発光素子862の上に形成される。そして、図18Hが図18Cに類似し、かつ図18Fが図18Dに類似する。
図19A及び図19Bは図18Aないし図18Dが開示した発光装置における接続構造が硬化前後の概略図である。図19Aは、硬化の前(低温において)、接着材(自己集合接着剤とも呼ぶ)1840’‐1が導電パッド852の上及び周りに形成され、かつ発光素子862の下表面の一部が接着材1840’‐1中に埋め込まれたことを示す。下へ押す力が提供されていないため、接着材1840’‐1は発光素子862の下表面のみを被覆し、発光素子862の側表面を被覆していない。また、導電粒子1842‐1は略均等に樹脂1841-1内に分散されている。導電パッド852の上から発光素子862の下まで接合エリア1901を有し、導電パッド852の間及び発光素子862の間に非接合エリア1902を有する。導電粒子1842‐1の接合エリア1901及び非接合エリア1902内の密度が略同じ。
図19Bは、硬化の後(高温下)、接着材1840’‐1が接続構造1840‐1を形成する。同じように、接続構造1840‐1は発光素子862の下表面のみを被覆し、発光素子862の側表面まで被覆していない。ただし、導電粒子1842‐1の接合エリア1901内の密度が非接合エリア1902内の密度より大きい。
図19Cは図18Dが例示した発光装置の上面図である。一実施例において、目標基板850において、接続構造1840‐1の面積A(P)が発光素子862の面積A(C)より小さい。一実施例において、電気接続部1844‐1の面積A(S)が接触電極862aの面積A(E)より大きい。
図19Dは図18Fが例示した発光装置の上面図である。一実施例において、目標基板850において、接続構造1840‐2の面積A(P)が発光素子862の面積A(C)より大きい。
前記の実施例は、本発明の技術思想及び特徴を説明するものであり、その目的は、当業者に本発明の内容を理解させ、かつ実施させることであり、本発明の権利範囲を制限するものではない。即ち、本発明が開示した精神に基づく均等な変更または修正は、本発明の権利範囲内に属する。
100a‐1、100a‐2、300A、300B、400A、400B 発光装置
100A、100A‐1、100A‐2、100B、100B‐1、100B‐2、100C、100C‐1、100C‐2、614a、614b、615a、615b、616a、616b、860 発光素子
120、120A、120B、120C 発光ユニット
1211A、1211B、1212A、1212B、852 導電パッド
122 発光積層
1221 第一半導体
1222 発光層
1223 第二半導体
123A、322、722 絶縁層
124、1241、1241A、1241B、1241C、1241C‐1、1241C‐2、1242、1242A、1242B、1242C、1242C‐1、1242C‐2、862a 接触電極
125C 光遮断囲い壁
126A、126B、126C、1532 搭載基板
128B、128C 波長変換層
142a、142b、142c、142c‐1、142c‐2、144a、144b、144c、144c‐1、144c‐2 突出ブロック
323、324、723、724 導電領域
340、340a、340b、440、440a、440b、840、1040、1140、1840‐1、1840‐2 接続構造
340’、340’a、340’b、440’、440’a、440’b、840’、1140’、1840’‐1、1840’‐2 接着材
341a、341b、1841‐1 樹脂
342a、342b、1842‐1 導電粒子
343、343a、343b、443、443a、443b 保護部
344、344a、344b、441、442、444、444A、444B、444C、444D、445、1844‐1 電気接続部
3441a、3441b、4441A 電気接続部の上部分
3442a、3442b、4442A 電気接続部の下部分
3443a、3443b、4442A 電気接続部のネック部
444d 孔
600 発光モジュール
610 第一画素
611a、611b、612a、612b、613a、613b、621a、621b、622a、622b、623a、623b サブ画素セクション
620 第二画素
614b‐1、614b‐2 電極
810’、1210’ 接着剤
820、1220 転写ヘッド
822、1230 柱状体
830、1530 原始基板
850 目標基板
862 選択発光素子
862b 境界
864 選択外発光素子
1200 転写装置
A1、A2、A3、A4、A5、A(C)、A(E)、A(P)、A(S) 面積
E1、E2、E3、E4 エネルギー
R 直径
T1、T2、T3、T4、T5、Y 厚さ
W 幅
h 距離

Claims (10)

  1. 発光装置であって、
    前記発光装置は搭載板、発光素子及び接続構造を含み、
    前記搭載板は第一導電領域を含み、
    前記発光素子は、第一光線を発する第一発光層と、前記第一発光層の下に形成された第一接触電極とを含み、かつ前記第一接触電極が前記第一導電領域に対応し、
    前記接続構造は、第一電気接続部と、前記第一接触電極及び前記第一電気接続部を囲む保護部とを含み、前記第一電気接続部が前記第一導電領域及び前記第一接触電極に電気的に接続され、
    前記第一電気接続部が上部分、下部分、及び前記上部分と前記下部分との間に位置するネック部を含み、前記上部分の縁部が前記ネック部より突出し、かつ前記下部分の縁部が前記上部分より突出する、発光装置。
  2. 前記上部分と前記下部分の材料組成が同じである、請求項1に記載の発光装置。
  3. 前記上部分と前記下部分の材料組成が異なる、請求項1に記載の発光装置。
  4. 前記第一電気接続部の厚さが5μmより小さい、請求項1に記載の発光装置。
  5. 前記第一電気接続部は、第一厚さを有する第一縁部と第二厚さを有する第二縁部を含み、
    前記第一厚さが前記第二厚さより大きい、請求項1に記載の発光装置。
  6. 前記第一縁部がネック部構造を有し、かつ前記第二縁部がネック部構造を有しない、請求項5に記載の発光装置。
  7. 前記第一電気接続部が孔を含む、請求項1に記載の発光装置。
  8. 前記上部分、前記ネック部及び前記下部分は何れも金元素を含む、請求項1に記載の発光装置。
  9. 前記上部分、前記ネック部及び前記下部分は何れ錫元素を含む、請求項8に記載の発光装置。
  10. 前記上部分の金元素の原子パーセントが前記下部分の金元素の原子パーセントより大きい、請求項8に記載の発光装置。
JP2020535611A 2017-12-26 2018-06-08 発光装置、その製造方法及び表示モジュール Pending JP2021508947A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201762610426P 2017-12-26 2017-12-26
US62/610,426 2017-12-26
US201862632732P 2018-02-20 2018-02-20
US62/632,732 2018-02-20
PCT/CN2018/090440 WO2019128118A1 (zh) 2017-12-26 2018-06-08 发光装置、其制造方法及显示模组

Publications (2)

Publication Number Publication Date
JP2021508947A true JP2021508947A (ja) 2021-03-11
JP2021508947A5 JP2021508947A5 (ja) 2021-07-26

Family

ID=67065006

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020535611A Pending JP2021508947A (ja) 2017-12-26 2018-06-08 発光装置、その製造方法及び表示モジュール

Country Status (7)

Country Link
US (3) US11641010B2 (ja)
EP (1) EP3734674A4 (ja)
JP (1) JP2021508947A (ja)
KR (2) KR20200119233A (ja)
CN (5) CN116053385A (ja)
TW (2) TWI786126B (ja)
WO (1) WO2019128118A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI819073B (zh) * 2019-08-22 2023-10-21 晶元光電股份有限公司 發光裝置、其製造方法及顯示模組
JP7243606B2 (ja) * 2019-12-10 2023-03-22 Jsr株式会社 表示装置の製造方法、チップ部品の移設方法、および感放射線性組成物
JP7470535B2 (ja) 2020-03-10 2024-04-18 デクセリアルズ株式会社 マイクロledチップを有するリペア用部品、及びその製造方法、リペア方法、並びに発光装置の製造方法
TWI762953B (zh) * 2020-06-16 2022-05-01 台灣愛司帝科技股份有限公司 利用巨量轉移發光二極體晶片的面板製造方法
KR20220154315A (ko) * 2021-05-12 2022-11-22 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
CN116189610A (zh) * 2021-11-26 2023-05-30 鸿海精密工业股份有限公司 显示面板及其驱动方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0555635A (ja) * 1991-08-22 1993-03-05 Kyocera Corp 電子部品のフリツプチツプ接続構造
WO2015083365A1 (ja) * 2013-12-02 2015-06-11 東芝ホクト電子株式会社 発光装置およびその製造方法
US20150349225A1 (en) * 2014-05-29 2015-12-03 Lg Innotek Co., Ltd. Light emitting device package
JP2016225435A (ja) * 2015-05-29 2016-12-28 日亜化学工業株式会社 半導体装置及びその製造方法
WO2017037475A1 (en) * 2015-09-02 2017-03-09 Oculus Vr, Llc Assembly of semiconductor devices

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022300A (ja) * 1998-07-02 2000-01-21 Toshiba Corp 配線基板および電子ユニット
JP2000277553A (ja) 1999-03-23 2000-10-06 Seiko Epson Corp 半導体チップ、半導体チップへのバンプの形成方法、半導体装置及びその製造方法、回路基板並びに電子機器
TWI306652B (en) * 2005-10-28 2009-02-21 Chipmos Technologies Inc Light emitting diode package structure
JP2007324417A (ja) * 2006-06-01 2007-12-13 Sharp Corp 半導体発光装置とその製造方法
JP4876935B2 (ja) 2007-01-26 2012-02-15 パナソニック電工株式会社 エポキシ樹脂組成物及び半導体装置
JP2009064989A (ja) 2007-09-07 2009-03-26 Panasonic Corp 半導体装置およびその製造方法
CN101621101A (zh) * 2008-06-30 2010-01-06 展晶科技(深圳)有限公司 发光二极管及其制造方法
US8508954B2 (en) * 2009-12-17 2013-08-13 Samsung Electronics Co., Ltd. Systems employing a stacked semiconductor package
JP2012033823A (ja) 2010-08-02 2012-02-16 Stanley Electric Co Ltd 発光装置およびその製造方法
KR20130025717A (ko) * 2011-09-02 2013-03-12 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
JP2013172041A (ja) * 2012-02-22 2013-09-02 Sharp Corp 発光装置
US9449954B2 (en) * 2013-03-14 2016-09-20 Epistar Corporation LED with IC integrated lighting module
KR102209035B1 (ko) 2014-08-22 2021-01-28 엘지이노텍 주식회사 발광소자 패키지
JP6398626B2 (ja) * 2014-11-07 2018-10-03 日亜化学工業株式会社 発光装置の製造方法
TWI622149B (zh) * 2017-01-03 2018-04-21 力成科技股份有限公司 封裝結構的製造方法
US10510937B2 (en) * 2017-11-22 2019-12-17 X-Celeprint Limited Interconnection by lateral transfer printing

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0555635A (ja) * 1991-08-22 1993-03-05 Kyocera Corp 電子部品のフリツプチツプ接続構造
WO2015083365A1 (ja) * 2013-12-02 2015-06-11 東芝ホクト電子株式会社 発光装置およびその製造方法
US20150349225A1 (en) * 2014-05-29 2015-12-03 Lg Innotek Co., Ltd. Light emitting device package
JP2016225435A (ja) * 2015-05-29 2016-12-28 日亜化学工業株式会社 半導体装置及びその製造方法
WO2017037475A1 (en) * 2015-09-02 2017-03-09 Oculus Vr, Llc Assembly of semiconductor devices

Also Published As

Publication number Publication date
CN111542930B (zh) 2023-02-28
CN116053385A (zh) 2023-05-02
TW201928475A (zh) 2019-07-16
TW202310442A (zh) 2023-03-01
WO2019128118A1 (zh) 2019-07-04
CN115207192A (zh) 2022-10-18
KR20240006084A (ko) 2024-01-12
TWI786126B (zh) 2022-12-11
CN116053391A (zh) 2023-05-02
CN111542930A (zh) 2020-08-14
KR20200119233A (ko) 2020-10-19
US11641010B2 (en) 2023-05-02
CN115207195A (zh) 2022-10-18
EP3734674A1 (en) 2020-11-04
EP3734674A4 (en) 2021-09-22
US20210066562A1 (en) 2021-03-04
US20230231098A1 (en) 2023-07-20
US20230207769A1 (en) 2023-06-29

Similar Documents

Publication Publication Date Title
JP2021508947A (ja) 発光装置、その製造方法及び表示モジュール
EP3823030B1 (en) Method for manufacturing a micro-led display
CN112713142B (zh) 发光显示单元及显示装置
TWI640108B (zh) 發光裝置、異向性導電接著劑、發光裝置製造方法
TWI574594B (zh) A method of manufacturing a connecting structure and an anisotropic conductive adhesive
TWI809246B (zh) 固晶結構及其製造方法
EP3193379B1 (en) Packaging for light emitting device and manufacturing method of the same
US20210193790A1 (en) Light-emitting device and tiled display comprising the same
CN111048499B (zh) 微发光二极管显示面板及其制备方法
JP6769881B2 (ja) 凹面を有するチップスケールパッケージ型発光素子およびその製造方法
JP2017069401A (ja) 基板及び発光装置、並びに発光装置の製造方法
CN114023777B (zh) 电路板组件、发光组件及其制作方法
KR20210086507A (ko) 발광장치의 수리 방법
WO2022202945A1 (ja) 表示装置の製造方法
WO2023190055A1 (ja) 接続構造体
JP2023152865A (ja) 接続構造体
JP2022151818A (ja) 表示装置の製造方法
JP2020123712A (ja) 発光装置及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210601

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210601

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220615

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230106

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20230106

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20230126

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20230131

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20230310

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20230314