KR20180075856A - 마이크로 엘이디 모듈 및 그 제조방법 - Google Patents

마이크로 엘이디 모듈 및 그 제조방법 Download PDF

Info

Publication number
KR20180075856A
KR20180075856A KR1020160179732A KR20160179732A KR20180075856A KR 20180075856 A KR20180075856 A KR 20180075856A KR 1020160179732 A KR1020160179732 A KR 1020160179732A KR 20160179732 A KR20160179732 A KR 20160179732A KR 20180075856 A KR20180075856 A KR 20180075856A
Authority
KR
South Korea
Prior art keywords
solder
led
pillar
micro
electrode pad
Prior art date
Application number
KR1020160179732A
Other languages
English (en)
Other versions
KR102688975B1 (ko
Inventor
김대원
신은성
Original Assignee
주식회사 루멘스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 루멘스 filed Critical 주식회사 루멘스
Priority to KR1020160179732A priority Critical patent/KR102688975B1/ko
Priority to EP17883279.6A priority patent/EP3561870A4/en
Priority to PCT/KR2017/007812 priority patent/WO2018117361A1/ko
Priority to CN201780079503.4A priority patent/CN110100309A/zh
Priority to JP2017145248A priority patent/JP6374062B2/ja
Priority to US15/814,157 priority patent/US10410998B2/en
Publication of KR20180075856A publication Critical patent/KR20180075856A/ko
Priority to JP2018134883A priority patent/JP6636098B2/ja
Priority to US16/524,790 priority patent/US11069664B2/en
Application granted granted Critical
Publication of KR102688975B1 publication Critical patent/KR102688975B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

엘이디 모듈이 개시된다. 이 엘이디 모듈은, n형 반도체층, 활성층 및 p형 반도체층이 형성된 복수의 엘이디 셀을 포함하는 마이크로 엘이디; 상기 마이크로 엘이디가 플립 본딩 방식으로 실장되는 서브마운트 기판; 상기 엘이디 셀의 p형 반도체층 상에 형성된 p형 전극패드; 상기 n형 반도체층의 노출 영역에 형성된 n형 전극패드; 상기 p형 전극패드에 대응되게 상기 서브마운트 기판에 형성되고, 금속 필라 및 그 금속 필라 단부에 형성된 솔더 캡을 포함하는 복수의 p형 필라 범프; 및 상기 복수의 엘이디 셀을 덮도록 형성되는 부동태층을 포함하며, 상기 p형 필라 범프의 솔더 캡은, 상기 p형 전극패드를 노출시키도록 상기 부동태층에 형성된 솔더 인서트 홀에 삽입되어, 상기 p형 전극패드와 연결된다.

Description

마이크로 엘이디 모듈 및 그 제조방법{micro LED module and its fabricating method}
본 발명은 서브마운트 기판인 액티브 매트릭스 기판 상에 마이크로 엘이디를 플립 본딩하는 구조에 관한 것으로서, 더 상세하게는, 서브마운트 상의 금속 필라와 마이크로 엘이디 각각의 단일 셀(unit cell)의 전극 패드 사이를 상기 전극패드 상의 부동태층(passivation layer)이 오픈(Open)되어 형성된 홀을 통해 연결하는 삽입형 본딩 구조를 포함하는 마이크로 엘이디 모듈 및 그 제조방법에 관한 것이다.
다수의 엘이디 셀들을 매트릭스 배열로 포함하는 마이크로 엘이디를 서브마운트 기판인 액티브 매트릭스 기판 상에 실장하여 마이크로 엘이디 모듈을 제작하고, 이를 이용하여 마이크로 엘이디 디스플레이 장치를 구현하는 기술이 제안된 바 있다. 기존의 엘이디의 전기적 연결 방법인 와이어 본딩 방법으로 마이크로 엘이디를 액티브 매트릭스 기판에 실장하기는 어려웠다. 그에 반해, 플립 본딩 기술은 마이크로 엘이디를 액티브 매트릭스 기판에 실장하는데 있어서 매우 유용한 수단이 될 수 있다.
하지만, 통상적인 플립 본딩 공정을 마이크로 엘이디의 실장에 이용할 경우, 솔더 범프 크기가 감소함에 따라 범프 접속부당 전류밀도와 열에너지 밀도가 증가하여, 플립 본딩 솔더 접속부의 신뢰도가 감소할 수 있다. 또한, 이웃하는 솔더 범프들 사이의 간격이 미세화됨으로 인해 솔더 리플로우시 이웃하는 다른 솔더 범프와의 사이에 솔더 브릿징 현상이 발생할 우려가 높다.
위와 같은 문제점을 해결하기 위한 기술이 Cu 필라와, 그 Cu 필라 단부에 형성된 반구형 솔더캡을 포함하는 Cu 필라 범프를 이용하는 플립 본딩 기술이다. Cu 필라 범프를 이용하면, 엘이디 셀과 액티브 매트릭스 기판 사이의 거리를 감소시키지 않으면서도 훨씬 미세한 플립 본딩이 가능하다는 장점이 있다. 또한 Cu의 전기 전도도와 열 전도도가 솔더 합금에 비해 훨씬 우수하기 때문에, 마이크로 엘이디의 전기적 특성과 열적 특성을 향상시킬 수 있는 장점이 있다.
하지만, 이 방법은 솔더 캡이 그와 연결되는 전극패드 상의 정확한 위치로 본딩되지 못하고 미끄러지거나, 또는 솔더가 옆으로 돌출되어 나와 쇼트 불량을 초래하거나 또는 솔더 접합부에 좁은 목이 생겨 패드 간 연결 구조가 단절되는 등의 여러 불량 우려가 있었다.
대한민국등록특허 10-1150861(2012.05.22. 등록) 대한민국등록특허 10-0470904(2005.01.31.등록)
본 발명이 해결하고자 하는 과제는, 서브마운트 상의 금속 필라와 마이크로 엘이디 각각의 단일 셀(unit cell)의 전극 패드 사이를 상기 전극패드 상의 부동태층(passivation layer)이 오픈(Open)되어 형성된 홀을 통해 연결하는 삽입형 본딩 구조를 포함하여, 엘이디 셀의 전극패드가 부정확한 위치에 본딩되거나, 솔더 접합부의 일부가 옆으로 볼록하게 나오거나 또는 솔더 접합부에 과도한 좁은 목이 생기는 등의 불량 문제를 해결할 수 있는 마이크로 엘이디 모듈을 제공하는 것이다.
본 발명의 일측면에 따른 마이크로 엘이디 모듈은, n형 반도체층, 활성층 및 p형 반도체층이 형성된 복수의 엘이디 셀을 포함하는 마이크로 엘이디; 상기 마이크로 엘이디가 플립 본딩 방식으로 실장되는 서브마운트 기판; 상기 엘이디 셀의 p형 반도체층 상에 형성된 p형 전극패드; 상기 n형 반도체층의 노출 영역에 형성된 n형 전극패드; 상기 p형 전극패드에 대응되게 상기 서브마운트 기판에 형성되고, 금속 필라 및 그 금속 필라 단부에 형성된 솔더 캡을 포함하는 복수의 p형 필라 범프; 및 상기 복수의 엘이디 셀을 덮도록 형성되는 부동태층을 포함하며, 상기 p형 필라 범프의 솔더 캡은, 상기 p형 전극패드를 노출시키도록 상기 부동태층에 형성된 솔더 인서트 홀에 삽입되어, 상기 p형 전극패드와 연결된다.
본 명세서에서, p형 전극패드 및 p형 필라 범프 각각은 p형 반도체층에 전기적으로 연결되는 전극패드 및 필라 범프를 의미하고, n형 전극패드 및 n형 필라 범프 각각은 n형 반도체층에 전기적으로 연결되는 전극패드 및 필라 범프를 의미한다.
상기 n형 전극패드에 대응되게 상기 서브마운트 기판에 형성되고, 금속 필라 및 금속 필라 단부에 형성된 솔더 캡을 포함하는 n형 필라 범프를 더 포함하며, 상기 n형 필라 범프의 솔더 캡은, 상기 n형 전극패드를 노출시키도록 상기 부동태층에 형성된 솔더 인서트 홀에 삽입되어, 상기 n형 전극패드와 연결된다.
일 실시예에 따라, 상기 복수의 엘이디 셀 사이에는 SiO2, Si3N4, 또는 SiO2와 Si3N4 의 조합, 또는 폴리아미드를 포함하는 충전재가 채워진다.
일 실시예에 따라, 상기 충전재는 상기 복수의 엘이디 셀의 돌출 높이와 같은 높이로 채워진다.
일 실시예에 따라, 상기 충전재는 강화화학증착(PECVD), 증발(Evaporation), 스퍼터링(Sputtering) 중 적어도 하나의 방법으로 형성된다.
일 실시예에 따라, 상기 복수의 솔더 인서트 홀 각각은 대응하는 금속 필라의 직경 또는 최대 폭보다 작은 직경 또는 최대 폭을 갖는다.
일 실시예에 따라, 상기 솔더 캡은, 대응하는 솔더 인서트 홀에 삽입되기 전에, 상기 금속 필라의 단부와 접하는 기저부의 직경 또는 최대 폭이 상기 금속 필라의 직경 또는 최대 폭과 같은 반구 형태로 이루어진다.
일 실시예에 따라, 상기 복수의 엘이디 셀은 행렬 배열로 형성되고, 상기 복수의 엘이디 셀 전체의 주변을 둘러싸도록, 상기 n형 반도체층의 외곽 노출 영역이 형성되고, 상기 복수의 솔더 인서트 홀은, 상기 복수의 엘이디 셀 상에서 상기 p형 전극패드를 노출시키도록 상기 부동태층에 형성된 복수의 제1 솔더 인서트홀과, 상기 n형 반도체층의 노출 영역에서 상기 n형 전극패드를 노출시키도록 상기 부동태층에 형성된 제2 솔더 인서트 홀을 포함한다.
일 실시예에 따라, 상기 제1 솔더 인서트 홀의 직경 또는 최대 폭 c와, 상기 제1 솔더 인서트 홀을 사이에 두고 양측에서 인접하는 두 다른 제1 솔더 인서트 홀 사이의 간격 a와, 상기 제1 인서트 홀에 대응되는 금속 필라의 직경 또는 최대 폭 C'의 관계는 c < C' < a로 표현된다.
일 실시예에 따라, 상기 제1 솔더 인서트 홀의 직경 또는 최대 폭 c와, 상기 제1 솔더 인서트 홀을 사이에 두고 양측에서 인접하는 두 다른 제1 솔더 인서트 홀 사이의 간격 a와, 상기 제1 인서트 홀에 대응되는 금속 필라의 직경 또는 최대 폭 C'과, 상기 부동태층의 두께가 포함된 상기 엘이디 셀의 최대 폭을 b의 관계는 c < C' < b < a로 표현된다.
일 실시예에 따라, 상기 서브마운트 기판은 상기 복수의 엘이디 셀에 상응하는 복수의 CMOS셀과, 상기 복수의 엘이디 셀에 대응되게 행렬 배열된 복수의 전극을 포함한다.
일 실시예에 따라, 상기 금속 필라는 Cu 필라이고, 상기 솔더 캡은 SnAg 재료로 형성된다.
본 발명의 다른 측면에 따른 마이크로 엘이디 모듈은, 마이크로 엘이디와 서브마운트 기판을 플립 본딩하는 플립 본딩 구조를 포함하되, 상기 플립 본딩 구조는, 전극패드를 적어도 부분적으로 노출시키도록 일정 깊이로 형성된 솔더 인서트 홀을 갖는 부동태층; 전극과 연결된 금속 필라의 단부에 형성되며, 상기 솔더 인서트 홀에 변형을 수반하면서 삽입되어, 상기 전극패드와 연결되는 솔더 캡을 포함한다.
본 발명의 또 다른 측면에 따르면, 전극패드가 형성된 마이크로 엘이디와 상기 전극패드에 대응되는 전극이 형성된 서브마운트 기판을 플립 본딩하는 방법으로서, 상기 전극패드를 덮는 부동태층을 형성하고, 상기 전극패드를 적어도 부분적으로 노출시키는 솔더 인서트 홀을 상기 부동태층에 형성하고, 상기 전극과 연결된 금속 필라의 단부에 솔더 캡을 형성하고, 상기 솔더 캡을 가열하는 한편, 상기 솔더 캡의 일부를 변형과 함께 상기 솔더 인서트 홀에 삽입하여, 상기 솔더 캡과 상기 전극패드를 연결하는 것을 특징으로 하는 마이크로 엘이디 모듈 제조를 위한 플립 본딩 방법이 제공된다.
본 발명의 또 다른 측면에 따른 마이크로 엘이디 모듈 제조방법은, n형 반도체층 상에 활성층 및 p형 반도체층이 차례로 형성된 복수의 엘이디 셀이 행렬 배열로 형성된 마이크로 엘이디를 제작하는, 마이크로 엘이디 제작 공정; 서브마운트 기판에 상기 복수의 엘이디 셀에 대응하고, 각각이 Cu 필라와 상기 Cu 필라 단부에 형성된 반구형 솔더 캡을 포함하는, 복수의 필라 범프를 형성하는, 필라 범프 형성 공정; 및 상기 복수의 필라 범프를 이용하여, 상기 마이크로 엘이디를 상기 서브마운트 기판에 실장하는 본딩 공정을 포함하며, 상기 마이크로 엘이디 제작 공정은, 투명 성장기판의 주면에 n형 반도체층, 활성층 및 p형 반도체층을 포함하는 에피층을 형성하는 단계와, 상기 복수의 엘이디 셀을 분리하는 도랑과 상기 복수의 엘이디 셀의 외곽을 둘러싸는 상기 n형 반도체층의 노출 영역이 형성되도록, 상기 에피층을 식각하는 단계와, 상기 복수의 엘이디 셀 각각의 p형 반도체층에 p형 전극패드를 형성하는 단계와, 상기 n형 반도체층의 노출 영역에 n형 전극패드를 형성하는 단계와, 상기 복수의 엘이디 셀과 상기 n형 도전형 반도체층의 노출 영역을 모두 덮도록 부동태층을 형성하는 단계와, 상기 p형 전극패드를 노출시키는 제1 솔더 인서트 홀과 상기 n형 전극패드를 노출시키는 제2 솔더 인서트 홀을 형성하는 단계를 포함하며, 상기 본딩 공정은, 상기 복수의 p형 전극패드가 복수의 필라 범프와 마주하도록, 상기 마이크로 엘이디와 상기 서브마운트 기판을 서로 마주보게 배치하는 단계와, 상기 복수의 p형 전극패드에 대응되는 복수의 필라 범프의 솔더 캡을 가열하여 반용융 상태로 만드는 단계와, 상기 반용융 상태의 솔더 캡을 상기 제1 솔더 인서트 홀 내에 삽입한 후, 상기 p형 전극패드와 상기 필라 범프의 Cu 필라 사이의 간격을 줄여 상기 솔더 캡을 압축시키는 단계를 포함한다.
일 실시예에 따라, 상기 제1 솔더 인서트 홀의 직경 또는 최대 폭 c와, 상기 제1 솔더 인서트 홀을 사이에 두고 양측에서 인접하는 두 다른 제1 솔더 인서트 홀 사이의 간격 a와, 상기 제1 인서트 홀에 대응되는 금속 필라의 직경 또는 최대 폭 C'의 관계는 c < C' < a로 표현된다.
일 실시예에 따라, 상기 제1 솔더 인서트 홀의 직경 또는 최대 폭 c와, 상기 제1 솔더 인서트 홀을 사이에 두고 양측에서 인접하는 두 다른 제1 솔더 인서트 홀 사이의 간격 a와, 상기 제1 인서트 홀에 대응되는 금속 필라의 직경 또는 최대 폭 C'과, 상기 부동태층의 두께가 포함된 상기 엘이디 셀의 최대 폭을 b의 관계는 c < C' < b < a로 표현된다.
일 실시예에 따라, 상기 필라 범프 형성 공정은, 상기 서브마운트 기판을, 기판 모재, 상기 기판 모재 상에 형성된 복수의 전극, 상기 전극의 일 영역을 노출시키는 오프닝을 구비한 전극 전연층을 포함하도록, 준비하는 단계와, 상기 전극 절연층과 상기 전극패드를 덮는 UBM을 상기 서브마운트 기판 상에 형성하는 UBM 형성 단계와, 상기 UBM을 전체적으로 덮도록 감광성 PR을 형성한 후, 상기 PR 위에 마스크 패턴을 올려놓고 빛을 가해, 상기 전극 직상의 UBM 일 영역만을 노출시키는 오프닝을 형성하는 포토리소그래피 단계와, 상기 포토리소그래피 단계 수행 중 발생한 스컴을 제거하는 스컴 제거 단계와, 상기 오프닝을 통해 Cu를 플레이팅하여 Cu 필라를 형성하는 Cu 플레이팅 단계와, 상기 Cu 필라 상에 SnAg를 플레이팅하여, 상기 Cu 필라 상에 일정 두께의 솔더 캡을 형성하는 단계와, 상기 PR을 제거하여, 상기 Cu 필라와 상기 솔더 캡의 측면을 노출시키는 PR 제거 단계와, 상기 Cu 필라 직하 영역에 위치하는 UBM을 제외한 나머지 UBM을 식각으로 제거하는 UBM 식각 단계와, 상기 솔더 캡을 가열 후 굳혀, 상기 솔더 캡을 반구형으로 만드는 리플로우 단계를 포함한다.
일 실시예에 따라, 상기 필라 범프 형성 공정은, 상기 UBM 형성 단계 전에 상기 서브마운트 기판을 세척하는 제1 세척 단계와, 상기 UBM 식각 단계와 상기 리플로우 단계 사이에 상기 상기 서브마운트 기판을 세척하는 제2 세척 단계와, 상기 리플로우 단계 후 상기 서브마운트 기판을 세척하는 제3 세척 단계를 더 포함한다.
본 발명에 따른 마이크로 엘이디 모듈은, 서브마운트 상의 금속 필라 펌프와 마이크로 엘이디의 전극패드 사이에 삽입형 본딩 구조를 포함함으로써, 엘이디 셀의 전극패드가 부정확한 위치에 본딩되거나, 솔더 접합부의 일부가 옆으로 볼록하게 나오거나 또는 솔더 접합부에 과도한 좁은 목이 생기는 등의 불량 문제를 해결할 수 있다.
도 1은 본 발명의 일 실시예에 따른 마이크로 엘이디 모듈을 도시한 단면도이다.
도 2a 내지 도 2e는 도 1에 도시된 마이크로 에이디 모듈의 마이크로 엘이디를 제작하는 공정을 설명하기 위한 도면들이다.
도 3은 서브마운트 기판의 일부를 도시한 단면도이다.
도 4 및 도 5는 서브마운트 기판에 Cu 필라 범프를 형성하는 공정을 설명하기 위한 도면이다.
도 6는 마이크로 엘이디 상의 전극패드와 서브마운트 상의 필라 범프를 본딩하는 공정을 설명하기 위한 도면이다.
도 7은 본 발명의 다른 예에 따라 이웃하는 엘이디 셀들 사이에 충전재가 채워진 마이크로 엘이디 모듈을 도시한 도면이다.
이하에서는 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들을 설명한다. 첨부된 도면들 및 실시예들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 사람이 용이하게 이해할 수 있도록 간략화되고 예시된 것이므로, 도면들 및 실시예들이 본 발명의 범위를 한정하는 것으로 해석되어서는 아니될 것이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 마이크로 엘이디 모듈은, 행렬 배열된 복수의 엘이디 셀(130)을 포함하는 하나 이상의 마이크로 엘이디(100)와, 상기 마이크로 엘이디(100)가 플립 본딩 방식으로 실장되는 서브마운트 기판(200)을 포함한다. 또한, 상기 마이크로 엘이디 모듈은 마이크로 엘이디(100)에 구비된 복수의 전극패드(140, 150)들과 상기 서브마운트 기판(200)에 형성되어 상기 전극패드(140, 150)들에 연결되는 복수의 패드형 전극을 포함한다.
상기 마이크로 엘이디(100)는 사파이어 기판(131)의 주면 상에 버퍼층이 형성되고, 상기 버퍼층상에 n형 반도체층(132)이 형성되며, 상기 n형 반도체층 상에 활성층과 p형 반도체층이 형성된다. 상기 버퍼층은 선택적인 부분이고, 상기 n형 반도체층과 활성층 및 활성층과 p형 반도체층 사이에는 다양한 형태의 층이 형성될 수 있다. 이후에 식각 또는 에칭 등과 같은 방법으로 상기 n형 반도체층(132) 상부까지 오픈하여 복수개의 엘이디 셀(130)들이 행렬 배열로 형성된다. 상기 복수개의 엘이디 셀(130)들은 상기 n형 반도체층(132)으로부터 일 방향으로 차례대로 성장된 활성층(133)과, p형 반도체층(144)을 포함한다. 이러한 구조에 의해, 상기 엘이디 셀(130)들 전체의 주변을 둘러싸는 외곽에 n형 반도체층 노출 영역이 형성되고, 이웃하는 엘이디 셀들(130) 사이에는 n형 반도체층(132)을 노출시키는 도랑이 형성된다.
또한, 상기 마이크로 엘이디(100)는 상기 복수의 엘이디 셀(130)들과 상기 n형 반도체층(132)의 노출면을 덮도록 형성된 단층 또는 복층의 부동태층(160)을 포함하며, 상기 부동태층(160)은 상기 p형 반도체층 상의 상기 전극패드(140, 150)들을 노출시키도록 형성된 복수의 솔더 인서트홀(162, 164)을 포함한다. 상기 복수의 솔더 인서트홀(162, 164)은 엘이디 셀(130)들 각각의 p형 전극패드(150)를 노출시키는 복수의 제1 솔더 인서트홀(162)과 n형 전극패드(140)를 노출시키는 제2 솔더 인서트홀(164)을 포함한다.
상기 서브마운트 기판(200)은 상기 마이크로 엘이디(100)에 구비된 다수의 엘이디 셀(130)에 상응하는 다수의 CMOS셀(미도시됨)들과, 마이크로 엘이디(100)의 전극패드들에 대응되는 다수의 전극들(미도시됨)을 포함하는 액티브 매트릭스 기판인 것이 바람직하다. 또한, 상기 서브마운트 기판(200) 상에는 상기 마이크로 엘이디(100)의 전극패드들에 대응되는 다수의 전극들 각각에 대응되게 제1 및 제2 Cu 필라(Pillar) 범프(260, 270)가 형성되며, 상기 제1 및 제2 Cu 필라 범프(260, 270) 각각은 Cu 필라(262, 272)와, 상기 Cu 필라(262, 272) 상단에 형성된 솔더 캡(264, 274)을 포함한다. 상기 Cu 필라 범프(260, 270)를 대신하여 인듐(In), 금(Au), 은(Ag), 알루미늄(Al), 텅스텐(W)을 개별적으로 대체 가능하고, 적어도 2개 금속의 혼합이나, 적어도 2개 이상의 금속이 서로 다른 층을 이루면서 형성될 수 있다.
상기 솔더 캡(264, 274)은, SnAg 솔더 재료로 형성된 것으로서, 원래 반구 형태를 유지하지만, 반용융 상태로 상기 제1 또는 제2 솔더 인서트홀(162 또는 164)에 삽입된 후 압축되어, 상기 솔더 인서트홀(162, 164) 내에서 변형된 상태로 고정된다. 상기 솔더 인서트홀(162, 164)에 일부 삽입된 솔더 캡(264, 274)이 반용융 상태로 상기 솔더 인서트홀(164, 264) 내부를 메운 후 경화되므로, 솔더 캡(264, 274)의 원치 않는 미끄럼이 방지되고, 정확한 위치에서, Cu 필라(262, 272)와 전극패드(150, 140) 사이를 단단하게 고정해줄 수 있다.
압축 변형 후 경화된 솔더 캡(264, 274)은 상기 솔더 인서트홀(162, 164) 내에 삽입되어 상기 솔더 인서트홀(162, 164)의 직경 또는 최대폭과 동일한 직경 또는 최대폭을 갖는 내부 솔더부와, 상기 솔더 인서트홀(162, 164) 바깥쪽에서 상기 솔더 인서트홀(162, 164)의 주변 부동태층(160) 표면에 접해 있는 있는 외부 솔더부를 포함한다.
대안적인 예로서, 도 7에 도시된 바와 같이, 개별 엘이디 셀(130)들 사이에 충전재(190)가 채워질 수 있다. 상기 충전재는 SiO2, Si3N4, 또는 SiO2, Si3N4 의 조합, 폴리아미드, 등이 이용될 수 있다. 개별 엘이디 셀(130)들 사이에 상기 충전재(190)를 채우기 위해, 강화화학증착(PECVD), 증발(Evaporation), 스퍼터링(Sputtering) 등이 방법의 이용될 수 있다. 상기 충전재(190)는, 다수개의 엘이디 셀(130)의 절연을 확실하게 하는 것도 동시에 후반 공정 중에 높은 온도에서 작업이 필요한 경우에 열적인 안정성을 줄 수 있는 효과가 있다. 또한, 상기 충전재(130) 경우 공기보다 굴절율이 높기 때문에 다수의 엘이디 셀에서 나오는 광(light)의 프레넬(Fresnel)을 감소시키는 역할을 한다. 상기 충전재(190)는, 상기 부동태층(160)을 형성하고 나서 채워지거나, 상기 부동태층(160)을 형성하지 않는 상태에서 다수개의 엘이디 셀(130, 130)의 사이사이를 채워질 수 있다. 더 나아가, 충전재 일부가 엘이디 셀의 전극패드를 덮도록 형성되어 부동태층의 일부로 이용될 수도 있다. 또한, 상기 충전재(130)는 상기 엘이디 셀(130)의 돌출 높이와 같아지는 높이로 충전될 수 있다.
도 2a 내지 도 2e를 참조하여 마이크로 엘이디를 제작하는 공정에 대하여 설명한다.
먼저, 도 2a에 도시된 바와 같이, 투명의 성장기판, 더 바람직하게는, 사파이어 기판(131)의 주면 상에 n형 반도체층(132), 활성층(133) 및 p형 반도체층(134)을 포함하는 에피층이 형성된다.
다음, 도 2b에 도시된 바와 같이, 마스크 패턴을 이용하여 상기 에피층을 일정 깊이 식각하여, 엘이디 셀(130)들을 분리하는 도랑(101)들과 상기 엘이디 셀(130)들의 외곽을 둘러싸는 n형 반도체층(132)의 노출 영역(102)을 형성하며, 이에 의해, n형 반도체층(132) 상에 활성층(133) 및 p형 반도체층(134)을 모두 포함하는 복수개의 엘이디 셀(130)들이 형성된다. 도시하지 않았지만, n형 반도체층(132)과 사파이어 기판(131) 사이에는 버퍼층이 형성될 수 있다. 그리고, 상기 n형 반도체층(132)과 활성층(133) 사이, 활성층(133)과 p형 반도체층(134) 사이, 그리고, p형 반도체층(134)의 노출 표면 상에는 임의의 기능들을 수행하는 다른 반도체층들이 개재될 수 있다.
다음, 도 2c에 도시된 바와 같이, 엘이디 셀(130)들 각각의 p형 반도체층(134) 상에 p형 전극패드(150)를 형성하고, 외곽의 n형 반도체층(132) 노출 영역(102)에 n형 전극패드(140)를 형성한다. 상기 p형 전극패드(150)와 상기 n형 전극패드(140)의 두께를 다르게 함으로써, 상기 p형 반도체층(134)과 n형 반도체층(132)의 단차를 보상하고, 이에 의해, 상기 p형 전극패드(150)의 솔더 본딩면과 상기 n형 전극패드(140)의 솔더 본딩면이 실질적으로 동일 평면 상에 있도록 해준다. 상기 p형 전극패드(150)는 ITO(Indium Tin Oxide)층을 포함할 수 있다.
다음, 도 2d에 도시된 바와 같이, 상기 엘이디 셀(130)들과 상기 n형 반도체층(132)의 노출 영역(102)을 모두 덮도록 부동태층(160)을 형성한다. 부동태층(160)의 형성 전 또는 형성 후에, 이웃하는 엘이디 셀(130) 사이를 충전재(190; 도 7 참조)로 채우는 것도 고려될 수 있다.
다음, 도 2e에 도시된 바와 같이, 상기 p형 전극패드(150)를 노출시키는 제1 솔더 인서트 홀(162)과 상기 제 n형 전극패드(140)를 노출시키는 제2 솔더 인서트 홀(164)을 형성한다. 제1 솔더 인서트 홀(162)과 상기 제 n형 전극패드(140)를 노출시키는 제2 솔더 인서트 홀(164)은 마스크 패턴을 이용한 식각에 의해 형성될 수 있다. 본 실시예에서, 상기 부동태층(160)은 상기 엘이디 셀(130)들의 단면 프로파일을 따라 거의 일정 두께로 형성되어, 이웃하는 엘이디 셀(130) 사이의 골(101)의 폭 및 깊이를 감소시키지만, 그 골(101; 도 2b 참조)이 그대로 유지되도록 함을 알 수 있다. 그러나, 상기 부동태층(160)이 상기 골(101)을 완전히 메우도록 형성될 수도 있다.
이제 도 3, 도 4 및 도 5를 참조하여 서브마운트 기판에 Cu 필라 범프를 형성하는 공정을 설명한다.
먼저 도 3을 참조하면, 필라 범프 형성 단계 전에, 대략 15,000㎛ㅧ 10,000㎛ 크기를 가지며 엘이디 셀들에 대응되는 CMOS셀들이 형성된 액티브 매트릭스 기판, 즉, 서브마운트 기판(200)이 준비된다. 상기 서브마운트 기판(200)은 복수의 엘이디 셀(130; 도 1 참조)에 상응하는 복수의 CMOS셀들과, 마이크로 엘이디(100; 도 1 참조)의 p형 전극패드들에 대응되는 다수의 개별 전극(240)들과, 마이크로 엘이디(100)의 n형 전극패드에 대응되는 공통 전극(미도시됨)을 포함한다.
다시 도 3을 참조하면, 서브마운트 기판(200)은 Si 기판 모재(201) 상에 행렬 배열로 형성되어 CMOS셀들과 연결되는 다수의 전극(240)들과, 상기 전극(240)들을 덮도록 형성된 전극 절연층(250)을 포함하며, 이 전극 절연층(250)에는 개별 전극(240)들을 노출시키는 오프닝(252)들이 형성된다.
도 4 및 도 5를 참조하면, 상기 Cu 필라 범프를 형성하는 공정은 제1 세척 단계(S101), UBM(Under Bump Metallurgy) 형성 단계(S102), 포토리소그래피 단계(S103), 스컴 제거 단계(S104), Cu 플레이팅 단계(S105), 솔더 금속 플레이팅 단계(S106), PR 제거 단계(S107), UBM 식각 단계(S108), 제2 세척 단계(S109), 리플로우 단계(S110) 및 제3 세척 단계(S111)를 포함한다.
제1 세척 단계(S101)는 스크러버(scrubber)를 이용하여 도 5의 (a)와 같이 도입된 서브마운트 기판(200)에 대하여 세척을 수행한다. 서브마운트 기판(200)은 CMOS 공정에 의해 CMOS셀이 형성된 기판 모재(201)에 Al 또는 Cu 재료에 의해 형성된 패드형 전극(240)과, 상기 전극(240)의 일 영역을 노출시키는 오프닝(252)을 구비한 채 상기 기판 모재(201)에 형성된 전극 절연층(250)을 포함한다.
UBM 형성 단계(S102)는, 도 5의 (b)에 도시된 바와 같이, 전극(240)과 Cu 필라 사이의 접착성을 높이고 솔더의 확산을 방지하기 위한 UBM(261)을 상기 전극 절연층(250)과 상기 전극(240)을 덮도록 서브마운트 기판(200) 상에 형성한다. 본 실시예에서 UBM(261)은 Ti/Cu 적층 구조로 형성되는 것이며, 해당 금속의 스퍼터링에 의해 형성될 수 있다.
포토리소그래피 단계(103)는, 도 5의 (c) 에 도시된 바와 같이, 서브마운트 기판(200) 상의 UBM(261)을 전체적으로 덮도록 감광성 PR(Photoresist; 300)을 형성한 후, 그 위에 마스크 패턴(미도시됨)을 올려놓고 빛을 가해 전극(240) 직상의 UBM(261) 일 영역만을 노출시키는 오프닝(302)을 형성한다. 다음, 포토리소그래피 단계 수행 중 발생한 스컴을 제거하는 스컴 제거 단계(S104)가 수행된다.
다음, Cu 플레이팅(plating) 단계(S105)와 솔더 금속 플레이팅 단계(S106)가 차례로 수행되어, 도 5의 (d)에 도시된 바와 같이, PR(300)의 오프닝(302)을 통해 먼저 Cu가 플레이팅되어 Cu 필라(262)가 형성되며, 상기 Cu 필라(262) 상에 솔더 금속으로서 SnAg가 플레이팅되어 SnAg 솔더 캡(263)이 일정 두께의 층상으로 형성된다. 본 명세서에서, Cu가 Cu 또는 Cu를 포함하는 Cu합금일 수 있다는 것에 유의한다.
다음, PR 제거 단계(S107)가 수행되어, 도 5의 (e)에 도시된 바와 같이, Cu 필라(262)와 솔더 캡(263)을 포함하는 솔더 범프의 상면과 측면이 노출된다.
다음, UBM 식각 단계(S108)이 수행되어, 도 5의 (f)에 도시된 바와 같이, Cu 필라(262) 직하 영역에 위치하는 UBM(261)을 제외한 나머지 UBM이 식각으로 제거된다. 다음, 잔류물을 제거하는 제2 세척 단계(S109)가 수행된다. UBM 식각 단계(S109) 후, 서브마운트 기판(200)의 전극(240) 상의 UBM(261) 상에 Cu 필라(262) 및 솔더 캡(263)이 차례로 적층된 Cu 필라 범프(260)가 형성된다. 다음, 리플로우 단계(S110)가 수행되어, 층상의 솔더 캡(263)이 용융 후 응고되어, 반구형 또는 반원 단면 형상으로 형성한다. 급속 열처리(RTP; Rapid Thermal Processing)가 유용하게 이용될 수 있다. 다음, 리플로우 단계(S110) 후에 다시 잔류물을 제거하는 제3 세척 단계(S111)이 수행된다.
상기 서브마운트 기판(200) 상의 Cu 필라 범프(260)들 간격은 Cu 필라(262)의 직경과 거의 같은 것이 바람직하며, Cu 필라 범프(260)의 간격이 5㎛를 초과하지 않는 것이 좋다. 만일 Cu 필라 범프(260)의 간격이 5㎛을 초과하면 Cu 필라 범프(260)의 직경 및 그에 상응하는 엘이디 셀의 크기도 커져야 하므로 마이크로 엘이디를 포함하는 디스플레이 장치의 정밀도를 떨어뜨릴 수 있게 된다.
도 6의 (a) 및 (b)을 참조하여, 마이크로 엘이디 상의 전극패드와 서브마운트 상의 필라 범프를 본딩하는 공정에 대해 설명하면 다음과 같다.
플립 본딩 공정을 위해, 도 6의 (a)에 도시된 바와 같이, 서브마운트 기판(200)과 마이크로 엘이디(100)가 마주보게 배치된다. 이에 의해, 서브마운트 기판(100) 상에 형성된 복수의 Cu 필라 범프(260)와 마이크로 엘이디(100)에 형성된 복수의 p형 전극패드(150) 또한 마주보게 배치된다. 도시를 생략하였지만, n형 전극패드와 그에 대응하는 필라 범프 또한 마주보며 배치된다.
상기 복수의 p형 전극패드(150) 각각은 부동태층(160)에 형성된 솔더 인서트 홀(162)을 통해 노출된 채 상기 부동태층(160)의 표면으로부터 일정 깊이 함몰되어 위치한다.
상기 솔더 인서트 홀(162)의 직경 또는 최대 폭을 c라 하고, 해당 솔더 인서트 홀(162)을 사이에 두고 이와 인접하는 양측의 두 솔더 인서트 홀(162, 162) 사이의 간격을 a라 하고, 상기 Cu 필라(262)의 직경 또는 최대 폭을 C'라 하면, 이들은 c < C' < a의 관계식으로 표현될 수 있다.
상기 솔더 인서트 홀(162)에 삽입되기 전의 솔더 캡(264), 즉, 압축 변형되기 전의 솔더 캡(264)은 반구 형태로 이루어지며, 상기 Cu 필라(262)의 상단과 접하는 기저부의 직경 또는 최대 폭이 상기 Cu 필라(262)의 직경 또는 최대 폭(C')와 실질적으로 같게 정해진다. 또한, 부동태층(160)이 형성되어 있는 엘이디 셀(130) 각각의 최대 폭을 b라 할 때, c < C' < b < a인 것이 바람직하다.
만일, Cu 필라(262)의 직경 또는 최대폭 C'이 솔더 인서트 홀(162)의 직경 또는 최대폭 c보다 작다면 솔더 인서트 홀(162)이 기능하지 못하여 반용융 상태의 솔더 캡이 p형 전극패드(150) 상에서 미끄러져 원하는 위치에의 접합이 어렵게 될 것이며, 만일, Cu 필라(162)의 직경 또는 최대폭 C'이 해당 솔더 인서트 홀(162)을 사이에 두고 이와 인접하는 양측의 두 솔더 인서트 홀(162, 162) 사이의 간격 a보다 크다면, 솔더 캡(264)이 해당 솔더 인서트 홀(162)이 아닌 다른 솔더 인서트 홀(162)에 도달하게 되어 쇼트 불량을 초래하게 될 것이다.
상기 솔더 인서트 홀(162)의 깊이 h와 부동태층의 두께 T와, p형 전극패드(150)의 두께(t)의 관계는 h = T ??t, T > t로 정해진다.
일정 온도 이상으로 Cu 필라 범프(260)의 Cu 필라(262) 단부에 형성된 솔더 캡(264)을 가열하여 반용융 상태로 만든 후, 도 6의 (b)에 도시된 바와 같이, 상기 솔더 캡(264)을 솔더 인서트 홀(162) 내로 삽입하고, 이와 연속해, Cu 필라(262)와 전극패드(150) 사이의 간격을 줄임으로써, 솔더 캡(264)을 압축시킨다. 압축에 의해 변형되는 솔더 캡(264)의 전방부는 상기 솔더 인서트 홀(162)의 내부를 메우며, 상기 솔더 캡(264)의 후방부는 상기 솔더 인서트 홀(162) 바깥쪽에서 부동태층(160)의 외부 표면과 접한다.
최종적으로 변형 후 경화된 솔더 캡(264)은 상기 솔더 인서트 홀(162)의 직경 또는 최대폭과 같은 최소 폭을 상기 솔더 인서트 홀 내부에 포함하며, 최종 변형 후 경화된 솔더 캡(264)의 최대 폭은 솔더 인서트 홀(162)의 최대폭 또는 직경보다 크면서 엘이디 셀(130)의 폭보다 작게 된다.
100...............................................마이크로 엘이디
130...............................................엘이디 셀
140, 150.....................................전극패드
160...............................................부동태층
162, 164.....................................솔더 인서트 홀
200...............................................서브마운트 기판
260...............................................필라 범프
262............................................Cu 필라
263............................................솔더 캡

Claims (19)

  1. n형 반도체층, 활성층 및 p형 반도체층이 형성된 복수의 엘이디 셀을 포함하는 마이크로 엘이디;
    상기 마이크로 엘이디가 플립 본딩 방식으로 실장되는 서브마운트 기판;
    상기 엘이디 셀의 p형 반도체층 상에 형성된 p형 전극패드;
    상기 n형 반도체층의 노출 영역에 형성된 n형 전극패드;
    상기 p형 전극패드에 대응되게 상기 서브마운트 기판에 형성되고, 금속 필라 및 그 금속 필라 단부에 형성된 솔더 캡을 포함하는 복수의 p형 필라 범프; 및
    상기 복수의 엘이디 셀을 덮도록 형성되는 부동태층을 포함하며,
    상기 p형 필라 범프의 솔더 캡은, 상기 p형 전극패드를 노출시키도록 상기 부동태층에 형성된 솔더 인서트 홀에 삽입되어, 상기 p형 전극패드와 연결되는 것을 특징으로 하는 엘이디 모듈.
  2. 청구항 1에 있어서, 상기 n형 전극패드에 대응되게 상기 서브마운트 기판에 형성되고, 금속 필라 및 금속 필라 단부에 형성된 솔더 캡을 포함하는 n형 필라 범프를 더 포함하며, 상기 n형 필라 범프의 솔더 캡은, 상기 n형 전극패드를 노출시키도록 상기 부동태층에 형성된 솔더 인서트 홀에 삽입되어, 상기 n형 전극패드와 연결되는 것을 특징으로 하는 엘이디 모듈.
  3. 청구항 1에 있어서, 상기 복수의 엘이디 셀 사이에는 SiO2, Si3N4, 또는 SiO2와 Si3N4 의 조합, 또는 폴리아미드를 포함하는 충전재가 채워지는 것을 특징으로 하는 마이크로 엘이디 모듈.
  4. 청구항 3에 있어서, 상기 충전재는 상기 복수의 엘이디 셀의 돌출 높이와 같은 높이로 채워지는 것을 특징으로 하는 마이크로 엘이디 모듈.
  5. 청구항 3에 있어서, 상기 충전재는 강화화학증착(PECVD), 증발(Evaporation), 스퍼터링(Sputtering) 중 적어도 하나의 방법으로 형성되는 특징으로 하는 마이크로 엘이디 모듈
  6. 청구항 1에 있어서, 상기 복수의 솔더 인서트 홀 각각은 대응하는 금속 필라의 직경 또는 최대 폭보다 작은 직경 또는 최대 폭을 갖는 것을 특징으로 하는 마이크로 엘이디 모듈.
  7. 청구항 1에 있어서, 상기 솔더 캡은, 대응하는 솔더 인서트 홀에 삽입되기 전에, 상기 금속 필라의 단부와 접하는 기저부의 직경 또는 최대 폭이 상기 금속 필라의 직경 또는 최대 폭과 같은 반구 형태인 것을 특징으로 하는 마이크로 엘이디 모듈.
  8. 청구항 1에 있어서, 상기 복수의 엘이디 셀은 행렬 배열로 형성되고, 상기 복수의 엘이디 셀 전체의 주변을 둘러싸도록, 상기 n형 반도체층의 외곽 노출 영역이 형성되고, 상기 복수의 솔더 인서트 홀은, 상기 복수의 엘이디 셀 상에서 상기 p형 전극패드를 노출시키도록 상기 부동태층에 형성된 복수의 제1 솔더 인서트홀과, 상기 n형 반도체층의 노출 영역에서 상기 n형 전극패드를 노출시키도록 상기 부동태층에 형성된 제2 솔더 인서트 홀을 포함하는 것을 특징으로 하는 마이크로 엘이디 모듈.
  9. 청구항 8에 있어서, 상기 제1 솔더 인서트 홀의 직경 또는 최대 폭 c와, 상기 제1 솔더 인서트 홀을 사이에 두고 양측에서 인접하는 두 다른 제1 솔더 인서트 홀 사이의 간격 a와, 상기 제1 인서트 홀에 대응되는 금속 필라의 직경 또는 최대 폭 C'의 관계는 c < C' < a로 표현되는 것을 특징으로 하는 마이크로 엘이디 모듈.
  10. 청구항 8에 있어서, 상기 제1 솔더 인서트 홀의 직경 또는 최대 폭 c와, 상기 제1 솔더 인서트 홀을 사이에 두고 양측에서 인접하는 두 다른 제1 솔더 인서트 홀 사이의 간격 a와, 상기 제1 인서트 홀에 대응되는 금속 필라의 직경 또는 최대 폭 C'과, 상기 부동태층의 두께가 포함된 상기 엘이디 셀의 최대 폭을 b의 관계는 c < C' < b < a로 표현되는 것을 특징으로 하는 마이크로 엘이디 모듈.
  11. 청구항 1에 있어서, 상기 서브마운트 기판은 상기 복수의 엘이디 셀에 상응하는 복수의 CMOS셀과, 상기 복수의 엘이디 셀에 대응되게 행렬 배열된 복수의 전극을 포함하는 것을 특징으로 하는 마이크로 엘이디 모듈.
  12. 청구항 1에 있어서, 상기 금속 필라는 Cu 필라이고, 상기 솔더 캡은 SnAg 재료로 형성된 것을 특징으로 하는 마이크로 엘이디 모듈.
  13. 마이크로 엘이디와 서브마운트 기판을 플립 본딩하는 플립 본딩 구조를 포함하되,
    상기 플립 본딩 구조는,
    전극패드를 적어도 부분적으로 노출시키도록 일정 깊이로 형성된 솔더 인서트 홀을 갖는 부동태층;
    전극과 연결된 금속 필라의 단부에 형성되며, 상기 솔더 인서트 홀에 변형을 수반하면서 삽입되어, 상기 전극패드와 연결되는 솔더 캡을 포함하는 것을 특징으로 하는 마이크로 엘이디 모듈.
  14. 전극패드가 형성된 마이크로 엘이디와 상기 전극패드에 대응되는 전극이 형성된 서브마운트 기판을 플립 본딩하는 방법으로서, 상기 전극패드를 덮는 부동태층을 형성하고, 상기 전극패드를 적어도 부분적으로 노출시키는 솔더 인서트 홀을 상기 부동태층에 형성하고, 상기 전극과 연결된 금속 필라의 단부에 솔더 캡을 형성하고, 상기 솔더 캡을 가열하는 한편, 상기 솔더 캡의 일부를 변형과 함께 상기 솔더 인서트 홀에 삽입하여, 상기 솔더 캡과 상기 전극패드를 연결하는 것을 특징으로 하는 마이크로 엘이디 모듈 제조를 위한 플립 본딩 방법.
  15. n형 반도체층, 활성층 및 p형 반도체층을 포함하는 복수의 엘이디 셀이 행렬 배열로 형성된 마이크로 엘이디를 제작하는, 마이크로 엘이디 제작 공정;
    서브마운트 기판에 상기 복수의 엘이디 셀에 대응하고, 각각이 Cu 필라와 상기 Cu 필라 단부에 형성된 반구형 솔더 캡을 포함하는, 복수의 필라 범프를 형성하는, 필라 범프 형성 공정; 및
    상기 복수의 필라 범프를 이용하여, 상기 마이크로 엘이디를 상기 서브마운트 기판에 실장하는 본딩 공정을 포함하며,
    상기 마이크로 엘이디 제작 공정은, 투명 성장기판의 주면에 n형 반도체층, 활성층 및 p형 반도체층을 포함하는 에피층을 형성하는 단계와, 상기 복수의 엘이디 셀을 분리하는 도랑과 상기 복수의 엘이디 셀의 외곽을 둘러싸는 상기 n형 반도체층의 노출 영역이 형성되도록, 상기 에피층을 식각하는 단계와, 상기 복수의 엘이디 셀 각각의 p형 반도체층에 p형 전극패드를 형성하는 단계와, 상기 n형 반도체층의 노출 영역에 n형 전극패드를 형성하는 단계와, 상기 복수의 엘이디 셀과 상기 n형 도전형 반도체층의 노출 영역을 모두 덮도록 부동태층을 형성하는 단계와, 상기 p형 전극패드를 노출시키는 제1 솔더 인서트 홀과 상기 n형 전극패드를 노출시키는 제2 솔더 인서트 홀을 형성하는 단계를 포함하며,
    상기 본딩 공정은, 상기 복수의 p형 전극패드가 복수의 필라 범프와 마주하도록, 상기 마이크로 엘이디와 상기 서브마운트 기판을 서로 마주보게 배치하는 단계와, 상기 복수의 p형 전극패드에 대응되는 복수의 필라 범프의 솔더 캡을 가열하여 반용융 상태로 만드는 단계와, 상기 반용융 상태의 솔더 캡을 상기 제1 솔더 인서트 홀 내에 삽입한 후, 상기 p형 전극패드와 상기 필라 범프의 Cu 필라 사이의 간격을 줄여 상기 솔더 캡을 압축시키는 단계를 포함하는 것을 특징으로 하는 마이크로 엘이디 모듈 제조방법.
  16. 청구항 15에 있어서, 상기 제1 솔더 인서트 홀의 직경 또는 최대 폭 c와, 상기 제1 솔더 인서트 홀을 사이에 두고 양측에서 인접하는 두 다른 제1 솔더 인서트 홀 사이의 간격 a와, 상기 제1 인서트 홀에 대응되는 금속 필라의 직경 또는 최대 폭 C'의 관계는 c < C' < a로 표현되는 것을 특징으로 하는 마이크로 엘이디 모듈 제조방법.
  17. 청구항 15에 있어서, 상기 제1 솔더 인서트 홀의 직경 또는 최대 폭 c와, 상기 제1 솔더 인서트 홀을 사이에 두고 양측에서 인접하는 두 다른 제1 솔더 인서트 홀 사이의 간격 a와, 상기 제1 인서트 홀에 대응되는 금속 필라의 직경 또는 최대 폭 C'과, 상기 부동태층의 두께가 포함된 상기 엘이디 셀의 최대 폭을 b의 관계는 c < C' < b < a로 표현되는 것을 특징으로 하는 마이크로 엘이디 모듈 제조방법.
  18. 청구항 15에 있어서, 상기 필라 범프 형성 공정은,
    상기 서브마운트 기판을, 기판 모재, 상기 기판 모재 상에 형성된 복수의 전극, 상기 전극의 일 영역을 노출시키는 오프닝을 구비한 전극 절연층을 포함하도록, 준비하는 단계와,
    상기 전극 절연층과 상기 전극패드를 덮는 UBM을 상기 서브마운트 기판 상에 형성하는 UBM 형성 단계와,
    상기 UBM을 전체적으로 덮도록 감광성 PR을 형성한 후, 상기 PR 위에 마스크 패턴을 올려놓고 빛을 가해, 상기 전극 직상의 UBM 일 영역만을 노출시키는 오프닝을 형성하는 포토리소그래피 단계와,
    상기 포토리소그래피 단계 수행 중 발생한 스컴을 제거하는 스컴 제거 단계와,
    상기 오프닝을 통해 Cu를 플레이팅하여 Cu 필라를 형성하는 Cu 플레이팅 단계와,
    상기 Cu 필라 상에 SnAg를 플레이팅하여, 상기 Cu 필라 상에 일정 두께의 솔더 캡을 형성하는 단계와,
    상기 PR을 제거하여, 상기 Cu 필라와 상기 솔더 캡의 측면을 노출시키는 PR 제거 단계와,
    상기 Cu 필라 직하 영역에 위치하는 UBM을 제외한 나머지 UBM을 식각으로 제거하는 UBM 식각 단계와,
    상기 솔더 캡을 가열 후 굳혀, 상기 솔더 캡을 반구형으로 만드는 리플로우 단계를 포함하는 것을 특징으로 하는 마이크로 엘이디 모듈 제조방법.
  19. 청구항 18에 있어서, 상기 필라 범프 형성 공정은, 상기 UBM 형성 단계 전에 상기 서브마운트 기판을 세척하는 제1 세척 단계와, 상기 UBM 식각 단계와 상기 리플로우 단계 사이에 상기 상기 서브마운트 기판을 세척하는 제2 세척 단계와, 상기 리플로우 단계 후 상기 서브마운트 기판을 세척하는 제3 세척 단계를 더 포함하는 것을 특징으로 하는 마이크로 엘이디 모듈 제조방법.
KR1020160179732A 2016-12-23 2016-12-27 마이크로 엘이디 모듈 및 그 제조방법 KR102688975B1 (ko)

Priority Applications (8)

Application Number Priority Date Filing Date Title
KR1020160179732A KR102688975B1 (ko) 2016-12-27 2016-12-27 마이크로 엘이디 모듈 및 그 제조방법
EP17883279.6A EP3561870A4 (en) 2016-12-23 2017-07-20 MICRO-LED MODULE AND ITS MANUFACTURING PROCESS
PCT/KR2017/007812 WO2018117361A1 (ko) 2016-12-23 2017-07-20 마이크로 엘이디 모듈 및 그 제조방법
CN201780079503.4A CN110100309A (zh) 2016-12-23 2017-07-20 微型led模块及其制造方法
JP2017145248A JP6374062B2 (ja) 2016-12-23 2017-07-27 マイクロｌｅｄモジュール及びその製造方法
US15/814,157 US10410998B2 (en) 2016-12-23 2017-11-15 Micro-LED module and method for fabricating the same
JP2018134883A JP6636098B2 (ja) 2016-12-23 2018-07-18 マイクロｌｅｄモジュール及びその製造方法
US16/524,790 US11069664B2 (en) 2016-12-23 2019-07-29 Micro-LED module and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160179732A KR102688975B1 (ko) 2016-12-27 2016-12-27 마이크로 엘이디 모듈 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20180075856A true KR20180075856A (ko) 2018-07-05
KR102688975B1 KR102688975B1 (ko) 2024-07-29

Family

ID=62920435

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160179732A KR102688975B1 (ko) 2016-12-23 2016-12-27 마이크로 엘이디 모듈 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR102688975B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020013478A1 (ko) * 2018-07-13 2020-01-16 삼성전자 주식회사 마이크로 엘이디 디스플레이 및 이의 제작 방법
WO2020242053A1 (en) * 2019-05-28 2020-12-03 Samsung Electronics Co., Ltd. Display apparatus, source substrate structure, driving substrate structure, and method of manufacturing display apparatus

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100470904B1 (ko) 2002-07-20 2005-03-10 주식회사 비첼 고휘도 질화물 마이크로 발광 다이오드 및 그 제조방법
US20060208273A1 (en) * 2003-08-08 2006-09-21 Sang-Kyu Kang Nitride micro light emitting diode with high brightness and method of manufacturing the same
KR101150861B1 (ko) 2010-08-16 2012-06-13 한국광기술원 멀티셀 구조를 갖는 발광다이오드 및 그 제조방법
KR20130087518A (ko) * 2010-06-29 2013-08-06 쿨레지 라이팅 인크. 항복형 기판을 갖는 전자 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100470904B1 (ko) 2002-07-20 2005-03-10 주식회사 비첼 고휘도 질화물 마이크로 발광 다이오드 및 그 제조방법
US20060208273A1 (en) * 2003-08-08 2006-09-21 Sang-Kyu Kang Nitride micro light emitting diode with high brightness and method of manufacturing the same
KR20130087518A (ko) * 2010-06-29 2013-08-06 쿨레지 라이팅 인크. 항복형 기판을 갖는 전자 장치
KR101150861B1 (ko) 2010-08-16 2012-06-13 한국광기술원 멀티셀 구조를 갖는 발광다이오드 및 그 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020013478A1 (ko) * 2018-07-13 2020-01-16 삼성전자 주식회사 마이크로 엘이디 디스플레이 및 이의 제작 방법
WO2020242053A1 (en) * 2019-05-28 2020-12-03 Samsung Electronics Co., Ltd. Display apparatus, source substrate structure, driving substrate structure, and method of manufacturing display apparatus
US11404607B2 (en) 2019-05-28 2022-08-02 Samsung Electronics Co.. Ltd. Display apparatus, source substrate structure, driving substrate structure, and method of manufacturing display apparatus

Also Published As

Publication number Publication date
KR102688975B1 (ko) 2024-07-29

Similar Documents

Publication Publication Date Title
US10410998B2 (en) Micro-LED module and method for fabricating the same
JP5378130B2 (ja) 半導体発光装置
TWI527175B (zh) 半導體封裝件、基板及其製造方法
US20170025580A1 (en) Integrated LED Light-Emitting Device and Fabrication Method Thereof
JP4947929B2 (ja) 発光ダイオードパッケージ及びその製造プロセス
US10847506B2 (en) Method for fabricating high-efficiency micro-LED module
JP5120342B2 (ja) 半導体パッケージの製造方法
US20100001305A1 (en) Semiconductor devices and fabrication methods thereof
TWI429114B (zh) 半導體發光元件之安裝方法
JP2007214360A (ja) 半導体装置及びその製造方法
US20080210954A1 (en) Alternating Current Light Emitting Device
CN114284402B (zh) Led器件及其制备方法、显示装置及发光装置
TW201426969A (zh) 高壓覆晶ｌｅｄ結構及其製造方法
TWI464929B (zh) 提昇散熱效率之光源模組及其嵌入式封裝結構
JP3685633B2 (ja) チップ型発光素子およびその製造方法
KR20180075856A (ko) 마이크로 엘이디 모듈 및 그 제조방법
JP2005123657A (ja) チップ型発光素子およびその製造方法
KR102459651B1 (ko) 발광 소자 패키지 및 이의 제조 방법
JP2012165016A (ja) 発光装置
US20170278810A1 (en) Embedded die in panel method and structure
KR20180092719A (ko) 마이크로 엘이디 모듈 및 그 제조방법
JP6318084B2 (ja) 半導体装置及びその製造方法
JP2006279080A (ja) 発光素子ウエハの固定方法
JP2014033233A (ja) 発光装置
JP2008263246A (ja) 発光装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant