JP2014033233A - 発光装置 - Google Patents

発光装置 Download PDF

Info

Publication number
JP2014033233A
JP2014033233A JP2013238398A JP2013238398A JP2014033233A JP 2014033233 A JP2014033233 A JP 2014033233A JP 2013238398 A JP2013238398 A JP 2013238398A JP 2013238398 A JP2013238398 A JP 2013238398A JP 2014033233 A JP2014033233 A JP 2014033233A
Authority
JP
Japan
Prior art keywords
light emitting
electrode
chip
led
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013238398A
Other languages
English (en)
Inventor
Shigeyuki Okamoto
重之 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Future Light LLC
Original Assignee
Future Light LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Future Light LLC filed Critical Future Light LLC
Priority to JP2013238398A priority Critical patent/JP2014033233A/ja
Publication of JP2014033233A publication Critical patent/JP2014033233A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10106Light emitting diode [LED]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components

Abstract

【課題】 工程数の削減により低コスト化が可能であり、かつ高輝度化および小型化が可
能なチップ型発光素子およびその製造方法を提供することである。
【解決手段】 積層型アルミナ基板10の上面には、金属膜からなる一対の電極パッド1
3が形成されている。また、LEDチップ20のLED発光層28上には、p電極25お
よびn電極26が形成されている。また、LEDチップ20上には、p電極25の一部お
よびn電極26が露出するように絶縁保護膜27が形成されている。そして、絶縁保護膜
27から露出したp電極25およびn電極26が積層型アルミナ基板10の一対の電極パ
ッド13にAuバンプ30および銀ペースト31を介してそれぞれ接合され、積層型アル
ミナ基板10上にLEDチップ20が貼り合わされる。
【選択図】図1

Description

本発明は、面実装用のチップ型発光素子およびその製造方法に関する。
近年の携帯電話機器に代表される情報化社会において、電子機器には小型化、薄型化お
よび軽量化が要求されている。この要求に応じて、これらの電子機器に搭載されるLSI
(大規模集積回路)を始めとしてチップコンデンサに至るまでの電子部品において軽量化
およびコンパクト化が進められ、実装密度の向上が図られている。
LED(発光ダイオード)は、その低消費電力および高寿命といった素子の特徴から、
多くの電子機器や各種制御機器に搭載され、昨今はフルカラー可能な表示機器にも実用化
が進められている。
図14は従来の面実装用のチップ型発光素子の一例を示す斜視図である。図14のチッ
プ型発光素子200においては、LED作製のためのプロセス終了後のウエハから素子単
位でLEDチップ210が分離され、そのLEDチップ210がセラミックパッケージ2
20の凹部内に配置される。LEDチップ210の一対の電極は、ボンディングワイヤ2
30により引出し電極240に接続されている。セラミックパッケージ220の凹部内の
LEDチップ210は、透光性樹脂240でモールドされている。このチップ型発光素子
200は、例えば特開平10−151794号公報に開示されている。
図15は従来の面実装用のチップ型発光素子の他の例を示す斜視図である。図15のチ
ップ型発光素子300においては、LEDチップ310が平坦なセラミック基板320上
に配置され、LEDチップ310の一対の電極がボンディングワイヤ(図示せず)により
引出し電極330に接続されている。セラミック基板320上のLEDチップ310は透
光性樹脂340でモールドされている。
特開平10−151794号公報
従来の面実装用のチップ型発光素子200,300の製造の際には、ウエハから素子単
位で個々のLEDチップ210,310を分離した後、個々のLEDチップ210,31
0をセラミックパッケージ220または平坦なセラミック基板320に組み込む工程が必
要となる。そのため、工程数が多くなり、製造時間が長くなる。また、チップボンダ、ワ
イヤボンダ等の高価な組み立て設備が必要となる。
また、従来のチップ型発光素子200,300を製造するためには、少なくともLED
チップ210,310のサイズよりも大きなサイズのセラミックパッケージ220または
セラミック基板320が必要となる、そのため、完成したチップ型発光素子200,30
0のサイズが大きくなり、小さなスペースに高密度に実装することが困難になる。
さらに、従来のチップ型発光素子200,300においては、LEDチップ210,3
10の光の出射方向に電極が配置されているため、LEDチップ210,310の発光層
から出射された光がボンディングパッドおよびボンディングワイヤにより遮断されるとと
もに、発光層の全面を覆う透明電極により減衰される。それにより、高効率の光の出射が
妨げられ、高輝度化が困難となる。
本発明の目的は、工程数の削減により低コスト化が可能であり、かつ高輝度化および小
型化が可能なチップ型発光素子およびその製造方法を提供することである。
本発明に係るチップ型発光素子は、支持部材と、支持部材上に配置された発光素子チッ
プとを備え、支持部材は、絶縁基板と、絶縁基板の上面に形成された一対の第1の導電膜
と、絶縁基板の裏面に形成された一対の第2の導電膜と、一対の第1の導電膜と一対の第
2の導電膜とをそれぞれ電気的に接続する少なくとも一対の接続部とを有し、発光素子チ
ップは、透光性基板と、透光性基板上に形成された半導体発光層と、半導体発光層上に形
成された一対の電極とを有し、支持部材の一対の第1の導電膜に発光素子チップの一対の
電極が接合された状態で支持部材上に発光素子チップが貼り合わされたものである。
本発明に係るチップ型発光素子においては、絶縁基板の上面の一対の第1の導電膜に発
光素子チップの一対の電極が接合された状態で支持部材上に発光素子チップが貼り合わさ
れ、かつ一対の第1の導電膜が絶縁基板の裏面の一対の第2の導電膜に接続部で電気的に
接続されている。したがって、薄型化、小型化およびコンパクト化が可能となる。
また、発光素子チップの半導体発光層から発生した光は透光性基板を通して外部に出射
される。この場合、一対の電極は透光性基板と反対側の半導体発光層上に形成されている
ので、光が一対の電極で遮断されない。したがって、高輝度化が可能となる。
さらに、製造時には、ウエハ上に複数の発光素子チップを形成するとともに、複数の発
光素子チップに対応する支持部材を形成し、支持部材上にウエハを貼り合わせた後に、ウ
エハを複数の発光素子チップに分離することができる。したがって、工程数および製造時
間が低減され、低コスト化が可能となる。
一対の第1の導電膜と一対の第2の導電膜との間に相当する絶縁基板の位置にそれぞれ
貫通孔が形成され、接続部は、貫通孔内に埋め込まれた導電性材料であってもよい。
この場合、絶縁基板の上面の一対の第1の導電膜と裏面の一対の第2の導電膜とが貫通
孔内の導電性材料を介して電気的に接続される。それにより、支持部材の小型化を妨げる
ことなく、第1の導電膜と第2の導電膜との電気的接続を確保することができる。また、
支持部材の熱伝導性および耐熱特性が良好となる。
絶縁基板は、第1の絶縁シートと、第1の絶縁シート上に積層された第2の絶縁シート
とを含み、第1の絶縁シートの両端部に切欠きが形成され、切欠きの側面に導電膜が形成
されてもよい。
これにより、チップ型発光素子を面実装する際に半田が絶縁基板の裏面の一対の第2の
導電膜から切欠きの側面の導電膜に回り込むことができる。それにより、面実装時の信頼
性が向上する。
支持部材と発光素子チップとの間隙に樹脂が充填されてもよい。これにより、支持部材
と発光素子チップとの接合の機械的強度および耐環境特性が向上する。
支持部材の一対の第1の導電膜と発光素子チップの一対の電極とが導電性バンプを介し
て接合されてもよい。この場合、フリップチップ方式により良好な電気的接続および高い
機械的強度が確保される。
半導体発光層は、ホウ素、ガリウム、アルミニウムおよびインジウムの少なくとも1つ
を含む窒化物系半導体からなり、透光性基板はサファイアからなってもよい。この場合、
高輝度の青色発光が可能なチップ型発光素子が実現する。
本発明に係るチップ型半導体素子の製造方法は、透光性基板上に半導体発光層を形成す
るとともに半導体発光層上に複数対の電極を形成することにより発光素子ウエハを形成す
る工程と、絶縁基板の上面に複数対の第1の導電膜を形成するとともに絶縁基板の裏面に
複数対の第2の導電膜を形成し、複数対の第1の導電膜と複数対の第2の導電膜とをそれ
ぞれ電気的に接続する接続部を絶縁基板に形成することにより支持部材を形成する工程と
、発光素子ウエハの複数対の電極を支持部材の複数対の第1の導電膜にそれぞれ接合した
状態で支持部材上に発光素子ウエハを貼り合わせる工程と、発光素子ウエハを支持部材と
ともに複数の発光素子チップに分割することにより複数のチップ型発光素子を形成する工
程とを備えたものである。
本発明に係るチップ型発光素子の製造方法においては、複数の発光素子チップを含む発
光素子ウエハを形成するとともに、複数の発光素子チップに対応する支持部材を形成し、
支持部材上に発光素子ウエハを貼り合わせた後に、発光素子ウエハを支持部材とともに複
数の発光素子チップに分割することにより複数のチップ型発光素子を形成する。これによ
り、同時に複数のチップ型発光素子を製造することが可能となる。したがって、工程数お
よび製造時間が低減され、低コスト化が図られる。
また、本実施例の製造方法により製造されたチップ型発光素子においては、半導体発光
層上の一対の電極が絶縁基板の上面の一対の第1の導電膜に接合された状態で支持部材上
に発光素子チップが貼り合わされ、一対の第1の導電膜が絶縁基板の裏面の一対の第2の
導電膜に接続部で電気的に接続されている。したがって、薄型化、小型化およびコンパク
ト化が可能となる。
また、発光素子チップの半導体発光層から発生した光は透光性基板を通して外部に出射
される。この場合、一対の電極は透光性基板と反対側の半導体発光層上に形成されている
ので、光が一対の電極で遮断されない。したがって、高輝度化が可能となる。
支持部材を形成する工程は、複数対の第1の導電膜と複数対の第2の導電膜との間に相
当する絶縁基板の位置にそれぞれ貫通孔を形成する工程と、貫通孔内に導電性材料を埋め
込むことにより接続部を形成する工程とを含んでもよい。
この場合、絶縁基板の上面の一対の第1の導電膜と裏面の一対の第2の導電膜とが貫通
孔内の導電性材料を介して電気的に接続される。それにより、支持部材の小型化を妨げる
ことなく、第1の導電膜と第2の導電膜との電気的接続を確保することができる。また、
支持部材の熱伝導性および耐熱特性が良好となる。
また、チップ型発光素子の製造方法が、支持部材と発光素子ウエハとの間隙に樹脂を注
入する工程をさらに備えてもよい。これにより、支持部材と発光素子ウエハとの接合の機
械的強度および耐環境特性が向上する。
また、チップ型発光素子の製造方法が、支持基板上に発光素子ウエハを貼り合わせる前
に、発光素子ウエハの半導体発光層上に異方性導電フィルムを貼着する工程をさらに備え
てもよい。これにより、支持部材と発光素子チップとの接合の機械的強度および耐環境特
性が向上する。また、製造方法の簡略化を図ることができる。
さらに、チップ型発光素子の製造方法が、支持部材上に発光素子ウエハを貼り合わせた
後に、発光素子ウエハの透光性基板を薄層化する工程をさらに備えてもよい。
これにより、発光素子ウエハを支持部材とともに複数の発光素子チップに容易に分割す
ることができる。この場合、支持部材上に発光素子ウエハを貼り合わせた後に発光素子ウ
エハの透光性基板を薄層化するので、透光性基板の割れまたは反りの問題が生じない。
支持部材上に発光素子ウエハを貼り合わせる工程は、発光素子ウエハの複数対の電極上
にそれぞれ導電性バンプを形成する工程と、複数対の電極上に形成された導電性バンプを
支持部材の複数対の第1の導電膜にそれぞれ接合する工程とを含んでもよい。この場合、
フリップチップ方式により良好な電気的接続および高い機械的強度が確保される。
支持部材上に発光素子ウエハを貼り合わせる工程は、複数対の電極上に形成された導電
性バンプの高さを均一化する工程をさらに含んでもよい。これにより、半導体発光層上の
複数対の電極に段差がある場合でも、電極の段差が導電性バンプで吸収される。
支持部材を形成する工程は、第1の絶縁シート上に第2の絶縁シートを積層することに
より絶縁基板を形成する工程を含んでもよい。これにより積層型絶縁基板が得られる。
絶縁基板を形成する工程は、第1の絶縁シートに所定間隔で複数の孔部を形成する工程
と、複数の孔部の側面に導電膜を形成する工程とをさらに含み、複数のチップ型発光素子
を形成する工程は、絶縁基板を複数の孔部の箇所で分割する工程を含んでもよい。
これにより、発光素子ウエハを支持部材とともに複数の発光素子チップに分割すること
により複数のチップ型発光素子を形成した後に、各チップ型発光素子の絶縁基板を構成す
る第1の絶縁シートの両端部に切欠きが形成され、切欠きの側面に導電膜が残る。その結
果、チップ型発光素子を面実装する際に半田が絶縁基板の裏面の一対の第2導電膜から切
欠きの側面の導電膜に回り込むことができる。したがって、面実装の信頼性が向上する。
図1は本発明の第1の実施例における面実装用のチップ型発光素子の模式的断面図であ
る。
図1のチップ型発光素子100は、積層型アルミナ基板10上に発光ダイオードチップ
(以下、LEDチップと呼ぶ)20が接合されてなる。
積層型アルミナ基板10は、第1層アルミナシート11および第2層アルミナシート1
2の2層構造を有する。後述するように、第2層アルミナシート12の上面には金属膜か
らなる一対の電極パッド13が形成され、第1層アルミナシート11の裏面には金属膜か
らなる一対の裏面引出し電極14が形成されている。第1層アルミナシート11および第
2層アルミナシート12を貫通するように複数のスルーホール15が設けられ、各スルー
ホール15内にAg(銀)が埋め込まれている。また、第1層アルミナシート11の一対
の端面にはそれぞれ金属膜16がコーティングされている。
一方、LEDチップ20は、透光性のサファイア基板21上にLED発光層28が形成
されてなる。LED発光層28上にはp電極25およびn電極26が形成されている。
積層型アルミナ基板10上にサファイア基板21を上に向けてLEDチップ20が貼り
合わされ、LEDチップ20のp電極25およびn電極26が、Au(金)バンプ30お
よび銀ペースト31によりそれぞれ積層型アルミナ基板10の電極パッド13に接合され
ている。積層型アルミナ基板10とLEDチップ20との間にはアンダーフィル樹脂32
が充填されている。それにより、積層型アルミナ基板10上にLEDチップ20が固定さ
れている。
チップ型発光素子100のサイズは、例えば0.6mm×0.3mmであるが、実装技
術の進展に追従してさらなる微小化も可能である。また、チップ型発光素子100の厚み
は、0.35mm程度である。
図2(a),(b),(c)は図1のチップ型発光素子100に用いられる積層型アル
ミナ基板10のそれぞれ模式的平面図、模式的断面図および模式的底面図である。
図2に示すように、積層型アルミナ基板10の第2層アルミナシート12の上面には、
金属膜からなる一対の矩形形状の電極パッド13が形成されている。電極パッド13はL
EDチップ20のp電極25およびn電極26との位置合わせの許容性を高めるために広
い面積に形成される。また、積層型アルミナ基板10の第1層アルミナシート11の裏面
には、電極パッド13に対応する位置に金属膜からなる一対の裏面引出し電極14が形成
されている。
一対の電極パッド13と一対の裏面引出し電極14との間に相当する第1層アルミナシ
ート11および第2層アルミナシート12の位置に複数のスルーホール15が形成され、
各スルーホール15内にAgが埋め込まれている。これにより、対向する電極パッド13
と裏面引出し電極14とが電気的に接続されるとともに、Agの良好な熱伝導性により放
熱特性が高められている。この結果、積層型アルミナ基板10は良好な熱伝導性および良
好な耐熱特性を有する。
第1層アルミナ基板11の両端面にはほぼ半円形の切欠き16aが形成されており、各
切欠き16aの側面に金属膜16がコーティングされている。
第2層アルミナシート12の厚みは、製造工程に耐え得る強度を保持し、かつ第1層ア
ルミナシート11と張り合わせた状態で個々のチップに簡単に分割可能となるように、本
実施例では0.15mmに設定する。
図3(a),(b),(c)は図1のチップ型発光素子100に用いられるLEDチッ
プ20のそれぞれ模式的平面図および模式的断面図である。
図3に示すように、透光性の単結晶のサファイア基板21上に、GaN(窒化ガリウム
)系化合物半導体からなるバッファ層22、n型半導体層23およびp型半導体層24が
順に形成されている。p型半導体層24の一部領域が除去され、n型半導体層23が露出
している。バッファ層22、n型半導体層23およびp型半導体層24がLED発光層2
8を構成する。このLED発光層28は、B(ホウ素)、Ga(ガリウム)、Al(アル
ミニウム)およびIn(インジウム)の少なくとも1つを含む他の窒化物系半導体により
形成してもよい。
p型半導体層24上にはp電極25が形成されている。p電極25の全面には、可視光
に対して反射率の高いPd/Al等からなる反射膜(図示せず)が蒸着法等により形成さ
れている。それにより、LED発光層28から出射した光が反射膜でサファイア基板21
の側に反射される。その反射膜上および露出したn型半導体層23上には、n電極26が
露出するようにSiO2 、SiN等からなる絶縁保護膜27が形成されている。
p型電極25上の絶縁保護膜27には、窓29が設けられ、p電極25の一部が窓29
内に露出している。それにより、実質的にp電極25とn電極26との間の距離が隔てら
れ、短絡等による不良が防止される。また、このLEDチップ20のp電極25およびn
電極26と積層型アルミナ基板10の電極パッド13との接合に半田ボールを用いた際に
、窓29が半田留めとして作用し、半田ボールの形状の維持および半田ボールのセルフア
ライメントが可能となる。
図3に示すように、p電極25とn電極26との間には数μm程度の段差が形成されて
いる。この段差は、後述する製造工程により吸収される。
図4および図5は図1のチップ型発光素子100の製造方法を示す模式的工程断面図で
ある。
まず、図4(a)に示すように、ウエハ状の透光性のサファイア基板21上に、図3に
示した構造を有するGaN系化合物半導体からなるLED発光層28を形成し、電流供給
のための電極形成プロセスによりp電極25およびn電極26を形成する。それにより、
LEDウエハ20aが形成される。
次に、図4(b)に示すように、LEDウエハ20aのp電極25およびn電極26上
にそれぞれAuバンプ30を形成する。このAuバンプ30は、例えばワイヤボンダ装置
を利用して形成し、ネック部30aの長さのばらつきを低減するために、バンプ専用ワイ
ヤを用いる。このバンプ専用ワイヤは、ワイヤ先端へのアーク放電等による溶製化後にボ
ール(球状部)直上の再結晶脆弱部が短くなるように材料が設計されている。
なお、Auバンプ30の他の形成方法として、通常の金ワイヤを用い、セカンドボンド
をボール肩部に行うスタッドバンプボンディング法を用いてもよい。また、レジストによ
りパターニングを行い、電界メッキ法または無電界メッキ法によりAuバンプ30を形成
してもよい。
次に、図4(c)に示すように、Auバンプ30の直上に一定厚さの銀ペースト31を
転写する。これにより、LEDウエハ20aのp電極25とn電極26との段差が吸収さ
れる。この銀ペースト31は、熱硬化性樹脂に銀粒子を混入させたものであり、硬化させ
ることにより粒子間の接合が行われ、導電性が得られる。この場合、予め平坦面に一定厚
さで銀ペーストを塗布し、塗布された銀ペースト上にAuバンプ30が形成されたLED
ウエハ20aを反転させて押しつけることにより、LEDウエハ20aの全域のAuバン
プ30上に銀ペースト31の均一な転写を行うことができる。
このように、本実施例では、Auバンプ30上に銀ペースト31を転写する方法を用い
ているが、積層型アルミナ基板10においてAuバンプ30に対向する位置に選択的にス
クリーン印刷法またはディスペンサ等を用いて銀ペーストを塗布してもよい。
次いで、図4(d)に示すように、積層型アルミナ基板10上にLEDウエハ20aを
Auバンプ30を下にして張り合わせて固定する。この場合、Auバンプ30上の銀ペー
スト31を積層型アルミナ基板10の電極パッド13に位置合わせする。この場合、図2
に示した積層型アルミナ基板10においては、電極パッド13の面積が広いため、位置合
わせの許容性が高くなっている。
この位置合わせの際には、LEDウエハ20aのp電極25およびn電極26を除いて
サファイア基板21およびLED発光層28は透光性を有するので、積層型アルミナ基板
10上にLEDウエハ20aを張り合わせた後も、LEDウエハ20a側から積層型アル
ミナ基板10の電極パッド13を視認することができる。このため、両面アライナ等の複
雑な装置を用いることなく位置合わせを容易に行うことができる。
その後、積層型アルミナ基板10およびLEDウエハ20aに所定の温度を加え、銀ペ
ースト31を硬化させる。
次いで、図5(e)に示すように、積層型アルミナ基板10とLEDウエハ20aとの
接合の機械的強度を高め、かつ熱応力、湿度等に対する耐環境特性を高めるために、積層
型アルミナ基板10とLEDウエハ20aとの間にアンダーフィル樹脂32を注入する。
アンダーフィル樹脂32としては、絶縁性を有し、流動性を保持し、かつアルミナおよび
GaN系化合物半導体の線膨張係数を考慮したエポキシ樹脂等の材料を用いる。
次に、図5(f)に示すように、チップ化を容易にするために、サファイア基板21を
50μm以下の厚みに薄く研磨する。本実施例では、LEDチップ20aの厚みを20μ
mにし、所望位置でのチップ化を容易にしている。
さらに、図5(g)に示すように、スクライバ装置を用いてサファイア基板21の所望
位置の切断線に罫書き線を形成するか、またはダイシング装置を用いてダイシング溝33
を形成する。作業性の点からは、鋭利なダイアモンドポイントを切断線に押しつけて罫書
き線を形成するスクライバ装置を用いることが好ましい。罫書き線またはダイシング溝3
3を形成した後、切断線を支点にしてブレーカ装置により加圧してLEDウエハ20aを
押し割り、図1に示した個々のチップ型発光素子100に順次分割する。
積層型アルミナ基板10には、第1層アルミナシート11の長辺方向および短辺方向に
は、同基板作成時にくさび切り込みが形成されており、それらのくさび切り込みの位置で
分割する。
なお、チップ化前の積層型アルミナ基板10の状態では、第1層アルミナシート11の
切断線上にほぼ円形のスルーホール16bが形成されており、このスルーホール16bの
内面にも金属膜がコーティングされている。そして、図5(g)の工程で積層型アルミナ
基板10を切断線で分割することにより、図2に示したように、第1層アルミナシート1
1の両端面にほぼ半円形の切欠き16aが形成され、切欠き16aの側面に金属膜16が
残る。これにより、面実装時に、半田が金属膜16上にも流動し、半田接合の容易性およ
び高信頼性が得られる。
第2層アルミナシート12は、図5(e)の工程で積層型アルミナ基板10とLEDウ
エハ20aとの間に注入されるアンダーフィル樹脂32が第1層アルミナシート11のス
ルーホール16bから漏れ出すことを防止する。
なお、サファイア基板21およびGaN系化合物半導体からなるLED発光層28は、
ともにモース硬度9と非常に硬い。また、六方晶系結晶構造を有するLEDウエハ20a
は一方向にへき開性がないため、ウエハからのチップ化が非常に困難となっている。この
ため、従来のプロセスでは、一般的に電極形成後にサファイア基板を厚み100μm程度
に薄く研磨した後に、ダイシング装置、スクライバ装置等を用いてLEDチップに分離し
ている。
しかしながら、厚み100μm程度のサファイア基板は所望する位置以外の位置で割れ
ることが多く、また分割後の形状が長方形とならずに歪んだ形状になることがある。これ
を改善するためにはさらに薄いサファイア基板を用いることが必要であるが、研磨または
その後の取り扱い中における割れを回避するとともに、サファイア基板と電極を含むLE
D発光層との間の線膨張係数の違いにより生じるサファイア基板の反りを許容範囲内に維
持するためには、サファイア基板の厚みは80μm程度が限界である。
本実施例のチップ型発光素子100の製造方法においては、図4(d)および図5(e
)の工程で積層型アルミナ基板10にLEDウエハ20を接合した後に図5(f)の工程
でサファイア基板21の研磨を行い、図5(g)の工程でチップ化を行っているので、L
EDウエハ20aのサファイア基板21における割れおよび反りに対する耐性が高められ
ている。したがって、サファイア基板1およびLED発光層28を含むLEDウエハ20
aを研磨して厚み50μm以下に薄くしても、サファイア基板1の割れおよび反りが生じ
ない。
本実施例のチップ型発光素子100においては、LEDチップ20と同一サイズの積層
型アルミナ基板10上にLEDチップ20が貼り合わされ、積層型アルミナ基板10の上
面の一対の電極パッド13にLEDチップ20のp電極25およびn電極26がフリップ
チップ方式により接合され、かつ一対の電極パッド13がスルーホール15内に埋め込ま
れたAgを介して積層型アルミナ基板10の裏面の一対の裏面引出し電極14に電気的に
接続されている。したがって、薄型化、小型化およびコンパクト化が可能となる。
また、LED発光層28から発生した光は透光性のサファイア基板21を通して外部に
出射される。この場合、p電極25およびn電極26はサファイア基板21と反対側のL
ED発光層28上に形成されているので、光がp電極25およびn電極26で遮断されな
い。したがって、高輝度化が可能となる。
さらに、製造時には、LEDウエハ20a上にLED発光層28および複数のLEDチ
ップ20に対応する複数組のp電極25およびn電極26を形成するとともに、複数のL
EDチップ20に対応する積層型アルミナ基板10を形成し、積層型アルミナ基板10上
にLEDウエハ20aを貼り合わせた後に、LEDウエハ20aを積層型アルミナ基板1
0とともに複数のLEDチップ20に分割することができる。それにより、工程数および
製造時間が低減され、低コスト化が可能となる。
図6は本発明の第2の実施例における面実装用のチップ型発光素子の模式的断面図であ
る。
図6のチップ型発光素子100が図1のチップ型発光素子100と異なるのは次の点で
ある。後述するように、積層型アルミナ基板10の構造が図1の積層型アルミナ基板10
の構造と異なる。本実施例の積層型アルミナ基板10においては、LEDチップ20のp
電極25およびn電極26に対向する第2層アルミナシート12の上面の位置に金属膜か
らなる一対の電極パッド13が形成されている。
この積層型アルミナ基板10上に図3に示した構造を有するLEDチップ20が貼り合
わされている。LEDチップ20のp電極25およびn電極26は、共晶半田バンプによ
り形成される半田ボール41を介してそれぞれ積層型アルミナ基板10の一対の電極パッ
ド13に接合されている。積層型アルミナ基板10とLEDチップ20との間にはアンダ
ーフィル樹脂42が充填されている。それにより、積層型アルミナ基板10上にLEDチ
ップ20が固定されている。
図7(a),(b),(c)は図6のチップ型発光素子100に用いられる積層型アル
ミナ基板10のそれぞれ模式的平面図、模式的断面図および模式的底面図である。
図7に示すように、積層型アルミナ基板10の第2層アルミナシート12の上面には、
LEDチップ20のp電極25およびn電極26に対応する位置に金属膜からなる一対の
円形の電極パッド13が形成されている。この電極パッド13のサイズは半田ボール41
のサイズにほぼ等しく設定される。また、積層型アルミナ基板10の第1層アルミナシー
ト11の裏面には、図2の積層型アルミナ基板10と同様に、金属膜からなる一対の裏面
引出し電極14が形成されている。
一対の電極パッド13と一対の裏面引出し電極14との間に相当する第1層アルミナシ
ート11および第2層アルミナシート12の位置にそれぞれスルーホール15が形成され
、各スルーホール15内にAgが埋め込まれている。これにより、対向する電極パッド1
3と裏面引出し電極14とが電気的に接続されるとともに、Agの良好な熱伝導性により
放熱性が高められている。この結果、積層型アルミナ基板10は良好な熱伝導性および良
好な耐熱特性を有する。
図7の積層型アルミナ基板10においても、第1層アルミナシート11の両端面にほぼ
半円形の切欠き16aが形成されており、各切欠き16aの側面に金属膜16がコーティ
ングされている。
上記のように、図7の積層型アルミナ基板10においては、LEDチップ20に形成さ
れたp電極25およびn電極26に対向する位置に半田ボール41とほぼ同じサイズの電
極パッド13が形成されているので、積層型アルミナ基板10上へのLEDウエハ20a
の接合後における半田ボール41の溶解および再結晶時に、半田ボール41の高さを一定
に保ちつつ半田ボール41のセルフアラインメント機能が働く。
図8および図9は図6のチップ型発光素子100の製造方法を示す模式的工程断面図で
ある。
まず、図8(a)に示すように、図4(a)の工程と同様に、透光性のサファイア基板
21上に、LED発光層28を形成し、LED発光層28にp電極25およびn電極26
を形成する。それにより、LEDウエハ20aが形成される。
次に、図8(b)に示すように、LEDウエハ20aのp電極25およびn電極26上
にそれぞれ共晶半田バンプ40を形成する。この共晶半田バンプ40は、第1の実施例と
同様に、ワイヤボンダ装置を用いて形成する。
なお、他の形成方法として、レジストによりパターニングを行い、電界メッキ法または
無電界メッキ法により半田共晶バンプ40を形成してもよい。また、半田合金の蒸着法、
半田ペーストのスクリーン印刷法等を用いてもよい。
次に、図8(c)に示すように、共晶半田バンプ40にロジン系非活性フラックスを加
え、不活性ガス雰囲気で加熱することにより半田ボール(球状バンプ)41を形成する。
これにより、LEDウエハ20aのp電極25とn電極26との段差が吸収される。この
場合、図4(c)の工程における銀ペーストの転写と同様にして、フラックスを平坦面に
塗布し、塗布されたフラックス上に共晶半田バンプ40が形成されたLEDウエハ20a
を反転させて押しつけることにより、LEDウエハ20aの全域の共晶半田バンプ40上
にフラックスの均一な転写を行うことができる。その後、LEDウエハ20aを所定の温
度に設定されたリフロー炉に通すことにより、半田ボール41が形成される。
なお、LEDウエハ20aに形成されたp電極25およびn電極26の最表層にはAu
からなる酸化防止層を用い、その酸化防止層の下地層にNi(ニッケル)またはCu(銅
)を用いることにより、共晶半田バンプ40との接合層を形成する。それにより、金属の
共晶半田バンプ40内への合金取り込みによるLED発光層28への影響を回避する。
次に、図8(d)に示すように、積層型アルミナ基板10に形成された半田ボール41
にLEDウエハ20aのp電極25およびn電極26を位置合わせし、積層型アルミナ基
板10上にLEDウエハ20aを貼り合わせる。そして、N2 等の不活性ガス雰囲気中ま
たはN2 /H2 混合ガス等のフォーミングガス雰囲気中で所定の温度で加熱して半田ボー
ル41を溶解させる。それにより、積層型アルミナ基板10の電極パッド13とLEDチ
ップ20aのp電極25およびn電極26とが合金化により接続される。
この場合、LEDウエハ20aをフラックスの粘着力で積層型アルミナ基板10上に接
着されている状態にし、半田が溶解したときの粘性によるセルフアラインメント効果でL
EDウエハ20aに多少の位置ずれがあってもその位置ずれが自動的に修正されるように
、LEDウエハ20aの自重以外の力を加えずに水平に保持する。
その後、図9(e)に示すように、積層型アルミナ基板10とLEDウエハ20aとの
間にアンダーフィル樹脂42を注入する。次に、図9(f)に示すように、サファイア基
板21を研磨し、LEDウエハ20aの厚みを20μm程度に薄くする。さらに、図9(
g)に示すように、スクライバ装置を用いて罫書き線を形成するかまたはダイシング装置
を用いてダイシング溝43を形成した後、ブレーカ装置により加圧してLEDウエハ20
aを押し割り、図6に示した個々のチップ型発光素子100に順次分割する。
本実施例のチップ型発光素子100においても、第1の実施例のチップ型発光素子10
0と同様に、LEDチップ20と同一サイズの積層型アルミナ基板10上にLEDチップ
20が貼り合わされ、積層型アルミナ基板10の上面の一対の電極パッド13にLEDチ
ップ20のp電極25およびn電極26がフリップチップ方式により接合され、かつ一対
の電極パッド13がスルーホール15内に埋め込まれたAgを介して積層型アルミナ基板
10の裏面の一対の裏面引出し電極14に電気的に接続されている。したがって、薄型化
、小型化およびコンパクト化が可能となる。
また、LED発光層28から発生した光は透光性のサファイア基板21を通して外部に
出射される。この場合、p電極25およびn電極26はサファイア基板21と反対側のL
ED発光層28上に形成されているので、光がp電極25およびn電極26で遮断されな
い。したがって、高輝度化が可能となる。
さらに、製造時には、LEDウエハ20a上にLED発光層28および複数のLEDチ
ップ20に対応する複数組のp電極25およびn電極26を形成するとともに、複数のL
EDチップ20に対応する積層型アルミナ基板10を形成し、積層型アルミナ基板10上
にLEDウエハ20aを貼り合わせた後に、LEDウエハ20aを積層型アルミナ基板1
0とともに複数のLEDチップ20に分割することができる。それにより、工程数および
製造時間が低減され、低コスト化が可能となる。
図10および図11は本発明の第3の実施例におけるチップ型発光素子100の製造方
法を示す模式的工程断面図である。
第3の実施例のチップ型発光素子100の製造方法は、以下の点を除いて第1の実施例
のチップ型発光素子100の製造方法と同様である。図10(a),(b)の工程は、図
4(a),(b)の工程と同様である。
図10(b)の工程でp電極25およびn電極26上にAuバンプ30を形成した後、
図10(c)に示すようにLEDウエハ20aのAuバンプ30を下に向けてLEDウエ
ハ20aを平坦面に平行に対向させ、所定の圧力で押しつける。これにより、Auバンプ
30の高さが容易に均一化される。これにより、LEDウエハ20aのp電極25とn電
極26との段差が吸収される。
次に、図10(d)に示すように、LEDウエハ20aのAuバンプ30側の面に異方
性導電フィルム50を仮圧着する。異方性導電フィルム50としては、接着剤としての熱
硬化性樹脂中に硬質の金属粒子または金属薄層がメッキ形成されたプラスチック粒子を混
入させた異方性導電材を用いる。本実施例では、前者の熱硬化性樹脂中に金属粒子を混入
した異方性導電材を用いる。
この異方性導電フィルム50は、セパレータと熱硬化性樹脂との2層構造を有する。平
坦面上で異方性導電フィルム50上にLEDウエハ20aを押し当てて加熱圧着すること
によりLEDウエハ20aの全面に熱硬化性樹脂を転写させ、セパレータフィルムから熱
硬化性樹脂を遊離させる。
次に、図11(e)に示すように、LEDウエハ20aのAuバンプ30を積層型アル
ミナ基板10の電極パッド13に位置合わせし、積層型アルミナ基板10上にLEDウエ
ハ20aを貼り合わせて、所定の加熱および加圧を行い、両者を電気的にかつ機械的に接
合する。
この場合、異方性導電フィルム50の熱硬化性樹脂に混入された金属粒子が、LEDウ
エハ20aのp電極25およびn電極26と積層型アルミナ基板10の電極パッド13と
の双方の表面酸化膜を突き破ってそれぞれp電極25およびn電極26の金属および電極
パッド13の金属中に食い込む。それにより、電気的に安定した接続が行われる。同時に
、一時的に低流動化した熱硬化性樹脂が積層型アルミナ基板10とLEDウエハ20aと
の間隙を埋めて両者を接着する。
なお、積層型アルミナ基板10の電極パッド13およびLEDウエハ20aのp電極2
5およびn電極26以外の領域には所定の圧力が加わらないため、金属粒子は熱硬化性樹
脂で覆われ、絶縁性が保たれている。
なお、第3の実施例の製造方法を図6のチップ型発光素子100の製造に適用してもよ
い。
本実施例の製造方法においても、第1および第2の実施例と同様に、薄型化、小型化、
コンパクト化、高輝度化および低コスト化が図られたチップ型発光素子100が得られる
以上のように、上記実施例の製造方法によれば、サファイア基板21上へのLED発光
層28ならびにp電極25およびn電極26のパターニングといったウエハプロセスから
半田材料を用いた面実装可能なチップ型発光素子100の形成までを一貫してウエハ状態
で行うことにより、同時に数千個のチップ型発光素子100を作製することが可能となる
図12(a),(b)は図1または図6のチップ型発光素子100を用いたLEDラン
プの一例を示すそれぞれ模式的平面図および模式的断面図である。
図12に示すように、チップ型発光素子100は透光性樹脂からなる透光性基板110
内に透光性樹脂接着剤で固定されている。透光性基板110上には透光性樹脂からなるド
ーム型レンズ120が設けられている。透光性基板110およびドーム型レンズ120は
透光性樹脂成形体により構成される。
図13は図1または図6のチップ型発光素子110を用いたLEDランプの他の例を示
す模式的斜視図である。
図13に示すように、駆動ドライバ内蔵のベース基板130上に複数のチップ型発光素
子100が一列に配置され、複数のチップ型発光素子100上に透光性樹脂からなる半円
柱状の集光レンズ140が設けられている。
このように、図1または図6のチップ型発光素子100は、サイズ0.6mm×0.3
mmおよび厚み0.35mmと非常に小型であるため、大きな実装面積を必要としない。
したがって、図13に示すようにコンパクトな棒状のLEDランプが実現される。
なお、図13の例では、集光レンズ140が設けられているが、図13のLEDランプ
を広視野が要求されるバックライト、表示装置等に用いる場合には、集光レンズ140を
設けなくてよい。
本発明の第1の実施例におけるチップ型発光素子の模式的断面図である。 図1のチップ型発光素子に用いられる積層型アルミナ基板の模式的平面図、模式的断面図および模式的底面図である。 図1のチップ型発光素子に用いられるLEDチップの模式的平面図および模式的断面図である。 図1のチップ型発光素子の製造方法を示す模式的工程断面図である。 図1のチップ型発光素子の製造方法を示す模式的工程断面図である。 本発明の第2の実施例におけるチップ型発光素子の模式的断面図である。 図6のチップ型発光素子に用いられる積層型アルミナ基板の模式的平面図、模式的断面図および模式的底面図である。 図6のチップ型発光素子の製造方法を示す模式的工程断面図である。 図6のチップ型発光素子の製造方法を示す模式的工程断面図である。 本発明の第3の実施例におけるチップ型発光素子の製造方法を示す模式的工程断面図である。 本発明の第3の実施例におけるチップ型発光素子の製造方法を示す模式的工程断面図である。 図1または図6のチップ型発光素子を用いたLEDランプの一例を示す模式的平面図および模式的断面図である。 図1または図6のチップ型発光素子を用いたLEDランプの他の例を示す模式的斜視図である。 従来のチップ型発光素子の一例を示す模式的斜視図である。 従来のチップ型発光素子の他の例を示す模式的斜視図である。
10 積層型アルミナ基板
11 第1層アルミナシート
12 第2層アルミナシート
13 電極パッド
14 裏面引出し電極
15 スルーホール
16 金属膜
16a 切欠き
16b スルーホール
20 LEDチップ
20a LEDウエハ
21 サファイア基板
25 p電極
26 n電極
28 LED発光層
30 Auバンプ
31 銀ペースト
32,42 アンダーフィル樹脂
40 共晶半田バンプ
41 半田ボール
50 異方性導電フィルム
100 チップ型発光素子
110 透光性基板
120 ドーム型レンズ
130 ベース
140 集光レンズ

Claims (1)

  1. 支持部材上に発光素子が貼り合わされている発光装置であって、
    前記支持部材は、
    絶縁基板と、前記絶縁基板の上面に形成された一対の導電膜と、
    前記絶縁基板の裏面において前記導電膜に対応する位置に形成された裏面引出し電極と、
    前記導電膜と前記裏面引出し電極とを接続する接続部と、
    前記裏面引出し電極と接続された金属膜とを備え、
    前記発光素子は、
    透光性基板上に形成されたn型半導体層と、
    前記n型半導体層の上面の一部領域が露出するように前記n型半導体層上に形成されたp
    型半導体層と、
    前記n型半導体層の前記露出された領域上に形成されたn電極と、前記p型半導体層上に
    形成されたp電極と、前記n型半導体層の前記露出された領域を覆うように前記発光素子
    の上面に形成されるとともに前記n電極及び前記p電極の一部がそれぞれ露出する窓を有
    する絶縁保護膜と、を備え、
    前記p電極と前記n電極がそれぞれ前記一対の導電膜に接合されていることを特徴とする
    発光装置。

JP2013238398A 2013-11-19 2013-11-19 発光装置 Pending JP2014033233A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013238398A JP2014033233A (ja) 2013-11-19 2013-11-19 発光装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013238398A JP2014033233A (ja) 2013-11-19 2013-11-19 発光装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012102181A Division JP2012165016A (ja) 2012-04-27 2012-04-27 発光装置

Publications (1)

Publication Number Publication Date
JP2014033233A true JP2014033233A (ja) 2014-02-20

Family

ID=50282773

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013238398A Pending JP2014033233A (ja) 2013-11-19 2013-11-19 発光装置

Country Status (1)

Country Link
JP (1) JP2014033233A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018517291A (ja) * 2015-05-11 2018-06-28 サエス・ゲッターズ・エッセ・ピ・ア Ledシステム
WO2022248496A1 (de) * 2021-05-27 2022-12-01 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines trägers, verfahren zur herstellung eines elektrischen bauteils, träger und elektrisches bauelement
CN110676285B (zh) * 2019-10-25 2024-05-17 佛山市国星半导体技术有限公司 一种多合一MicroLED芯片及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06350206A (ja) * 1993-06-04 1994-12-22 Osaka Shinku Kagaku Kk 立体回路基板及びその製造方法
JPH09270537A (ja) * 1996-04-01 1997-10-14 Nichia Chem Ind Ltd 光電変換装置
JPH09283803A (ja) * 1996-04-09 1997-10-31 Nichia Chem Ind Ltd チップタイプled及びその製造方法
JPH1012932A (ja) * 1996-01-18 1998-01-16 Motorola Inc 基板を除去したledディスプレイ・パッケージおよび製造方法
JPH118414A (ja) * 1997-06-18 1999-01-12 Sony Corp 半導体装置および半導体発光装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06350206A (ja) * 1993-06-04 1994-12-22 Osaka Shinku Kagaku Kk 立体回路基板及びその製造方法
JPH1012932A (ja) * 1996-01-18 1998-01-16 Motorola Inc 基板を除去したledディスプレイ・パッケージおよび製造方法
JPH09270537A (ja) * 1996-04-01 1997-10-14 Nichia Chem Ind Ltd 光電変換装置
JPH09283803A (ja) * 1996-04-09 1997-10-31 Nichia Chem Ind Ltd チップタイプled及びその製造方法
JPH118414A (ja) * 1997-06-18 1999-01-12 Sony Corp 半導体装置および半導体発光装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018517291A (ja) * 2015-05-11 2018-06-28 サエス・ゲッターズ・エッセ・ピ・ア Ledシステム
CN110676285B (zh) * 2019-10-25 2024-05-17 佛山市国星半导体技术有限公司 一种多合一MicroLED芯片及其制作方法
WO2022248496A1 (de) * 2021-05-27 2022-12-01 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines trägers, verfahren zur herstellung eines elektrischen bauteils, träger und elektrisches bauelement

Similar Documents

Publication Publication Date Title
TWI661580B (zh) 發光裝置
JP4961887B2 (ja) 固体素子デバイス
US9847463B2 (en) Method of manufacturing light emitting device including metal patterns and cut-out section
US8614109B2 (en) Semiconductor light-emitting apparatus and method of fabricating the same
EP1594171A2 (en) Semiconductor light emitting device with flexible substrate
WO2008047933A1 (en) Package assembly for upper/lower electrode light-emitting diodes and light-emitting device manufacturing method using same
WO2010050067A1 (ja) 発光素子パッケージ用基板及び発光素子パッケージ
JP3685633B2 (ja) チップ型発光素子およびその製造方法
US9425373B2 (en) Light emitting module
KR101192183B1 (ko) Led 패키지와 led 패키지용 금속 서브마운트 및 그 제조방법
JP2005123657A (ja) チップ型発光素子およびその製造方法
JP2012165016A (ja) 発光装置
US10651336B2 (en) Light-emitting device
JP2008098296A (ja) 発光装置およびその製造方法
JP2006279080A (ja) 発光素子ウエハの固定方法
JP2008263246A (ja) 発光装置
JP6361374B2 (ja) 発光装置及びその製造方法
TWI393273B (zh) 發光二極體組件之製造方法
JP2007306035A (ja) 発光素子の製造方法
JP2014033233A (ja) 発光装置
JP5912471B2 (ja) 半導体デバイス
JPWO2004082036A1 (ja) 固体素子デバイスおよびその製造方法
JP5995579B2 (ja) 半導体発光装置及びその製造方法
JP6210211B2 (ja) 発光装置の製造方法
JP2008021738A (ja) 発光素子

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131213

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141118

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150216

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150312

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150410

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150515

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150811