JP4032716B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4032716B2 JP4032716B2 JP2001364865A JP2001364865A JP4032716B2 JP 4032716 B2 JP4032716 B2 JP 4032716B2 JP 2001364865 A JP2001364865 A JP 2001364865A JP 2001364865 A JP2001364865 A JP 2001364865A JP 4032716 B2 JP4032716 B2 JP 4032716B2
- Authority
- JP
- Japan
- Prior art keywords
- manufacturing
- semiconductor device
- substrate
- wiring
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は樹脂パッケージの内部に配設された半導体素子を該樹脂パッケージごとに配列させてなる半導体装置の製造方法に関する。
【０００２】
【従来の技術】
従来、素子をマトリクス状に配列して画像表示装置に組み上げる場合には、液晶表示装置（ＬＣＤ：Liquid Crystal Display）やプラズマディスプレイパネル（ＰＤＰ：Plasma Display Panel）のように基板上に素子を形成するか、或いは発光ダイオードディスプレイ（ＬＥＤディスプレイ）のように単体のＬＥＤパッケージを配列することが行われている。従来のＬＣＤ、ＰＤＰの如き画像表示装置においては、素子や画素のピッチとその製造プロセスに関し、素子分離ができないために製造プロセスの当初から各素子はその画像表示装置の画素ピッチだけ間隔を空けて形成することが通常行われている。また、例えば特開平１１−２６７３３号公報に記載される液晶表示装置においては、液晶制御素子としての薄膜デバイスの製造時に使用した基板と製品の実装時に使用する基板とを異ならせ、実装時に使用する基板に対して薄膜デバイスを転写することが行われている。一方ＬＥＤディスプレイなどの半導体装置の場合にはＬＥＤチップをダイシング後に取り出し、個別にワイヤーボンドもしくはフリップチップによるバンプ接続により外部電極に接続してＬＥＤディスプレイなどの半導体装置を製造することが行われている。このような半導体素子を実装する方法として、例えば、特開平４−３０２４４４号公報に記載される実装方法があり、バンプが形成された面を下方に向けた状態で仮付けし、その後で一括して加熱して半導体素子のバンプと基板の配線パターンを電気的に接続させる方法がある。
【０００３】
【発明が解決しようとする課題】
ところで、画像表示装置などの半導体装置をＬＥＤディスプレイによって製造する場合、発光素子であるＬＥＤ（発光ダイオード）は一般的に高価である為、１枚のウエハから数多くのＬＥＤチップを製造することによりＬＥＤを用いたディスプレイを低コストにできる。すなわち、ＬＥＤチップの大きさを従来約３００μｍ角のものを数十μｍ角のＬＥＤチップにして、それを接続して画像表示装置を製造すれば画像表示装置の価格を下げることができる。
【０００４】
このような微小なＬＥＤチップを基板上に配列させる場合、１つ１つの素子を把持し、それを所要の位置に並べることは技術的に容易ではない。例えば、数十μｍ角のＬＥＤチップを把持できるような極めて特殊な治具が必要になり、また、そのような小さな数十μｍ角のＬＥＤチップに対する配線も技術的に精度良く行うことが難しい。そのため各数十μｍ角のＬＥＤチップを樹脂パッケージに封止し、その樹脂パッケージごと取り扱うことで、実装精度を向上させようとする技術が提案されている（特願２０００−３９６２２５号の明細書及び図面など）。すなわち樹脂パッケージ単位で取り扱うことで、容易に樹脂パッケージを転写したり、把持したり、配線を施したりすることができ、その実装精度も高めることが可能である。
【０００５】
このようなＬＥＤチップを樹脂パッケージ内に配置し、その樹脂パッケージをマトリクス状に配列させることで樹脂パッケージを透過したLEDからの光によるＬＥＤディスプレイが構成される。個々の樹脂パッケージ内のＬＥＤチップには、所要の信号線などを配線する必要があり、そのような配線の形成は樹脂パッケージを基板上に配列させてから、全面を樹脂層で固め、次いでレーザービームなどによって所要のコンタクトホールやビアホールを樹脂層に形成し、全面に金属薄膜を形成した後に、その金属薄膜を所定のパターンにフォトリソグラフィー技術を用いて配線層に加工する。この配線層の加工の際には、フォトレジスト膜をマスクとするエッチングが用いられ、所要の微細加工が行われる。
【０００６】
ところが、このようなＬＥＤチップを樹脂パッケージ内に配置する装置の場合、樹脂層に形成されるビアホールなどの深さは２０から３０μｍ程度になり、そのような比較的アスペクト比の大きなビアホールの側壁及び底部に亘って金属薄膜を形成することは容易ではない。また、フォトレジスト膜をマスクとするエッチングでは、フォトレジストの塗布、選択露光、エッチング、フォトレジストも除去などの工程が必要なため、その工程数の削減が求められている。更にＬＥＤチップを樹脂パッケージ内に配置する場合、ビアホールの深さについて、樹脂パッケージ上の電極パッドを覆う樹脂層に対して形成するビアホールと、実装用の基板上に形成された配線層を取り出すためのビアホールではその深さが異なることになり、異なる深さのビアホールに同程度の接続用の金属薄膜を形成し且つ十分な接続を図ることは容易でない。
【０００７】
そこで、本発明は上述の技術的な課題に鑑み、樹脂パッケージの内部に配設された半導体素子を該樹脂パッケージごとに配列させてなる半導体装置の製造方法において、少ない工程数で確実な配線を実現するための半導体装置の製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、上述の技術的な課題を解決するため、基板上に樹脂で覆われた半導体素子を配列させる工程と、半導体素子上に絶縁膜を形成する工程と、絶縁膜の表面から型を押し当て、半導体素子の電極、又は配線に対応する位置に凹部を形成する工程と、凹部を介して、電極又は配線と電気的に接続する配線層を形成する工程とを有する
ことを特徴とする。
【０００９】
本発明によれば、基板上に樹脂で覆われた半導体素子を配列させた後、樹脂で覆われた半導体素子上に絶縁膜を形成し、その上から型を押し当てることで、絶縁膜は型の形状に合わせて塑性変形され、ビアホールなどの凹部分が型の押し当て時点で形成される。すなわち、エッチングやレジスト膜の形成というような煩雑な工程を経ないで、短時間に凹部を形成でき、素子自体は予め樹脂で覆われているために、型を押し当てた際に生ずる歪などの影響からも隔離される。
【００１０】
本発明の他の半導体装置の製造方法は、基板上に樹脂で覆われた半導体素子を配列させる工程と、半導体素子上に絶縁膜を形成する工程と、絶縁膜の表面から型を押し当て、半導体素子の電極、又は配線に対応する位置に凹部を形成する工程と、凹部に導電層を充填する工程と、凹部を介して、電極又は配線と電気的に接続する配線層を形成する工程とを有することを特徴とする。
【００１１】
本発明の半導体装置の製造方法によれば、前記樹脂で覆われた半導体素子は絶縁膜で被覆され、その絶縁膜の表面には凹部が形成される。この凹部には導電層が充填され、このように凹部に導電層を形成することで、該導電層を配線層の一部とするような構造にすることができ、この凹部に充填される絶縁膜の表面側からの研磨によって配線層の延長されるパターンに形成させることも可能である。
【００１２】
【発明の実施の形態】
本実施形態の半導体装置の製造方法は、樹脂パッケージ内に発光ダイオードを配置したものをマトリクス状に配列し、プレス装置で凹凸を形成した後に研磨によって所要の配線パターンを形成する例である。本実施形態では、成長基板上に密に形成された発光ダイオードが離間するように転写され、転写後に樹脂に固められてパッケージに収容される。この樹脂パッケージ状態のままにさらに離間するように転写されて、マトリクス状に配列される。
【００１３】
先ず、図１を用いて選択転写による拡大転写について説明する。この図１に示す選択転写においては、マトリクス状に配列された素子の一部を間引いて転写する間引き転写が行われる。間引き転写は転写元の基板と転写先の基板（部材）を対峙させて選択的に素子を転写することで行われるが、転写先の基板（部材）を大きなサイズとすることで、転写元の基板上に有る素子の全部を転写先の基板（部材）に移動させることが可能である。
【００１４】
図１は第一転写工程での拡大率３の場合の例を示しており、第一基板１０を単位とすると第二基板１１は３の二乗の９倍の面積を有する。このため転写元の基板である第一基板１０上に有る素子１２の全部を転写するために、全部で９回の転写が行われる。第一基板１０上にマトリクス状に配される素子１２を３ｘ３のマトリクス単位毎に分けて、その中の１つの素子１２が第二基板１１に順次転写されて最終的に全体の素子１２が転写される。
【００１５】
図１の（ａ）は第一基板１０上の素子１２の中３×３のマトリクス単位毎で第１番目の素子１２が第二基板１１に転写されるところを模式的に示しており、図１の（ｂ）は３×３のマトリクス単位毎で第２番目の素子１２が第二基板１１に転写されるところを模式的に示している。第２番目の転写では、第一基板１０の第二基板１１に対するアライメント位置が図中垂直方向にずれており、同様の間引き転写を繰り返すことで、素子１２を離間させて配置することができる。また図１の（ｃ）は３×３のマトリクス単位毎で第８番目の素子１２が第二基板１１に転写されるところを模式的に示しており、図１の（ｄ）は３×３のマトリクス単位毎で第９番目の素子１２が第二基板１１に転写されるところを模式的に示している。この３×３のマトリクス単位毎で第９番目の素子１２が転写された時点で、第一基板１０には素子１２がなくなり、第二基板１１にはマトリクス状に複数の素子１２が離間された形式で保持されることになる。なお、この図１に示した拡大転写法は、一例を示したものに過ぎず、一度に転写される素子の数や転写パターンなどは任意に設定できる。
【００１６】
図２に本実施形態で使用される素子の一例としての発光素子の構造を示す。図２の（ａ）が素子断面図であり、図２の（ｂ）が平面図である。この発光素子はＧａＮ系の発光ダイオードであり、たとえばサファイヤ基板上に結晶成長される素子である。このようなＧａＮ系の発光ダイオードでは、基板を透過するレーザー照射によってレーザーアブレーションが生じ、ＧａＮの窒素が気化する現象にともなってサファイヤ基板とＧａＮ系の成長層の間の界面で膜剥がれが生じ、素子分離を容易なものにできる特徴を有している。
【００１７】
まず、その構造については、ＧａＮ系半導体層からなる下地成長層３１上に選択成長された六角錐形状のＧａＮ層３２が形成されている。なお、下地成長層３１上には図示しない絶縁膜が存在し、六角錐形状のＧａＮ層３２はその絶縁膜を開口した部分にＭＯＣＶＤ法などによって形成される。このＧａＮ層３２は、成長時に使用されるサファイヤ基板の主面をＣ面とした場合にＳ面（１−１０１面）で覆われたピラミッド型の成長層であり、シリコンをドープさせた領域である。このＧａＮ層３２の傾斜したＳ面の部分はダブルへテロ構造のクラッドとして機能する。ＧａＮ層３２の傾斜したＳ面を覆うように活性層であるＩｎＧａＮ層３３が形成されており、その外側にマグネシュームドープのＧａＮ層３４が形成される。このマグネシュームドープのＧａＮ層３４もクラッドとして機能する。
【００１８】
このような発光ダイオードには、ｐ電極３５とｎ電極３６が形成されている。ｐ電極３５はマグネシュームドープのＧａＮ層３４上に形成されるＮｉ／Ｐｔ／ＡｕまたはＮｉ（Ｐｄ）／Ｐｔ／Ａｕなどの金属材料を蒸着して形成される。ｎ電極３６は前述の図示しない絶縁膜を開口した部分でＴｉ／Ａｌ／Ｐｔ／Ａｕなどの金属材料を蒸着して形成される。なお、下地成長層３１の裏面側からｎ電極取り出しを行う場合は、ｎ電極３６の形成は下地成長層３１の表面側には不要となる。
【００１９】
このような構造のＧａＮ系の発光ダイオードは、青色発光も可能な素子であって、特にレーザーアブレーションよって比較的簡単にサファイヤ基板から剥離することができ、レーザービームを選択的に照射することで選択的な剥離が実現される。なお、ＧａＮ系の発光ダイオードとしては、平板上や帯状に活性層が形成される構造であっても良く、上端部にＣ面が形成された角錐構造のものであっても良い。また、他の窒化物系発光素子や化合物半導体素子などであっても良い。さらに、赤色発光を行う発光ダイオードの場合は、上述の如きピラミッド構造の素子ではなく、薄膜を積層したプレーナー構造であっても良い。また、発光ダイオードの代わりに半導体レーザーを用いることも可能である。
【００２０】
次に、図３乃至図１９を参照しながら、ＧａＮ系の発光ダイオードの選択転写による半導体装置の製造方法について説明する。このＧａＮ系の発光ダイオードとしては図２に示したような素子を用いている。
【００２１】
先ず、図３に示すように、第一基板４１の主面上には複数の発光ダイオード４２がマトリクス状に形成されている。発光ダイオード４２の大きさは数μｍ乃至約１００μｍ、好ましくは約１０μｍ乃至３０μｍ程度とすることができる。発光ダイオード４２は図２に示したようにピラミッド型の結晶成長層から構成される略六角錐形状の尖頭部４２ａを有している。発光ダイオード４２は窒化物系半導体層であるＧａＮ系の材料からなる。第一基板４１の構成材料としてはサファイヤ基板などのように発光ダイオード４２に照射されるレーザ光の波長の透過率の高い材料が用いられる。発光ダイオード４２にはｐ電極などまでは形成されているが最終的な配線は未だなされておらず、素子間分離の溝が形成されていて、個々の発光ダイオード４２は分離できる状態にある。この溝の形成は例えば反応性イオンエッチングで行う。このような第一基板４１を第二基板４３にほとんど当接する程度の距離を空けて対峙させて選択的な転写を行う。
【００２２】
転写に際して、図３に示すように、第二基板４３の第一基板４１に対峙する面には接着剤層である熱可塑性樹脂層４４が予め形成されている。ここで第二基板４３の例としては、ガラス基板、石英ガラス基板、プラスチック基板などを用いることができ、第二基板４３上の熱可塑性樹脂層４４の例としては、例えばポリスルホン(Polysulfone)、アラミド、ポリカーボネート、熱可塑性ポリイミドなどが挙げられ、接着性を高めるために、エチレン−酢酸ビニル共重合体、ポリ酢酸ビニル、ポリエチレン、ポリプロピレン、ポリアミドなどを用いたり若しくは配合したりしても良く、さらには粘着性を付与するためにロジン、変性ロジン、粘着性ポリマー、テルペン、変性テルペン、炭化水素類、および塩素化炭化水素などを調合するようにしても良い。また、熱可塑性樹脂層４４の膜厚は、尖頭部４２ａの高さ程度に設定される。熱可塑性樹脂層４４は未硬化であっても良く逆に硬化していても良いが、発光ダイオード４２の尖頭部４２ａが接した際に、その尖頭部４２ａを塑性変形によって保持する程度の硬さを有していることが好ましい。
【００２３】
続いて、選択的なエネルギービームの照射を行って、レーザーアブレーションを起こさせて発光ダイオード４２を第一基板４１から剥離する。このときのエネルギービームとしては、エキシマレーザーやＹＡＧレーザーなどのレーザー光４５が使用される。レーザー光４５はそのコヒーレントな特性から、十分に照射径を絞ったサイズにすることができ、所要の走査によって必要な発光ダイオード４２の裏面に選択的に照射させることができる。選択対象位置の発光ダイオード４２をレーザー光４５にて第一基板４１の裏面から照射して発光ダイオード４２を第一基板４１からレーザーアブレーションを利用して剥離する。なお選択対象位置とは、図１のように順次移行していくものであり、所要回数に繰り返しによって全面に展開される。ＧａＮ系の発光ダイオード４２はサファイヤとの界面でレーザーアブレーションを生じさせ金属のＧａと窒素に分解することから、比較的簡単に剥離できる。なお、この際のレーザー光４５の照射径は選択にかかる発光ダイオード４２の裏面を完全に照射する程度の径である。
【００２４】
このレーザーアブレーションを利用した剥離によって、選択照射にかかる発光ダイオード４２はＧａＮ層と第一基板４１の界面で分離し、図４に示すように反対側の熱可塑性樹脂層４４の表面に発光ダイオード４２の尖頭部４２ａすなわちｐ電極部分を突き刺すようにして転写される。選択的なレーザー照射がなされなかった発光ダイオード４２は、そのまま第一基板４１上に残り、以降の選択転写時に転写される。なお、図４では２ピッチ分だけ離間した発光ダイオード４２だけが選択的に転写されているが、必ずしも間引きされる間隔は２ピッチ分でなくとも良い。このような選択的な転写によっては発光ダイオード４２は第一基板４１上に配列されている時よりも離間して第二基板４３上に配列される。
【００２５】
次に、選択的な発光ダイオード４２の第一基板４１から第二基板４３への転写を行ったところで、図５に示すように、熱可塑性樹脂層４４を更に塑性変形させて各発光ダイオード４２を十分に圧着する。この圧着は、第二基板４３の熱可塑性樹脂層４４の側から、加圧板４６を加圧することで行われる。この時同時に、熱可塑性樹脂層４４を軟化させて尖頭部４２ａを有する発光ダイオード４２との接触面積を拡大させるため、熱可塑性樹脂層４４を加熱する。この加熱温度は熱可塑性樹脂層４４の軟化温度程度となるに設定される。熱可塑性樹脂層４４の加熱は、加圧板４６にパルスヒート制御装置などの加熱手段を配設することで行っても良く、第二基板４３を透過するような赤外線照射などによって行っても良い。加圧板４６の表面には離型部材４７が形成され、軟化した熱可塑性樹脂層４４と加圧板４６が接着するような問題を未然に防止する。この離型部材４７は平坦なフッ化樹脂コート層であり、加圧板４６はモリブデンやチタンなどの材料によって構成することができる。
【００２６】
加圧板４６を第二基板４３から離すと、図６に示すように、フッ化樹脂コートされた離型部材４７の表面で各発光ダイオードが熱可塑性樹脂層４４と共に分離される。加圧及び加熱された熱可塑性樹脂層４４と発光ダイオード４２は、平坦な離型部材４７の面を反映してほぼ平坦な面を構成する。前述のように、熱可塑性樹脂層４４の膜厚は尖頭部４２ａの高さ程度であるため、加圧板４６の側には溶融した熱可塑性樹脂層４４が回り込むことはなく、発光ダイオード４２の平坦な裏面４２ｂが現れる。当該転写工程に続く配線工程では、発光ダイオード４２の現れた平坦な裏面４２ｂに対して配線を形成することも可能である。加圧板４６は、熱可塑性樹脂層４４が冷却して硬化してから離される。
【００２７】
上述の素子の選択転写方法においては、最密状態で形成された発光ダイオード４２が第二基板４３上に間引きによって離間して転写されることになる。この時、熱可塑性樹脂層４４がその塑性変形によって発光ダイオード４２の尖頭部４２ａに圧接して、確実に保持される。また、レーザーなどの照射によって素子近傍に局所的にエネルギーを与えて比較的に短時間での加熱処理が施され、低コスト化を図ることができると共に保持される位置も正確なため歩留まりの低下も防止できる。また、発光ダイオード４２の第二基板４３への転写には、ＧａＮ系材料がサファイヤとの界面で金属のＧａと窒素に分解することを利用して、比較的簡単に剥離できる。
【００２８】
このような図３乃至図６に示した拡大転写法を用いて、図７に示すように素子間が離間した状態の発光ダイオード４２を支持基板５０上に熱可塑性樹脂層４４ごと再度転写する。熱可塑性樹脂層４４は第二基板４３から剥がされて転写されるが、その際にレーザーアブレーションを用いて熱可塑性樹脂層４４と第二基板４３を剥離することも可能である。支持基板５０は、剛性の有る所要の材料からなる基板であり、ガラス基板や、シリコン基板、サファイア基板、ＳｉＣ基板などの種々の材料により構成できる。
【００２９】
次いで、図８に示すように、熱可塑性樹脂層４４をフォトリソグラフィー技術によって開口し、発光ダイオード４２の尖頭部４２ａを開口部５１の底部に臨ませる。この際露出する尖頭部４２ａは例えばｐ側電極の一部である。
【００３０】
このような発光ダイオード４２の尖頭部４２ａの周囲の熱可塑性樹脂層４４を除去した後、全面に金属薄膜を形成し、図９に示すように、その金属薄膜を所要の電極取り出し部５２の形状にパターニングする。この電極取り出し部５２の形状は、前記発光ダイオード４２の尖頭部４２ａに接続し、そこから開口部５１の側壁に沿って延在され、さらに開口部５１の上端部で熱可塑性樹脂層４４の表面に沿って延在される。電極取り出し部５２には、後の工程でビアホールによるコンタクトが形成される。
【００３１】
このような電極取り出し部５２を各発光ダイオード４２ごとに形成した後で、図１０に示すように全面を樹脂層５３で被覆する。この樹脂層５３の構成材料としては、熱可塑性樹脂層４４と同様に、例えばポリスルホン(Polysulfone)、アラミド、ポリカーボネート、熱可塑性ポリイミドなどが挙げられ、接着性を高めるために、エチレン−酢酸ビニル共重合体、ポリ酢酸ビニル、ポリエチレン、ポリプロピレン、ポリアミドなどを用いたり若しくは配合したりしても良く、さらには粘着性を付与するためにロジン、変性ロジン、粘着性ポリマー、テルペン、変性テルペン、炭化水素類、および塩素化炭化水素などを調合するようにしても良い。樹脂層５３は特に電極取り出し部５２の形成のために開口した凹部を埋めるように形成され、樹脂層５３の表面は平坦化される。
【００３２】
次いで、図１１に示すように、樹脂層５３に被覆された各発光ダイオード４２は熱可塑性樹脂層４４の内部に固定されたまま樹脂層５３の表面を第２支持基板５４の表面に合わせた形で第二支持基板５４上に転写される。この転写によって発光ダイオード４２のｎ側電極４２ｂが熱可塑性樹脂層４４と共に表面に位置することになる。この転写の際にも、レーザーアブレーションを利用することができ、発光ダイオード４２のＧａＮ層部分では窒素を発生させ、熱可塑性樹脂層４４の部分では構成分子を気化させて、転写を促進させることができる。
【００３３】
第二支持基板５４上に転写されたところで、図１２に示すように、もう一方の電極取り出し部５５を形成する。この電極取り出し部５５は、電極パッド部としても機能する領域であり、各発光ダイオード４２のｎ側電極４２ｂに接続し、そこから広がるように延在される。電極取り出し部５５は、例えば金属薄膜からなり、先に形成した電極取り出し部５２と垂直方向で重ならない位置に形成される。
【００３４】
ｎ側電極の側の電極取り出し部５２を形成した後、レーザーダイシング法やフォトリソグラフィー法などにより、発光ダイオード４２を各素子ごとに分離する。この時、発光ダイオード４２は樹脂層４４、５３によって覆われており、図１３に示すように、樹脂層４４、５３をレーザーダイシング法などで溝５６を形成するように分離することで樹脂層４４、５３がマトリクス状に分離され、１つの発光ダイオード４２を中心に配置した樹脂パッケージ５７が形成される。例えば、縦横に延長される格子状に溝５６を形成することで、樹脂パッケージ５７の平面形状は矩形状若しくは正方形状とされる。この樹脂パッケージ５７からは発光ダイオード４２のｎ側電極４２ｂに接続する電極取り出し部５５がパッケージ表面に臨んで形成されるが、ｐ側電極側の電極取り出し部５２は樹脂層５３と熱可塑性樹脂層４４の間に存在してパッケージ表面には臨んでいない。
【００３５】
このような発光ダイオード４２を埋設して構成される樹脂パッケージ５７を形成した後、図１４に示すように各樹脂パッケージ５７は配列用基板５８上に更に転写される。この転写の際には、図示のような真空チャック部材５９が吸着治具として各樹脂パッケージ５７を搬送する。具体的には、先の第二支持基板５４上の各樹脂パッケージ５７は、順次、真空チャック部材５９の負圧を生成する吸着部６０に把持され、この真空チャック部材５９に吸着されたまま配列用基板５８の所定の位置まで保持される。配列用基板５８の所定の位置まで運ばれた後、吸着部６０の負圧を解除して、樹脂パッケージ５７をその位置に装着させる。配列用基板５８上にはシリコーン粘着材層６１が設けられており、そのシリコーン粘着材層６１の表面に発光ダイオード４２を発光素子とする樹脂パッケージ５７が取り付けられる。シリコーン粘着材層６１の表面に樹脂パーケージ５７を圧着することで、シリコーン粘着材層６１のタック性を利用した位置決めがなされる。シリコーン粘着材層６１の表面に載せられる各樹脂パッケージ５７は、一種類のものとは限らず、本実施形態では多種類のパッケージをシリコーン粘着材層６１の表面に載せるようにすることができる。例えば、製造にかかる素子が画像表示装置を製造するためのものである場合、赤色発光ダイオード、青色発光ダイオード、緑色発光ダイオードの３色が用いられ、三種類の発光ダイオードをそれぞれ配列するように三種類の樹脂パッケージ５７が配列される。図１４では、樹脂パッケージ５７として、赤色発光ダイオード１００Ｒを内蔵した樹脂パッケージ５７Ｒが隣に実装される。樹脂パッケージ５７は１つ１つシリコーン粘着材層６１の表面に載せていくことも可能であるが、複数個まとめて転写するようにすることもできる。
【００３６】
続いて、全面に絶縁膜として紫外線硬化型樹脂層、熱硬化型樹脂層、熱硬化型樹脂層などの樹脂層６２を形成する。この樹脂層６２としては、例えばエポキシ樹脂、ポリイミド樹脂、アクリル樹脂などを選ぶことができる。樹脂層６２は樹脂パッケージ５７を実質的に覆うような膜厚で形成される。この樹脂層６２が硬化する前に、図１５に示すように、金型６３が樹脂層６２に対して押し当てられ、該樹脂層６２の表面に凹部６４ｓ、６４ｍ、６４ｄを形成する。金型６３は、所要のレーザー加工及び電鋳加工によって凹凸を型表面に形成した構造を有し、特に樹脂パッケージ５７の電極取り出し部５５に対応した浅い凹部６４ｓと、樹脂パッケージ５７に埋設された電極取り出し部５２に対応した中程度の凹部６４ｍと、基板表面に近い部分に引き回された配線に接続するための深い凹部６４ｄとに対応するような凸部を有している。金型６３自体は、典型的には平板上の型部材に凹凸を有する構造であるが、画像表示装置は一般的に同じパターンの繰り返しで画素部分が構成されることが多いため、凹凸を有するローラーによって金型６３を構成することも可能である。また、本実施形態では、樹脂層６２を先に形成し、それを型押しして凹部６４ｓ、６４ｄを形成するようにしているが、樹脂層６２の形成前に先に金型６３を押し当て、金型６３と配列用基板５８の間に形成された空間に樹脂を流し込んで固めるようにしても良い。また、本実施形態では、３段の深さの凹部６４ｓ、６４ｍ、６４ｄを形成しているが、更に単一の深さや２段階の深さでも良く、多くの深さに対応した凹部を形成することも可能である。また、深さを変えたものだけではなく、その面積を変えたものを混在させることも可能である。
【００３７】
このような凹部６４ｓ、６４ｍ、６４ｄを樹脂層６２に形成した後、配列用基板５８がシリコーン粘着材層６１の裏面から剥離され、シリコーン粘着材層６１の裏面には代りに配線基板６５が貼り合わせられる。配線基板６５は、その表面に各発光ダイオードやダイオードの駆動回路などに対する電源線、接地線、信号線などの配線６６、６８が施された基板であり、配線６６はそれぞれ層間絶縁膜６７に被覆されている。配線６８は上側の配線層を微細加工して形成されたものであり、下層の配線６６とは層間絶縁膜６７によって絶縁されている。配線基板６５をシリコーン粘着材層６１の裏面に貼りあわせた後、図１６に示すように、金型６３が凹部６４ｓ、６４ｄを形成した樹脂層６２から離される。
【００３８】
金型６３の離型後、図１７に示すように凹部６４ｓ、６４ｍ、６４ｄの底部の樹脂層６２が除去される。この底部の樹脂層６２の除去は、例えばレーザーアブレーションなどのレーザー加工や酸素プラズマなどを利用することができる。底部の樹脂層６２の除去により、凹部６４ｓ、６４ｍ、６４ｄの底部では、電極取り出し部５２、５５や配線６６、６８の一部が露出する。特に、浅い凹部６４ｓ、中程度の凹部６４ｍの方は、電極取り出し部５５、５２に対応しており、樹脂パッケージ５７の熱可塑性樹脂層４４にビアホールを形成することで、熱可塑性樹脂層４４内に埋設されていた電極取り出し部５２もその表面が露出する。
【００３９】
このようにレーザーアブレーションや酸素プラズマなどを利用して、電極取り出し部５２、５５の表面や配線６６、６８の表面の樹脂層６２を除去した後、図１８に示すように、凹凸を有する樹脂層６２の表面に例えばスパッタリング法によって配線用金属薄膜７０を形成する。この配線用金属薄膜７０は例えばアルミニウム合金膜などからなり、ビアホールとしての凹部６４ｓ、凹部６４ｍ、凹部６４ｄの底部及び側壁部に金属薄膜が被着する。この段階では配線用金属薄膜７０は全面に形成されており、例えば大きな凹部６４ｄの部分に形成された配線用金属薄膜７０の内側には凹部７０ｈも形成されている。この凹部７０ｈやその他の部分を樹脂などでスピンコート法などにより埋め込むことも可能である。
【００４０】
配線用金属薄膜７０を形成した後、全面を研磨することで、配線用金属薄膜７０をパターニングする。すなわち、樹脂層６２の上面上に位置していた配線用金属薄膜７０は研磨によって除去され、その研磨面より下の部分に位置する配線用金属薄膜７０は残存する。残存される配線用金属薄膜７０を凹部６４ｓ、６４ｍ、６４ｄのビアホールの埋め込みと共に樹脂層６２上で引き回される配線部分として使用することもでき、このような配線部とビアの同時形成も簡単に可能である。凹部７０ｈなどを樹脂などで埋め込んでいた場合には、研磨によって金属薄膜と樹脂の混在したほぼ平坦な面が形成される。従って、さらなる配線を多層に施す場合に有利である。また、研磨のような機械的な研削手段を用いることで、エッチング液などを要しない加工が実現される。また、特に本実施形態では、研磨時には各素子は既に樹脂パッケージ５７、５７Ｒ内に埋設されていることから、このような機械的な研削や研磨によっても十分に装置を構成することができる。なお、実施形態では、研磨によって配線パターンの形成が行われるが、エッチバックなどによっても配線パターンを形成することもできる。
【００４１】
本実施形態の製造方法においては、図１９に示すように、研磨によって配線パターンが形成され、特にビアホールとして三種類の深さの凹部６４ｓ、６４ｍ、６４ｄに対しても同時に且つ精度良く形成することができ、段差によって通常配線が容易でない樹脂パッケージ５７、５７Ｒに埋設された素子に対しても確実な配線が可能である。
【００４２】
なお、上述の半導体装置の製造方法においては、素子として発光ダイオードの例について説明したが、本発明の半導体装置の製造方法に使用される素子として、他の発光素子、液晶制御素子、光電変換素子、圧電素子、薄膜トランジスタ素子、薄膜ダイオード素子、抵抗素子、スイッチング素子、微小磁気素子、微小光学素子から選ばれた素子若しくはその部分であっても良い。また、半導体装置としては発光ダイオードをアレイ状に配列させた画像表示装置について説明したが、これに限定されず他の各種素子、電子機器についても本発明を適用できる。
【００４３】
【発明の効果】
本発明の半導体装置の製造方法によれば、樹脂パッケージの内部に配設された半導体素子を該樹脂パッケージごとに配列させる際に、型を押し当てて凹部を形成して配線を形成することができ、凹部の形成にエッチングなどが不要であり、工程の簡略化を図ることができる。また、その凹部に金属薄膜を形成して研磨などによって配線パターンを形成することができ、多段にわたるビアホールの形成などの複雑な配線も同時かつ確実に行うことができる。また、半導体素子は予め樹脂パッケージの内部に配設されていることから、型を押し当てることや研磨などの機械的な作業を進めても素子自体にダメージが及ぶことがなく、さらに製造を容易に進めることができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の製造方法における転写法の一例を示す模式図である。
【図２】本発明の半導体装置の製造方法の一実施形態に用いられる発光ダイオードを示す図であって、（ａ）は側断面図であり、（ｂ）は平面図である。
【図３】本発明の半導体装置の製造方法の一実施形態の工程断面図であって、レーザーの照射工程を示す工程断面図である。
【図４】本発明の半導体装置の製造方法の一実施形態の工程断面図であって、発光ダイオードの転写工程を示す工程断面図である。
【図５】本発明の半導体装置の製造方法の一実施形態の工程断面図であって、発光ダイオードの熱可塑性樹脂層への埋め込み工程を示す工程断面図である。
【図６】本発明の半導体装置の製造方法の一実施形態の工程断面図であって、離型工程を示す工程断面図である。
【図７】本発明の半導体装置の製造方法の一実施形態の工程断面図であって、支持板の貼り合わせ工程を示す工程断面図である。
【図８】本発明の半導体装置の製造方法の一実施形態の工程断面図であって、発光ダイオードの尖頭部に対する開口部の形成工程を示す工程断面図である。
【図９】本発明の半導体装置の製造方法の一実施形態の工程断面図であって、発光ダイオードの尖頭部への電極取り出し部を形成する工程を示す工程断面図である。
【図１０】本発明の半導体装置の製造方法の一実施形態の工程断面図であって、電極取り出し部の埋め込み工程を示す工程断面図である。
【図１１】本発明の半導体装置の製造方法の一実施形態の工程断面図であって、発光ダイオードの裏面側を露出させる転写工程を示す工程断面図である。
【図１２】本発明の半導体装置の製造方法の一実施形態の工程断面図であって、他の電極取り出し部の形成工程を示す工程断面図である。
【図１３】本発明の半導体装置の製造方法の一実施形態の工程断面図であって、樹脂パッケージの間のダイシング工程を示す工程断面図である。
【図１４】本発明の半導体装置の製造方法の一実施形態の工程断面図であって、真空チャッキングによる樹脂パッケージの転写工程を示す工程断面図である。
【図１５】本発明の半導体装置の製造方法の一実施形態の工程断面図であって、金型による型押し工程を示す工程断面図である。
【図１６】本発明の半導体装置の製造方法の一実施形態の工程断面図であって、金型の離型工程を示す工程断面図である。
【図１７】本発明の半導体装置の製造方法の一実施形態の工程断面図であって、ビアの穴あけ工程を示す工程断面図である。
【図１８】本発明の半導体装置の製造方法の一実施形態の工程断面図であって、配線用金属薄膜の形成工程を示す工程断面図である。
【図１９】本発明の半導体装置の製造方法の一実施形態の工程断面図であって、研磨による配線用金属薄膜の形成工程を示す工程断面図である。
【符号の説明】
１０ 第一基板
１１ 第二基板
１２ 素子
４２ 発光ダイオード
４４ 熱可塑性樹脂層
５２、５５ 電極取り出し部
５８ 配線用基板
６１ シリコーン粘着材層
６３ 金型
６４ｓ、６４ｍ、６４ｄ 凹部
７０ 配線用金属薄膜
【発明の属する技術分野】
本発明は樹脂パッケージの内部に配設された半導体素子を該樹脂パッケージごとに配列させてなる半導体装置の製造方法に関する。
【０００２】
【従来の技術】
従来、素子をマトリクス状に配列して画像表示装置に組み上げる場合には、液晶表示装置（ＬＣＤ：Liquid Crystal Display）やプラズマディスプレイパネル（ＰＤＰ：Plasma Display Panel）のように基板上に素子を形成するか、或いは発光ダイオードディスプレイ（ＬＥＤディスプレイ）のように単体のＬＥＤパッケージを配列することが行われている。従来のＬＣＤ、ＰＤＰの如き画像表示装置においては、素子や画素のピッチとその製造プロセスに関し、素子分離ができないために製造プロセスの当初から各素子はその画像表示装置の画素ピッチだけ間隔を空けて形成することが通常行われている。また、例えば特開平１１−２６７３３号公報に記載される液晶表示装置においては、液晶制御素子としての薄膜デバイスの製造時に使用した基板と製品の実装時に使用する基板とを異ならせ、実装時に使用する基板に対して薄膜デバイスを転写することが行われている。一方ＬＥＤディスプレイなどの半導体装置の場合にはＬＥＤチップをダイシング後に取り出し、個別にワイヤーボンドもしくはフリップチップによるバンプ接続により外部電極に接続してＬＥＤディスプレイなどの半導体装置を製造することが行われている。このような半導体素子を実装する方法として、例えば、特開平４−３０２４４４号公報に記載される実装方法があり、バンプが形成された面を下方に向けた状態で仮付けし、その後で一括して加熱して半導体素子のバンプと基板の配線パターンを電気的に接続させる方法がある。
【０００３】
【発明が解決しようとする課題】
ところで、画像表示装置などの半導体装置をＬＥＤディスプレイによって製造する場合、発光素子であるＬＥＤ（発光ダイオード）は一般的に高価である為、１枚のウエハから数多くのＬＥＤチップを製造することによりＬＥＤを用いたディスプレイを低コストにできる。すなわち、ＬＥＤチップの大きさを従来約３００μｍ角のものを数十μｍ角のＬＥＤチップにして、それを接続して画像表示装置を製造すれば画像表示装置の価格を下げることができる。
【０００４】
このような微小なＬＥＤチップを基板上に配列させる場合、１つ１つの素子を把持し、それを所要の位置に並べることは技術的に容易ではない。例えば、数十μｍ角のＬＥＤチップを把持できるような極めて特殊な治具が必要になり、また、そのような小さな数十μｍ角のＬＥＤチップに対する配線も技術的に精度良く行うことが難しい。そのため各数十μｍ角のＬＥＤチップを樹脂パッケージに封止し、その樹脂パッケージごと取り扱うことで、実装精度を向上させようとする技術が提案されている（特願２０００−３９６２２５号の明細書及び図面など）。すなわち樹脂パッケージ単位で取り扱うことで、容易に樹脂パッケージを転写したり、把持したり、配線を施したりすることができ、その実装精度も高めることが可能である。
【０００５】
このようなＬＥＤチップを樹脂パッケージ内に配置し、その樹脂パッケージをマトリクス状に配列させることで樹脂パッケージを透過したLEDからの光によるＬＥＤディスプレイが構成される。個々の樹脂パッケージ内のＬＥＤチップには、所要の信号線などを配線する必要があり、そのような配線の形成は樹脂パッケージを基板上に配列させてから、全面を樹脂層で固め、次いでレーザービームなどによって所要のコンタクトホールやビアホールを樹脂層に形成し、全面に金属薄膜を形成した後に、その金属薄膜を所定のパターンにフォトリソグラフィー技術を用いて配線層に加工する。この配線層の加工の際には、フォトレジスト膜をマスクとするエッチングが用いられ、所要の微細加工が行われる。
【０００６】
ところが、このようなＬＥＤチップを樹脂パッケージ内に配置する装置の場合、樹脂層に形成されるビアホールなどの深さは２０から３０μｍ程度になり、そのような比較的アスペクト比の大きなビアホールの側壁及び底部に亘って金属薄膜を形成することは容易ではない。また、フォトレジスト膜をマスクとするエッチングでは、フォトレジストの塗布、選択露光、エッチング、フォトレジストも除去などの工程が必要なため、その工程数の削減が求められている。更にＬＥＤチップを樹脂パッケージ内に配置する場合、ビアホールの深さについて、樹脂パッケージ上の電極パッドを覆う樹脂層に対して形成するビアホールと、実装用の基板上に形成された配線層を取り出すためのビアホールではその深さが異なることになり、異なる深さのビアホールに同程度の接続用の金属薄膜を形成し且つ十分な接続を図ることは容易でない。
【０００７】
そこで、本発明は上述の技術的な課題に鑑み、樹脂パッケージの内部に配設された半導体素子を該樹脂パッケージごとに配列させてなる半導体装置の製造方法において、少ない工程数で確実な配線を実現するための半導体装置の製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、上述の技術的な課題を解決するため、基板上に樹脂で覆われた半導体素子を配列させる工程と、半導体素子上に絶縁膜を形成する工程と、絶縁膜の表面から型を押し当て、半導体素子の電極、又は配線に対応する位置に凹部を形成する工程と、凹部を介して、電極又は配線と電気的に接続する配線層を形成する工程とを有する
ことを特徴とする。
【０００９】
本発明によれば、基板上に樹脂で覆われた半導体素子を配列させた後、樹脂で覆われた半導体素子上に絶縁膜を形成し、その上から型を押し当てることで、絶縁膜は型の形状に合わせて塑性変形され、ビアホールなどの凹部分が型の押し当て時点で形成される。すなわち、エッチングやレジスト膜の形成というような煩雑な工程を経ないで、短時間に凹部を形成でき、素子自体は予め樹脂で覆われているために、型を押し当てた際に生ずる歪などの影響からも隔離される。
【００１０】
本発明の他の半導体装置の製造方法は、基板上に樹脂で覆われた半導体素子を配列させる工程と、半導体素子上に絶縁膜を形成する工程と、絶縁膜の表面から型を押し当て、半導体素子の電極、又は配線に対応する位置に凹部を形成する工程と、凹部に導電層を充填する工程と、凹部を介して、電極又は配線と電気的に接続する配線層を形成する工程とを有することを特徴とする。
【００１１】
本発明の半導体装置の製造方法によれば、前記樹脂で覆われた半導体素子は絶縁膜で被覆され、その絶縁膜の表面には凹部が形成される。この凹部には導電層が充填され、このように凹部に導電層を形成することで、該導電層を配線層の一部とするような構造にすることができ、この凹部に充填される絶縁膜の表面側からの研磨によって配線層の延長されるパターンに形成させることも可能である。
【００１２】
【発明の実施の形態】
本実施形態の半導体装置の製造方法は、樹脂パッケージ内に発光ダイオードを配置したものをマトリクス状に配列し、プレス装置で凹凸を形成した後に研磨によって所要の配線パターンを形成する例である。本実施形態では、成長基板上に密に形成された発光ダイオードが離間するように転写され、転写後に樹脂に固められてパッケージに収容される。この樹脂パッケージ状態のままにさらに離間するように転写されて、マトリクス状に配列される。
【００１３】
先ず、図１を用いて選択転写による拡大転写について説明する。この図１に示す選択転写においては、マトリクス状に配列された素子の一部を間引いて転写する間引き転写が行われる。間引き転写は転写元の基板と転写先の基板（部材）を対峙させて選択的に素子を転写することで行われるが、転写先の基板（部材）を大きなサイズとすることで、転写元の基板上に有る素子の全部を転写先の基板（部材）に移動させることが可能である。
【００１４】
図１は第一転写工程での拡大率３の場合の例を示しており、第一基板１０を単位とすると第二基板１１は３の二乗の９倍の面積を有する。このため転写元の基板である第一基板１０上に有る素子１２の全部を転写するために、全部で９回の転写が行われる。第一基板１０上にマトリクス状に配される素子１２を３ｘ３のマトリクス単位毎に分けて、その中の１つの素子１２が第二基板１１に順次転写されて最終的に全体の素子１２が転写される。
【００１５】
図１の（ａ）は第一基板１０上の素子１２の中３×３のマトリクス単位毎で第１番目の素子１２が第二基板１１に転写されるところを模式的に示しており、図１の（ｂ）は３×３のマトリクス単位毎で第２番目の素子１２が第二基板１１に転写されるところを模式的に示している。第２番目の転写では、第一基板１０の第二基板１１に対するアライメント位置が図中垂直方向にずれており、同様の間引き転写を繰り返すことで、素子１２を離間させて配置することができる。また図１の（ｃ）は３×３のマトリクス単位毎で第８番目の素子１２が第二基板１１に転写されるところを模式的に示しており、図１の（ｄ）は３×３のマトリクス単位毎で第９番目の素子１２が第二基板１１に転写されるところを模式的に示している。この３×３のマトリクス単位毎で第９番目の素子１２が転写された時点で、第一基板１０には素子１２がなくなり、第二基板１１にはマトリクス状に複数の素子１２が離間された形式で保持されることになる。なお、この図１に示した拡大転写法は、一例を示したものに過ぎず、一度に転写される素子の数や転写パターンなどは任意に設定できる。
【００１６】
図２に本実施形態で使用される素子の一例としての発光素子の構造を示す。図２の（ａ）が素子断面図であり、図２の（ｂ）が平面図である。この発光素子はＧａＮ系の発光ダイオードであり、たとえばサファイヤ基板上に結晶成長される素子である。このようなＧａＮ系の発光ダイオードでは、基板を透過するレーザー照射によってレーザーアブレーションが生じ、ＧａＮの窒素が気化する現象にともなってサファイヤ基板とＧａＮ系の成長層の間の界面で膜剥がれが生じ、素子分離を容易なものにできる特徴を有している。
【００１７】
まず、その構造については、ＧａＮ系半導体層からなる下地成長層３１上に選択成長された六角錐形状のＧａＮ層３２が形成されている。なお、下地成長層３１上には図示しない絶縁膜が存在し、六角錐形状のＧａＮ層３２はその絶縁膜を開口した部分にＭＯＣＶＤ法などによって形成される。このＧａＮ層３２は、成長時に使用されるサファイヤ基板の主面をＣ面とした場合にＳ面（１−１０１面）で覆われたピラミッド型の成長層であり、シリコンをドープさせた領域である。このＧａＮ層３２の傾斜したＳ面の部分はダブルへテロ構造のクラッドとして機能する。ＧａＮ層３２の傾斜したＳ面を覆うように活性層であるＩｎＧａＮ層３３が形成されており、その外側にマグネシュームドープのＧａＮ層３４が形成される。このマグネシュームドープのＧａＮ層３４もクラッドとして機能する。
【００１８】
このような発光ダイオードには、ｐ電極３５とｎ電極３６が形成されている。ｐ電極３５はマグネシュームドープのＧａＮ層３４上に形成されるＮｉ／Ｐｔ／ＡｕまたはＮｉ（Ｐｄ）／Ｐｔ／Ａｕなどの金属材料を蒸着して形成される。ｎ電極３６は前述の図示しない絶縁膜を開口した部分でＴｉ／Ａｌ／Ｐｔ／Ａｕなどの金属材料を蒸着して形成される。なお、下地成長層３１の裏面側からｎ電極取り出しを行う場合は、ｎ電極３６の形成は下地成長層３１の表面側には不要となる。
【００１９】
このような構造のＧａＮ系の発光ダイオードは、青色発光も可能な素子であって、特にレーザーアブレーションよって比較的簡単にサファイヤ基板から剥離することができ、レーザービームを選択的に照射することで選択的な剥離が実現される。なお、ＧａＮ系の発光ダイオードとしては、平板上や帯状に活性層が形成される構造であっても良く、上端部にＣ面が形成された角錐構造のものであっても良い。また、他の窒化物系発光素子や化合物半導体素子などであっても良い。さらに、赤色発光を行う発光ダイオードの場合は、上述の如きピラミッド構造の素子ではなく、薄膜を積層したプレーナー構造であっても良い。また、発光ダイオードの代わりに半導体レーザーを用いることも可能である。
【００２０】
次に、図３乃至図１９を参照しながら、ＧａＮ系の発光ダイオードの選択転写による半導体装置の製造方法について説明する。このＧａＮ系の発光ダイオードとしては図２に示したような素子を用いている。
【００２１】
先ず、図３に示すように、第一基板４１の主面上には複数の発光ダイオード４２がマトリクス状に形成されている。発光ダイオード４２の大きさは数μｍ乃至約１００μｍ、好ましくは約１０μｍ乃至３０μｍ程度とすることができる。発光ダイオード４２は図２に示したようにピラミッド型の結晶成長層から構成される略六角錐形状の尖頭部４２ａを有している。発光ダイオード４２は窒化物系半導体層であるＧａＮ系の材料からなる。第一基板４１の構成材料としてはサファイヤ基板などのように発光ダイオード４２に照射されるレーザ光の波長の透過率の高い材料が用いられる。発光ダイオード４２にはｐ電極などまでは形成されているが最終的な配線は未だなされておらず、素子間分離の溝が形成されていて、個々の発光ダイオード４２は分離できる状態にある。この溝の形成は例えば反応性イオンエッチングで行う。このような第一基板４１を第二基板４３にほとんど当接する程度の距離を空けて対峙させて選択的な転写を行う。
【００２２】
転写に際して、図３に示すように、第二基板４３の第一基板４１に対峙する面には接着剤層である熱可塑性樹脂層４４が予め形成されている。ここで第二基板４３の例としては、ガラス基板、石英ガラス基板、プラスチック基板などを用いることができ、第二基板４３上の熱可塑性樹脂層４４の例としては、例えばポリスルホン(Polysulfone)、アラミド、ポリカーボネート、熱可塑性ポリイミドなどが挙げられ、接着性を高めるために、エチレン−酢酸ビニル共重合体、ポリ酢酸ビニル、ポリエチレン、ポリプロピレン、ポリアミドなどを用いたり若しくは配合したりしても良く、さらには粘着性を付与するためにロジン、変性ロジン、粘着性ポリマー、テルペン、変性テルペン、炭化水素類、および塩素化炭化水素などを調合するようにしても良い。また、熱可塑性樹脂層４４の膜厚は、尖頭部４２ａの高さ程度に設定される。熱可塑性樹脂層４４は未硬化であっても良く逆に硬化していても良いが、発光ダイオード４２の尖頭部４２ａが接した際に、その尖頭部４２ａを塑性変形によって保持する程度の硬さを有していることが好ましい。
【００２３】
続いて、選択的なエネルギービームの照射を行って、レーザーアブレーションを起こさせて発光ダイオード４２を第一基板４１から剥離する。このときのエネルギービームとしては、エキシマレーザーやＹＡＧレーザーなどのレーザー光４５が使用される。レーザー光４５はそのコヒーレントな特性から、十分に照射径を絞ったサイズにすることができ、所要の走査によって必要な発光ダイオード４２の裏面に選択的に照射させることができる。選択対象位置の発光ダイオード４２をレーザー光４５にて第一基板４１の裏面から照射して発光ダイオード４２を第一基板４１からレーザーアブレーションを利用して剥離する。なお選択対象位置とは、図１のように順次移行していくものであり、所要回数に繰り返しによって全面に展開される。ＧａＮ系の発光ダイオード４２はサファイヤとの界面でレーザーアブレーションを生じさせ金属のＧａと窒素に分解することから、比較的簡単に剥離できる。なお、この際のレーザー光４５の照射径は選択にかかる発光ダイオード４２の裏面を完全に照射する程度の径である。
【００２４】
このレーザーアブレーションを利用した剥離によって、選択照射にかかる発光ダイオード４２はＧａＮ層と第一基板４１の界面で分離し、図４に示すように反対側の熱可塑性樹脂層４４の表面に発光ダイオード４２の尖頭部４２ａすなわちｐ電極部分を突き刺すようにして転写される。選択的なレーザー照射がなされなかった発光ダイオード４２は、そのまま第一基板４１上に残り、以降の選択転写時に転写される。なお、図４では２ピッチ分だけ離間した発光ダイオード４２だけが選択的に転写されているが、必ずしも間引きされる間隔は２ピッチ分でなくとも良い。このような選択的な転写によっては発光ダイオード４２は第一基板４１上に配列されている時よりも離間して第二基板４３上に配列される。
【００２５】
次に、選択的な発光ダイオード４２の第一基板４１から第二基板４３への転写を行ったところで、図５に示すように、熱可塑性樹脂層４４を更に塑性変形させて各発光ダイオード４２を十分に圧着する。この圧着は、第二基板４３の熱可塑性樹脂層４４の側から、加圧板４６を加圧することで行われる。この時同時に、熱可塑性樹脂層４４を軟化させて尖頭部４２ａを有する発光ダイオード４２との接触面積を拡大させるため、熱可塑性樹脂層４４を加熱する。この加熱温度は熱可塑性樹脂層４４の軟化温度程度となるに設定される。熱可塑性樹脂層４４の加熱は、加圧板４６にパルスヒート制御装置などの加熱手段を配設することで行っても良く、第二基板４３を透過するような赤外線照射などによって行っても良い。加圧板４６の表面には離型部材４７が形成され、軟化した熱可塑性樹脂層４４と加圧板４６が接着するような問題を未然に防止する。この離型部材４７は平坦なフッ化樹脂コート層であり、加圧板４６はモリブデンやチタンなどの材料によって構成することができる。
【００２６】
加圧板４６を第二基板４３から離すと、図６に示すように、フッ化樹脂コートされた離型部材４７の表面で各発光ダイオードが熱可塑性樹脂層４４と共に分離される。加圧及び加熱された熱可塑性樹脂層４４と発光ダイオード４２は、平坦な離型部材４７の面を反映してほぼ平坦な面を構成する。前述のように、熱可塑性樹脂層４４の膜厚は尖頭部４２ａの高さ程度であるため、加圧板４６の側には溶融した熱可塑性樹脂層４４が回り込むことはなく、発光ダイオード４２の平坦な裏面４２ｂが現れる。当該転写工程に続く配線工程では、発光ダイオード４２の現れた平坦な裏面４２ｂに対して配線を形成することも可能である。加圧板４６は、熱可塑性樹脂層４４が冷却して硬化してから離される。
【００２７】
上述の素子の選択転写方法においては、最密状態で形成された発光ダイオード４２が第二基板４３上に間引きによって離間して転写されることになる。この時、熱可塑性樹脂層４４がその塑性変形によって発光ダイオード４２の尖頭部４２ａに圧接して、確実に保持される。また、レーザーなどの照射によって素子近傍に局所的にエネルギーを与えて比較的に短時間での加熱処理が施され、低コスト化を図ることができると共に保持される位置も正確なため歩留まりの低下も防止できる。また、発光ダイオード４２の第二基板４３への転写には、ＧａＮ系材料がサファイヤとの界面で金属のＧａと窒素に分解することを利用して、比較的簡単に剥離できる。
【００２８】
このような図３乃至図６に示した拡大転写法を用いて、図７に示すように素子間が離間した状態の発光ダイオード４２を支持基板５０上に熱可塑性樹脂層４４ごと再度転写する。熱可塑性樹脂層４４は第二基板４３から剥がされて転写されるが、その際にレーザーアブレーションを用いて熱可塑性樹脂層４４と第二基板４３を剥離することも可能である。支持基板５０は、剛性の有る所要の材料からなる基板であり、ガラス基板や、シリコン基板、サファイア基板、ＳｉＣ基板などの種々の材料により構成できる。
【００２９】
次いで、図８に示すように、熱可塑性樹脂層４４をフォトリソグラフィー技術によって開口し、発光ダイオード４２の尖頭部４２ａを開口部５１の底部に臨ませる。この際露出する尖頭部４２ａは例えばｐ側電極の一部である。
【００３０】
このような発光ダイオード４２の尖頭部４２ａの周囲の熱可塑性樹脂層４４を除去した後、全面に金属薄膜を形成し、図９に示すように、その金属薄膜を所要の電極取り出し部５２の形状にパターニングする。この電極取り出し部５２の形状は、前記発光ダイオード４２の尖頭部４２ａに接続し、そこから開口部５１の側壁に沿って延在され、さらに開口部５１の上端部で熱可塑性樹脂層４４の表面に沿って延在される。電極取り出し部５２には、後の工程でビアホールによるコンタクトが形成される。
【００３１】
このような電極取り出し部５２を各発光ダイオード４２ごとに形成した後で、図１０に示すように全面を樹脂層５３で被覆する。この樹脂層５３の構成材料としては、熱可塑性樹脂層４４と同様に、例えばポリスルホン(Polysulfone)、アラミド、ポリカーボネート、熱可塑性ポリイミドなどが挙げられ、接着性を高めるために、エチレン−酢酸ビニル共重合体、ポリ酢酸ビニル、ポリエチレン、ポリプロピレン、ポリアミドなどを用いたり若しくは配合したりしても良く、さらには粘着性を付与するためにロジン、変性ロジン、粘着性ポリマー、テルペン、変性テルペン、炭化水素類、および塩素化炭化水素などを調合するようにしても良い。樹脂層５３は特に電極取り出し部５２の形成のために開口した凹部を埋めるように形成され、樹脂層５３の表面は平坦化される。
【００３２】
次いで、図１１に示すように、樹脂層５３に被覆された各発光ダイオード４２は熱可塑性樹脂層４４の内部に固定されたまま樹脂層５３の表面を第２支持基板５４の表面に合わせた形で第二支持基板５４上に転写される。この転写によって発光ダイオード４２のｎ側電極４２ｂが熱可塑性樹脂層４４と共に表面に位置することになる。この転写の際にも、レーザーアブレーションを利用することができ、発光ダイオード４２のＧａＮ層部分では窒素を発生させ、熱可塑性樹脂層４４の部分では構成分子を気化させて、転写を促進させることができる。
【００３３】
第二支持基板５４上に転写されたところで、図１２に示すように、もう一方の電極取り出し部５５を形成する。この電極取り出し部５５は、電極パッド部としても機能する領域であり、各発光ダイオード４２のｎ側電極４２ｂに接続し、そこから広がるように延在される。電極取り出し部５５は、例えば金属薄膜からなり、先に形成した電極取り出し部５２と垂直方向で重ならない位置に形成される。
【００３４】
ｎ側電極の側の電極取り出し部５２を形成した後、レーザーダイシング法やフォトリソグラフィー法などにより、発光ダイオード４２を各素子ごとに分離する。この時、発光ダイオード４２は樹脂層４４、５３によって覆われており、図１３に示すように、樹脂層４４、５３をレーザーダイシング法などで溝５６を形成するように分離することで樹脂層４４、５３がマトリクス状に分離され、１つの発光ダイオード４２を中心に配置した樹脂パッケージ５７が形成される。例えば、縦横に延長される格子状に溝５６を形成することで、樹脂パッケージ５７の平面形状は矩形状若しくは正方形状とされる。この樹脂パッケージ５７からは発光ダイオード４２のｎ側電極４２ｂに接続する電極取り出し部５５がパッケージ表面に臨んで形成されるが、ｐ側電極側の電極取り出し部５２は樹脂層５３と熱可塑性樹脂層４４の間に存在してパッケージ表面には臨んでいない。
【００３５】
このような発光ダイオード４２を埋設して構成される樹脂パッケージ５７を形成した後、図１４に示すように各樹脂パッケージ５７は配列用基板５８上に更に転写される。この転写の際には、図示のような真空チャック部材５９が吸着治具として各樹脂パッケージ５７を搬送する。具体的には、先の第二支持基板５４上の各樹脂パッケージ５７は、順次、真空チャック部材５９の負圧を生成する吸着部６０に把持され、この真空チャック部材５９に吸着されたまま配列用基板５８の所定の位置まで保持される。配列用基板５８の所定の位置まで運ばれた後、吸着部６０の負圧を解除して、樹脂パッケージ５７をその位置に装着させる。配列用基板５８上にはシリコーン粘着材層６１が設けられており、そのシリコーン粘着材層６１の表面に発光ダイオード４２を発光素子とする樹脂パッケージ５７が取り付けられる。シリコーン粘着材層６１の表面に樹脂パーケージ５７を圧着することで、シリコーン粘着材層６１のタック性を利用した位置決めがなされる。シリコーン粘着材層６１の表面に載せられる各樹脂パッケージ５７は、一種類のものとは限らず、本実施形態では多種類のパッケージをシリコーン粘着材層６１の表面に載せるようにすることができる。例えば、製造にかかる素子が画像表示装置を製造するためのものである場合、赤色発光ダイオード、青色発光ダイオード、緑色発光ダイオードの３色が用いられ、三種類の発光ダイオードをそれぞれ配列するように三種類の樹脂パッケージ５７が配列される。図１４では、樹脂パッケージ５７として、赤色発光ダイオード１００Ｒを内蔵した樹脂パッケージ５７Ｒが隣に実装される。樹脂パッケージ５７は１つ１つシリコーン粘着材層６１の表面に載せていくことも可能であるが、複数個まとめて転写するようにすることもできる。
【００３６】
続いて、全面に絶縁膜として紫外線硬化型樹脂層、熱硬化型樹脂層、熱硬化型樹脂層などの樹脂層６２を形成する。この樹脂層６２としては、例えばエポキシ樹脂、ポリイミド樹脂、アクリル樹脂などを選ぶことができる。樹脂層６２は樹脂パッケージ５７を実質的に覆うような膜厚で形成される。この樹脂層６２が硬化する前に、図１５に示すように、金型６３が樹脂層６２に対して押し当てられ、該樹脂層６２の表面に凹部６４ｓ、６４ｍ、６４ｄを形成する。金型６３は、所要のレーザー加工及び電鋳加工によって凹凸を型表面に形成した構造を有し、特に樹脂パッケージ５７の電極取り出し部５５に対応した浅い凹部６４ｓと、樹脂パッケージ５７に埋設された電極取り出し部５２に対応した中程度の凹部６４ｍと、基板表面に近い部分に引き回された配線に接続するための深い凹部６４ｄとに対応するような凸部を有している。金型６３自体は、典型的には平板上の型部材に凹凸を有する構造であるが、画像表示装置は一般的に同じパターンの繰り返しで画素部分が構成されることが多いため、凹凸を有するローラーによって金型６３を構成することも可能である。また、本実施形態では、樹脂層６２を先に形成し、それを型押しして凹部６４ｓ、６４ｄを形成するようにしているが、樹脂層６２の形成前に先に金型６３を押し当て、金型６３と配列用基板５８の間に形成された空間に樹脂を流し込んで固めるようにしても良い。また、本実施形態では、３段の深さの凹部６４ｓ、６４ｍ、６４ｄを形成しているが、更に単一の深さや２段階の深さでも良く、多くの深さに対応した凹部を形成することも可能である。また、深さを変えたものだけではなく、その面積を変えたものを混在させることも可能である。
【００３７】
このような凹部６４ｓ、６４ｍ、６４ｄを樹脂層６２に形成した後、配列用基板５８がシリコーン粘着材層６１の裏面から剥離され、シリコーン粘着材層６１の裏面には代りに配線基板６５が貼り合わせられる。配線基板６５は、その表面に各発光ダイオードやダイオードの駆動回路などに対する電源線、接地線、信号線などの配線６６、６８が施された基板であり、配線６６はそれぞれ層間絶縁膜６７に被覆されている。配線６８は上側の配線層を微細加工して形成されたものであり、下層の配線６６とは層間絶縁膜６７によって絶縁されている。配線基板６５をシリコーン粘着材層６１の裏面に貼りあわせた後、図１６に示すように、金型６３が凹部６４ｓ、６４ｄを形成した樹脂層６２から離される。
【００３８】
金型６３の離型後、図１７に示すように凹部６４ｓ、６４ｍ、６４ｄの底部の樹脂層６２が除去される。この底部の樹脂層６２の除去は、例えばレーザーアブレーションなどのレーザー加工や酸素プラズマなどを利用することができる。底部の樹脂層６２の除去により、凹部６４ｓ、６４ｍ、６４ｄの底部では、電極取り出し部５２、５５や配線６６、６８の一部が露出する。特に、浅い凹部６４ｓ、中程度の凹部６４ｍの方は、電極取り出し部５５、５２に対応しており、樹脂パッケージ５７の熱可塑性樹脂層４４にビアホールを形成することで、熱可塑性樹脂層４４内に埋設されていた電極取り出し部５２もその表面が露出する。
【００３９】
このようにレーザーアブレーションや酸素プラズマなどを利用して、電極取り出し部５２、５５の表面や配線６６、６８の表面の樹脂層６２を除去した後、図１８に示すように、凹凸を有する樹脂層６２の表面に例えばスパッタリング法によって配線用金属薄膜７０を形成する。この配線用金属薄膜７０は例えばアルミニウム合金膜などからなり、ビアホールとしての凹部６４ｓ、凹部６４ｍ、凹部６４ｄの底部及び側壁部に金属薄膜が被着する。この段階では配線用金属薄膜７０は全面に形成されており、例えば大きな凹部６４ｄの部分に形成された配線用金属薄膜７０の内側には凹部７０ｈも形成されている。この凹部７０ｈやその他の部分を樹脂などでスピンコート法などにより埋め込むことも可能である。
【００４０】
配線用金属薄膜７０を形成した後、全面を研磨することで、配線用金属薄膜７０をパターニングする。すなわち、樹脂層６２の上面上に位置していた配線用金属薄膜７０は研磨によって除去され、その研磨面より下の部分に位置する配線用金属薄膜７０は残存する。残存される配線用金属薄膜７０を凹部６４ｓ、６４ｍ、６４ｄのビアホールの埋め込みと共に樹脂層６２上で引き回される配線部分として使用することもでき、このような配線部とビアの同時形成も簡単に可能である。凹部７０ｈなどを樹脂などで埋め込んでいた場合には、研磨によって金属薄膜と樹脂の混在したほぼ平坦な面が形成される。従って、さらなる配線を多層に施す場合に有利である。また、研磨のような機械的な研削手段を用いることで、エッチング液などを要しない加工が実現される。また、特に本実施形態では、研磨時には各素子は既に樹脂パッケージ５７、５７Ｒ内に埋設されていることから、このような機械的な研削や研磨によっても十分に装置を構成することができる。なお、実施形態では、研磨によって配線パターンの形成が行われるが、エッチバックなどによっても配線パターンを形成することもできる。
【００４１】
本実施形態の製造方法においては、図１９に示すように、研磨によって配線パターンが形成され、特にビアホールとして三種類の深さの凹部６４ｓ、６４ｍ、６４ｄに対しても同時に且つ精度良く形成することができ、段差によって通常配線が容易でない樹脂パッケージ５７、５７Ｒに埋設された素子に対しても確実な配線が可能である。
【００４２】
なお、上述の半導体装置の製造方法においては、素子として発光ダイオードの例について説明したが、本発明の半導体装置の製造方法に使用される素子として、他の発光素子、液晶制御素子、光電変換素子、圧電素子、薄膜トランジスタ素子、薄膜ダイオード素子、抵抗素子、スイッチング素子、微小磁気素子、微小光学素子から選ばれた素子若しくはその部分であっても良い。また、半導体装置としては発光ダイオードをアレイ状に配列させた画像表示装置について説明したが、これに限定されず他の各種素子、電子機器についても本発明を適用できる。
【００４３】
【発明の効果】
本発明の半導体装置の製造方法によれば、樹脂パッケージの内部に配設された半導体素子を該樹脂パッケージごとに配列させる際に、型を押し当てて凹部を形成して配線を形成することができ、凹部の形成にエッチングなどが不要であり、工程の簡略化を図ることができる。また、その凹部に金属薄膜を形成して研磨などによって配線パターンを形成することができ、多段にわたるビアホールの形成などの複雑な配線も同時かつ確実に行うことができる。また、半導体素子は予め樹脂パッケージの内部に配設されていることから、型を押し当てることや研磨などの機械的な作業を進めても素子自体にダメージが及ぶことがなく、さらに製造を容易に進めることができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の製造方法における転写法の一例を示す模式図である。
【図２】本発明の半導体装置の製造方法の一実施形態に用いられる発光ダイオードを示す図であって、（ａ）は側断面図であり、（ｂ）は平面図である。
【図３】本発明の半導体装置の製造方法の一実施形態の工程断面図であって、レーザーの照射工程を示す工程断面図である。
【図４】本発明の半導体装置の製造方法の一実施形態の工程断面図であって、発光ダイオードの転写工程を示す工程断面図である。
【図５】本発明の半導体装置の製造方法の一実施形態の工程断面図であって、発光ダイオードの熱可塑性樹脂層への埋め込み工程を示す工程断面図である。
【図６】本発明の半導体装置の製造方法の一実施形態の工程断面図であって、離型工程を示す工程断面図である。
【図７】本発明の半導体装置の製造方法の一実施形態の工程断面図であって、支持板の貼り合わせ工程を示す工程断面図である。
【図８】本発明の半導体装置の製造方法の一実施形態の工程断面図であって、発光ダイオードの尖頭部に対する開口部の形成工程を示す工程断面図である。
【図９】本発明の半導体装置の製造方法の一実施形態の工程断面図であって、発光ダイオードの尖頭部への電極取り出し部を形成する工程を示す工程断面図である。
【図１０】本発明の半導体装置の製造方法の一実施形態の工程断面図であって、電極取り出し部の埋め込み工程を示す工程断面図である。
【図１１】本発明の半導体装置の製造方法の一実施形態の工程断面図であって、発光ダイオードの裏面側を露出させる転写工程を示す工程断面図である。
【図１２】本発明の半導体装置の製造方法の一実施形態の工程断面図であって、他の電極取り出し部の形成工程を示す工程断面図である。
【図１３】本発明の半導体装置の製造方法の一実施形態の工程断面図であって、樹脂パッケージの間のダイシング工程を示す工程断面図である。
【図１４】本発明の半導体装置の製造方法の一実施形態の工程断面図であって、真空チャッキングによる樹脂パッケージの転写工程を示す工程断面図である。
【図１５】本発明の半導体装置の製造方法の一実施形態の工程断面図であって、金型による型押し工程を示す工程断面図である。
【図１６】本発明の半導体装置の製造方法の一実施形態の工程断面図であって、金型の離型工程を示す工程断面図である。
【図１７】本発明の半導体装置の製造方法の一実施形態の工程断面図であって、ビアの穴あけ工程を示す工程断面図である。
【図１８】本発明の半導体装置の製造方法の一実施形態の工程断面図であって、配線用金属薄膜の形成工程を示す工程断面図である。
【図１９】本発明の半導体装置の製造方法の一実施形態の工程断面図であって、研磨による配線用金属薄膜の形成工程を示す工程断面図である。
【符号の説明】
１０ 第一基板
１１ 第二基板
１２ 素子
４２ 発光ダイオード
４４ 熱可塑性樹脂層
５２、５５ 電極取り出し部
５８ 配線用基板
６１ シリコーン粘着材層
６３ 金型
６４ｓ、６４ｍ、６４ｄ 凹部
７０ 配線用金属薄膜
Claims (10)
- 基板上に樹脂で覆われた半導体素子を配列させる工程と、
前記半導体素子上に絶縁膜を形成する工程と、
前記絶縁膜の表面から型を押し当て、前記半導体素子の電極、又は配線に対応する位置に凹部を形成する工程と、
前記凹部を介して、前記電極又は前記配線と電気的に接続する配線層を形成する工程とを有する
ことを特徴とする半導体装置の製造方法。 - 前記型は異なる深さの凹部を同時に形成することを特徴とする請求項１記載の半導体装置の製造方法。
- 前記絶縁膜は前記型が押し当てられた際に塑性変形することを特徴とする請求項１記載の半導体装置の製造方法。
- 前記絶縁膜は樹脂層からなることを特徴とする請求項３記載の半導体装置の製造方法。
- 前記絶縁膜は前記型が押し当てられた際に前記凹部の底部で一部残存し、該底部に残存した前記絶縁膜が除去手段によって除去され、前記底部ではコンタクト部が露出することを特徴とする請求項３記載の半導体装置の製造方法。
- 前記除去手段は、酸素プラズマ法またはレーザー照射法から選ばれること特徴とする請求項５記載の半導体装置の製造方法。
- 前記半導体素子は半導体発光素子であることを特徴とする請求項１記載の半導体装置の製造方法。
- 前記電極は、前記半導体素子に信号を与えるための面状に延在されていることを特徴とする請求項１記載の半導体装置の製造方法。
- 基板上に樹脂で覆われた半導体素子を配列させる工程と、前記半導体素子上に絶縁膜を形成する工程と、
前記絶縁膜の表面から型を押し当て、前記半導体素子の電極、又は配線に対応する位置に凹部を形成する工程と、
前記凹部に導電層を充填する工程と、
前記凹部を介して、前記電極又は前記配線と電気的に接続する配線層を形成する工程とを有する
ことを特徴とする半導体装置の製造方法。 - 前記凹部に充填される前記導電層は、前記凹部を有する前記絶縁膜の全面に形成され、前記絶縁膜の表面側からの研磨によって配線層の延長されるパターンに形成されることを特徴とする請求項９記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001364865A JP4032716B2 (ja) | 2001-11-29 | 2001-11-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001364865A JP4032716B2 (ja) | 2001-11-29 | 2001-11-29 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003163383A JP2003163383A (ja) | 2003-06-06 |
| JP4032716B2 true JP4032716B2 (ja) | 2008-01-16 |
Family
ID=19174992
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001364865A Expired - Fee Related JP4032716B2 (ja) | 2001-11-29 | 2001-11-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4032716B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20210265327A1 (en) * | 2018-07-13 | 2021-08-26 | Samsung Electronics Co., Ltd. | Micro-led display and method for manufacturing same |
-
2001
- 2001-11-29 JP JP2001364865A patent/JP4032716B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20210265327A1 (en) * | 2018-07-13 | 2021-08-26 | Samsung Electronics Co., Ltd. | Micro-led display and method for manufacturing same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003163383A (ja) | 2003-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3608615B2 (ja) | 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法 | |
| JP3747807B2 (ja) | 素子実装基板及び不良素子の修復方法 | |
| US6984542B2 (en) | Method of forming wiring | |
| JP4055405B2 (ja) | 電子部品及びその製造方法 | |
| JP4538951B2 (ja) | 素子の選択転写方法、画像表示装置の製造方法及び液晶表示装置の製造方法 | |
| JP4450067B2 (ja) | 電子部品及びその製造方法、これを用いた画像表示装置 | |
| JP3994681B2 (ja) | 素子の配列方法及び画像表示装置の製造方法 | |
| JP3959988B2 (ja) | 素子の転写方法 | |
| JP4120223B2 (ja) | 電子部品の製造方法、これを用いた画像表示装置 | |
| JP2004304161A (ja) | 発光素子、発光装置、画像表示装置、発光素子の製造方法及び画像表示装置の製造方法 | |
| JP2003077940A (ja) | 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法 | |
| JP3682584B2 (ja) | 発光素子の実装方法及び画像表示装置の製造方法 | |
| JP4882273B2 (ja) | 素子実装基板、不良素子の修復方法及び画像表示装置 | |
| JP3890921B2 (ja) | 素子の配列方法及び画像表示装置の製造方法 | |
| JP2003347524A (ja) | 素子の転写方法、素子の配列方法及び画像表示装置の製造方法 | |
| JP4982932B2 (ja) | 画像表示装置の製造方法 | |
| JP2002368289A (ja) | 樹脂形成素子、画像表示装置及び照明装置とその製造方法 | |
| JP2003332523A (ja) | 素子の転写方法、素子の配列方法及び画像表示装置の製造方法 | |
| JP2002343944A (ja) | 電子部品の転写方法及び素子の配列方法、画像表示装置の製造方法 | |
| JP2002314053A (ja) | チップ部品の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法 | |
| JP2003069085A (ja) | 多層配線構造又は電極取り出し構造、電気回路装置、及びこれらの製造方法 | |
| JP4967251B2 (ja) | 画像表示装置の製造方法 | |
| JP4032716B2 (ja) | 半導体装置の製造方法 | |
| JP4848606B2 (ja) | 素子の位置決め方法、素子の取り出し方法、素子の転写方法、素子の配列方法及び画像表示装置の製造方法 | |
| JP5176260B2 (ja) | 画像表示装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041008 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041117 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050517 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050527 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070629 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070710 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070831 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071002 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071015 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |