JP5176260B2 - 画像表示装置の製造方法 - Google Patents
画像表示装置の製造方法 Download PDFInfo
- Publication number
- JP5176260B2 JP5176260B2 JP2001283241A JP2001283241A JP5176260B2 JP 5176260 B2 JP5176260 B2 JP 5176260B2 JP 2001283241 A JP2001283241 A JP 2001283241A JP 2001283241 A JP2001283241 A JP 2001283241A JP 5176260 B2 JP5176260 B2 JP 5176260B2
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- resin
- substrate
- layer
- resin layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の属する技術分野】
本発明は、樹脂上への配線形成方法に関するものであり、さらには、これを応用した表示素子の形成方法および画像表示装置の製造方法に関する。
【0002】
【従来の技術】
例えば、発光素子をマトリクス状に配列して画像表示装置に組み上げる場合には、従来、液晶表示装置(LCD:Liquid Crystal Display)やプラズマディスプレイパネル(PDP:Plasma Display Panel)のように基板上に直接素子を形成するか、あるいは発光ダイオードディスプレイ(LEDディスプレイ)のように単体のLEDパッケージを配列することが行われている。例えば、LCD、PDPの如き画像表示装置においては、素子分離ができないために、製造プロセスの当初から各素子はその画像表示装置の画素ピッチだけ間隔を空けて形成することが通常行われている。
【0003】
一方、LEDディスプレイの場合には、LEDチップをダイシング後に取り出し、個別にワイヤーボンドもしくはフリップチップによるバンプ接続により外部電極に接続し、パッケージ化されることが行われている。この場合、パッケージ化の前もしくは後に画像表示装置としての画素ピッチに配列されるが、この画素ピッチは素子形成時の素子のピッチとは無関係とされる。
【0004】
発光素子であるLED(発光ダイオード)は高価である為、1枚のウエハから数多くのLEDチップを製造することによりLEDを用いた画像表示装置を低コストにできる。すなわち、LEDチップの大きさを従来約300μm角のものを数十μm角のLEDチップにして、それを接続して画像表示装置を製造すれば画像表示装置の価格を下げることができる。
【0005】
【発明が解決しようとする課題】
上述のような転写技術により画像表示装置を製造する場合、効率的な転写、精度の良い転写を実現するために、発光素子をチップ部品化することが好ましい。ここで、発光素子をチップ部品化するには、発光素子を樹脂材料に埋め込み、これを切り出して表示素子として取り扱えばよい。
【0006】
ところで、このように発光素子を樹脂に埋め込んでチップ部品化する場合、樹脂上に発光素子と接続される配線を形成し、これを外部との接続のための電極とする必要がある。従来、樹脂上に配線材料であるAlを蒸着法やスパッタ法を用いて成膜する場合、真空チャンバ内を特定の真空度、例えば10−4Paまで真空に引き、所定の真空度に到達次第、成膜を開始している。しかしながら、このような方法を用いた場合、樹脂に含まれる水分などの脱ガスの影響により、樹脂とAlとの密着性が悪くなり、これが原因で電極が剥離するなどの問題が生じている。この対策としては、例えば配線のレイアウトの工夫などにより脱ガスをコントロールする方法なども採用されているが、この方法では配線のレイアウトに制約が生ずることなどが新たに問題となる。
【0007】
本発明は、かかる従来の実情に鑑みて提案されたものであり、配線の剥がれを解消することができ、配線レイアウトに制約が生ずることもない新規な配線形成方法を提供することを目的とする。また、本発明は、これを応用した表示素子の形成方法、画像表示装置の製造方法を提供することを目的とする。すなわち、発光素子を樹脂によりモジュール化した場合にも良好な電極形成が可能で、搬送や基体への実装も容易であるような構造を有し信頼性の高い表示素子を作製し得る表示素子の形成方法を提供することを目的とし、さらには、生産性に優れ製造コストを抑えることが可能な画像表示装置の製造方法を提供することを目的とする。
【0008】
【課題を解決するための手段】
上述の目的を達成するために、本発明の配線形成方法は、樹脂層上に金属層を形成する配線形成方法において、硬化させた樹脂層を減圧下で加熱し樹脂層中に含まれる水分を除去した後、水分を除去する工程での減圧状態を維持したまま、当該減圧下において樹脂層上に上記金属層を成膜することを特徴とするものである。減圧下での加熱により樹脂層中の水分などが除去され、これに起因する脱ガスが抑えられることから、樹脂層上に金属層を形成しても剥がれが生ずることはない。
【0009】
また、本発明の表示素子の形成方法は、発光素子を樹脂層中に埋め込み当該樹脂層を硬化させてチップ部品化した後、電極を樹脂表面に形成する表示素子の形成方法において、上記硬化させた樹脂を減圧下で加熱し樹脂中に含まれる水分を除去した後、水分を除去する工程での減圧状態を維持したまま、当該減圧下において前記樹脂層上に電極となる金属層を成膜することを特徴とするものである。かかる形成方法を採用することにより、電極の剥がれが解消され、信頼性の高いものとなる。
【0010】
さらに、本発明の画像表示装置の製造方法は、第一基板上で発光素子が配列された状態よりは離間した状態となるように前記発光素子を転写して一時保持用部材に前記発光素子を保持させる第一転写工程と、前記一時保持用部材に保持された前記発光素子をさらに離間して第二基板上に転写する第二転写工程と、前記各発光素子と接続される配線を形成する配線形成工程とを有し、発光素子が樹脂に埋め込まれチップ部品化された表示素子をマトリクス状に配置する画像表示装置の製造方法において、発光素子を樹脂層中に埋め込んで当該樹脂層を硬化させてチップ部品化した後、上記樹脂を減圧下で加熱して樹脂中に含まれる水分を除去し、水分を除去する工程での減圧状態を維持したまま、当該減圧下において樹脂層上に電極となる金属層を成膜して樹脂表面に電極を形成し表示素子とすることを特徴とするものである。
【0011】
本発明の表示素子及び画像表示装置においては、発光素子は樹脂に埋め込まれてモジュール化され、表示素子とされる。このように、微細に形成された発光素子を樹脂に埋め込むことにより取り扱い易い大きさに再形成しモジュール化すれば、製造コストが極限まで抑えられ、それと同時にハンドリング性が確保されるので、搬送なども容易である。また、このモジュール化された表示素子の表面に発光素子の駆動電極を引き出し形成することにより、基体上に形成された電源線や信号線などを簡単にこれら駆動電極と接続することができ、基体への実装も極めて容易なものとなるが、このとき電極の剥がれなどの問題が解消され、信頼性も確保される。
【0012】
【発明の実施の形態】
以下、本発明を適用した配線形成方法、素子の形成方法、及び画像表示装置の製造方法について、図面を参照しながら詳細に説明する。
【0013】
先ず、本発明の配線形成方法であるが、本発明は、樹脂層上に金属層を形成し、これをパターニングして配線層とするというのが基本的なプロセスである。例えば、図1(a)に示すように、基板1上にエポキシ樹脂などからなる樹脂層2を形成する。ここで、樹脂層2の構成材料としては、前記エポキシ樹脂の他、アクリル樹脂なども使用可能であり、特に限定されることはない。そして、図1(b)に示すように、この樹脂層2上にAlなどからなる金属層3を成膜し、これをフォトリソ技術などによって所定のパターンにエッチングして配線層とする。
【0014】
上記金属層3は、蒸着法やスパッタ法により樹脂層2上に成膜するが、本発明においては、金属層3成膜前に樹脂層2を減圧下で加熱し、十分に脱ガスして水分を予め除去しておくというのが大きな特徴点である。これまでの方法では、樹脂層上にAlなどからなる金属層を蒸着法やスパッタ法を用いて成膜する際、特定の真空度(例えば10−4Pa)まで真空に引き、前記真空度に到達し次第、金属層の成膜を開始していたが、この方法では水分などの脱ガスの影響で樹脂層と金属層との密着性が悪くなり、金属層が剥がれるなどの問題が生ずる。本発明では、樹脂層を減圧下で加熱して樹脂層中に含まれる水分を予め除去しておき、その後に金属層を成膜するようにしているので、金属層の剥がれの問題などを解消することができる。
【0015】
図2は、スパッタ法による金属層3の成膜プロセスを示すものである。上記図1(a)に示す工程により樹脂層2が形成された基板1は、スパッタ装置の真空チャンバ11内の基板ホルダ12に装着する。真空チャンバ11内には、上記基板1と対向するようにカソード電極13と接してターゲット14が配置されている。カソード電極13には、冷却水を循環させることでこれと接するターゲット14を冷却する冷却機構15が設けられるとともに、高周波電源16が接続されている。また、真空チャンバ11には、アルゴンガスを供給するためのガスボンベ17が設置されるとともに、真空チャンバ11内部を真空排気するための排気系18が設けられている。
【0016】
本発明では、上記真空チャンバ11内に基板1を設置した後、真空チャンバ11内を真空排気し、10−4Pa以下、例えば10−5Paまで減圧する。このとき、急激に減圧すると、樹脂層2が収縮するなど、樹脂層2に対して悪影響を及ぼす虞れがあるので、ゆっくり真空排気することが好ましい。減圧後、樹脂層2を加熱する。樹脂層2を加熱するには、例えば上記基板ホルダ12に加熱ヒータなどを組み込んでおき、基板1を介して加熱するなどの方法を挙げることができる。加熱温度は、水分の脱ガスなどを考慮すると100℃以上とすることが好ましい。ただし、樹脂層2の耐熱限界温度以上に加熱すると、樹脂層2が分解したり軟化流動してしまう虞れがあることから、加熱温度の上限は樹脂耐熱限界温度以下とすることが望ましい。この状態でしばらくの間放置し、樹脂層2中に含まれる水分などを十分に脱ガスする。放置時間は脱ガスの観点からはなるべく長い方が好ましく、上記減圧下での加熱時間は10分間以上とすることが好ましい。
【0017】
上記により十分に樹脂層2の脱ガスを行った後に、金属層3を成膜する。金属層3の成膜に際しては、上記真空チャンバ11内に基板1を設置したまま、真空チャンバ11内の真空を破ることなく引き続き金属層3の成膜を行う。なお、この金属層3の成膜に先立って、逆スパッタにより樹脂層2の表面を清浄化するようにしてもよい。逆スパッタは、金属層3成膜時とは電位を逆にして行う清浄化技術であり、プラズマ化したアルゴンイオンで樹脂層2の表面をスパッタすることにより、汚れなどを取り除くことができる。この逆スパッタの後、金属層3をスパッタ法により成膜する。
【0018】
金属層3は、Alの他、Cr、Ni、Tiなどを用いることができ、これらの合金とすることも可能である。さらには、AlもしくはAlを主とする合金の層と他の金属からなる層との積層膜とすることも可能である。したがって、金属層3のスパッタ時には、これに応じたターゲット14を用意する。金属層3のスパッタは、通常の条件で行えばよく、これにより蒸着法などに比べて膜質の良好な金属層3が成膜される。
【0019】
実際、本発明者は、次のような方法で金属層の成膜を試みたところ、樹脂との密着性の良好なAlの成膜が可能であった。すなわち、基板上にエポキシ樹脂層を成膜した後、Alを成膜した。この際、真空チャンバ内に基板を保持した後、真空チャンバ内を10−5Paまで真空引きを行った。そして、30分放置した後、スパッタ法によりAlを成膜した。Alの成膜条件は、膜厚1μm、圧力0.5Pa、投入電力1kW、Ar25sccmとした。成膜されたAlには膜剥がれは見られず、脱ガスしなかった場合と比べて明らかに改善が見られた。
【0020】
以上、スパッタ法を例にして説明してきたが、金属層3の成膜方法はこれに限らず、例えば蒸着法の場合にも同様の効果を得ることができる。この場合、脱ガスの条件は、先のスパッタ法の場合と同様である。また、蒸着法により金属層を形成する場合にも、真空中で脱ガスした後、真空を破ることなく引き続き金属を蒸着法により成膜することが好ましい。
【0021】
上述の通り、本発明によれば、従来、剥がれや信頼性上問題のあった樹脂上へのAl配線が可能である。半導体素子においてはAlにより配線が形成されていることが多く、したがって、樹脂上へAlを配線することができれば、半導体素子との結線を容易なものとすることができる。また、上記樹脂上へのAlのスパッタによる配線形成は、これまで半導体素子では実現されたことがなく、本発明を適用することにより、例えば樹脂を半導体素子の層間絶縁膜とすることが可能になる。
【0022】
上記配線形成方法は、例えば発光素子を樹脂中に埋め込んでチップ部品化した後、電極を樹脂表面に形成する表示素子の形成方法などに応用することができる。以下、この表示素子の形成方法、さらには画像表示装置の製造方法について説明する。
【0023】
例えば発光ダイオードを用いて画像表示装置を作製する場合、発光ダイオードを離間して配列する必要がある。この配列方法としては種々の方法があるが、ここでは二段階拡大転写法を例にして説明する。二段階拡大転写法では、先ず、高集積度をもって第一基板上に作成された素子を第一基板上で素子が配列された状態よりは離間した状態となるように一時保持用部材に転写し、次いで一時保持用部材に保持された前記素子をさらに離間して第二基板上に転写する二段階の拡大転写を行う。なお、本例では転写を2段階としているが、素子を離間して配置する拡大度に応じて転写を三段階やそれ以上の多段階とすることもできる。
【0024】
図3は二段階拡大転写法の基本的な工程を示す図である。まず、図3の(a)に示す第一基板20上に、例えば発光素子のような素子22を密に形成する。素子を密に形成することで、各基板当たりに生成される素子の数を多くすることができ、製品コストを下げることができる。第一基板20は例えば半導体ウエハ、ガラス基板、石英ガラス基板、サファイア基板、プラスチック基板などの種々素子形成可能な基板であるが、各素子22は第一基板20上に直接形成したものであっても良く、他の基板上で形成されたものを配列したものであっても良い。
【0025】
次に図3の(b)に示すように、第一基板20から各素子22が図中破線で示す一時保持用部材21に転写され、この一時保持用部材21の上に各素子22が保持される。ここで隣接する素子22は離間され、図示のようにマトリクス状に配される。すなわち素子22はx方向にもそれぞれ素子の間を広げるように転写されるが、x方向に垂直なy方向にもそれぞれ素子の間を広げるように転写される。このとき離間される距離は、特に限定されず、一例として後続の工程での樹脂部形成や電極パッドの形成を考慮した距離とすることができる。一時保持用部材21上に第一基板20から転写した際に第一基板20上の全部の素子が離間されて転写されるようにすることができる。この場合には、一時保持用部材21のサイズはマトリクス状に配された素子22の数(x方向、y方向にそれぞれ)に離間した距離を乗じたサイズ以上であれば良い。また、一時保持用部材11上に第一基板20上の一部の素子が離間されて転写されるようにすることも可能である。
【0026】
このような第一転写工程の後、図3の(c)に示すように、一時保持用部材21上に存在する素子22は離間されていることから、各素子22毎に素子周りの樹脂の被覆と電極パッドの形成が行われる。素子周りの樹脂の被覆は電極パッドを形成し易くし、次の第二転写工程での取り扱いを容易にするなどのために形成される。電極パッドの形成は、後述するように、最終的な配線が続く第二転写工程の後に行われるため、その際に配線不良が生じないように比較的大き目のサイズに形成されるものである。なお、図3の(c)には電極パッドは図示していない。各素子22の周りを樹脂23が覆うことで樹脂形成チップ24が形成される。素子22は平面上、樹脂形成チップ24の略中央に位置するが、一方の辺や角側に偏った位置に存在するものであっても良い。
【0027】
次に、図3の(d)に示すように、第二転写工程が行われる。この第二転写工程では一時保持用部材21上でマトリクス状に配される素子22が樹脂形成チップ24ごと更に離間するように第二基板25上に転写される。第二転写工程においても、隣接する素子22は樹脂形成チップ24ごと離間され、図示のようにマトリクス状に配される。すなわち素子22はx方向にもそれぞれ素子の間を広げるように転写されるが、x方向に垂直なy方向にもそれぞれ素子の間を広げるように転写される。第二転写工程によって配置された素子の位置が画像表示装置などの最終製品の画素に対応する位置であるとすると、当初の素子22間のピッチの略整数倍が第二転写工程によって配置された素子22のピッチとなる。ここで第一基板20から一時保持用部材21での離間したピッチの拡大率をnとし、一時保持用部材21から第二基板25での離間したピッチの拡大率をmとすると、略整数倍の値EはE=n×mで表される。
【0028】
第二基板25上に樹脂形成チップ24ごと離間された各素子22には、配線が施される。この時、先に形成した電極パッド等を利用して接続不良を極力抑えながらの配線がなされる。この配線は例えば素子22が発光ダイオードなどの発光素子の場合には、p電極、n電極への配線を含む。
【0029】
図3に示した二段階拡大転写法においては、第一転写後の離間したスペースを利用して電極パッドの形成などを行うことができ、そして第二転写後に配線が施されるが、先に形成した電極パッド等を利用して接続不良を極力抑えながらの配線がなされる。従って、画像表示装置の歩留まりを向上させることができる。また、本例の二段階拡大転写法においては、素子間の距離を離間する工程が2工程であり、このような素子間の距離を離間する複数工程の拡大転写を行うことで、実際は転写回数が減ることになる。すなわち、例えば、ここで第一基板20、20aから一時保持用部材21、21aでの離間したピッチの拡大率を2(n=2)とし、一時保持用部材21、21aから第二基板25での離間したピッチの拡大率を2(m=2)とすると、仮に一度の転写で拡大した範囲に転写しようとしたときでは、最終拡大率が2×2の4倍で、その二乗の16回の転写すなわち第一基板のアライメントを16回行う必要が生ずるが、本例の二段階拡大転写法では、アライメントの回数は第一転写工程での拡大率2の二乗の4回と第二転写工程での拡大率2の二乗の4回を単純に加えただけの計8回で済むことになる。即ち、同じ転写倍率を意図する場合においては、(n+m)2=n2+2nm+m2であることから、必ず2nm回だけ転写回数を減らすことができることになる。従って、製造工程も回数分だけ時間や経費の節約となり、特に拡大率の大きい場合に有益となる。
【0030】
なお、図3に示した二段階拡大転写法においては、素子22を例えば発光素子としているが、これに限定されず、他の素子例えば液晶制御素子、光電変換素子、圧電素子、薄膜トランジスタ素子、薄膜ダイオード素子、抵抗素子、スイッチング素子、微小磁気素子、微小光学素子から選ばれた素子若しくはその部分、これらの組み合わせなどであっても良い。
【0031】
上記第二転写工程においては、発光素子は樹脂形成チップとして取り扱われ、一時保持用部材上から第二基板にそれぞれ転写されるが、この樹脂形成チップについて図4及び図5を参照して説明する。樹脂形成チップ30は、離間して配置されている発光素子31の周りを樹脂32で固めたものであり、このような樹脂形成チップ30は、一時保持用部材から第二基板に発光素子31を転写する場合に使用できるものである。樹脂形成チップ30は略平板上でその主たる面が略正方形状とされる。この樹脂形成チップ30の形状は樹脂32を固めて形成された形状であり、具体的には未硬化の樹脂を各発光素子31を含むように全面に塗布し、これを硬化した後で縁の部分をダイシング等で切断することで得られる形状である。
【0032】
略平板状の樹脂32の表面側と裏面側にはそれぞれ電極パッド33,34が形成される。これら電極パッド33,34の形成は全面に電極パッド33,34の材料となる金属層や多結晶シリコン層などの導電層を形成し、フォトリソグラフィー技術により所要の電極形状にパターンニングすることで形成される。これら電極パッド33,34は発光素子31のp電極とn電極にそれぞれ接続するように形成されており、必要な場合には樹脂32にビアホールなどが形成される。上記配線形成方法は、これら電極パッド33,34の形成に応用することができ、電極パッド33,34を成膜する前に、樹脂32を減圧下で加熱して水分などを十分に脱ガスする。
【0033】
ここで電極パッド33,34は樹脂形成チップ30の表面側と裏面側にそれぞれ形成されているが、一方の面に両方の電極パッドを形成することも可能であり、例えば薄膜トランジスタの場合ではソース、ゲート、ドレインの3つの電極があるため、電極パッドを3つ或いはそれ以上形成しても良い。電極パッド33,34の位置が平板上ずれているのは、最終的な配線形成時に上側からコンタクトをとっても重ならないようにするためである。電極パッド33,34の形状も正方形に限定されず他の形状としても良い。
【0034】
このような樹脂形成チップ30を構成することで、発光素子31の周りが樹脂32で被覆され平坦化によって精度良く電極パッド33,34を形成できるとともに発光素子31に比べて広い領域に電極パッド33,34を延在でき、次の第二転写工程での転写を吸着治具で進める場合には取り扱いが容易になる。後述するように、最終的な配線が続く第二転写工程の後に行われるため、比較的大き目のサイズの電極パッド33,34を利用した配線を行うことで、配線不良が未然に防止される。
【0035】
次に、図6に本例の二段階拡大転写法で使用される素子の一例としての発光素子の構造を示す。図6の(a)が素子断面図であり、図6の(b)が平面図である。この発光素子はGaN系の発光ダイオードであり、たとえばサファイア基板上に結晶成長される素子である。このようなGaN系の発光ダイオードでは、基板を透過するレーザ照射によってレーザアブレーションが生じ、GaNの窒素が気化する現象にともなってサファイア基板とGaN系の成長層の間の界面で膜剥がれが生じ、素子分離を容易なものにできる特徴を有している。
【0036】
まず、その構造については、GaN系半導体層からなる下地成長層41上に選択成長された六角錐形状のGaN層42が形成されている。なお、下地成長層41上には図示しない絶縁膜が存在し、六角錐形状のGaN層42はその絶縁膜を開口した部分にMOCVD法などによって形成される。このGaN層42は、成長時に使用されるサファイア基板の主面をC面とした場合にS面(1−101面)で覆われたピラミッド型の成長層であり、シリコンをドープさせた領域である。このGaN層42の傾斜したS面の部分はダブルへテロ構造のクラッドとして機能する。GaN層42の傾斜したS面を覆うように活性層であるInGaN層43が形成されており、その外側にマグネシウムドープのGaN層44が形成される。このマグネシウムドープのGaN層44もクラッドとして機能する。
【0037】
このような発光ダイオードには、p電極45とn電極46が形成されている。p電極45はマグネシウムドープのGaN層44上に形成されるNi/Pt/AuまたはNi(Pd)/Pt/Auなどの金属材料を蒸着して形成される。n電極46は前述の図示しない絶縁膜を開口した部分でTi/Al/Pt/Auなどの金属材料を蒸着して形成される。なお、下地成長層41の裏面側からn電極取り出しを行う場合は、n電極46の形成は下地成長層41の表面側には不要となる。
【0038】
このような構造のGaN系の発光ダイオードは、青色発光も可能な素子であって、特にレーザアブレーションよって比較的簡単にサファイア基板から剥離することができ、レーザビームを選択的に照射することで選択的な剥離が実現される。なお、GaN系の発光ダイオードとしては、平板上や帯状に活性層が形成される構造であっても良く、上端部にC面が形成された角錐構造のものであっても良い。また、他の窒化物系発光素子や化合物半導体素子などであっても良い。
【0039】
次に、図3に示す発光素子の配列方法を応用した画像表示装置の製造の具体的手法について説明する。発光素子は図6に示したGaN系の発光ダイオードを用いている。先ず、図7に示すように、第一基板51の主面上には複数の発光ダイオード52が密な状態で形成されている。発光ダイオード52の大きさは微小なものとすることができ、例えば一辺約20μm程度とすることができる。第一基板51の構成材料としてはサファイア基板などのように発光ダイオード52に照射するレーザの波長に対して透過率の高い材料が用いられる。発光ダイオード52にはp電極などまでは形成されているが最終的な配線は未だなされておらず、素子間分離の溝52gが形成されていて、個々の発光ダイオード52は分離できる状態にある。この溝52gの形成は例えば反応性イオンエッチングで行う。
【0040】
次いで、第一基板51上の発光ダイオード52を第1の一時保持用部材53上に転写する。ここで第1の一時保持用部材53の例としては、ガラス基板、石英ガラス基板、プラスチック基板などを用いることができ、本例では石英ガラス基板を用いた。また、第1の一時保持用部材53の表面には、離型層として機能する剥離層54が形成されている。剥離層54には、フッ素コート、シリコーン樹脂、水溶性接着剤(例えばポリビニルアルコール:PVA)、ポリイミドなどを用いることができるが、ここではポリイミドを用いた。
【0041】
転写に際しては、図7に示すように、第一基板51上に発光ダイオード52を覆うに足る接着剤(例えば紫外線硬化型の接着剤)55を塗布し、発光ダイオード52で支持されるように第1の一時保持用部材53を重ね合わせる。この状態で、図8に示すように第1の一時保持用部材53の裏面側から接着剤55に紫外線(UV)を照射し、これを硬化する。第1の一時保持用部材53は石英ガラス基板であり、上記紫外線はこれを透過して接着剤55を速やかに硬化する。
【0042】
このとき、第1の一時保持用部材53は、発光ダイオード52によって支持されていることから、第一基板51と第1の一時保持用部材53との間隔は、発光ダイオード52の高さによって決まることになる。図8に示すように発光ダイオード52で支持されるように第1の一時保持用部材53を重ね合わせた状態で接着剤55を硬化すれば、当該接着剤55の厚さtは、第一基板51と第1の一時保持用部材53との間隔によって規制されることになり、発光ダイオード52の高さによって規制される。すなわち、第一基板51上の発光ダイオード52がスペーサとしての役割を果たし、一定の厚さの接着剤層が第一基板51と第1の一時保持用部材53の間に形成されることになる。このように、上記の方法では、発光ダイオード52の高さにより接着剤層の厚みが決まるため、厳密に圧力を制御しなくとも一定の厚みの接着剤層を形成することが可能である。
【0043】
接着剤55を硬化した後、図9に示すように、発光ダイオード52に対しレーザを第一基板51の裏面から照射し、当該発光ダイオード52を第一基板51からレーザアブレーションを利用して剥離する。GaN系の発光ダイオード52はサファイアとの界面で金属のGaと窒素に分解することから、比較的簡単に剥離できる。照射するレーザとしてはエキシマレーザ、高調波YAGレーザなどが用いられる。このレーザアブレーションを利用した剥離によって、発光ダイオード52は第一基板51の界面で分離し、一時保持用部材53上に接着剤55に埋め込まれた状態で転写される。
【0044】
図10は、上記剥離により第一基板51を取り除いた状態を示すものである。このとき、レーザにてGaN系発光ダイオードをサファイア基板からなる第一基板51から剥離しており、その剥離面にGa56が析出しているため、これをエッチングすることが必要である。そこで、NaOH水溶液もしくは希硝酸などによりウエットエッチングを行い、図11に示すように、Ga56を除去する。さらに、図12に示すように、酸素プラズマ(O2プラズマ)により表面を清浄化し、ダイシングにより接着剤55をダイシング溝57によって切断し、発光ダイオード52毎にダイシングした後、発光ダイオード52の選択分離を行なう。ダイシングプロセスは通常のブレードを用いたダイシング、20μm以下の幅の狭い切り込みが必要なときには上記レーザを用いたレーザによる加工を行う。その切り込み幅は画像表示装置の画素内の接着剤55で覆われた発光ダイオード52の大きさに依存するが、一例として、エキシマレーザにて溝加工を行い、チップの形状を形成する。
【0045】
発光ダイオード52を選択分離するには、先ず、図13に示すように、清浄化した発光ダイオード52上に熱可塑性接着剤58を塗布し、この上に第2の一時保持用部材59を重ねる。この第2の一時保持用部材59も、先の第1の一時保持用部材53と同様、ガラス基板、石英ガラス基板、プラスチック基板などを用いることができ、本例では石英ガラス基板を用いた。また、この第2の一時保持用部材59の表面にもポリイミドなどからなる剥離層60を形成しておく。
【0046】
次いで、図14に示すように、転写対象となる発光ダイオード52aに対応した位置にのみ第1の一時保持用部材53の裏面側からレーザを照射し、レーザアブレーショによりこの発光ダイオード52aを第1の一時保持用部材53から剥離する。それと同時に、やはり転写対象となる発光ダイオード52aに対応した位置に、第2の一時保持用部材59の裏面側から可視または赤外レーザ光を照射して、この部分の熱可塑性接着剤58を一旦溶融し硬化させる。その後、第2の一時保持用部材59を第1の一時保持用部材53から引き剥がすと、図15に示すように、上記転写対象となる発光ダイオード52aのみが選択的に分離され、第2の一時保持用部材59上に転写される。
【0047】
上記選択分離後、図16に示すように、転写された発光ダイオード52を覆って樹脂を塗布し、樹脂層61を形成する。さらに、図17に示すように、酸素プラズマなどにより樹脂層61の厚さを削減し、図18に示すように、発光ダイオード52に対応した位置にレーザの照射によりビアホール62を形成する。ビアホール62の形成には、エキシマレーザ、高調波YAGレーザ、炭酸ガスレーザなどを用いることができる。このとき、ビアホール62は例えば約3〜7μmの径を開けることになる。
【0048】
次に、上記ビアホール62を介して発光ダイオード52のp電極と接続されるアノード側電極パッド63を形成する。このアノード側電極パッド63は、例えばNi/Pt/Auなどで形成する。図19は、発光ダイオード52を第2の一時保持用部材59に転写して、アノード電極(p電極)側のビアホール62を形成した後、アノード側電極パッド63を形成した状態を示している。この電極パッド63を形成する際に、上記配線形成方法を利用する。すなわち、電極パッド63となる金属層を成膜する前に、減圧下で加熱し、樹脂層61に含まれる水分などを十分に脱ガスする。脱ガス後、金属層をスパッタ法などにより成膜し、これをパターニングして電極パッド63とすれば、電極パッド63の膜剥がれなどを防止することができる。
【0049】
上記アノード側電極パッド63を形成した後、反対側の面にカソード側電極を形成するため、第3の一時保持用部材64への転写を行う。第3の一時保持用部材64も、例えば石英ガラスなどからなる。転写に際しては、図20に示すように、アノード側電極パッド63を形成した発光ダイオード52、さらには樹脂層61上に接着剤65を塗布し、この上に第3の一時保持用部材64を貼り合せる。この状態で第2の一時保持用部材59の裏面側からレーザを照射すると、石英ガラスからなる第2の一時保持用部材59と、当該第2の一時保持用部材59上に形成されたポリイミドからなる剥離層60の界面でレーザアブレーションによる剥離が起き、剥離層60上に形成されている発光ダイオード52や樹脂層61は、第3の一時保持用部材64上に転写される。図21は、第2の一時保持用部材59を分離した状態を示すものである。
【0050】
カソード側電極の形成に際しては、上記の転写工程を経た後、図22に示すO2プラズマ処理により上記剥離層60や余分な樹脂層61を除去し、発光ダイオード52のコンタクト半導体層(n電極)を露出させる。発光ダイオード52は一時保持用部材64の接着剤65によって保持された状態で、発光ダイオード52の裏面がn電極側(カソード電極側)になっていて、図23に示すように電極パッド66を形成すれば、電極パッド66は発光ダイオード52の裏面と電気的に接続される。この電極パッド66を形成する際にも上記配線形成方法を応用することが好ましい。すなわち、電極パッド66となる金属層を成膜する前に、減圧下で加熱し、樹脂層61に含まれる水分などを十分に脱ガスする。脱ガス後、金属層をスパッタ法などにより成膜すれば、電極パッド66の膜剥がれなどを防止することができる。
【0051】
その後、電極パッド66をパターニングする。このときのカソード側の電極パッドは、例えば約60μm角とすることができる。電極パッド66としては透明電極(ITO、ZnO系など)もしくはTi/Al/Pt/Auなどの材料を用いる。透明電極の場合は発光ダイオード52の裏面を大きく覆っても発光をさえぎることがないので、パターニング精度が粗く、大きな電極形成ができ、パターニングプロセスが容易になる。
【0052】
次に、上記樹脂層61や接着剤65によって固められた発光ダイオード52を個別に切り出し、上記樹脂形成チップの状態にする。切り出しは、例えばレーザダイシングにより行えばよい。図24は、レーザダイシングによる切り出し工程を示すものである。レーザダイシングは、レーザのラインビームを照射することにより行われ、上記樹脂層61及び接着剤65を第3の一時保持用部材64が露出するまで切断する。このレーザダイシングにより各発光ダイオード52は所定の大きさの樹脂形成チップとして切り出され、後述の実装工程へと移行される。
【0053】
実装工程では、機械的手段(真空吸引による素子吸着)とレーザアブレーションの組み合わせにより発光ダイオード52(樹脂形成チップ)が第3の一時保持用部材64から剥離される。図25は、第3の一時保持用部材64上に配列している発光ダイオード52を吸着装置67でピックアップするところを示した図である。このときの吸着孔68は画像表示装置の画素ピッチにマトリクス状に開口していて、発光ダイオード52を多数個、一括で吸着できるようになっている。このときの開口径は、例えば直径約100μmで600μmピッチのマトリクス状に開口されて、一括で約300個を吸着できる。このときの吸着孔68の部材は例えば、Ni電鋳により作製したもの、もしくはSUSなどの金属板をエッチングで穴加工したものが使用され、吸着孔68の奥には吸着チャンバ69が形成されており、この吸着チャンバ69を負圧に制御することで発光ダイオード52の吸着が可能になる。発光ダイオード52はこの段階で樹脂層61で覆われており、その上面は略平坦化されている。このために吸着装置67による選択的な吸着を容易に進めることができる。
【0054】
なお、上記吸着装置67には、真空吸引による素子吸着の際に、発光ダイオード52(樹脂形成チップ)を一定の位置に安定して保持できるように、素子位置ずれ防止手段を形成しておくことが好ましい。図26は、素子位置ずれ防止手段70を設けた吸着装置67の一例を示すものである。本例では、素子位置ずれ防止手段70は、樹脂形成チップの周面に当接する位置決めピンとして形成されており、これが樹脂形成チップの周面(具体的にはレーザダイシングにより切断された樹脂層61の切断面)に当接することにより、吸着装置67と樹脂形成チップ(すなわち発光ダイオード52)とが互いに正確に位置合わせされる。上記レーザダイシングにより切断された樹脂層61の切断面は、完全な垂直面ではなく、5°〜10°程度のテーパ−を有する。したがって、上記位置決めピン(素子位置ずれ防止手段60)にも同様のテーパ−を持たせておけば、吸着装置67と発光ダイオード52間に若干の位置ずれがあったとしても、速やかに矯正される。
【0055】
上記発光ダイオード52の剥離に際しては、上記吸着装置67による素子吸着と、レーザアブレーションによる樹脂形成チップの剥離を組み合わせ、剥離が円滑に進むようにしている。レーザアブレーションは、第3の一時保持用部材64の裏面側からレーザを照射することにより行う。このレーザアブレーションによって、第3の一時保持用部材64と接着剤65の界面で剥離が生ずる。
【0056】
図27は発光ダイオード52を第二基板71に転写するところを示した図である。第二基板71は、配線層72を有する配線基板であり、発光ダイオード52を装着する際に第二基板71にあらかじめ接着剤層73が塗布されており、その発光ダイオード52下面の接着剤層73を硬化させ、発光ダイオード52を第二基板71に固着して配列させることができる。この装着時には、吸着装置67の吸着チャンバ69が圧力の高い状態となり、吸着装置67と発光ダイオード52との吸着による結合状態は解放される。接着剤層73はUV硬化型接着剤、熱硬化性接着剤、熱可塑性接着剤などによって構成することができる。第二基板71上で発光ダイオード52が配置される位置は、一時保持用部材64上での配列よりも離間したものとなる。接着剤層73の樹脂を硬化させるエネルギーは第二基板71の裏面から供給される。UV硬化型接着剤の場合はUV照射装置にて、熱硬化性接着剤の場合は赤外線加熱などによって発光ダイオード52の下面のみ硬化させ、熱可塑性接着剤場合は、赤外線やレーザの照射によって接着剤を溶融させ接着を行う。
【0057】
図28は、他の色の発光ダイオード74を第二基板71に配列させるプロセスを示す図である。図25あるいは図26で用いた吸着装置67をそのまま使用して、第二基板71にマウントする位置をその色の位置にずらすだけでマウントすると、画素としてのピッチは一定のまま複数色からなる画素を形成できる。ここで、発光ダイオード52と発光ダイオード74は必ずしも同じ形状でなくとも良い。図28では、赤色の発光ダイオード74が六角錐のGaN層を有しないプレーナ型構造とされ、他の発光ダイオード52とその形状が異なっているが、この段階では各発光ダイオード52、74は既に樹脂形成チップとして樹脂層61、接着剤65で覆われており、素子構造の違いにもかかわらず同一の取り扱いが実現される。
【0058】
次いで、図29に示すように、これら発光ダイオード52,74を含む樹脂形成チップを覆って絶縁層75を形成する。絶縁層75としては、透明エポキシ接着剤、UV硬化型接着剤、ポリイミドなどを用いることができる。上記絶縁層75を形成した後、配線形成工程を行なう。図30は配線形成工程を示す図である。絶縁層75に開口部76、77、78、79、80、81を形成し、発光ダイオード52、74のアノード、カソードの電極パッドと第二基板71の配線層72を接続する配線82、83、84を形成した図である。このときに形成する開口部すなわちビアホールは発光ダイオード52、74の電極パッドの面積を大きくしているので大きくすることができ、ビアホールの位置精度も各発光ダイオードに直接形成するビアホールに比べて粗い精度で形成できる。例えば、このときのビアホールは、約60μm角の電極パッドに対し、直径約20μmのものを形成できる。また、ビアホールの深さは配線基板と接続するもの、アノード電極と接続するもの、カソード電極と接続するものの3種類の深さがあるのでレーザのパルス数で制御し、最適な深さを開口する。
【0059】
その後、図31に示すように、保護層85を形成し、ブラックマスク86を形成して画像表示装置のパネルは完成する。このときの保護層85は図28の絶縁層75と同様であり、透明エポキシ接着剤などの材料が使用できる。この保護層85は加熱硬化し配線を完全に覆う。この後、パネル端部の配線からドライバーICを接続して駆動パネルを製作することになる。
【0060】
上述のような発光素子の配列方法においては、一時保持用部材59、64に発光ダイオード52を保持させた時点で既に、素子間の距離が大きくされ、その広がった間隔を利用して比較的サイズの電極パッド63、66などを設けることが可能となる。それら比較的サイズの大きな電極パッド63、66を利用した配線が行われるために、素子サイズに比較して最終的な装置のサイズが著しく大きな場合であっても容易に配線を形成できる。また、本例の発光素子の配列方法では、発光ダイオード52の周囲が硬化した樹脂層61で被覆され平坦化によって精度良く電極パッド63,66を形成できるとともに素子に比べて広い領域に電極パッド63,66を延在でき、次の第二転写工程での転写を吸着治具で進める場合には取り扱いが容易になる。
【0061】
【発明の効果】
以上の説明からも明らかなように、本発明の配線形成方法によれば、配線の剥がれを解消することができ、配線レイアウトに制約が生ずることもない。また、本発明の表示素子の形成方法によれば、発光素子を樹脂によりモジュール化した場合にも良好な電極形成が可能で、搬送や基体への実装も容易であるような構造を有し信頼性の高い表示素子を作製することができる。さらに、これら配線形成方法や発光素子の形成方法を応用することにより、生産性に優れ製造コストを抑えることが可能な画像表示装置の製造方法を提供することが可能である。
【図面の簡単な説明】
【図1】樹脂層上への金属層の成膜プロセスを示すものであり、(a)は樹脂層形成工程を示す概略断面図、(b)は金属層成膜工程を示す概略断面図である。
【図2】スパッタ装置の一例を示す模式図である。
【図3】素子の配列方法を示す模式図である。
【図4】樹脂形成チップの概略斜視図である。
【図5】樹脂形成チップの概略平面図である。
【図6】発光素子の一例を示す図であって、(a)は断面図、(b)は平面図である。
【図7】第1の一時保持用部材の接合工程を示す概略断面図である。
【図8】UV接着剤硬化工程を示す概略断面図である。
【図9】レーザアブレーション工程を示す概略断面図である。
【図10】第一基板の分離工程を示す概略断面図である。
【図11】Ga除去工程を示す概略断面図である。
【図12】素子分離溝形成工程を示す概略断面図である。
【図13】第2の一時保持用部材の接合工程を示す概略断面図である。
【図14】選択的なレーザアブレーション及びUV露光工程を示す概略断面図である。
【図15】発光ダイオードの選択分離工程を示す概略断面図である。
【図16】樹脂による埋め込み工程を示す概略断面図である。
【図17】樹脂層厚削減工程を示す概略断面図である。
【図18】ビア形成工程を示す概略断面図である。
【図19】アノード側電極パッド形成工程を示す概略断面図である。
【図20】レーザアブレーション工程を示す概略断面図である。
【図21】第2の一時保持用部材の分離工程を示す概略断面図である。
【図22】コンタクト半導体層露出工程を示す概略断面図である。
【図23】カソード側電極パッド形成工程を示す概略断面図である。
【図24】レーザダイシング工程を示す概略断面図である。
【図25】吸着装置による選択的ピックアップ工程を示す概略断面図である。
【図26】素子位置ずれ防止手段を設けた吸着装置の一例を示す概略断面図である。
【図27】第二基板への転写工程を示す概略断面図である。
【図28】他の発光ダイオードの転写工程を示す概略断面図である。
【図29】絶縁層形成工程を示す概略断面図である。
【図30】配線形成工程を示す概略断面図である。
【図31】保護層及びブラックマスク形成工程を示す概略断面図である。
【符号の説明】
1 基板、2 樹脂層、3 金属層、11 真空チャンバ、12 基板ホルダ、13 カソード電極、14 ターゲット、30 樹脂形成チップ、31 発光素子、32 樹脂、33,34 電極パッド、61 樹脂層、63,66 電極パッド
Claims (3)
- 第一基板上に配列された発光素子を樹脂層中に埋め込んで当該樹脂層を硬化させ、当該発光素子毎に当該樹脂層を切断してチップ部品化する工程と、
前記硬化させた樹脂層を減圧下で加熱して当該樹脂層中に含まれる水分を除去する工程と、
前記水分を除去する工程での減圧状態を維持したまま、当該減圧下において前記樹脂層上に電極となる金属層を形成する工程と、
前記発光素子をチップ部品化する工程の後で前記水分を除去する工程の前、および前記金属層を形成する工程の後の少なくとも一方において、当該チップ部品化した発光素子を前記第一基板上よりも離間した状態となるように一時保持用部材に転写して保持させる工程とを行う
画像表示装置の製造方法。 - 前記水分を除去する工程では、前記硬化させた樹脂層が配置された雰囲気を減圧した後、当該樹脂層を加熱する
請求項1に記載の画像表示装置の製造方法。 - 前記一時保持用部材に保持された前記発光素子をさらに離間して第二基板上に転写し、前記樹脂層に埋め込まれた発光素子をマトリクス状に配置する工程を行う
請求項1または2に記載の画像表示装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001283241A JP5176260B2 (ja) | 2001-09-18 | 2001-09-18 | 画像表示装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001283241A JP5176260B2 (ja) | 2001-09-18 | 2001-09-18 | 画像表示装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003092348A JP2003092348A (ja) | 2003-03-28 |
JP5176260B2 true JP5176260B2 (ja) | 2013-04-03 |
Family
ID=19106756
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001283241A Expired - Lifetime JP5176260B2 (ja) | 2001-09-18 | 2001-09-18 | 画像表示装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5176260B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015220330A (ja) * | 2014-05-16 | 2015-12-07 | 日本電気硝子株式会社 | 発光デバイス及びその製造方法 |
JP6156255B2 (ja) * | 2014-05-23 | 2017-07-05 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
KR102385091B1 (ko) * | 2017-03-07 | 2022-04-12 | 엘지전자 주식회사 | 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법 |
CN111244017A (zh) * | 2020-03-17 | 2020-06-05 | 南京中电熊猫平板显示科技有限公司 | 一种微型发光二极管显示背板及其制造方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6321856A (ja) * | 1986-07-15 | 1988-01-29 | Mitsubishi Electric Corp | 半導体装置 |
JPS6337640A (ja) * | 1986-07-31 | 1988-02-18 | Nec Corp | 半導体装置の製造方法 |
JPH02246246A (ja) * | 1989-03-20 | 1990-10-02 | Fujitsu Ltd | 半導体装置の製造方法 |
JP3269104B2 (ja) * | 1991-10-31 | 2002-03-25 | 株式会社日立製作所 | 半導体装置の製造方法 |
JP3169565B2 (ja) * | 1997-01-27 | 2001-05-28 | 富士通株式会社 | 低誘電率絶縁膜およびその形成方法、ならびに半導体装置およびその製造方法 |
JP3510479B2 (ja) * | 1998-04-27 | 2004-03-29 | シャープ株式会社 | 光入出力素子アレイ装置の製造法 |
JP2000124307A (ja) * | 1998-10-19 | 2000-04-28 | Sony Corp | 金属系膜の形成方法および電子装置の製造方法 |
JP2000174129A (ja) * | 1998-12-10 | 2000-06-23 | Sony Corp | 配線層の形成方法 |
JP2000174127A (ja) * | 1998-12-10 | 2000-06-23 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
JP2000265064A (ja) * | 1999-03-18 | 2000-09-26 | Osaka Gas Co Ltd | 樹脂組成物 |
-
2001
- 2001-09-18 JP JP2001283241A patent/JP5176260B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2003092348A (ja) | 2003-03-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4055405B2 (ja) | 電子部品及びその製造方法 | |
US7148127B2 (en) | Device mounting substrate and method of repairing defective device | |
JP3608615B2 (ja) | 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法 | |
JP3994681B2 (ja) | 素子の配列方法及び画像表示装置の製造方法 | |
US20050181602A1 (en) | Alloying method, and wiring forming method, display device forming method, and image display unit fabricating method | |
WO2002086964A1 (fr) | Procede de cablage et procede d'agencement d'elements faisant appel a ce dernier et procede de production de dispositifs d'affichage d'images | |
US20050188536A1 (en) | Color image display unit | |
JP4078825B2 (ja) | 回路基板の製造方法、並びに表示装置の製造方法 | |
JP2003098977A (ja) | 素子の転写方法、素子の配列方法、及び画像表示装置の製造方法 | |
JP4882273B2 (ja) | 素子実装基板、不良素子の修復方法及び画像表示装置 | |
JP4887587B2 (ja) | 画像表示装置及びその製造方法 | |
JP3890921B2 (ja) | 素子の配列方法及び画像表示装置の製造方法 | |
JP2003347524A (ja) | 素子の転写方法、素子の配列方法及び画像表示装置の製造方法 | |
JP4982932B2 (ja) | 画像表示装置の製造方法 | |
JP2003332523A (ja) | 素子の転写方法、素子の配列方法及び画像表示装置の製造方法 | |
JP2002343944A (ja) | 電子部品の転写方法及び素子の配列方法、画像表示装置の製造方法 | |
JP2003162231A (ja) | 素子の製造方法、素子の配列方法及び画像表示装置の製造方法 | |
JP2002314123A (ja) | 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法 | |
JP4967251B2 (ja) | 画像表示装置の製造方法 | |
JP5176260B2 (ja) | 画像表示装置の製造方法 | |
JP4078830B2 (ja) | 表示装置及び表示装置の製造方法 | |
JP2003218392A (ja) | 画像表示装置及びその製造方法 | |
JP4848606B2 (ja) | 素子の位置決め方法、素子の取り出し方法、素子の転写方法、素子の配列方法及び画像表示装置の製造方法 | |
JP4839533B2 (ja) | 画像表示装置及びその製造方法 | |
JP2003060242A (ja) | 素子の実装方法、素子の配列方法及び画像表示装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050516 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050527 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080708 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100402 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120110 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120327 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120514 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121211 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121224 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5176260 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160118 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |