JP2000124307A - 金属系膜の形成方法および電子装置の製造方法 - Google Patents

金属系膜の形成方法および電子装置の製造方法

Info

Publication number
JP2000124307A
JP2000124307A JP10296990A JP29699098A JP2000124307A JP 2000124307 A JP2000124307 A JP 2000124307A JP 10296990 A JP10296990 A JP 10296990A JP 29699098 A JP29699098 A JP 29699098A JP 2000124307 A JP2000124307 A JP 2000124307A
Authority
JP
Japan
Prior art keywords
metal
temperature
film
based film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10296990A
Other languages
English (en)
Inventor
Toshiaki Hasegawa
利昭 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP10296990A priority Critical patent/JP2000124307A/ja
Publication of JP2000124307A publication Critical patent/JP2000124307A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 低誘電率の有機高分子材料を含む被処理基体
上に、金属系膜を成膜する際の、有機高分子材料からの
脱ガスに起因する金属系膜の汚染や成膜形状の劣化等を
防止する。 【解決手段】 被処理基体に対し、有機高分子材料膜1
1の脱ガス開始温度以上熱分解開始温度未満の熱処理を
非酸化性雰囲気中で施す。この後、この熱処理温度未満
の成膜温度で金属系膜16を形成する。被処理基体に熱
処理を施さない場合は、脱ガス開始温度未満の成膜温度
で金属系膜16を形成すればよい。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は金属系膜の形成方法
および電子装置の製造方法に関し、さらに詳しくは、有
機高分子材料を含む被処理基体上に金属系膜を形成する
際の成膜温度に特徴を有する金属系膜の形成方法、およ
び高集積度半導体装置等の電子装置の製造方法に関す
る。
【0002】
【従来の技術】ULSI(Ultra Large Scale Integrate
d Circuits) 等の半導体装置の高集積度化が進展するに
伴い、配線および配線ピッチの微細化が必要となってい
る。また同時に、特に高速ロジック系の半導体装置をは
じめとする半導体装置の低消費電力化、動作速度の高速
化等の要求に応えるためには、低誘電率の層間絶縁膜材
料および低抵抗の配線材料の採用、ならびにこれらの製
造プロセス技術の確立が要素技術の1つとして重要性を
増している。
【0003】従来より半導体装置の層間絶縁膜等に採用
されてきた絶縁体膜材料は、SiO2 (比誘電率4)、
SiON(比誘電率4〜6)やSi3 4 (比誘電率
6)等の無機系材料が主体であった。高集積度半導体装
置の配線間容量の低減方法として、例えば特開昭63−
7650号公報に開示されているように、これら一般的
な無機系材料よりも低誘電率の材料による層間絶縁膜の
採用が有効である。この低誘電率材料としては、フッ素
原子を含む酸化シリコン系絶縁膜(以下SiOFと記
す)等の無機系絶縁膜材料と、炭素原子を含む有機系絶
縁膜材料が代表的である。
【0004】SiOFは、SiO2 を構成するSi−O
−Si結合をF原子により終端することで、その密度が
低下すること、およびSi−F結合やO−F結合の分極
率が小さいこと等により、SiO2 より低誘電率が達成
される。このSiOFは、その成膜やエッチングのプロ
セスが従来のSiO2 に類似したものであるので、現用
の製造装置でも容易に採用できる。また無機系材料であ
るので耐熱性にも優れる。しかしながら、SiOFの比
誘電率は3.7〜3.2程度にとどまる。
【0005】一方の炭素原子を含む有機系絶縁膜材料に
よる低誘電率絶縁体膜としては、有機SOG(Spin On
Glass)、ポリアリールエーテル、ポリイミド、ポリパラ
キシリレン(商標名パリレン)、ベンゾシクロブテン、
ポリナフタレン等、比誘電率が1.5〜3.5程度の有
機高分子材料が知られている。これらの材料は炭素原子
を含有することでその密度が低減され、また分子(モノ
マ)自体の分極率を小さくすることで低誘電率を達成し
ている。またシロキサン結合、イミド結合、あるいはベ
ンゼン環やナフタレン環を導入することにより、ある程
度の耐熱性を得ている。
【0006】これら炭化水素系の有機系材料に、さらに
フッ素原子を導入したフロロカーボンポリマは、比誘電
率が1.5〜2.5程度と一層の低誘電率化と耐熱性の
向上が得られる。かかるフッ素系樹脂の有機系材料とし
ては、パーフルオロ基含有ポリイミドやフッ化ポリアリ
ールエーテル、テフロン(商標名)あるいはフレア(商
標名)等が知られている。これら有機低誘電率材料は、
例えば「日経マイクロデバイス」誌1995年7月号1
05〜112頁に紹介されている。
【0007】一方の配線材料として、Al系金属に比較
して低抵抗のCu系金属が注目されている。Cuの比抵
抗は1.72μΩ−cmであり、Alの比抵抗2.7μ
Ω−cmの2/3程度の値である。またエレクトロマイ
グレーションやストレスマイグレーション等の各種マイ
グレーション耐性にも優れる。
【0008】これら低誘電率の層間絶縁膜材料、および
低抵抗の配線材料を組み合わせて採用することにより、
高速動作と低消費電力の高集積度半導体装置を始めとす
る電子装置を提供することが可能となる。
【0009】
【発明が解決しようとする課題】しかしながら、これら
有機高分子材料系の低誘電率材料は、その分子設計によ
り耐熱性の向上が図られているとはいえ、無機系の層間
絶縁膜に比較して耐熱性は低く、数百℃で熱分解を開始
する。またSiO2 等無機系の層間絶縁膜には見られな
かった現象として、熱分解開始温度よりはるかに低い温
度、例えば200℃〜300℃程度で脱ガスを開始する
問題がある。
【0010】したがって、有機高分子材料を有する被処
理基体上に金属系膜を形成する場合に、発生するガスに
より金属系膜が汚染されたり、成膜形状や密着性が低下
する場合が発生する。具体的には、有機高分子材料を層
間絶縁膜として採用し、ここに形成した接続孔内にコン
タクトプラグを埋め込む際に、埋め込み形状が劣化した
り、コンタクト抵抗が上昇する問題がある。また半導体
装置以外にも光導波路、非線形光学素子、光記録媒体あ
るいは薄膜型磁気記録媒体等、有機高分子材料を用いた
被処理基体上に金属系膜を形成する工程を有する電子装
置一般にこの耐熱性の問題は重要である。
【0011】本発明はこのような問題点に鑑み提案する
ものであり、有機高分子材料を含む被処理基体上に金属
系膜を成膜する工程における、被処理基体からの脱ガス
による金属系膜の汚染や成膜形状の劣化を防止すること
を課題とする。また本発明の別の課題は、かかる金属系
膜の形成方法を採用することにより、汚染や成膜形状不
良等の問題点が回避された、高信頼性の半導体装置等の
電子装置を提供することである。
【0012】
【課題を解決するための手段】上述した課題を達成する
ため、本発明の金属系膜の形成方法は、脱ガス開始温度
と、この脱ガス開始温度より高い熱分解開始温度を有す
る有機高分子材料を含む被処理基体上に、金属系膜を成
膜する工程を具備する金属系膜の形成方法であって、こ
の被処理基体の温度を、脱ガス開始温度未満に制御しつ
つ、金属系膜を形成することを特徴とする。
【0013】また本発明の別の金属系膜の形成方法は、
脱ガス開始温度と、この脱ガス開始温度より高い熱分解
開始温度を有する有機高分子材料を含む被処理基体上
に、金属系膜を成膜する工程を具備する金属系膜の形成
方法であって、この金属系膜を成膜する工程に先立ち、
被処理基体に対し、脱ガス開始温度以上熱分解開始温度
未満の熱処理温度での熱処理を、非酸化性雰囲気中で施
した後、この被処理基体の温度を、先の熱処理温度未満
に制御しつつ、金属系膜を形成することを特徴とする。
【0014】本発明の電子装置の製造方法は、これらい
ずれか一方の金属系膜の形成方法をその工程中に含むこ
とを特徴とする。
【0015】本発明における金属系膜は、金属、合金、
金属化合物あるいは金属間化合物を含むものであり、電
極配線、情報記録等の機能を有するものである。
【0016】〔作用〕一般に有機高分子材料はその材料
固有の熱分解開始温度を有し、この温度以上では有機高
分子材料の分子鎖の切断により低分子成分が生成し、こ
れにより脱離ガスが発生する。実際の有機高分子材料
は、この熱分解開始温度より遥かに低い温度でガス脱離
が観測される。これは有機高分子材料の表面における酸
化等の劣化層や、有機ガス等の吸着層等の脱離により、
材料本来の熱分解とは別に発生するものである。
【0017】有機高分子材料の一例として、ポリアリー
ルエーテルのガス脱離を図4のグラフを参照して説明す
る。図4は、試料を脱離ガス分析装置(TDS:Therma
l Decomposition Spectorscopy) により分析したグラフ
である。すなわち、試料を10-9Torr(10-7
a)程度の高真空中で徐々に加熱してゆき、発生するガ
スを質量分析装置(Q−Mass)によりM/z(単位
電荷あたりのフラグメントの質量)を分析すると同時
に、試料の温度、およびその温度での高真空チャンバ内
の圧力を測定するものである。図4のうち、N2 はポリ
アリールエーテルを成膜後、N2 の常圧雰囲気中でアニ
ールした試料、Vacはポリアリールエーテルを成膜
後、1Torr以下の真空雰囲気中でアニールした試料
の脱ガスの様子を示す。
【0018】真空中アニールの試料に着目すると、12
0〜130℃程度の脱ガス開始温度Tdegas が存在し、
170〜180℃程度で脱ガスが活発なピーク温度をむ
かえる。この脱ガスは主に吸着していた有機ガスの脱離
によるものである。この後温度を上昇すると、T
decompose =400℃程度で再び脱ガスが活発となる
が、これは試料の熱分解によるものである。
【0019】一方N2 の常圧窒素中アニールの試料に注
目すると、Tdegas およびTdecompose の温度はVac
の試料と同様の傾向を示すが、300℃を超えたあたり
でブロードな脱ガスが観測される。これは真空中アニー
ルの試料では見られない現象で、常圧窒素中アニールの
窒素中に含まれる、微量の酸素による試料の酸化が原因
であると思われる。したがって、吸着ガスを脱ガスする
ためには、Tdegas 以上Tdecompose 未満の温度で熱処
理することが有効ではあるが、さらに熱処理中の試料酸
化を防止するため、非酸化性雰囲気中で熱処理すること
が重要である。非酸化性雰囲気とは具体的には、1To
rr以下の減圧雰囲気、あるいは酸素濃度が10ppm
以下の不活性ガス雰囲気である。かかる熱処理を施し、
試料への吸着に基づく脱ガスを排除した後、試料を大気
に曝すことなく直ちに金属系膜を成膜することが望まし
い。またこの連続処理が不可能な場合は、熱処理を終え
た試料を真空雰囲気あるいは不活性ガス雰囲気で保存し
た後に金属系膜を成膜することが望ましい。やむを得ず
熱処理後の試料を大気中に暴露する場合には、試料の酸
化を防止するため、300℃以下、より好ましくは20
0℃以下に冷却後に大気に曝すことが望ましい。
【0020】以上は金属系膜を成膜する前処理として、
有機高分子材料への吸着ガスを除去する熱処理工程につ
いての作用を説明した。一方、金属系膜の成膜温度を、
脱ガス開始温度Tdegas 以下に制御できれば、金属系膜
の汚染や成膜形状の劣化を防止することができる。
【0021】
【発明の実施の形態】以下、本発明の金属系膜の形成方
法を、電子装置の一例として半導体装置の製造方法に適
用した例につき、図面を参照しながら説明する。まず本
発明の金属系膜の形成方法を含んで製造された半導体装
置を、図1に示す要部概略断面図を参照して説明する。
【0022】不図示のMOSトランジスタやBipol
arトランジスタ等が作りこまれたSi等の半導体基板
(不図示)上に、下層層間絶縁膜1および下層配線2が
形成されている。下層層間絶縁膜1にはこれも不図示の
コンタクトプラグが形成されており、半導体基板の不純
物拡散層と下層配線2とのコンタクトがなされている。
下層層間絶縁膜1は例えば酸化シリコンや不純物を含有
する酸化シリコン等よりなる。下層配線2は例えばAl
−SiやAl−Si−Cu等のAl系金属等からなる。
層間絶縁膜3には下層配線2に臨むビアコンタクト4が
埋め込まれている。このビアコンタクト4は例えばW等
の高融点金属からなり、バリアメタル構造を採っていて
もよい。以上の構造は、いずれも周知の半導体装置製造
工程により製造することができる。下層配線2、層間絶
縁膜3およびビアコンタクト4は、いずれも多層に反復
形成されていてもよく、またなくてもよい。
【0023】層間絶縁膜3およびビアコンタクト4上に
は、有機高分子材料膜11および無機絶縁膜12が形成
され、ここにはビアコンタクト4上に配線溝13が形成
されている。ここまでの構造体を被処理基体とする。こ
の有機高分子材料膜11は、〔化1〕に示されるアモル
ファステフロン(商標名:テフロンAF)、環状フッ素
樹脂で〔化2〕に示されるサイトップ(商標名)、〔化
3〕に示されるフッ化ポリアリールエーテル(商標名:
Flare)、ベンゾシクロブテン、フッ化ポリパラキ
シリレン、アモルファスカーボン等の有機高分子材料に
より成膜されるが、この他にもポリイミドや有機SOG
等を用いてよい。またその成膜方法もスピンコーティン
グ法やプラズマCVD法等任意である。これら有機高分
子材料は、その材料特性として、いずれも脱ガス開始温
度および熱分解開始温度を有する。なお化学式中のx,
y,zの添字は整数を表し、このうちyは0をも含む整
数である。
【0024】
【化1】
【0025】
【化2】
【0026】
【化3】
【0027】配線溝13内には金属系膜16が埋め込ま
れている。この金属系膜16の成膜工程、少なくとも金
属系膜16のうちのバリアメタル14の成膜に、本発明
の金属系膜の形成方法が適用されている。すなわち、金
属系膜16の形成にあたり、被処理基体の温度を脱ガス
開始温度未満に制御して形成したものである。あるいは
金属系膜16の成膜にあたり、被処理基体を脱ガス開始
温度以上熱分解開始温度未満の熱処理を非酸化性雰囲気
中、好ましくは非酸化性減圧雰囲気中で施し、この後直
ちに金属系膜16を成膜したものである。なお金属系膜
16はバリアメタル14および導電材料15から構成さ
れる。バリアメタル14はWN,TaN,TiN,Ti
ON,WSiN,TaSiN等の高融点金属化合物や高
融点金属そのもの、あるいはその積層により形成され
る。導電材料15はCu,W,Ag,Al系金属等によ
り構成される。金属系膜16は、Damascene 法、あるい
は下層のビアコンタクト4とともに Dual dam
ascene法によりその表面を平坦に形成することが
できる。もちろん従来のエッチバック法により配線溝1
3に埋め込んでもよい。
【0028】さて金属系膜16による溝配線上にさらに
上層配線を形成する場合には、上層層間絶縁膜21およ
び上層無機絶縁膜22を形成し、ここにビアホール23
を開口し上層ビアコンタクト26を埋め込む。上層層間
絶縁膜21は、有機高分子材料でも、あるいはSiOF
やSiO等を用いることも可能である。この後、先
の有機高分子材料膜11の形成以後の工程を反復して上
層配線を形成する。
【0029】
【実施例】以下、図1に例示された半導体装置の製造方
法につき、図2〜図3を参照して詳細な説明を加える。
【0030】〔実施例1〕まず、図2(a)に示すよう
に、MOSトランジスタ等の素子が作りこまれたシリコ
ン等の半導体基板(不図示)上に、下層層間絶縁膜1お
よび下層配線2を形成する。さらに層間絶縁膜3を形成
し、下層配線2を臨むビアコンタクト4を開口後、ここ
にビアコンタクト4を埋め込む。下層層間絶縁膜1には
不図示の半導体基板の不純物拡散層に臨んでコンタクト
プラグが形成されていてもよい。下層層間絶縁膜1およ
び層間絶縁膜3はSiO2 や不純物を含むSiO2 であ
り、下層配線2はAl−Si−Cu系合金で、そしてビ
アコンタクト4はWで形成する。ここまでの工程は常法
により形成することができる。
【0031】図2(b): つぎに、有機高分子材料膜
11として〔化3〕にその構造を示したフッ化ポリアリ
ールエーテルを形成する。この工程は、フッ化ポリアリ
ールエーテル前駆体の塗布溶液をスピンコーティング
し、溶媒を蒸発後、100℃〜250℃で熱処理し、そ
の後、好ましくは減圧中300℃〜400℃でキュアリ
ングして成膜する。有機高分子材料11の厚さは、キュ
アリング後で500nmとする。 スピンコーティング条件 粘度 30 cp 回転数 3000 rpm 乾燥(熱処理)条件 温度 100〜250 ℃ 雰囲気 N2 10〜20 slm 圧力 大気圧 時間 2〜3 分 乾燥およびキュアリングの雰囲気はN2 の他、Ar等の
不活性ガスを用いることが望ましい。
【0032】有機高分子材料膜11上に無機絶縁膜12
を形成する。無機絶縁膜12は、後工程におけるCMP
ストッパあるいはエッチングストッパや、有機高分子材
料膜11のエッチングマスクの機能、あるいは後工程で
酸素活性種を用いる場合には酸素ラジカルや酸素イオン
の照射から有機高分子材料膜11を保護する機能等を果
たせばよいので、その厚さは例えば100nmでよい。
【0033】無機絶縁膜12としての酸化シリコンは、
還元性雰囲気を採用したプラズマCVD法で形成する。
この場合には、酸化剤としてN2 Oを用い、シリコンソ
ースとしてモノシラン、ジシランあるいはトリシランを
採用する。プラズマCVD条件は、平行平板型プラズマ
CVD装置を用いる場合には、基板温度300〜400
℃、プラズマパワー350W、圧力1kPa程度の条件
でよい。無機絶縁膜12は、シラノールあるいはシラノ
ールを含むポリマを主成分とする市販の無機SOGをス
ピンコートし、150〜200℃で1分程度ベーキング
した後、さらに350〜400℃で30〜60分のキュ
アリングを施して形成してもよい。また無機絶縁膜12
として酸化窒化シリコンを用いる場合には、アミノ基を
有する市販の無機SOGをスピンコートし、やはり15
0〜200℃で数分程度ベーキングした後、さらに35
0〜400℃で30〜60分のキュアリングを施して形
成する。酸化窒化シリコンは、モノシラン、ジシランあ
るいはトリシラン等のシリコンソースガスと、窒化剤ガ
スとしてアンモニアあるいはヒドラジンと、さらに酸化
剤ガスとしてN2 Oを用い、さらにキャリアガスとして
Ar、HeあるいはN2を用いたプラズマCVD法によ
って形成してもよい。この場合も基板温度300〜40
0℃、プラズマパワー350W、圧力1kPa程度のプ
ラズマCVD条件を用いる。
【0034】窒化シリコンを無機絶縁膜12として用い
る場合にも、同様にアミノ基を有する市販の無機SOG
をスピンコートして形成される。プラズマCVD法を採
用する場合には、モノシラン、ジシランあるいはトリシ
ラン等のシリコンソースガスと、窒化剤ガスとしてアン
モニアあるいはヒドラジンを用いる。キャリアガスとし
てはAr、HeあるいはN2 を用い、この場合も基板温
度300〜400℃、プラズマパワー350W、圧力1
kPa程度のプラズマCVD条件を用いる。
【0035】この後、無機絶縁膜12上にレジストマス
ク(不図示)を形成し、マグネトロンRIE (Reactive
Ion Etching) 装置を用いて無機絶縁膜12および有機
高分子材料膜11をエッチングして溝配線用の配線溝1
3をパターニングする。 無機絶縁膜のエッチング条件 C2 6 14 sccm CO 180 sccm Ar 240 sccm O2 6 sccm 圧力 1 Pa RFパワー 1500 W 有機高分子材料膜のエッチング条件 O2 50 sccm He 200 sccm CHF3 5 sccm 圧力 1 Pa RFパワー 500 W 被エッチング基板温度 −10 ℃ 有機高分子材料膜11のエッチング工程においては、す
でにパターニングされた無機絶縁膜12はエッチングマ
スクとしても機能する。配線溝13が形成された状態を
被処理基体とする。
【0036】この後、次工程の金属系膜の成膜工程に入
る前に、有機高分子材料膜11を有する被処理基体に対
して熱処理を施す。本実施例においては、有機高分子材
料膜11はフッ化ポリアリールエーテルで成膜されてい
るので、その脱ガス開始温度120〜130℃より高
く、熱分解開始温度400℃未満の被処理基体温度、例
えば350℃を採用する。熱処理雰囲気はAr,He,
2 等の非酸化性雰囲気とし、圧力は例えば1mTor
r〜1Torrの減圧雰囲気とする。熱処理は、金属系
膜の成膜装置内で施すことが好ましいが、熱処理装置を
別途用意し、熱処理後の被処理基体を金属系膜の成膜装
置へ真空搬送してもよい。本実施例においては、バリア
メタルのスパッタリング装置内の基板加熱装置により熱
処理を施した。
【0037】図2(c): 同じスパッタリング装置内
でTaNからなるバリアメタル14を100nm形成
し、続けて導電材料15としてCu系金属、本実施例で
は純Cuを1000nmの厚さに形成した。スパッタリ
ングは、ステップカバレッジに優れる遠距離スパッタリ
ング法を採用したが、この他にもCVD(Chemical Vapo
r Deposition) 法により成膜してもよい。Cu膜のCV
D法は、原料ガスとして例えば銅の有機金属化合物、一
例としてCu(hfac)(tmvs)を用いたプラズマCVD法が
好適である。Cu(hfac)(tmvs)は、〔化4〕に示すよう
にCu原子にhfac(Hexafluoroacetylacetonate) とtmvs
(Trimetylvinylsilane) が結合した化合物である。また
Cu膜は、電解めっき法を採用して成膜することができ
る。この際には、予め形成したバリアメタル14を通電
層として電解めっきする。いずれの成膜方法において
も、成膜温度は熱処理温度未満とする。
【0038】
【化4】
【0039】図3(d): つづけて、無機絶縁膜12
上に形成された導電材料15およびバリアメタル14を
CMP法により除去して、配線溝13内に平坦に埋め込
む。最終的には、無機絶縁膜12に50nmほどCMP
を施し、無機絶縁膜12上の金属系膜16を完全に除去
するとともに、無機絶縁膜12に入ったスクラッチ疵を
除去する。
【0040】この後、必要に応じてマグネトロンRIE
装置により、無機絶縁膜12を除去する。 C2 6 14 sccm CO 180 sccm Ar 240 sccm 圧力 1 Pa RFパワー 1000 W このエッチング条件では、有機高分子材料膜11は実質
的にエッチングされない。また無機絶縁膜12は、半導
体装置の装置性能、すなわち配線間容量の低減を重要視
する場合には除去することが望ましいが、半導体装置の
信頼性を重視する場合には、残しておいてもよい。図3
(d)は残した状態である。
【0041】無機絶縁膜12を除去した場合には、金属
系膜16および有機高分子材料膜11上にSiO2 ,S
3 4 あるいはSiON等のエッチングストッパ(不
図示)を例えば10nm程度成膜する。これは次工程の
ビアホール開口時のエッチングストッパとして機能する
膜である。
【0042】図3(e): この後、上層層間絶縁膜2
1および上層無機絶縁膜22を形成し、金属系膜16に
臨むビアホール23を開口する。これらの工程は、下層
の有機高分子材料膜11および無機絶縁膜12の形成お
よび配線溝13の開口工程に準じるので、説明は省略す
る。なお上層層間絶縁膜21の材料として、低誘電率の
有機高分子材料の他に、SiOF等を用いてもよい。
【0043】つぎに上層層間絶縁膜21に対し、再度熱
処理を施す。この熱処理温度は言うまでもなく上層層間
絶縁膜21として採用した有機高分子材料の脱ガス開始
温度以上熱分解開始温度未満とする。この後、図1に示
すように上層ビアコンタクト26をビアホール23内に
埋め込む。上層ビアコンタクト26の成膜温度も、上層
層間絶縁膜21への熱処理温度未満とする。
【0044】本実施例によれば、金属系膜の成膜工程に
先立ち、有機高分子材料を含む被処理基体に対し、この
有機高分子材料の脱ガス開始温度以上熱分解開始温度未
満の熱処理を非酸化性雰囲気中で施すことにより、金属
系膜の汚染や成膜形状の劣化を防止することができる。
【0045】〔実施例2〕なお、金属系膜の成膜温度を
脱ガス開始温度、すなわち120〜130℃未満の低温
に設定することができれば、熱処理を不要とすることも
できる。この低温成膜のためには、スパッタリング法や
電解めっき法等が適している。電子装置としての半導体
装置への適用は、前実施例1と同様でよい。
【0046】以上、本発明を実施例により詳細に説明し
たが、本発明はこれら実施例に何ら限定されるものでは
ない。
【0047】例えば、有機高分子材料としてフッ化ポリ
アリールエーテルを例示したが、先述したようにベンゾ
シクロブテン等あらゆる有機高分子材料に適用すること
が可能である。脱ガス開始温度および熱分解開始温度は
各有機高分子材料固有の温度があるので、あらかじめT
DS等の熱分析装置を用いて調べておくことが望まし
い。
【0048】また金属系膜として、TaN,CuやWの
他にWN等の各種バリアメタル材料やAl系金属、高融
点金属シリサイドあるいは多結晶シリコン等、従来用い
られている配線材料およびその組み合わせは、いずれも
使用することができる。
【0049】またダマシンプロセスやビアコンタクトへ
の適用以外に、デュアルダマシンプロセスや不純物拡散
層に臨むコンタクトプラグ、あるいは最終パシベーショ
ン膜へのパッド電極に適用してもよい。また配線溝や接
続孔への金属系膜の成膜以外に、平坦な有機高分子材料
の絶縁膜上に金属配線を形成する場合にも適用できるこ
とは言うまでもない。
【0050】
【発明の効果】以上の説明から明らかなように、本発明
の金属系膜の形成方法によれば、有機高分子材料を含む
被処理基体からの脱ガスによる金属系膜の汚染や成膜形
状の劣化を防止することができる。したがって、かかる
金属系膜の形成方法を採用することにより、成膜形状に
優れ、コンタクト抵抗や密着性等が向上した高集積度半
導体装置をはじめとする電子装置の製造方法を提供する
ことが可能となる。
【図面の簡単な説明】
【図1】本発明の電子装置の製造方法を適用した電子装
置の一例の、半導体装置の要部を示す概略断面図であ
る。
【図2】本発明の電子装置の製造方法を適用した電子装
置の一例の、半導体装置の製造工程を示す概略断面図で
ある。
【図3】本発明の電子装置の製造方法を適用した電子装
置の一例の、半導体装置の製造工程を示す概略断面図で
あり、図2に続く工程を示す。
【図4】有機高分子材料の一例のポリアリールエーテル
の脱ガスを示すグラフである。
【符号の説明】
1…下層層間絶縁膜、2…下層配線、3…層間絶縁膜、
4…ビアコンタクト、11…有機高分子材料膜、12…
無機絶縁膜、13…配線溝、14…バリアメタル、15
…導電材料、16…金属系膜、21…上層層間絶縁膜、
22…上層無機絶縁膜、23…ビアホール、26…上層
ビアコンタクト
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F033 HH08 HH11 HH14 HH19 HH21 HH28 HH30 HH32 HH33 HH34 HH35 JJ19 KK08 KK09 KK11 KK14 KK19 KK21 KK28 KK30 KK32 KK33 KK34 KK35 MM01 MM02 MM12 MM13 PP02 PP11 PP15 QQ09 QQ10 QQ25 QQ28 QQ30 QQ37 QQ48 QQ49 QQ74 QQ85 QQ98 RR04 RR06 RR08 RR09 RR11 RR12 RR21 RR22 RR24 RR25 RR26 SS01 SS02 SS11 SS15 SS22 TT04 WW03 XX09 XX12

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 脱ガス開始温度と、該脱ガス開始温度よ
    り高い熱分解開始温度を有する有機高分子材料を含む被
    処理基体上に、金属系膜を成膜する工程を具備する金属
    系膜の形成方法であって、 前記被処理基体の温度を、前記脱ガス開始温度未満に制
    御しつつ、前記金属系膜を形成することを特徴とする金
    属系膜の形成方法。
  2. 【請求項2】 脱ガス開始温度と、該脱ガス開始温度よ
    り高い熱分解開始温度を有する有機高分子材料を含む被
    処理基体上に、金属系膜を成膜する工程を具備する金属
    系膜の形成方法であって、 前記金属系膜を成膜する工程に先立ち、前記被処理基体
    に対し、前記脱ガス開始温度以上熱分解開始温度未満の
    熱処理温度での熱処理を、非酸化性雰囲気中で施した
    後、 前記被処理基体の温度を、前記熱処理温度未満に制御し
    つつ、前記金属系膜を形成することを特徴とする金属系
    膜の形成方法。
  3. 【請求項3】 脱ガス開始温度と、該脱ガス開始温度よ
    り高い熱分解開始温度を有する有機高分子材料を含む被
    処理基体上に、金属系膜を成膜する工程を具備する電子
    装置の製造方法であって、 前記被処理基体の温度を、前記脱ガス開始温度未満に制
    御しつつ、前記金属系膜を形成することを特徴とする電
    子装置の製造方法。
  4. 【請求項4】 脱ガス開始温度と、該脱ガス開始温度よ
    り高い熱分解開始温度を有する有機高分子材料を含む被
    処理基体上に、金属系膜を成膜する工程を具備する電子
    装置の製造方法であって、 前記金属系膜を成膜する工程に先立ち、前記被処理基体
    に対し、前記脱ガス開始温度以上熱分解開始温度未満の
    熱処理温度での熱処理を、非酸化性雰囲気中で施した
    後、 前記被処理基体の温度を、前記熱処理温度未満に制御し
    つつ、前記金属系膜を形成することを特徴とする電子装
    置の製造方法。
JP10296990A 1998-10-19 1998-10-19 金属系膜の形成方法および電子装置の製造方法 Pending JP2000124307A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10296990A JP2000124307A (ja) 1998-10-19 1998-10-19 金属系膜の形成方法および電子装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10296990A JP2000124307A (ja) 1998-10-19 1998-10-19 金属系膜の形成方法および電子装置の製造方法

Publications (1)

Publication Number Publication Date
JP2000124307A true JP2000124307A (ja) 2000-04-28

Family

ID=17840834

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10296990A Pending JP2000124307A (ja) 1998-10-19 1998-10-19 金属系膜の形成方法および電子装置の製造方法

Country Status (1)

Country Link
JP (1) JP2000124307A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003092348A (ja) * 2001-09-18 2003-03-28 Sony Corp 配線形成方法及び表示素子の形成方法、画像表示装置の製造方法
KR100442456B1 (ko) * 2001-12-12 2004-07-30 미쓰비시덴키 가부시키가이샤 반도체장치의 제조방법
JP2008047886A (ja) * 2006-07-21 2008-02-28 Toshiba Corp 半導体装置の製造方法及び半導体装置
JP2010010700A (ja) * 2005-01-21 2010-01-14 Toshiba Corp 半導体装置の製造方法及び半導体装置
US9129970B2 (en) * 2006-07-21 2015-09-08 Kabushiki Kaisha Toshiba Semiconductor device having oxidized Ti- and N-containing layer, and manufacturing of the same

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003092348A (ja) * 2001-09-18 2003-03-28 Sony Corp 配線形成方法及び表示素子の形成方法、画像表示装置の製造方法
KR100442456B1 (ko) * 2001-12-12 2004-07-30 미쓰비시덴키 가부시키가이샤 반도체장치의 제조방법
JP2010010700A (ja) * 2005-01-21 2010-01-14 Toshiba Corp 半導体装置の製造方法及び半導体装置
US7791202B2 (en) 2005-01-21 2010-09-07 Kabushiki Kaisha Toshiba Semiconductor device having oxidized metal film and manufacture method of the same
JP2010272898A (ja) * 2005-01-21 2010-12-02 Toshiba Corp 半導体装置の製造方法
JP4676015B2 (ja) * 2005-01-21 2011-04-27 株式会社東芝 半導体装置
US7994054B2 (en) 2005-01-21 2011-08-09 Kabushiki Kaisha Toshiba Semiconductor device having oxidized metal film and manufacture method of the same
US8148274B2 (en) 2005-01-21 2012-04-03 Kabushiki Kaisha Toshiba Semiconductor device having oxidized metal film and manufacture method of the same
JP2008047886A (ja) * 2006-07-21 2008-02-28 Toshiba Corp 半導体装置の製造方法及び半導体装置
JP4498391B2 (ja) * 2006-07-21 2010-07-07 株式会社東芝 半導体装置の製造方法
US9129970B2 (en) * 2006-07-21 2015-09-08 Kabushiki Kaisha Toshiba Semiconductor device having oxidized Ti- and N-containing layer, and manufacturing of the same
US9343402B2 (en) 2006-07-21 2016-05-17 Kabushiki Kaisha Toshiba Semiconductor device having Ti- and N-containing layer, and manufacturing method of same

Similar Documents

Publication Publication Date Title
US6429493B1 (en) Semiconductor device and method for manufacturing semiconductor device
US6093966A (en) Semiconductor device with a copper barrier layer and formation thereof
US6107182A (en) Semiconductor device and method of fabricating the same
US7763979B2 (en) Organic insulating film, manufacturing method thereof, semiconductor device using such organic insulating film and manufacturing method thereof
US6656840B2 (en) Method for forming silicon containing layers on a substrate
US7737555B2 (en) Semiconductor method having silicon-diffused metal wiring layer
US7491638B2 (en) Method of forming an insulating capping layer for a copper metallization layer
US5719447A (en) Metal alloy interconnections for integrated circuits
US8124532B2 (en) Semiconductor device comprising a copper alloy as a barrier layer in a copper metallization layer
KR20080100153A (ko) 낮은 K 금속간 유전체 및 에칭 스톱과의 통합을 위한 무전해 Co 합금막 상에서의 산화를 감소시키고 접착력을 강화시키는 방법
US8278205B2 (en) Semiconductor device and method for manufacturing the same
JP4160277B2 (ja) 半導体装置の製造方法
JP3015767B2 (ja) 半導体装置の製造方法及び半導体装置
JP2975934B2 (ja) 半導体装置の製造方法及び半導体装置
TW201724436A (zh) 互連線結構與其製造方法
JP4034227B2 (ja) 半導体装置の製造方法
JP2002509356A (ja) パターニングされた導電層の空隙をhsqで充填した高集積度ボーダレスビア
JPH10125783A (ja) 半導体装置の製造方法
JP2004214566A (ja) 半導体装置の製造方法および半導体装置
JP2000124307A (ja) 金属系膜の形成方法および電子装置の製造方法
JP3015738B2 (ja) 半導体装置の製造方法
US20010041440A1 (en) Semiconductor device and method for manufacturing semiconductor devices
JP4034197B2 (ja) 半導体装置の製造方法
US6096645A (en) Method of making IC devices having stable CVD titanium nitride films
US6617240B2 (en) Method of fabricating semiconductor device

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050404

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050617

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070626

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071030