JP2004214566A - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置 Download PDF

Info

Publication number
JP2004214566A
JP2004214566A JP2003002529A JP2003002529A JP2004214566A JP 2004214566 A JP2004214566 A JP 2004214566A JP 2003002529 A JP2003002529 A JP 2003002529A JP 2003002529 A JP2003002529 A JP 2003002529A JP 2004214566 A JP2004214566 A JP 2004214566A
Authority
JP
Japan
Prior art keywords
insulating film
film
semiconductor device
manufacturing
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003002529A
Other languages
English (en)
Inventor
Noriko Miura
典子 三浦
Kazutoshi Omori
一稔 大森
Kiyohiko Sato
清彦 佐藤
Junji Noguchi
純司 野口
Takeshi Tamaru
剛 田丸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2003002529A priority Critical patent/JP2004214566A/ja
Priority to US10/752,043 priority patent/US20040152336A1/en
Publication of JP2004214566A publication Critical patent/JP2004214566A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31629—Deposition of halogen doped silicon oxide, e.g. fluorine doped silicon oxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3148—Silicon Carbide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】膜間の剥離を防止し、半導体装置の信頼性を向上する。
【解決手段】配線２０のバリア絶縁膜として炭化シリコン膜、炭窒化シリコン膜または酸炭化シリコン膜からなる絶縁膜２１を形成した後、その上に低誘電率絶縁膜としてフッ素を含む酸化シリコン膜からなる絶縁膜２２を高密度プラズマＣＶＤ法を用いて形成する。絶縁膜２２を成膜する際、半導体基板を所定の成膜温度に昇温させるためのヒートアッププラズマとして、アルゴンプラズマのような酸素を含まないガスを用いたプラズマを用いる。半導体基板の温度が所定の成膜温度に達した後、絶縁膜２２の成膜用のガスを成膜装置の成膜室に導入して、絶縁膜２１上に絶縁膜２２を成膜する。これにより、絶縁膜２１表面の酸化を抑制し、絶縁膜２１と絶縁膜２２の間の接着性を向上できる。
【選択図】 図７

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造技術および半導体装置に関し、特に、配線を有する半導体装置の製造技術に適用して有効な技術に関する。
【０００２】
【従来の技術】
半導体装置の素子間は、例えば多層配線構造により結線され回路が構成される。配線の間隔は、半導体装置の高集積化に伴い、減少してきている。これにより、配線間の寄生容量が増大して信号遅延が生じ、隣接配線との間にクロストークが発生する。このため、配線間の寄生容量を低減することが望まれる。配線間の寄生容量を低減するために、配線間絶縁膜として低誘電率材料が使用される。層間絶縁膜に用いる低誘電率材料としては、フッ素を含む酸化シリコン膜がある（特許文献１、特許文献２参照）。
【０００３】
また、微細化に伴い配線構造として埋込銅配線構造が開発されている。埋込銅配線構造は、例えば絶縁膜に形成された配線溝や孔などのような配線開口部内に、ダマシン（Ｄａｍａｓｃｅｎｅ）技術、シングルダマシン（Ｓｉｎｇｌｅ−Ｄａｍａｓｃｅｎｅ）技術およびデュアルダマシン（Ｄｕａｌ−Ｄａｍａｓｃｅｎｅ）技術によって、配線材料を埋め込むことで形成される。埋込銅配線構造においては、銅の拡散防止のためのバリア絶縁膜として、窒化シリコン膜などが、銅配線の上面を覆うように銅配線を埋め込んだ絶縁膜上に形成される。また、デュアルダマシン技術においては、エッチングストッパ膜として窒化シリコン膜などが用いられる。
【０００４】
【特許文献１】
特開平８−１４８５６２号公報
【０００５】
【特許文献２】
特開平１１−３１７４５４号公報
【０００６】
【発明が解決しようとする課題】
バリア絶縁膜やエッチングストッパ膜として、窒化シリコン膜よりも誘電率が低い絶縁膜を使用すれば、配線容量をより低減することが可能となり、半導体装置の動作速度を向上させることができる。このため、窒化シリコン膜よりも誘電率が低い炭化シリコン膜や炭窒化シリコン膜などをバリア絶縁膜やエッチングストッパ膜として用いることが考えられる。
【０００７】
本発明者の検討によれば、バリア絶縁膜やエッチングストッパ膜として炭化シリコン膜や炭窒化シリコン膜などを形成し、その上に低誘電率の層間絶縁膜としてフッ素を含む酸化シリコン膜を形成した場合、それらの膜の間で剥離が生じ易いことが分かった。これは、半導体装置の信頼性を低下させ、半導体装置の製造歩留まりを低減させる。
【０００８】
本発明の目的は、膜間の剥離を防止できる半導体装置の製造方法および半導体装置を提供することにある。
【０００９】
本発明の他の目的は、半導体装置の信頼性を向上できる半導体装置の製造方法および半導体装置を提供することにある。
【００１０】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１１】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１２】
本発明の半導体装置の製造方法は、フッ素を含む酸化シリコンからなる絶縁膜を成膜する際に、酸素を含まないガスを用いたプラズマにより、半導体基板を所定の成膜温度に加熱するものである。
【００１３】
また、本発明の半導体装置の製造方法は、シリコンと炭素とを含む材料からなる絶縁膜上にフッ素を含む酸化シリコン膜を形成する際に、それらの間に酸化シリコン膜または酸窒化シリコン膜を形成するものである。
【００１４】
また、本発明の半導体装置の製造方法は、シリコンと炭素とを含む材料からなる絶縁膜上にフッ素を含む酸化シリコン膜、ＨＳＱ膜、ＭＳＱ膜または有機ポリマ膜を形成する際に、下層絶縁膜表面に対して不活性ガスを用いたプラズマ処理を施した後に上層絶縁膜を成膜するものである。
【００１５】
また、本発明の半導体装置は、シリコンと炭素とを含む材料からなる絶縁膜と、フッ素を含む酸化シリコン膜との間に、酸化シリコン膜または酸窒化シリコン膜を有するものである。
【００１６】
【発明の実施の形態】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【００１７】
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
【００１８】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
【００１９】
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００２０】
また、本実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。
【００２１】
また、本実施の形態で用いる図面においては、平面図であっても図面を見易くするためにハッチングを付す場合もある。
【００２２】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００２３】
（実施の形態１）
本実施の形態の半導体装置の製造工程を図面を参照して説明する。図１は、本発明の一実施の形態である半導体装置、例えばＭＩＳＦＥＴ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、の製造工程中の要部断面図である。
【００２４】
図１に示されるように、例えば１〜１０Ωｃｍ程度の比抵抗を有するｐ型の単結晶シリコンなどからなる半導体基板（ウエハ、半導体ウエハ）１の主面に素子分離領域２が形成される。素子分離領域２は酸化シリコンなどからなり、例えばＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法またはＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄｉｚａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ ）法などにより形成される。
【００２５】
次に、半導体基板１のｎチャネル型ＭＩＳＦＥＴを形成する領域にｐ型ウエル３を形成する。ｐ型ウエル３は、例えばホウ素（Ｂ）などの不純物をイオン注入することなどによって形成される。
【００２６】
次に、ｐ型ウエル３の表面にゲート絶縁膜４が形成される。ゲート絶縁膜４は、例えば薄い酸化シリコン膜などからなり、例えば熱酸化法などによって形成することができる。
【００２７】
次に、ｐ型ウエル３のゲート絶縁膜４上にゲート電極５が形成される。例えば、半導体基板１上に多結晶シリコン膜を形成し、その多結晶シリコン膜にリン（Ｐ）などをイオン注入して低抵抗のｎ型半導体膜とし、その多結晶シリコン膜をドライエッチングによってパターニングすることにより、多結晶シリコン膜からなるゲート電極５を形成することができる。
【００２８】
次に、ｐ型ウエル３のゲート電極５の両側の領域にリンなどの不純物をイオン注入することにより、ｎ−型半導体領域６が形成される。
【００２９】
次に、ゲート電極５の側壁上に、例えば酸化シリコンなどからなる側壁スペーサまたはサイドウォール７が形成される。サイドウォール７は、例えば、半導体基板１上に酸化シリコン膜を堆積し、この酸化シリコン膜を異方性エッチングすることによって形成することができる。
【００３０】
サイドウォール７の形成後、ｎ＋型半導体領域８（ソース、ドレイン）が、例えば、ｐ型ウエル３のゲート電極５及びサイドウォール７の両側の領域にリンなどの不純物をイオン注入することにより形成される。ｎ＋型半導体領域８は、ｎ−型半導体領域６よりも不純物濃度が高い。
【００３１】
次に、ゲート電極５およびｎ＋型半導体領域８の表面を露出させ、例えばコバルト（Ｃｏ）膜を堆積して熱処理することによって、ゲート電極５とｎ＋型半導体領域８との表面に、それぞれシリサイド膜５ａおよびシリサイド膜８ａを形成する。これにより、ｎ＋型半導体領域８の拡散抵抗と、コンタクト抵抗とを低抵抗化することができる。その後、未反応のコバルト膜は除去する。
【００３２】
このようにして、ｐ型ウエル３にｎチャネル型のＭＩＳＦＥＴ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）９が形成される。
【００３３】
次に、半導体基板１上に窒化シリコンなどからなる絶縁膜１０と、酸化シリコンなどからなる絶縁膜１１を順次堆積する。それから、絶縁膜１１および絶縁膜１０を順次ドライエッチングすることにより、ｎ＋型半導体領域（ソース、ドレイン）８の上部などにコンタクトホール１２を形成する。コンタクトホール１２の底部では、半導体基板１の主面の一部、例えばｎ＋型半導体領域８の一部、やゲート電極５の一部などが露出される。
【００３４】
次に、コンタクトホール１２内に、タングステン（Ｗ）などからなるプラグ１３が形成される。プラグ１３は、例えば、コンタクトホール１２の内部を含む絶縁膜１１上にバリア膜として例えば窒化チタン膜１３ａを形成した後、タングステン膜をＣＶＤ（化学的気相成長：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法などによって窒化チタン膜１３ａ上にコンタクトホール１２を埋めるように形成し、絶縁膜１１上の不要なタングステン膜および窒化チタン膜１３ａをＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法またはエッチバック法などによって除去することにより形成することができる。
【００３５】
図２〜図７は、図１に続く半導体装置の製造工程中における要部断面図を示している。なお、理解を簡単にするために、図２〜図７では、図１の絶縁膜１１より下の構造に対応する部分は図示を省略している。
【００３６】
まず、図２に示されるように、プラグ１３が埋め込まれた絶縁膜１１上に絶縁膜（エッチングストッパ膜）１４を例えばプラズマＣＶＤ法などによって形成する。絶縁膜１４は、例えば炭窒化シリコン（ＳｉＣＮ）膜からなる。絶縁膜１４の他の材料として、例えば炭化シリコン（ＳｉＣ）膜または酸炭化シリコン（ＳｉＯＣ）膜を用いてもよい。絶縁膜１４の厚みは、例えば２５〜１００ｎｍ程度である。絶縁膜１４は、その上層の絶縁膜（層間絶縁膜）１５に配線形成用の溝や孔をエッチングにより形成する際に、その掘り過ぎにより下層に損傷を与えたり、加工寸法精度が劣化したりすることを回避するために形成される。すなわち、絶縁膜１４は絶縁膜（層間絶縁膜）１５をエッチングする際にエッチングストッパとして機能する。それから、絶縁膜１４上に、絶縁膜１５を形成する。絶縁膜１５は、例えばフッ素（Ｆ）を含む酸化シリコン膜（フッ素が添加された酸化シリコン膜）、すなわちＳｉＯＦ膜からなる。絶縁膜１５の厚みは、例えば５０〜２００ｎｍ程度である。
【００３７】
次に、絶縁膜１５上に絶縁膜１６を形成する。絶縁膜１６は、例えばフッ素（Ｆ）を含まない酸化シリコン膜（フッ素の添加されていない酸化シリコン膜）、すなわち二酸化シリコン（ＳｉＯ２）に代表される酸化シリコン（ＳｉＯｘ）膜からなる。絶縁膜１６の他の材料として、酸窒化シリコン（ＳｉＯＮ）膜を用いることもできる。絶縁膜１６の厚みは、例えば５０〜２００ｎｍ程度である。絶縁膜１５として誘電率が低い（酸化シリコンよりも低誘電率膜である）ＳｉＯＦ膜を用いることで、半導体装置の配線の総合的な誘電率を下げることが可能であり、配線遅延を改善できる。絶縁膜１６は、絶縁膜１５中のフッ素の拡散を防止するように機能することができる。また、絶縁膜１６は、例えばＣＭＰ処理時における絶縁膜１５の機械的強度の確保、表面保護および耐湿性の確保などのような機能を有することもできる。
【００３８】
次に、図３に示されるように、フォトリソグラフィ法およびエッチング法を用いて、絶縁膜１４〜１６をドライエッチングすることによって、開口部（配線開口部、配線溝）１７を形成する。このとき、開口部１７の底部では、プラグ１３の上面が露出される。
【００３９】
次に、図４に示されるように、半導体基板１の主面上の全面に、例えば窒化チタン（ＴｉＮ）などからなる厚さ５０ｎｍ程度の比較的薄い導電性バリア膜１８を形成する。導電性バリア膜１８の成膜には、スパッタリング法やＣＶＤ法などを用いることができる。導電性バリア膜１８は、例えば後述の主導体膜形成用の銅の拡散を抑制または防止する機能や主導体膜のリフロー時に銅の濡れ性を向上させる機能などを有している。このような導電性バリア膜１８の材料としては、窒化チタンに代えて、銅と殆ど反応しない窒化タングステン（ＷＮ）または窒化タンタル（ＴａＮ）などのような高融点金属窒化物を用いることもできる。また、導電性バリア膜１８の材料として、高融点金属窒化物にシリコン（Ｓｉ）を添加した材料や、銅と反応し難いタンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、チタンタングステン（ＴｉＷ）合金などのような高融点金属を用いることもできる。また、導電性バリア膜１８としては、上記材料膜の単体膜だけでなく積層膜を用いることもできる。
【００４０】
次に、導電性バリア膜１８上に、例えば厚さ８００〜１６００ｎｍ程度の相対的に厚い銅からなる主導体膜１９を形成する。主導体膜１９は、例えばＣＶＤ法、スパッタリング法またはめっき法などを用いて形成することができる。また、主導体膜１９は銅を主成分とする導体膜、例えば銅または銅合金（Ｃｕを主成分とし、例えばＭｇ，Ａｇ，Ｐｄ，Ｔｉ，Ｔａ，Ａｌ，Ｎｂ，ＺｒまたはＺｎなどを含む）により形成することができる。また、導電性バリア膜１８上に、相対的に薄い銅（または銅合金）などからなるシード膜をスパッタリング法などによって形成し、その後、シード膜上に相対的に厚い銅（または銅合金）などからなる主導体膜１９をめっき法などによって形成することもできる。その後、例えば４７５℃程度の非酸化性雰囲気（例えば水素雰囲気）中において半導体基板１に対して熱処理を施すことにより主導体膜１９をリフローさせ、銅を開口部１７の内部に隙間なく埋め込む。
【００４１】
次に、主導体膜１９および導電性バリア膜１８を例えばＣＭＰ法によって、絶縁膜１６の上面が露出するまで研磨する。絶縁膜１６上の不要な導電性バリア膜１８および主導体膜１９を除去し、開口部１７内に導電性バリア膜１８および主導体膜１９を残すことにより、図５に示されるように、相対的に薄い導電性バリア膜１８と相対的に厚い主導体膜１９とからなる配線（第１層配線）２０を開口部１７内に形成する。形成された配線２０は、プラグ１３を介してｎ＋型半導体領域（ソース、ドレイン）８やゲート電極５と電気的に接続されている。あるいはエッチング（電解エッチングなど）により、不要な導電性バリア膜１８および主導体膜１９を除去することもできる。
【００４２】
次に、半導体基板１をプラズマＣＶＤ装置の処理室内に配置し、アンモニアガスを導入してプラズマ電源を印加することにより、半導体基板１（特に配線２０が露出するＣＭＰ面）に対して、アンモニア（ＮＨ３）プラズマ処理を施す。あるいは、Ｎ２ガスおよびＨ２ガスを導入して、Ｎ２／Ｈ２プラズマ処理を施す。このような還元性プラズマ処理により、ＣＭＰで酸化された銅配線表面の酸化銅（ＣｕＯ、Ｃｕ２Ｏ、ＣｕＯ２）を銅（Ｃｕ）に還元し、更に、窒化銅（ＣｕＮ）層が配線２０の表面（ごく薄い領域）に形成される。
【００４３】
それから、必要に応じて洗浄を行った後、図６に示されるように、半導体基板１の主面の全面上に絶縁膜（バリア絶縁膜）２１をプラズマＣＶＤ法などによって形成する。すなわち、配線２０の上面上を含む絶縁膜１６上に、絶縁膜２１を形成する。絶縁膜２１の厚みは、例えば２５〜１００ｎｍ程度である。絶縁膜２１は、銅配線のバリア絶縁膜として機能する。従って、絶縁膜２１は、配線２０の主導体膜１９中の銅が、後で形成される絶縁膜２２中に拡散するのを抑制または防止する。また、絶縁膜２１は、炭素（Ｃ）（およびシリコン（Ｓｉ））を含む材料膜（窒化シリコンより低誘電率の絶縁膜）からなり、例えば炭窒化シリコン（ＳｉＣＮ）膜からなる。絶縁膜２１の他の材料として、例えば炭化シリコン（ＳｉＣ）膜または酸炭化シリコン（ＳｉＯＣ）膜を用いても良い。絶縁膜２１に上記のような膜を用いた場合、窒化シリコン膜などに比べて誘電率を大幅に下げることができるので、配線容量を低減することができ、半導体装置の動作速度を向上させることができる。
【００４４】
次に、図７に示されるように、絶縁膜２１上に、絶縁膜（層間絶縁膜）２２を形成する。絶縁膜２２は、上記絶縁膜１５と同様の材料、ここではフッ素（Ｆ）を含む酸化シリコン膜（ＳｉＯＦ膜）からなる。絶縁膜２２の厚みは、例えば５０〜２００ｎｍ程度である。絶縁膜２２は、高密度プラズマＣＶＤ（ＨＤＰ−ＣＶＤ：Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法などを用いて形成される。絶縁膜２２として誘電率が低い（酸化シリコンより誘電率が低い）ＳｉＯＦ膜を用いることで、半導体装置の配線の総合的な誘電率を下げることが可能であり、配線遅延を改善できる。
【００４５】
ＨＤＰ−ＣＶＤ装置を用いた材料膜の成膜工程においては、ヒートアッププラズマにより半導体基板を加熱して半導体基板の温度を所定の成膜温度に上昇させてから、半導体基板上への材料膜の堆積を行なう。本実施の形態では、ＨＤＰ−ＣＶＤ装置の半導体基板１が配置された成膜室（チャンバ）において、酸素を含まないガス、例えば不活性ガス（例えばアルゴン（Ａｒ）ガス、ヘリウム（Ｈｅ）ガス、窒素（Ｎ２）ガスあるいはそれらの混合ガス）を用いたプラズマ（半導体基板の加熱または昇温のためのプラズマ、ヒートアッププラズマ）によって半導体基板１（絶縁膜２１）を加熱して半導体基板１（絶縁膜２１）の温度を所定の成膜温度（例えば４２０℃程度）に上昇させる。ヒートアッププラズマによる半導体基板１の昇温過程では、酸素（Ｏ２）ガスは導入しない。例えば、アルゴンガス（不活性ガス）と酸素ガスとを用いてアイドル（アイドリング）プラズマ（アルゴンプラズマ＋酸素プラズマ）を生成し、その後、半導体基板１の搬入（投入）前に酸素ガスの導入を停止してアルゴンプラズマ（不活性ガスプラズマ）だけにしてから、半導体基板１を絶縁膜２２形成のために成膜装置（ＨＤＰ−ＣＶＤ装置）の成膜室内に投入（搬入）し、半導体基板１をアルゴンプラズマによって昇温（加熱）させる。このため、半導体基板１の絶縁膜２１は酸素プラズマにはさらされず、絶縁膜２１表面の酸化を防止または抑制することができる。ヒートアッププラズマによる半導体基板１の昇温過程は、例えば３０秒程度である。また、アイドルプラズマとしてアルゴンガスと酸素ガスを用いたプラズマを使用することで、成膜装置のチャンバの劣化を防止することもできる。半導体基板１の温度が所定の成膜温度に昇温された後に、成膜装置（ＨＤＰ−ＣＶＤ装置）の成膜室中には、ＳｉＯＦ膜の成膜ガス（反応ガス）としてモノシラン（ＳｉＨ４）ガス、四フッ化ケイ素（ＳｉＦ４）ガス、酸素（Ｏ２）ガスおよびアルゴン（Ａｒ）ガスが導入される。これにより、フッ素を含む酸化シリコン（ＳｉＯＦ）からなる絶縁膜２２が、絶縁膜２１上に形成される。絶縁膜２２中のフッ素濃度は、例えば成膜ガスの流量などを調節することにより調整することができる。
【００４６】
図８は、絶縁膜２２、ここではＳｉＯＦ膜の成膜工程のガスシーケンスの説明図であり、ＨＤＰ−ＣＶＤ装置に導入される各種ガスの流量（ｆｌｏｗ）が模式的に示されている。図８に示されるように、ヒートアップ（Ｈｅａｔ−ｕｐ）段階では、アルゴン（Ａｒ）ガスだけが成膜室内に導入される。半導体基板１の温度が所定の成膜温度に加熱されると、モノシラン（ＳｉＨ４）ガス、四フッ化ケイ素（ＳｉＦ４）ガスおよび酸素（Ｏ２）ガスの導入も開始される。安定（Ｓｔａｂ．）段階では堆積を行なわず、成膜室内のガスが均一化すると、堆積（Ｄｅｐｏ．）段階として膜堆積のための高周波電力（Ｓｏｕｒｃｅ ＲＦ Ｐｏｗｅｒ）を供給して、半導体基板１上にＳｉＯＦ膜を堆積させる。
【００４７】
半導体基板１の温度を所定の成膜温度に上昇させるためのヒートアッププラズマとして、酸素を含んだガス、例えばアルゴンガスと酸素ガスとの混合ガスを用いた場合、半導体基板１の昇温過程で絶縁膜２１の表面が酸化される。上記のように絶縁膜２１はＳｉＣＮ膜、ＳｉＣ膜またはＳｉＯＣ膜などからなり、炭素を含んでいる。そのような材料からなる絶縁膜２１は、窒化シリコン膜と比べて酸化しやすい。ヒートアッププラズマとしてアルゴンガスと酸素ガスとの混合ガスを用いた場合、絶縁膜２１表面の酸化により形成される酸化膜の厚みは、例えば２０ｎｍ程度である。形成された酸化膜は、密度が比較的低く、空隙が生じている。絶縁膜２１の表面がヒートアッププラズマによって酸化されると、その上に形成されたＳｉＯＦ膜（絶縁膜２２）から脱離したＦ（またはＨＦ）が入り込みやすくなってＳｉ−ＦやＣ−Ｆ結合が界面に形成され、それによってＳｉ−ＣやＳｉ−Ｎ結合などのネットワークが減少することにより接着性が低下する。このため、絶縁膜２１と絶縁膜２２との間の接着強度（接着性）が低下し、絶縁膜２１と絶縁膜２２との間で剥離が生じる恐れがある。このような現象は、絶縁膜２１が炭素（およびシリコン）を含む材料からなる場合に生じ、絶縁膜２１がＳｉＣＮ膜、ＳｉＣ膜またはＳｉＯＣ膜からなる場合に顕著であり、絶縁膜２１が酸素を含まないＳｉＣＮ膜またはＳｉＣ膜からなる場合により顕著である。
【００４８】
しかしながら、本実施の形態では、酸素（Ｏ２ガス）を含まず、不活性ガス（例えばアルゴンガス）のみで、半導体基板１を所定の成膜温度（例えば４２０℃程度）に昇温（加熱）させるためのヒートアッププラズマを生成する。そして、半導体基板１が所定の成膜温度に達した後に、ＨＤＰ−ＣＶＤ装置に成膜ガスとして、例えばモノシラン（ＳｉＨ４）ガス、四フッ化ケイ素（ＳｉＦ４）ガス、酸素（Ｏ２）ガスおよびアルゴン（Ａｒ）ガスを導入し、高周波（ＲＦ）電源などによりプラズマを発生させて、ＳｉＯＦ膜からなる絶縁膜２２を形成する。酸素（Ｏ２）ガスは、半導体基板１の温度が所定の成膜温度に上昇した後、ＳｉＯＦ膜（絶縁膜２２）の成膜開始段階で導入されることになるので、絶縁膜２１の酸化を抑制または防止することができる。このため、絶縁膜２１の表面はほとんど酸化されず、絶縁膜２１表面での酸化膜の形成を抑制または防止することができる。例えば、絶縁膜２１の表面に形成される酸化膜の厚みを、例えば１０ｎｍ以下（例えば酸素とアルゴンガスをヒートアッププラズマに用いた場合に比べて約半分以下）に抑制することができる。これにより、その上に形成された絶縁膜２２から脱離したフッ素（Ｆ）（またはフッ化水素（ＨＦ））の侵入（絶縁膜２１またはその表面の酸化膜への侵入）を抑制または防止することができる。このため、絶縁膜２１と絶縁膜２２との界面でＳｉ−ＦやＣ−Ｆ結合が形成されるのを防止でき、Ｓｉ−ＣやＳｉ−Ｎ結合などのネットワークが減少しない。従って、絶縁膜２１と絶縁膜２２との接着性（接着強度）を向上でき、絶縁膜２１と絶縁膜２２との間の剥離を抑制または防止することができる。また、絶縁膜２１の表面の酸化を抑制できるので、配線２０の主導体膜１９中の銅の拡散を防止するバリア絶縁膜としての機能の低下を防ぐこともできる。
【００４９】
本実施の形態では、フッ素を含む酸化シリコン膜（絶縁膜２２）の形成工程におけるヒートアッププラズマとして、酸素を含まないガスを用いたプラズマを使用すれば有効であり、不活性ガス、例えばアルゴン（Ａｒ）ガス、ヘリウム（Ｈｅ）ガス、窒素（Ｎ２）ガスあるいはそれらの混合ガスなどを用いることができる。窒素ガスは、下層の絶縁膜２１を窒化させる可能性があるので、絶縁膜２１がＳｉＣＮ膜などの窒素も含む膜からなる場合に使用することができる。また、アルゴン（Ａｒ）ガスを用いれば、半導体基板１の昇温時間を短縮することもできる。
【００５０】
なお、上記絶縁膜１５の形成工程では説明を省略したが、絶縁膜１５も絶縁膜２１と同様にして形成される。すなわち、絶縁膜１４の形成後、酸素を含まないガスを用いたプラズマをヒートアッププラズマとして使用して半導体基板１（絶縁膜１４）を所定の成膜温度に加熱し、その後ＨＤＰ−ＣＶＤ法を用いて絶縁膜１４上にＳｉＯＦ膜からなる絶縁膜１５を成膜する。これにより、絶縁膜１４表面の酸化を抑制または防止し、絶縁膜１４と絶縁膜１５との間の接着性（接着強度）を向上できる。このため、絶縁膜１４と絶縁膜１５との間の剥離を抑制または防止することができる。
【００５１】
図９〜図１９は、図７に続く半導体装置の製造工程中における要部断面図を示している。なお、理解を簡単にするために、図９〜図１９では、図１の絶縁膜１１より下の構造に対応する部分は図示を省略している。
【００５２】
上記のようにして絶縁膜２２を形成した後、図９に示されるように、絶縁膜２２上に絶縁膜２３を形成する。絶縁膜２３は、上記絶縁膜１６と同様の材料、ここではフッ素（Ｆ）を含まない酸化シリコン膜、すなわち二酸化シリコン（ＳｉＯ２）に代表される酸化シリコン（ＳｉＯｘ）膜からなる。絶縁膜２３の他の材料として、酸窒化シリコン（ＳｉＯＮ）膜を用いてもよい。絶縁膜２３の厚みは、例えば５０〜２００ｎｍ程度である。また、絶縁膜２３は、絶縁膜２２中のフッ素の拡散を防止するように機能することができる。
【００５３】
次に、絶縁膜２３上に絶縁膜（エッチングストッパ膜）２４を形成する。絶縁膜２４は、例えば絶縁膜２１と同様の材料、例えば炭窒化シリコン（ＳｉＣＮ）膜からなる。絶縁膜２４の他の材料として、例えば炭化シリコン（ＳｉＣ）膜または酸炭化シリコン（ＳｉＯＣ）膜を用いてもよい。絶縁膜２４の厚みは、例えば１０〜５０ｎｍ程度である。それから、絶縁膜２４上に絶縁膜（層間絶縁膜）２５を形成し、絶縁膜２５上に絶縁膜２６を形成する。絶縁膜２５は、絶縁膜２２と同様の材料、ここではフッ素（Ｆ）を含む酸化シリコン膜（ＳｉＯＦ膜）からなる。絶縁膜２５の厚みは、例えば５０〜２００ｎｍ程度である。絶縁膜２６は、絶縁膜２３と同様の材料、ここでは酸化シリコン膜（ＳｉＯｘ膜）または酸窒化シリコン（ＳｉＯＮ）膜からなり、絶縁膜２５中のフッ素の拡散を防止するように機能することができる。絶縁膜２６の厚みは、例えば５０〜２００ｎｍ程度である。また、絶縁膜２４および２５は、絶縁膜２１および２２と同様の工程により形成することができる。従って、ＳｉＯＦ膜からなる絶縁膜２５の形成工程では、上記絶縁膜２２の形成工程と同様に、酸素を含まないガス（不活性ガス、例えばアルゴンガス）を用いてヒートアッププラズマを生成し、半導体基板１の温度を所定の成膜温度に上昇させた後に所定の成膜ガス（ＳｉＨ４ガス、ＳｉＦ４ガス、Ｏ２ガスおよびＡｒガス）を導入してＳｉＯＦ膜（絶縁膜２５）を成膜する。これにより、絶縁膜２４と絶縁膜２５との接着性（接着強度）を向上し、絶縁膜２４と絶縁膜２５との間の剥離を抑制または防止することができる。
【００５４】
次に、図１０に示されるように、絶縁膜２６上に絶縁膜（ハードマスク層）２７を形成する。それから、絶縁膜２７上に反射防止膜２８ａを形成する。そして、反射防止膜２８ａ上にフォトレジスト膜を形成し、露光などによりフォトレジスト膜をパターン化してフォトレジストパターン２８ｂを形成する。なお、フォトレジストパターン２８ｂには、配線を形成すべき平面領域に開口部が形成されている。
【００５５】
次に、図１１に示されるように、フォトレジストパターン２８ｂをエッチングマスクにしたドライエッチング法により、反射防止膜２８ａを選択的に除去する。そして、フォトレジストパターン２８ｂをエッチングマスクにしたドライエッチング法により、絶縁膜２７を選択的に除去して開口部２９を形成する。開口部２９は、配線形成予定領域に対応する平面領域（位置）に形成されている。
【００５６】
次に、図１２に示されるように、残存するフォトレジストパターン２８ｂおよび反射防止膜２８ａをアッシングなどによって除去する。
【００５７】
次に、図１３に示されるように、反射防止膜３０ａを開口部２９を埋めるように絶縁膜２７上に形成する。それから、反射防止膜３０ａ上にフォトレジスト膜を形成し、露光などによりフォトレジスト膜をパターン化してフォトレジストパターン３０ｂを形成する。なお、フォトレジストパターン３０ｂには、ビアを形成すべき平面領域に開口部が形成されている。
【００５８】
次に、図１４に示されるように、フォトレジストパターン３０ｂをエッチングマスクとしたドライエッチング法によって、反射防止膜３０ａを選択的に除去する。それから、フォトレジストパターン３０ｂをエッチングマスクとしたドライエッチング法によって、絶縁膜２６、絶縁膜２５、絶縁膜２４、絶縁膜２３および絶縁膜２２を選択的に除去して開口部３１を形成する。この際、絶縁膜２１がエッチングストッパ膜として機能することができる。開口部３１は、ビア形成予定領域に対応する平面領域に形成されている。開口部３１の平面領域は開口部２９の平面領域に含まれる。
【００５９】
次に、図１５に示されるように、残存するフォトレジストパターン３０ｂおよび反射防止膜３０ａをアッシングなどによって除去する。それから、図１６に示されるように、絶縁膜２７をエッチングマスク（ハードマスク）として用いて、開口部２９の底部で露出する絶縁膜２６およびその下の絶縁膜２５をドライエッチングによって選択的に除去する。この際、絶縁膜２４がエッチングストッパ膜として機能することができる。
【００６０】
次に、図１７に示されるように、開口部２９の底部で露出する絶縁膜２４と開口部３１の底部で露出する絶縁膜２１とをドライエッチングによって選択的に除去する。これにより、開口部３１の底部では、配線２０の上面が露出される。このドライエッチング工程で、絶縁膜２７を除去することもできるが、その後の別のドライエッチング工程で絶縁膜２７を除去してもよい。これにより、絶縁膜２６が露出される。
【００６１】
次に、図１８に示されるように、半導体基板１の主面上の全面（すなわち開口部２９および開口部３１の底面および側壁上を含む絶縁膜２６上）に、導電性バリア膜１８と同様の材料、例えば窒化チタンからなる導電性バリア膜３２をスパッタリング法などで形成する。それから、導電性バリア膜３２上に、開口部２９および開口部３１を埋めるように、銅からなる主導体膜３３を、主導体膜１９と同様にして形成する。主導体膜３３は、例えばＣＶＤ法、スパッタリング法またはめっき法などを用いて形成することができる。また、主導体膜３３は銅を主成分とする導体膜、例えば銅または銅合金（Ｃｕを主成分とし、例えばＭｇ，Ａｇ，Ｐｄ，Ｔｉ，Ｔａ，Ａｌ，Ｎｂ，ＺｒまたはＺｎなどを含む）により形成することができる。また、導電性バリア膜３２上に、相対的に薄い銅（または銅合金）などからなるシード膜をスパッタリング法などによって形成し、その後、シード膜上に相対的に厚い銅（または銅合金）などからなる主導体膜３３をめっき法などによって形成することもできる。その後、例えば４７５℃程度の非酸化性雰囲気（例えば水素雰囲気）中において半導体基板１に対して熱処理を施すことにより主導体膜３３をリフローさせ、銅を開口部２９および開口部３１の内部に隙間なく埋め込む。
【００６２】
次に、図１９に示されるように、主導体膜３３および導電性バリア膜３２を例えばＣＭＰ法によって、絶縁膜２６の上面が露出するまで研磨する。このＣＭＰ工程で、絶縁膜２７を除去することもできる。絶縁膜２６上の不要な導電性バリア膜３２および主導体膜３３を除去し、開口部２９および開口部３１からなる配線開口部内に導電性バリア膜３２および主導体膜３３を残すことにより、開口部２９および開口部３１からなる配線開口部内に配線（第２層配線）３４が形成される。配線３４は、相対的に薄い導電性バリア膜３２と、相対的に厚い主導体膜３３とを有しており、配線２０に電気的に接続されている。開口部２９が配線溝に対応し、開口部３１が上層配線（配線３４）と下層配線（配線２０）の接続を行うための孔またはビアに対応する。このため、開口部２９に埋め込まれた導体部分（導電性バリア膜３２および主導体膜３３）が配線部分に対応し、開口部３１に埋め込まれた導体部分（導電性バリア膜３２および主導体膜３３）がビア部分またはプラグ部分に対応する。
【００６３】
その後、第２層配線（配線３４）形成工程と同様の工程を必要に応じて繰り返して、第３層配線以降の上層配線を形成することができるが、ここではその説明は省略する。
【００６４】
本実施の形態では、上記のように炭素（およびシリコン）を含む材料膜からなる絶縁膜２１，２４上にフッ素を含む酸化シリコン（ＳｉＯＦ）からなる絶縁膜２２，２５を形成する際に、酸素を含まないガス（例えばアルゴン、ヘリウム、または窒素などの不活性ガス）を用いたプラズマ（ヒートアッププラズマ）により、半導体基板１（絶縁膜２１，２４）を所定の成膜温度に加熱する。その後、絶縁膜２２，２５の成膜ガスを導入して絶縁膜２２，２５を形成する。これにより、絶縁膜２１，２４表面の酸化を抑制することができる。このため、絶縁膜２１と絶縁膜２２との接着性（接着強度）、および絶縁膜２４と絶縁膜２５との接着性（接着強度）を向上でき、絶縁膜２１と絶縁膜２２との間の剥離、および絶縁膜２４と絶縁膜２５との間の剥離を防止することができる。従って、半導体装置の信頼性を向上できる。また、半導体装置の製造歩留まりを向上できる。
【００６５】
また、銅配線のバリア絶縁膜やエッチングストッパ膜としての絶縁膜に、窒化シリコンより誘電率が低い炭化シリコン（ＳｉＣ膜）、炭窒化シリコン（ＳｉＣＮ）膜または酸炭化シリコン（ＳｉＯＣ）膜などを用いることができるので、配線容量を低減することができ、半導体装置の動作速度を向上させることができる。また、層間絶縁膜（配線間絶縁膜としての絶縁膜２５、ビア間絶縁膜としての絶縁膜２２）として酸化シリコンより誘電率が低いフッ素を含む酸化シリコン（ＳｉＯＦ）膜を用いることができるので、配線容量を低減することができ、半導体装置の動作速度を向上させることができる。
【００６６】
また、本実施の形態では、図９〜図１７に示される工程により配線開口部（開口部２９および３１）を形成したが、他の工程（手法）により配線開口部を形成してもよい。例えば、絶縁膜２４にフォトリソグラフィ法を用いて開口部３１を形成した後に絶縁膜２５〜２７を形成し（この場合、図９の段階で絶縁膜２４に開口部３１が形成されている状態となる）、その後、フォトリソグラフィ法を用いて絶縁膜２７に開口部２９を形成し、絶縁膜２７の開口部２９から露出する絶縁膜２６，２５をドライエッチングし、絶縁膜２４の開口部３１から露出する絶縁膜２３，２２をドライエッチングして図１６の構造を得ることもできる。それから、開口部３１底部の絶縁膜２１と開口部２９底部の絶縁膜２４をドライエッチングによって除去する。
【００６７】
また、本実施の形態では、ＨＤＰ−ＣＶＤ法を用いてＳｉＯＦ膜（絶縁膜１５，２１，２５）を成膜する工程において、酸素を含まないガス（不活性ガス、例えばアルゴンガス）を用いたプラズマ（ヒートアッププラズマ）により半導体基板１を所定の成膜温度に加熱し、その後ＳｉＯＦ膜の成膜ガスをＨＤＰ−ＣＶＤ装置の成膜室（処理室）内に導入してＳｉＯＦ膜を形成した。他の形態として、ＨＤＰ−ＣＶＤ装置に、半導体基板の加熱機構を設け、ＨＤＰ−ＣＶＤ装置の成膜室内に配置した半導体基板１をその加熱機構で所定の成膜温度に加熱した後、ＳｉＯＦ膜の成膜ガスを成膜室内に導入してＳｉＯＦ膜（絶縁膜１５，２２，２５）を形成することもできる。
【００６８】
例えば図２０に示されるように、ＨＤＰ−ＣＶＤ装置３５の成膜室３６内のウエハステージ（載置台）３７に加熱機構（例えばヒータ、あるいはランプ加熱装置など）を設けておき、ウエハステージ３７上に配置した半導体基板１を加熱する。そして、半導体基板１を所定の成膜温度に加熱した後、図示しないガス導入機構を用いてＳｉＯＦ膜の成膜ガスを成膜室３６内に導入し、半導体基板１にバイアス高周波電圧または電力（Ｂｉａｓ ＲＦ）３７ａを印加し、高密度プラズマソース（Ｈｉｇｈ ｄｅｎｓｉｔｙ ｐｌａｓｍａ ｓｏｕｒｃｅ：ＩＣＰ、ヘリコン（Ｈｅｌｉｃｏｎ）またはＥＣＲ）３８によりプラズマを生成し、半導体基板１上にＳｉＯＦ膜を成膜する。なお、成膜室３６内は、排気口３９から排気（ｐｕｍｐｉｎｇ）３９ａを行うことができる。
【００６９】
このようにしてＳｉＯＦ膜を成膜すれば、ヒートアッププラズマを用いて半導体基板１を加熱する必要がないので、ＳｉＯＦ膜の下層絶縁膜（絶縁膜１４，２１，２４）の表面が酸化するのを抑制または防止することができる。これにより、ＳｉＯＦ膜の剥離を抑制または防止することができる。
【００７０】
（実施の形態２）
上記実施の形態１では、ＳｉＯＦ膜（絶縁膜２２，２５）を形成する際に、酸素を含まないガスを用いたプラズマをヒートアッププラズマとして使用することで、下層（絶縁膜２１，２４）表面の酸化を抑制し、ＳｉＯＦ膜（絶縁膜２２，２５）の剥離を防止している。
【００７１】
本実施の形態では、ＳｉＯＦ膜の下層の形成後、下層表面に対して不活性ガスを用いたプラズマ処理を施し、その後ＳｉＯＦ膜を形成することで、ＳｉＯＦ膜の剥離を防止する。
【００７２】
図２１および図２２は、本発明の他の実施の形態である半導体装置の製造工程中の要部断面図である。理解を簡単にするために、図１の絶縁膜１１より下の構造に対応する部分は図示を省略している。また、図５までの製造工程は上記実施の形態１と同様であるので、ここではその説明は省略し、図５に続く製造工程について説明する。
【００７３】
図５の構造が得られた後、図２１に示されるように、半導体基板１の主面の全面上に（すなわち配線２０の上面上を含む絶縁膜１６上に）、絶縁膜（バリア絶縁膜）２１をプラズマＣＶＤ法などによって形成する。絶縁膜２１は、配線２０の主導体膜１９中の銅が、後で形成される絶縁膜２２ａ中に拡散するのを抑制または防止するよう機能する。また、絶縁膜２１は、上記実施の形態１と同様に、炭素（Ｃ）（およびシリコン（Ｓｉ））を含む材料膜（窒化シリコンより低誘電率の絶縁膜）からなり、例えば炭窒化シリコン（ＳｉＣＮ）膜からなる。絶縁膜２１の他の材料として、例えば炭化シリコン（ＳｉＣ）膜または酸炭化シリコン（ＳｉＯＣ）膜を用いても良い。絶縁膜２１に上記のような膜を用いた場合、窒化シリコン膜などに比べて誘電率を大幅に下げることができるので、配線容量を低減することができ、半導体装置の動作速度を向上させることができる。
【００７４】
絶縁膜２１の形成後、半導体基板１を大気中などに放置したとすると、絶縁膜２１の表面のＣＨ３基に水分が吸着する恐れがある。絶縁膜２１表面に水分が吸着していると、絶縁膜２２ａ形成工程で絶縁膜２１表面が酸化されたときに、水分を含んだ酸化膜が形成される。絶縁膜２１表面の酸化膜中に水分が含まれていると、その後形成される絶縁膜（ＳｉＯＦ膜）２２ａからのフッ素またはフッ化水素の拡散が促進され、絶縁膜２１と絶縁膜２２ａとの間の接着性（接着強度）が低下し、絶縁膜２１と絶縁膜２２ａとの間で剥離が生じやすくなる。
【００７５】
本実施の形態では、絶縁膜２１表面への水分の吸着を防止するために、絶縁膜２１の形成後、半導体基板１（絶縁膜２１の表面）に対して不活性ガスを用いたプラズマ処理、例えばヘリウム（Ｈｅ）プラズマ処理（ヘリウム（Ｈｅ）ガスを用いたプラズマ処理）を施す。例えば、図２２に模式的に示されるように、絶縁膜２１の表面をヘリウムプラズマ４１にさらす。これにより、絶縁膜２１の表面のＣＨ３（ＣＨ３基、−ＣＨ３結合）などが除去される。このため、絶縁膜２１の表面のＳｉ−ＣやＳｉ−Ｎ結合などが増加し、絶縁膜２１表面への水分の吸着を抑制または防止することができる。
【００７６】
これにより、その後の絶縁膜２２ａの成膜工程において絶縁膜２１表面が酸化した（酸化膜が形成された）としても、Ｓｉ−ＣやＳｉ−Ｎ結合の増加により酸化膜中の空隙の形成を抑制または防止することができる。また、絶縁膜２１表面の酸化膜中に水分が含まれることもない。ＳｉＯＦ膜（絶縁膜２２ａ）の形成後、ＳｉＯＦ膜からのＦ（フッ素）が脱離しても、絶縁膜２１表面や酸化膜中には水分がないので、ＨＦ（フッ化水素）の生成が抑制され、ＦまたはＨＦの拡散を抑制または防止することができる。このため、絶縁膜２１と絶縁膜２２ａとの界面でＳｉ−ＦやＣ−Ｆ結合が形成されるのを防止でき、Ｓｉ−ＣやＳｉ−Ｎなどのネットワークが減少しない。従って、絶縁膜２１と絶縁膜２２ａとの接着性（接着強度）を向上でき、絶縁膜２１と絶縁膜２２ａとの間の剥離を抑制または防止することができる。
【００７７】
ヘリウムプラズマ処理以外にも、例えば窒素プラズマ処理（窒素ガスを用いたプラズマ処理）を行うことも有効であるが、窒素プラズマ処理の場合は、絶縁膜２１が窒化されない程度のプラズマ処理にする必要がある。ヘリウムプラズマ処理の場合は、制御が容易であり、半導体基板１（絶縁膜２１）へのダメージも少ないのでより好ましい。なお、本実施の形態および他の実施の形態で不活性ガスというときには、窒素ガスも含むものとする。
【００７８】
また、絶縁膜２１の成膜をプラズマＣＶＤ法（プラズマＣＶＤ装置）を用いて行い、絶縁膜２１の成膜後、同じ装置に不活性ガス（例えばヘリウムガス）だけを導入してプラズマを発生させ、絶縁膜２１の表面に対して不活性ガスを用いたプラズマ処理（例えばヘリウムプラズマ処理）を施すこともできる。これにより、絶縁膜２１の成膜工程に続けて、特別な工程を付加することなく、ヘリウムプラズマ処理を行うことができ、半導体装置の製造工程を簡略化することができる。
【００７９】
図２３は、絶縁膜２１、ここでは一例としてＳｉＣＮ膜の成膜工程のガスシーケンスの説明図であり、プラズマＣＶＤ装置に導入される各種ガスの流量（ｆｌｏｗ）が模式的に示されている。図２３に示されるように、まず成膜室内にヘリウムガス導入し（安定（Ｓｔａｂ．）段階）、それから成膜ガスとして炭素（Ｃ）含有ガスおよびアンモニア（ＮＨ３）ガスの導入を開始し（ｓｅｔ−ｆｌｏｗ段階）、高周波電力（ＲＦ Ｐｏｗｅｒ）を供給してＳｉＣＮ膜を堆積させる（堆積（Ｄｅｐｏ．）段階）。ＳｉＣＮ膜の堆積後、高周波電力の供給および成膜室内へのガスの導入を停止し、成膜室内のガスを排気する（排気（Ｐｕｍｐ）段階）。それから、成膜室内へのヘリウムガス導入を開始して流量を安定させ（ヘリウムガス安定（Ｈｅ−ｓｔａｂ．）段階）、高周波電力（ＲＦ Ｐｏｗｅｒ）を供給して、ＳｉＣＮ膜表面に対してヘリウムプラズマ処理を施す（ヘリウムプラズマ処理（Ｈｅ−ｔｒｅｔ．）段階）。ヘリウムプラズマ処理の終了後、高周波電力の供給およびヘリウムガスの導入を停止するとともに、成膜室内のガスを排気する（排気（Ｐｕｍｐ）段階）。このようにして、ＳｉＣＮ膜の形成とその表面のヘリウムプラズマ処理を連続して行うことができる。
【００８０】
図２４〜図２７は、図２２に続く半導体装置の製造工程中における要部断面図を示している。なお、理解を簡単にするために、図２４〜図２７では、図１の絶縁膜１１より下の構造に対応する部分は図示を省略している。
【００８１】
ヘリウムプラズマ処理の後、図２４に示されるように、絶縁膜２１上に絶縁膜（層間絶縁膜）２２ａを形成する。絶縁膜２２ａは、上記実施の形態１の絶縁膜２２と同様に、フッ素（Ｆ）を含む酸化シリコン膜（ＳｉＯＦ膜）からなる。絶縁膜２２ａとして誘電率が低い（低誘電率膜である）ＳｉＯＦ膜を用いることで、半導体装置の配線の総合的な誘電率を下げることが可能であり、配線遅延を改善できる。
【００８２】
絶縁膜２２ａは、上記実施の形態１と同様に、酸素を含まないガス（例えばアルゴンガスなどの不活性ガス）を用いてヒートアッププラズマを生成し、半導体基板１の温度を所定の成膜温度に上昇させた後に成膜装置（ＨＤＰ−ＣＶＤ装置）に所定の成膜ガス（ＳｉＨ４ガス、ＳｉＦ４ガス、Ｏ２ガスおよびＡｒガス）を導入してＳｉＯＦ膜（絶縁膜２２ａ）を成膜することができる。これにより、絶縁膜２１表面の酸化を抑制または防止でき、絶縁膜２１と絶縁膜２２ａとの接着強度をより向上することができる。また、絶縁膜２１の表面の酸化を抑制できるので、配線２０の主導体膜１９中の銅の拡散を防止するバリア絶縁膜としての機能の低下を防ぐことができる。
【００８３】
また、他の形態として、絶縁膜２２ａの形成工程において、ヒートアッププラズマとして酸素を含むガス（例えばアルゴンと酸素の混合ガスなど）を用いて生成したプラズマを用いることもできる。この場合、ヒートアッププラズマによる酸化によって絶縁膜２１表面の酸化膜の厚みが厚くなるが、絶縁膜２１は絶縁膜２２ａの成膜前に上記のようにヘリウムプラズマ処理などが施されているので、絶縁膜２１表面が酸化されても、酸化膜中に水分はほとんど含まれない。このため、絶縁膜（ＳｉＯＦ膜）２２ａからのＦまたはＨＦの拡散を抑制または防止でき、絶縁膜２１と絶縁膜２２ａとの接着性（接着強度）を向上し、絶縁膜２１と絶縁膜２２ａとの間の剥離を抑制または防止することができる。
【００８４】
また、本実施の形態においては、絶縁膜２２ａの他の材料として、ＨＳＱ（水素シルセスキオキサン；ｈｙｄｒｏｇｅｎ ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）、ＭＳＱ（メチルシルセスキオキサン；ｍｅｔｈｙｌ ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）または有機ポリマ（それらのポーラス材料も含む）を用いてもよい。絶縁膜２２ａとして用いられ得る有機ポリマ系の低誘電率材料としては、例えばＳｉＬＫ（米Ｔｈｅ Ｄｏｗ Ｃｈｅｍｉｃａｌ Ｃｏ製、比誘電率＝２．７、耐熱温度＝４９０℃以上、絶縁破壊耐圧＝４．０〜５．０ＭＶ／Ｖｍ）などを例示できる。この場合、絶縁膜２２ａは塗布法などによって形成することができる。絶縁膜２２ａがそのような材料（ＨＳＱ、ＭＳＱまたは有機ポリマ）からなる場合にも、絶縁膜２１表面に水分が吸着した状態で絶縁膜２２ａを形成すると、絶縁膜２１と絶縁膜２２ａとの間の接着性が低下し、絶縁膜２２ａの剥離が生じる恐れがある。本実施の形態では、絶縁膜２１の表面に対して不活性ガスを用いたプラズマ処理（例えばヘリウムプラズマ処理）を施し、絶縁膜２１表面の水分の吸着を防止してから絶縁膜２２ａを形成するので、絶縁膜２１とＨＳＱ、ＭＳＱまたは有機ポリマからなる絶縁膜２２ａとの間の接着性（接着強度）を向上でき、それらの間の剥離を防止することができる。
【００８５】
次に、上記実施の形態１と同様にして、図２５に示されるように、絶縁膜２２ａ上に絶縁膜２３および絶縁膜（エッチングストッパ膜）２４を形成する。絶縁膜２３は、例えば酸化シリコン（ＳｉＯｘ）膜または酸窒化シリコン（ＳｉＯＮ）膜からなり、絶縁膜２２中のフッ素の拡散を防止するように機能することができる。絶縁膜２４は、例えば炭窒化シリコン（ＳｉＣＮ）、炭化シリコン（ＳｉＣ）膜または酸炭化シリコン（ＳｉＯＣ）膜からなり、デュアルダマシン工程のエッチングストッパ膜として機能することができる。
【００８６】
また、絶縁膜２２ａがＨＳＱ、ＭＳＱまたは有機ポリマからなる場合にも、絶縁膜２３は例えば酸化シリコン（ＳｉＯｘ）膜または酸窒化シリコン（ＳｉＯＮ）膜からなり、絶縁膜２２ａの保護膜として機能することができる。また、絶縁膜２２ａが酸素プラズマによりダメージを受ける材料（例えば上記ＳｉＬＫなど）からなる場合は、絶縁膜２２ａ上に窒化シリコン膜、炭化シリコン膜または炭窒化シリコン膜を形成し、その上に絶縁膜２３を形成することもでき、これにより、絶縁膜２２ａの耐酸化性を向上できる（絶縁膜２２ａの酸化を防止できる）。
【００８７】
本実施の形態では、絶縁膜２４の形成後、絶縁膜２１の場合と同様に、半導体基板１（絶縁膜２４の表面）に対して不活性ガスを用いたプラズマ処理、例えばヘリウム（Ｈｅ）プラズマ処理を施す。例えば、図２６に模式的に示されるように、絶縁膜２１の表面をヘリウムプラズマ４２にさらす。これにより、絶縁膜２１の場合と同様に、絶縁膜２４表面への水分の吸着を抑制または防止することができる。その後、図２７に示されるように、絶縁膜２４上に、絶縁膜２２ａと同様にして、フッ素（Ｆ）を含む酸化シリコン膜（ＳｉＯＦ膜）からなる絶縁膜（層間絶縁膜）２５ａを形成する。
【００８８】
絶縁膜２４の形成後、絶縁膜２５ａの形成前に不活性ガスを用いたプラズマ処理（例えばヘリウムプラズマ処理）を施したことにより、絶縁膜２４表面への水分の吸着を抑制または防止することができる。このため、絶縁膜２４の成膜工程において絶縁膜２１表面が酸化した（酸化膜が形成された）としても、絶縁膜（ＳｉＯＦ膜）２５ａからのＦまたはＨＦの拡散を抑制または防止することができる。従って、絶縁膜２４と絶縁膜２５ａとの接着性（接着強度）を向上でき、絶縁膜２４と絶縁膜２５ａとの間の剥離を抑制または防止することができる。また、本実施の形態では、絶縁膜２５ａの他の材料として、ＨＳＱ、ＭＳＱまたは有機ポリマ（それらのポーラス材料も含む）を用いることができ、その場合も絶縁膜２４と絶縁膜２５ａとの間の剥離を抑制または防止できることは、上記絶縁膜２１の場合と同様である。
【００８９】
それから、絶縁膜２５ａ上に絶縁膜２６を形成し、その後上記実施の形態１と同様にして配線３４を形成するが、絶縁膜２６を形成する工程およびそれ以降の製造工程は、上記実施の形態１と同様であるので、ここではその説明は省略する。
【００９０】
本実施の形態では、ＳｉＯＦ膜（またはＨＳＱ、ＭＳＱまたは有機ポリマ膜）の下層の絶縁膜２１，２４の形成後、絶縁膜２１，２４の表面に対して不活性ガスを用いたプラズマ処理を施し、その後、絶縁膜（ＳｉＯＦ膜、ＨＳＱ、ＭＳＱまたは有機ポリマ膜）２２ａ，２５ａを形成する。これにより、絶縁膜２１，２４の表面への水分の吸着を防止し、絶縁膜（ＳｉＯＦ膜、ＨＳＱ、ＭＳＱまたは有機ポリマ膜）２２ａ，２５ａの剥離を防止することができる。このため、半導体装置の信頼性を向上できる。また、半導体装置の製造歩留まりを向上できる。
【００９１】
（実施の形態３）
図２８〜図３３は、本発明の他の実施の形態である半導体装置の製造工程中の要部断面図である。理解を簡単にするために、図１の絶縁膜１１より下の構造に対応する部分は図示を省略している。また、図１９までの製造工程は上記実施の形態１と同様であるので、ここではその説明は省略し、図１９に続く製造工程について説明する。
【００９２】
図１９の構造が得られた後、配線２０形成後と同様に、アンモニア（ＮＨ３）プラズマ処理などの還元性プラズマ処理を施す。これにより、ＣＭＰで酸化された銅配線（配線３４）表面の酸化銅（ＣｕＯ、Ｃｕ２Ｏ、ＣｕＯ２）を銅（Ｃｕ）に還元し、更に、窒化銅（ＣｕＮ）層が配線２０の表面（ごく薄い領域）に形成される。
【００９３】
それから、必要に応じて洗浄を行った後、図２８に示されるように、半導体基板１の主面の全面上に絶縁膜（バリア絶縁膜）５１をプラズマＣＶＤ法などによって形成する。すなわち、配線３４の上面上を含む絶縁膜２６上に、絶縁膜５１を形成する。絶縁膜５１は、配線３４の主導体膜３３中の銅が、後で形成される絶縁膜５２中に拡散するのを抑制または防止するよう機能する。絶縁膜５１は、絶縁膜２１と同様の材料からなり、例えば炭窒化シリコン（ＳｉＣＮ）膜からなる。絶縁膜５１の他の材料として、例えば炭化シリコン（ＳｉＣ）膜または酸炭化シリコン（ＳｉＯＣ）膜を用いても良い。絶縁膜５１に上記のような膜を用いた場合、窒化シリコン膜などに比べて誘電率を大幅に下げることができるので、配線容量を低減することができ、半導体装置の動作速度を向上させることができる。絶縁膜５１の厚みは、例えば２５〜１００ｎｍ程度である。
【００９４】
次に、絶縁膜５１上に絶縁膜５２を形成する。絶縁膜５２は、例えば酸化シリコン（ＳｉＯｘ膜）膜からなる。絶縁膜５２の他の材料として、例えば酸窒化シリコン（ＳｉＯＮ）膜を用いてもよい。絶縁膜５２は、例えばプラズマＣＶＤ法などによって形成され、例えば平行平板型プラズマＣＶＤ法（装置）によって形成することができる。絶縁膜５２の成膜工程におけるプラズマ密度は、後述する絶縁膜（ＳｉＯＦ膜）５３の成膜工程におけるプラズマ密度よりも低いことが好ましい。あるいは、絶縁膜５２の成膜工程におけるプラズマ密度が１×１０１１／ｃｍ３以下（例えば１×１０１０／ｃｍ３〜１×１０１１／ｃｍ３程度）であることが好ましい。これにより、絶縁膜５２の成膜工程でのプラズマ密度が比較的小さくなるので、絶縁膜５１の表面が酸化するのを抑制または防止することができる。
【００９５】
次に、図２９に示されるように、絶縁膜５２上に絶縁膜（層間絶縁膜）５３を形成する。絶縁膜５３は、絶縁膜２２と同様の材料、ここではフッ素（Ｆ）を含む酸化シリコン膜（ＳｉＯＦ膜）からなる。絶縁膜５３は、ＨＤＰ−ＣＶＤ法などを用いて形成される。絶縁膜５３として誘電率が低い（酸化シリコンより誘電率が低い）ＳｉＯＦ膜を用いることで、半導体装置の配線の総合的な誘電率を下げることが可能であり、配線遅延を改善できる。また、絶縁膜５３の厚みは比較的厚く、例えば４００〜８００ｎｍ程度である。
【００９６】
ＳｉＯＦ膜からなる絶縁膜５３の形成工程においては、上記実施の形態１の絶縁膜２２の形成工程と同様、酸素を含まないガス（例えばアルゴンガスなどの不活性ガス）を用いてヒートアッププラズマを生成し、半導体基板１の温度を所定の成膜温度に上昇させた後に所定の成膜ガス（ＳｉＨ４ガス、ＳｉＦ４ガス、Ｏ２ガスおよびＡｒガス）を導入してＳｉＯＦ膜（絶縁膜５３）を成膜することができる。また、炭窒化シリコンなどからなる絶縁膜５１上には、絶縁膜５１の保護膜として酸化シリコンまたは酸窒化シリコンからなる絶縁膜５２が形成されているので、ヒートアッププラズマに酸素プラズマが含まれていたとしても、絶縁膜５１が酸化されることはない。このため、絶縁膜５３の形成工程においては、ヒートアッププラズマとして酸素を含むガス（例えばアルゴンと酸素の混合ガスなど）を用いて生成したプラズマを用いることもできる。
【００９７】
ＳｉＯＦ膜からなる絶縁膜５３から脱離したＦ（フッ素）やそのＦによって生成されたＨＦ（フッ化水素）は、絶縁膜５２によってトラップまたは捕獲される。上記のようにプラズマＣＶＤ法などで形成された酸化シリコン膜または酸窒化シリコン膜からなる絶縁膜５２は、結合性が強いので、Ｓｉ−Ｆ結合などは生じにくい（Ｓｉ−Ｏ結合が維持される）。このため、絶縁膜５３からのＦやＨＦによって絶縁膜５３と絶縁膜５２との接着強度が低下することはない。また、上記のようにプラズマＣＶＤ法などで形成された酸化シリコン膜または酸窒化シリコン膜からなる絶縁膜５２は、（絶縁膜５１表面が酸化した場合に形成される酸化膜に比べて）密度が比較的高く空隙が比較的少ない。このため、絶縁膜５２が保護膜として機能し、絶縁膜５３から絶縁膜５１へのＦやＨＦの拡散を防止できる。従って、絶縁膜５２と絶縁膜５１との界面では、Ｓｉ−Ｆ結合などは生じない。このため、絶縁膜５３からのＦやＨＦによって絶縁膜５２と絶縁膜５１との間の接着強度が低下することはない。これにより、絶縁膜５１と絶縁膜５２との間、および絶縁膜５２と絶縁膜５３との間で高い接着強度を確保することができ、絶縁膜５３の剥離を防止することができる。
【００９８】
このような効果（剥離防止効果）を得るためには、絶縁膜５２の厚みは２５ｎｍ以上であることが好ましい。絶縁膜５２の膜厚が２５ｎｍより薄いと、上記効果が低下する。また、絶縁膜５２の膜厚が厚すぎると（例えば１００ｎｍよりも厚いと）配線間容量が増大する。このため、絶縁膜５２の膜厚は、２５〜１００ｎｍの範囲内であることがより好ましい。
【００９９】
次に、図３０に示されるように、絶縁膜５３上に絶縁膜５４を形成する。絶縁膜５４は、絶縁膜２３と同様の材料、ここでは酸化シリコン膜（ＳｉＯｘ膜）または酸窒化シリコン（ＳｉＯＮ）膜からなり、絶縁膜５３中のフッ素の拡散を防止するように機能することができる。絶縁膜５４の厚みは、例えば５０〜２００ｎｍ程度である。
【０１００】
次に、絶縁膜５４上に絶縁膜（エッチングストッパ膜）５５を形成する。絶縁膜５５は、例えば絶縁膜２４と同様の材料、例えば炭窒化シリコン（ＳｉＣＮ）膜からなる。絶縁膜５５の他の材料として、例えば炭化シリコン（ＳｉＣ）膜または酸炭化シリコン（ＳｉＯＣ）膜を用いてもよい。絶縁膜５５の厚みは、例えば１０〜５０ｎｍ程度である。
【０１０１】
次に、絶縁膜５５上に絶縁膜５６を形成する。絶縁膜５６は、絶縁膜５２と同様の手法で同様の材料により形成することができ、例えば酸化シリコン（ＳｉＯｘ）膜または酸窒化シリコン（ＳｉＯＮ）膜からなる。絶縁膜５６の膜厚は、絶縁膜５２の膜厚と同様に、２５〜１００ｎｍの範囲内であればより好ましい。それから、絶縁膜５６上に絶縁膜（層間絶縁膜）５７を形成し、絶縁膜５７上に絶縁膜５８を形成する。絶縁膜５７は、絶縁膜２５と同様の材料、ここではフッ素（Ｆ）を含む酸化シリコン膜（ＳｉＯＦ膜）からなる。絶縁膜５７は比較的厚く、その厚みは例えば３００〜６００ｎｍ程度である。絶縁膜（ＳｉＯＦ膜）５７は絶縁膜（ＳｉＯＦ膜）５３と同様の手法により形成することができる。絶縁膜５８は、絶縁膜２６と同様の材料、ここでは酸化シリコン膜（ＳｉＯｘ膜）または酸窒化シリコン（ＳｉＯＮ）膜からなり、絶縁膜５７中のフッ素の拡散を防止するように機能することができる。絶縁膜５８の厚みは、例えば５０〜２００ｎｍ程度である。絶縁膜５５と絶縁膜５７との間に形成された絶縁膜５６は、上記絶縁膜５２と同様に機能することができ、絶縁膜５７から絶縁膜５５へのＦやＨＦの拡散を防止し、絶縁膜５７の剥離などを防ぐことができる。
【０１０２】
次に、絶縁膜５８上に絶縁膜（ハードマスク層）５９を形成する。絶縁膜５９は、例えば窒化シリコン膜などからなる。その後、例えば上記実施の形態１の図１０〜図１７の工程（開口部２９および開口部３１の形成工程）などと同様にして、絶縁膜５３〜５９を選択的に除去して、図３１に示されるように開口部（ビア）６０および開口部（配線溝）６１を形成し、開口部６０の底部の絶縁膜５１と開口部６１の底部の絶縁膜５５とをドライエッチングなどによって除去して開口部６０および開口部６１からなる配線開口部を形成する。このドライエッチング工程またはその後のドライエッチング工程で絶縁膜５９が除去され得る。これにより、図３１の構造が得られる。
【０１０３】
次に、図３２に示されるように、導電性バリア膜３２と同様の手法および材料を用いて、半導体基板１の主面上の全面（すなわち開口部６０および開口部６１の底面および側壁上を含む絶縁膜５８上）に、導電性バリア膜６２を形成する。それから、導電性バリア膜６２上に、開口部６０および開口部６１を埋めるように、主導体膜３３と同様の手法および材料を用いて主導体膜６３を形成する。そして、図３３に示されるように、主導体膜６３および導電性バリア膜６２を例えばＣＭＰ法によって、絶縁膜５８の上面が露出するまで研磨して、開口部６０および開口部６１からなる配線開口部内に配線（第３層配線）６４を形成する。配線６４は、相対的に薄い導電性バリア膜６２と、相対的に厚い主導体膜６３とを有しており、配線３４に電気的に接続されている。開口部６１が配線溝に対応し、開口部６０が上層配線（配線６４）と下層配線（配線３４）の接続を行うための孔またはビアに対応する。このため、開口部６１に埋め込まれた導体部分（導電性バリア膜６２および主導体膜６３）が配線部分に対応し、開口部６０に埋め込まれた導体部分（導電性バリア膜６２および主導体膜６３）がビア部分またはプラグ部分に対応する。
【０１０４】
その後、第３層配線（配線６４）形成工程と同様の工程を必要に応じて繰り返して、第４層配線以降の上層配線を形成することができるが、ここではその説明は省略する。
【０１０５】
本実施の形態においては、炭素とシリコンとを含む絶縁膜（ＳｉＣＮ膜、ＳｉＣ膜またはＳｉＯＣ膜）とフッ素を含む酸化シリコン膜（ＳｉＯＦ膜）との間に酸化シリコン膜（または酸窒化シリコン膜）をプラズマＣＶＤ法などによって形成する。ＳｉＯＦ膜からのＦやＨＦの拡散を酸化シリコン膜（または酸窒化シリコン膜）にトラップすることで、炭素とシリコンとを含む絶縁膜、酸化シリコン膜（または酸窒化シリコン膜）およびフッ素を含む酸化シリコン膜の間の高い接着強度を確保することができ、ＳｉＯＦ膜の剥離などを防止することができる。
【０１０６】
また、フッ素を含む酸化シリコンからなる膜、すなわちＳｉＯＦ膜の膜厚が厚い場合またはフッ素濃度（フッ素含有率）が高い場合に、ＳｉＯＦ膜から下層へのＦやＨＦの拡散が加速されてＳｉＯＦ膜の剥離が引き起こされやすい。本実施の形態は、極めて大きなＳｉＯＦ膜の剥離防止の効果を得ることができるので、そのようなＳｉＯＦ膜の剥離が引き起こされやすい構造の場合（ＳｉＯＦ膜の膜厚が大きく、フッ素濃度が高い場合）に適用すればより好適である。
【０１０７】
また、本実施の形態のように、ＳｉＯＦ膜の下層に酸化シリコン膜（または酸窒化シリコン膜）を形成（追加）することは、ＳｉＯＦ膜の剥離防止の効果は極めて大きいが、上記実施の形態１と比較して製造工程数を増加させる。このため、ＳｉＯＦ膜の膜厚が比較的薄い場合やフッ素濃度（フッ素含有率）が比較的低い場合には、ＳｉＯＦ膜の剥離が比較的生じにくいので、上記実施の形態１のようにＳｉＯＦ膜の下層に酸化シリコン膜を形成することなくヒートアッププラズマとして酸素を含まないガスを用いたプラズマを使用してＳｉＯＦ膜を成膜し、ＳｉＯＦ膜の膜厚が比較的厚い場合やフッ素濃度が比較的高い場合には、ＳｉＯＦ膜の剥離が比較的生じやすいので、本実施の形態のようにＳｉＯＦ膜の下層に酸化シリコン膜（または酸窒化シリコン膜）を形成することもできる。
【０１０８】
例えば、ＳｉＯＦ膜の膜厚が６００ｎｍ以上の場合に本実施の形態の手法（ＳｉＯＦ膜の下層に酸化シリコン膜または酸窒化シリコン膜を形成）を適用し、ＳｉＯＦ膜の膜厚が６００ｎｍよりも薄い場合には、上記実施の形態１の手法（ヒートアッププラズマとして酸素を含まないガスを用いたプラズマを使用してＳｉＯＦ膜を成膜）を適用すればより好ましい。この場合、本実施の形態の手法を適用して形成するＳｉＯＦ膜（絶縁膜５３，５７）の厚みは、上記実施の形態１の手法を適用して形成するＳｉＯＦ膜（絶縁膜２２，２５）の厚みよりも厚いことになる。
【０１０９】
あるいは、ＳｉＯＦ膜のフッ素濃度が１．４×１０２１ａｔｍｓ／ｃｍ３（１．４×１０２１原子／ｃｍ３）（またはＳｉ−Ｆ／Ｓｉ−Ｏ結合比で５％）以上の場合に本実施の形態の手法を適用し、ＳｉＯＦ膜のフッ素濃度が１．４×１０２１ａｔｍｓ／ｃｍ３（１．４×１０２１原子／ｃｍ３）（またはＳｉ−Ｆ／Ｓｉ−Ｏ結合比で５％）よりも低い場合には、上記実施の形態１の手法を適用すればより好ましい。
【０１１０】
これにより、半導体装置の製造工程数の増加を抑制するとともに、ＳｉＯＦ膜の剥離を効果的に防止することが可能となる。従って、半導体装置の信頼性を向上し、半導体装置の製造コストも低減できる。
【０１１１】
図３４は、上記実施の形態１の手法でＳｉＯＦ膜を成膜した場合の、ＳｉＯＦ膜の剥離発生状況を示す表である。ＳｉＯＦ膜のフッ素（Ｆ）濃度（ｃ１）を２．０×１０２１ａｔｍｓ／ｃｍ３（原子／ｃｍ３）および２．７×１０２１ａｔｍｓ／ｃｍ３の２種類とし、それぞれのフッ素濃度のＳｉＯＦ膜を上記実施の形態１の手法で成膜した場合について、ＳｉＯＦ膜の（ｔ１）膜厚を５００ｎｍ、６００ｎｍおよび１２００ｎｍに変えたときのＳｉＯＦ膜の剥離の有無を実験により調べた結果が、図３４の表に示されている。
【０１１２】
図３４からも分かるように、膜厚ｔ１とフッ素濃度ｃ１との積（ｃ１×ｔ１、すなわち単位面積あたりのフッ素（Ｆ）原子数）が１．５×１０１７（ａｔｍｓ／ｃｍ２）よりも小さい場合（例えば膜厚５００（ｎｍ）×フッ素濃度２．７×１０２１（ａｔｍｓ／ｃｍ３）＝１．３×１０１７（ａｔｍｓ／ｃｍ２）の場合など）には、上記実施の形態１の手法によりＳｉＯＦ膜の剥離を防止できる（剥離：無）が、ＳｉＯＦ膜の膜厚をｔ１とし、ＳｉＯＦ膜のフッ素濃度をｃ１（ａｔｍｓ／ｃｍ３）としたときの、膜厚ｔ１とフッ素濃度ｃ１との積（ｃ１×ｔ１、すなわち単位面積あたりのフッ素（Ｆ）原子数）が１．５×１０１７（ａｔｍｓ／ｃｍ２）以上の場合（例えば膜厚６００（ｎｍ）×フッ素濃度２．７×１０２１（ａｔｍｓ／ｃｍ３）＝１．６×１０１７（ａｔｍｓ／ｃｍ２）の場合など）には、上記実施の形態１の手法ではＳｉＯＦ膜の剥離が生じる（剥離：有）可能性がある。
【０１１３】
従って、ＳｉＯＦ膜の膜厚をｔ１とし、ＳｉＯＦ膜のフッ素濃度をｃ１（ａｔｍｓ／ｃｍ３）としたときの、膜厚ｔ１とフッ素濃度ｃ１との積（ｃ１×ｔ１）が１．５×１０１７（ａｔｍｓ／ｃｍ２）以上の場合には、ＳｉＯＦ膜の剥離防止効果がより大きな本実施の形態の手法を適用してＳｉＯＦ膜を成膜し、膜厚ｔ１とフッ素濃度ｃ１との積（ｃ１×ｔ１）が１．５×１０１７（ａｔｍｓ／ｃｍ２）よりも小さい場合には、上記実施の形態１の手法を適用してＳｉＯＦ膜を成膜すればより好ましい。
【０１１４】
これにより、半導体装置の製造工程数の増加を抑制するとともに、ＳｉＯＦ膜の剥離を効果的に防止することが可能となる。従って、半導体装置の信頼性を向上し、半導体装置の製造コストも低減できる。
【０１１５】
また、図３３に示されるように、下層配線よりも上層配線の方が配線やビアの高さ（厚み、深さ）が大きい。このため、下層配線層よりも上層配線層の方が、層間絶縁膜（配線間層間絶縁膜、ビア間層間絶縁膜）としてのＳｉＯＦ膜の厚みは厚くなる傾向にある。このため、下層配線（例えば第１層配線（配線２０）および第２層配線（配線３４））の形成工程では、上記実施の形態１のようにして酸素を含まないガスを用いたヒートアッププラズマを使用してＳｉＯＦ膜（絶縁膜１５，２２，２５）を形成し、上層配線（例えば第３層配線（配線６４）およびそれより上層配線）の形成工程では、本実施の形態のようにしてＳｉＯＦ膜（絶縁膜５３，５７）の下層に酸化シリコン膜（または酸窒化シリコン膜）を形成することもできる。これにより、半導体装置の製造工程数の増加を抑制するとともに、ＳｉＯＦ膜の剥離を効果的に防止することが可能となる。従って、半導体装置の信頼性を向上し、半導体装置の製造コストも低減できる。
【０１１６】
（実施の形態４）
上記実施の形態１〜３は、埋込み銅配線を形成する場合について説明した。本実施の形態では、他の配線、ここではアルミニウム配線を形成する場合について説明する。
【０１１７】
図３５〜図４２は、本発明の他の実施の形態である半導体装置の製造工程中の要部断面図である。理解を簡単にするために、図１の絶縁膜１１より下の構造に対応する部分は図示を省略している。また、図１までの製造工程は上記実施の形態１と同様であるので、ここではその説明は省略し、図１に続く製造工程について説明する。
【０１１８】
図１の構造が得られた後、図３５に示されるように、配線（アルミニウム配線）７１を形成する。例えば、半導体基板１の全面上、すなわちプラグ１３が埋め込まれた絶縁膜１１上に、チタン膜７１ａのような高融点金属膜と、窒化チタン膜７１ｂのような高融点金属窒化膜と、アルミニウム（Ａｌ）単体又はアルミニウム合金などのアルミニウムを主成分とする導電体膜、すなわちアルミニウム膜７１ｃと、チタン膜７１ｄのような高融点金属膜と、窒化チタン膜７１ｅのような高融点金属窒化膜とを順に形成し、フォトリソグラフィ法およびドライエッチング法などを用いて所定のパターンに加工することによって、配線７１を形成することができる。形成された配線７１は、プラグ１３を介してｎ＋型半導体領域（ソース、ドレイン）８やゲート電極５と電気的に接続されている。
【０１１９】
次に、図３６に示されるように、絶縁膜１１上に配線７１を覆うように相対的に薄い絶縁膜７２を形成する。絶縁膜７２は、例えば酸化シリコン膜などからなる。それから、絶縁膜７２上に、配線７１間を埋めるように絶縁膜７３を形成する。絶縁膜７３は、低誘電率の絶縁材料、例えばＭＳＱ、ＨＳＱまたは有機ポリマ（それらのポーラス材料も含む）からなる。絶縁膜７３は、例えば塗布法などにより形成することができる。また、絶縁膜７３がＨＳＱからなる場合などは、絶縁膜７２の形成を省略することもできる。
【０１２０】
次に、図３７に示されるように、絶縁膜７３をエッチバックまたはＣＭＰ法などを用いて平坦化する。これにより、配線７１の上面上の絶縁膜７２が露出する。それから、図３８に示されるように、半導体基板１の全面上（露出する絶縁膜７２上を含む絶縁膜７３上）に、絶縁膜７４を形成する。絶縁膜７４は、例えばフッ素を含む酸化シリコン（ＳｉＯＦ）膜からなる。絶縁膜７４の他の材料として酸炭化シリコン（ＳｉＯＣ）膜を用いてもよい。絶縁膜７４の形成工程において、絶縁膜７３の表面が酸化し、絶縁膜７４と絶縁膜７３との間が剥離する恐れがある。
【０１２１】
本実施の形態においては、絶縁膜７４がＳｉＯＦ膜からなる場合は、絶縁膜（ＳｉＯＦ膜）７４を上記実施の形態１の絶縁膜（ＳｉＯＦ膜）２２と同様にして形成する。すなわち、酸素を含まないガス（不活性ガス、例えばアルゴンガス）を用いたプラズマをヒートアッププラズマとして使用して半導体基板１を所定の成膜温度に加熱し、その後ＨＤＰ−ＣＶＤ法を用いてＳｉＯＦ膜からなる絶縁膜７４を絶縁膜７３上に成膜する。これにより、絶縁膜７３表面の酸化を抑制または防止し、絶縁膜７４と絶縁膜７３との間の接着性（接着強度）を向上できる。
このため、絶縁膜７４と絶縁膜７３との間の剥離を防止することができる。
【０１２２】
また、絶縁膜７４がＳｉＯＣ膜からなる場合は、絶縁膜（ＳｉＯＣ膜）７４の形成前に上記実施の形態２の絶縁膜（ＳｉＯＦ膜）２２ａ形成前の処理と同様の不活性ガスを用いたプラズマ処理を行う。すなわち、絶縁膜７３をエッチバックまたはＣＭＰにより平坦化した後、絶縁膜７４を形成する前に、半導体基板１（絶縁膜７３）に対して不活性ガスを用いたプラズマ処理、例えばヘリウムプラズマ処理を行う。これにより、絶縁膜７３の表面への水分の吸着を防止することができる。これにより、その後形成された絶縁膜７４と絶縁膜７３との間の接着性（接着強度）を向上でき、絶縁膜７４と絶縁膜７３との間の剥離を防止することができる。
【０１２３】
また、上記実施の形態２では、炭素（Ｃ）（およびシリコン（Ｓｉ））を含む材料膜（例えば炭窒化シリコン（ＳｉＣＮ）膜、炭化シリコン（ＳｉＣ）膜または酸炭化シリコン（ＳｉＯＣ）膜）からなる下層絶縁膜（絶縁膜２１）上に、ＨＳＱ、ＭＳＱまたは有機ポリマ（それらのポーラス材料も含む）からなる上層絶縁膜（絶縁膜２２ａ）を形成する際にも、下層絶縁膜（絶縁膜２１）の表面に対して不活性ガスを用いたプラズマ処理（例えばヘリウムプラズマ処理）を行ってから上層絶縁膜（絶縁膜２２ａ）を成膜すれば、下層絶縁膜と上層絶縁膜との間の接着性（接着強度）を向上でき、それらの間の剥離を防止することができる旨説明した。その下層絶縁膜と上層絶縁膜が逆となった場合、すなわち、本実施の形態のようにＨＳＱ、ＭＳＱまたは有機ポリマ（それらのポーラス材料も含む）からなる下層絶縁膜（絶縁膜７３）上に、炭素（Ｃ）（およびシリコン（Ｓｉ））を含む材料膜（ここでは一例として酸炭化シリコン（ＳｉＯＣ）膜、他の例として炭化シリコン（ＳｉＣ）膜または炭窒化シリコン（ＳｉＣＮ）膜）からなる上層絶縁膜（絶縁膜７４）を形成する際にも、下層絶縁膜（絶縁膜７３）の表面に対して不活性ガスを用いたプラズマ処理（例えばヘリウムプラズマ処理）を行ってから上層絶縁膜（絶縁膜７４）を成膜すれば、下層絶縁膜表面への水分の吸着を防止し、下層絶縁膜と上層絶縁膜との間の接着性（接着強度）を向上でき、それらの間の剥離を防止することができる。また、ＨＳＱ、ＭＳＱまたは有機ポリマ（それらのポーラス材料も含む）からなる絶縁膜上にフォトレジスト膜（反射防止膜）などの炭素（Ｃ）を含有する材料膜を形成する場合にも、絶縁膜の表面に対して不活性ガスを用いたプラズマ処理（例えばヘリウムプラズマ処理）を施してから、絶縁膜上にフォトレジスト膜（反射防止膜）を形成すれば、フォトレジスト膜（反射防止膜）の剥離を的確に防止できる。
【０１２４】
次に、図３９に示されるように、絶縁膜７４上に反射防止膜７５ａを形成する。それから、反射防止膜７５ａ上にフォトレジスト膜を形成し、露光などによりフォトレジスト膜をパターン化してフォトレジストパターン７５ｂを形成する。
なお、フォトレジストパターン７５ｂには、ビアを形成すべき平面領域に開口部が形成されている。
【０１２５】
次に、図４０に示されるように、フォトレジストパターン７５ｂをエッチングマスクにしたドライエッチング法により、反射防止膜７５ａを選択的に除去する。そして、フォトレジストパターン７５ｂをエッチングマスクにしたドライエッチング法により、絶縁膜７４および絶縁膜７３を選択的に除去して開口部（ビア）７６を形成する。開口部７６は、ビア形成予定領域に対応する平面領域（位置）に形成されている。
【０１２６】
次に、図４１に示されるように、残存するフォトレジストパターン７５ｂおよび反射防止膜７５ａをアッシングなどによって除去する。
【０１２７】
次に、図４２に示されるように、開口部７６内に、タングステン（Ｗ）などからなるプラグ７７が形成される。プラグ７７は、例えば、開口部７６の内部を含む絶縁膜７４上にバリア膜として例えば窒化チタン膜７７ａを形成した後、タングステン膜をＣＶＤ法などによって窒化チタン膜７７ａ上に開口部７６を埋めるように形成し、絶縁膜７４上の不要なタングステン膜および窒化チタン膜７７ａをＣＭＰ法またはエッチバック法などによって除去することにより形成することができる。プラグ７７は配線７１と電気的に接続されている。
【０１２８】
その後、プラグ７７が埋め込まれた絶縁膜７４上に、プラグ７７と電気的に接続される上層配線が配線７１と同様にして形成されるが、ここでは図示およびその説明は省略する。
【０１２９】
本実施の形態においても、上記実施の形態と同様に、絶縁膜間の接着性を向上することができる。これにより、上記実施の形態における銅配線を有する半導体装置と同様に、アルミニウム配線を有する半導体装置においても、低誘電率絶縁膜を用いることで配線容量を低減できるとともに、膜間の剥離を防止し、半導体装置の信頼性を向上することができる。
【０１３０】
（実施の形態５）
図４３〜図４６は、本発明の他の実施の形態である半導体装置の製造工程中の要部断面図である。理解を簡単にするために、図１の絶縁膜１１より下の構造に対応する部分は図示を省略している。また、図３５までの製造工程は上記実施の形態４と同様であるので、ここではその説明は省略し、図３５に続く製造工程について説明する。
【０１３１】
図３５の構造が得られた後、図４３に示されるように、絶縁膜１１上に配線７１を覆うように絶縁膜８１を形成する。絶縁膜８１は、例えば酸炭化シリコン（ＳｉＯＣ）膜などからなる。絶縁膜８１は例えばＣＶＤ法などを用いて形成することができる。
【０１３２】
次に、図４４に示されるように、絶縁膜８１をエッチバックまたはＣＭＰ法などを用いて平坦化する。これにより、配線７１の上面が露出する。それから、図４５に示されるように、半導体基板１の全面上（露出する配線７１の上面を含む絶縁膜８１上）に、絶縁膜８２を形成する。絶縁膜８２は、例えばフッ素を含む酸化シリコン（ＳｉＯＦ）膜からなる。絶縁膜８２の形成工程において、絶縁膜８１の表面が酸化し、絶縁膜８１と絶縁膜８２との間が剥離する恐れがある。
【０１３３】
本実施の形態においては、絶縁膜８２がＳｉＯＦ膜からなる場合は、絶縁膜（ＳｉＯＦ膜）８２を上記実施の形態１の絶縁膜（ＳｉＯＦ膜）２２と同様にして形成する。すなわち、酸素を含まないガス（不活性ガス、例えばアルゴンガス）を用いたプラズマをヒートアッププラズマとして使用して半導体基板１を所定の成膜温度に加熱し、その後ＨＤＰ−ＣＶＤ法を用いてＳｉＯＦ膜からなる絶縁膜８２を絶縁膜８１上に成膜する。これにより、絶縁膜８１表面の酸化を抑制または防止し、絶縁膜８２と絶縁膜８１との間の接着性（接着強度）を向上できる。
このため、絶縁膜８２と絶縁膜８１との間の剥離を防止することができる。
【０１３４】
次に、上記実施の形態４と同様にして、図４６に示されるように、絶縁膜８２にフォトリソグラフィ法およびエッチング法を用いて配線７１を底部で露出する開口部（ビア）８３を形成し、その後開口部８３を埋めるプラグ８４を形成する。開口部８３は、上記実施の形態４における開口部７６とほぼ同様にして形成することができる。また、プラグ８４は、上記実施の形態４におけるプラグ７７と同様に、開口部８３の内部を含む絶縁膜８２上にバリア膜として例えば窒化チタン膜８４ａを形成した後、タングステン膜をＣＶＤ法などによって窒化チタン膜８４ａ上に開口部８３を埋めるように形成し、絶縁膜８２上の不要なタングステン膜および窒化チタン膜８４ａをＣＭＰ法またはエッチバック法などによって除去することにより形成することができる。プラグ８４は配線７１と電気的に接続されている。
【０１３５】
その後、プラグ８４が埋め込まれた絶縁膜８２上に、プラグ８４と電気的に接続される上層配線が配線７１と同様にして形成されるが、ここでは図示およびその説明は省略する。
【０１３６】
本実施の形態においても、上記実施の形態と同様に、絶縁膜間の接着性を向上することができる。これにより、アルミニウム配線を有する半導体装置においても、低誘電率絶縁膜を用いることで配線容量を低減できるとともに、膜間の剥離を防止し、半導体装置の信頼性を向上することができる。
【０１３７】
（実施の形態６）
図４７〜図５０は、本発明の他の実施の形態である半導体装置の製造工程中の要部断面図である。理解を簡単にするために、図１の絶縁膜１１より下の構造に対応する部分は図示を省略している。また、図３５までの製造工程は上記実施の形態４と同様であるので、ここではその説明は省略し、図３５に続く製造工程について説明する。
【０１３８】
図３５の構造が得られた後、図４７に示されるように、絶縁膜１１上に配線７１を覆うように相対的に薄い絶縁膜９１を形成する。絶縁膜９１は、例えば炭化シリコン（ＳｉＣ）膜または酸窒化シリコン（ＳｉＯＮ）膜などからなる。絶縁膜９１は例えばＣＶＤ法などを用いて形成することができる。それから、絶縁膜９１上に、配線７１間を埋めるように絶縁膜９２を形成する。絶縁膜９２は、例えば酸炭化シリコン（ＳｉＯＣ）膜からなる。絶縁膜９２は例えばＣＶＤ法などを用いて形成することができる。配線（アルミニウム配線）７１と酸炭化シリコン（ＳｉＯＣ）膜からなる絶縁膜９２との間に、炭化シリコン（ＳｉＣ）膜または酸窒化シリコン（ＳｉＯＮ）膜などからなる絶縁膜９１を形成（挿入）することで、配線（アルミニウム配線）７１と絶縁膜（酸炭化シリコン膜）９２との間の接着性を向上することができる。
【０１３９】
次に、図４８に示されるように、絶縁膜９２をエッチバックまたはＣＭＰ法などを用いて平坦化する。これにより、配線７１の上面上の絶縁膜９２が露出する。それから、図４９に示されるように、半導体基板１の全面上（露出する絶縁膜９１上を含む絶縁膜９２上）に、絶縁膜９３を形成する。絶縁膜９３、例えばフッ素を含む酸化シリコン（ＳｉＯＦ）膜からなる。絶縁膜９３の形成工程において、絶縁膜９２の表面が酸化し、絶縁膜９２と絶縁膜９３との間が剥離する恐れがある。
【０１４０】
本実施の形態においては、絶縁膜９３がＳｉＯＦ膜からなる場合は、絶縁膜（ＳｉＯＦ膜）９３を上記実施の形態１の絶縁膜（ＳｉＯＦ膜）２２と同様にして形成する。すなわち、酸素を含まないガス（不活性ガス、例えばアルゴンガス）を用いたプラズマをヒートアッププラズマとして使用して半導体基板１を所定の成膜温度に加熱し、その後ＨＤＰ−ＣＶＤ法を用いてＳｉＯＦ膜からなる絶縁膜９３を絶縁膜９２上（露出する絶縁膜９１上を含む）に成膜する。これにより、絶縁膜９２表面の酸化を抑制または防止し、絶縁膜９２と絶縁膜９３との間の接着性（接着強度）を向上できる。このため、絶縁膜９２と絶縁膜９３との間の剥離を防止することができる。
【０１４１】
次に、上記実施の形態４と同様にして、図５０に示されるように、絶縁膜９３にフォトリソグラフィ法およびエッチング法を用いて配線７１を底部で露出する開口部（ビア）９４を形成し、その後開口部９４を埋めるプラグ９５を形成する。開口部９４は、上記実施の形態４における開口部７６とほぼ同様にして形成することができる。また、プラグ９５は、上記実施の形態４におけるプラグ７７と同様に、開口部９４の内部を含む絶縁膜９３上にバリア膜として例えば窒化チタン膜９５ａを形成した後、タングステン膜をＣＶＤ法などによって窒化チタン膜９５ａ上に開口部９４を埋めるように形成し、絶縁膜９４上の不要なタングステン膜および窒化チタン膜９５ａをＣＭＰ法またはエッチバック法などによって除去することにより形成することができる。プラグ９５は配線７１と電気的に接続されている。
【０１４２】
その後、プラグ９５が埋め込まれた絶縁膜９３上に、プラグ９５と電気的に接続される上層配線が配線７１と同様にして形成されるが、ここでは図示およびその説明は省略する。
【０１４３】
本実施の形態においても、上記実施の形態と同様に、絶縁膜間の接着性を向上することができる。また、配線（アルミニウム配線）と絶縁膜との接着性も向上できる。これにより、アルミニウム配線を有する半導体装置においても、低誘電率絶縁膜を用いることで配線容量を低減できるとともに、膜間の剥離を防止し、半導体装置の信頼性を向上することができる。
【０１４４】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【０１４５】
前記実施の形態では、ＭＩＳＦＥＴを有する半導体装置について説明したが、本発明は、これに限定されるものではなく、種々の半導体装置に適用することができる。
【０１４６】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【０１４７】
フッ素を含む酸化シリコンからなる絶縁膜を成膜する際に、酸素を含まないガスを用いたプラズマにより半導体基板を所定の成膜温度に加熱することにより、膜間の接着性を向上することができる。
【０１４８】
また、シリコンと炭素とを含む材料からなる絶縁膜上にフッ素を含む酸化シリコン膜を形成する際に、それらの間に酸化シリコン膜または酸窒化シリコン膜を形成することにより、膜間の接着性を向上することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態である半導体装置の製造工程中の要部断面図である。
【図２】図１に続く半導体装置の製造工程中における要部断面図である。
【図３】図２に続く半導体装置の製造工程中における要部断面図である。
【図４】図３に続く半導体装置の製造工程中における要部断面図である。
【図５】図４に続く半導体装置の製造工程中における要部断面図である。
【図６】図５に続く半導体装置の製造工程中における要部断面図である。
【図７】図６に続く半導体装置の製造工程中における要部断面図である。
【図８】ＳｉＯＦ膜の成膜工程のガスシーケンスの説明図である。
【図９】図７に続く半導体装置の製造工程中における要部断面図である。
【図１０】図９に続く半導体装置の製造工程中における要部断面図である。
【図１１】図１０に続く半導体装置の製造工程中における要部断面図である。
【図１２】図１１に続く半導体装置の製造工程中における要部断面図である。
【図１３】図１２に続く半導体装置の製造工程中における要部断面図である。
【図１４】図１３に続く半導体装置の製造工程中における要部断面図である。
【図１５】図１４に続く半導体装置の製造工程中における要部断面図である。
【図１６】図１５に続く半導体装置の製造工程中における要部断面図である。
【図１７】図１６に続く半導体装置の製造工程中における要部断面図である。
【図１８】図１７に続く半導体装置の製造工程中における要部断面図である。
【図１９】図１８に続く半導体装置の製造工程中における要部断面図である。
【図２０】本発明の他の実施の形態で用いられるＨＤＰ−ＣＶＤ装置の説明図である。
【図２１】本発明の他の実施の形態である半導体装置の製造工程中の要部断面図である。
【図２２】図２１に続く半導体装置の製造工程中における要部断面図である。
【図２３】ＳｉＣＮ膜の成膜工程のガスシーケンスの説明図である。
【図２４】図２２に続く半導体装置の製造工程中における要部断面図である。
【図２５】図２４に続く半導体装置の製造工程中における要部断面図である。
【図２６】図２５に続く半導体装置の製造工程中における要部断面図である。
【図２７】図２６に続く半導体装置の製造工程中における要部断面図である。
【図２８】本発明の他の実施の形態である半導体装置の製造工程中の要部断面図である。
【図２９】図２８に続く半導体装置の製造工程中における要部断面図である。
【図３０】図２９に続く半導体装置の製造工程中における要部断面図である。
【図３１】図３０に続く半導体装置の製造工程中における要部断面図である。
【図３２】図３１に続く半導体装置の製造工程中における要部断面図である。
【図３３】図３２に続く半導体装置の製造工程中における要部断面図である。
【図３４】ＳｉＯＦ膜の剥離発生状況を示す表である。
【図３５】本発明の他の実施の形態である半導体装置の製造工程中の要部断面図である。
【図３６】図３５に続く半導体装置の製造工程中における要部断面図である。
【図３７】図３６に続く半導体装置の製造工程中における要部断面図である。
【図３８】図３７に続く半導体装置の製造工程中における要部断面図である。
【図３９】図３８に続く半導体装置の製造工程中における要部断面図である。
【図４０】図３９に続く半導体装置の製造工程中における要部断面図である。
【図４１】図４０に続く半導体装置の製造工程中における要部断面図である。
【図４２】図４１に続く半導体装置の製造工程中における要部断面図である。
【図４３】本発明の他の実施の形態である半導体装置の製造工程中の要部断面図である。
【図４４】図４３に続く半導体装置の製造工程中における要部断面図である。
【図４５】図４４に続く半導体装置の製造工程中における要部断面図である。
【図４６】図４５に続く半導体装置の製造工程中における要部断面図である。
【図４７】本発明の他の実施の形態である半導体装置の製造工程中の要部断面図である。
【図４８】図４７に続く半導体装置の製造工程中における要部断面図である。
【図４９】図４８に続く半導体装置の製造工程中における要部断面図である。
【図５０】図４９に続く半導体装置の製造工程中における要部断面図である。
【符号の説明】
１ 半導体基板
２ 素子分離領域
３ ｐ型ウエル
４ ゲート絶縁膜
５ ゲート電極
５ａ シリサイド膜
６ ｎ−型半導体領域
７ サイドウォール
８ ｎ＋型半導体領域
８ａ シリサイド膜
９ ｎチャネル型ＭＩＳＦＥＴ
１０ 絶縁膜
１１ 絶縁膜
１２ コンタクトホール
１３ プラグ
１３ａ 窒化チタン膜
１４ 絶縁膜
１５ 絶縁膜
１６ 絶縁膜
１７ 開口部
１８ 導電性バリア膜
１９ 主導体膜
２０ 配線
２１ 絶縁膜
２２ 絶縁膜
２２ａ 絶縁膜
２３ 絶縁膜
２４ 絶縁膜
２５ 絶縁膜
２５ａ 絶縁膜
２６ 絶縁膜
２７ 絶縁膜
２８ａ 反射防止膜
２８ｂ フォトレジストパターン
２９ 開口部
３０ａ 反射防止膜
３０ｂ フォトレジストパターン
３１ 開口部
３２ 導電性バリア膜
３３ 主導体膜
３４ 配線
３５ ＨＤＰ−ＣＶＤ装置
３６ 成膜室
３７ ウエハステージ
３７ａ バイアス高周波電圧
３８ 高密度プラズマソース
３９ 排気口
３９ａ 排気
４１ ヘリウムプラズマ
４２ ヘリウムプラズマ
５１ 絶縁膜
５２ 絶縁膜
５３ 絶縁膜
５４ 絶縁膜
５５ 絶縁膜
５６ 絶縁膜
５７ 絶縁膜
５８ 絶縁膜
５９ 絶縁膜
６０ 開口部
６１ 開口部
６２ 導電性バリア膜
６３ 主導体膜
６４ 配線
７１ 配線
７１ａ チタン膜
７１ｂ 窒化チタン膜
７１ｃ アルミニウム膜
７１ｄ チタン膜
７１ｅ 窒化チタン膜
７２ 絶縁膜
７３ 絶縁膜
７４ 絶縁膜
７５ａ 反射防止膜
７５ｂ フォトレジストパターン
７６ 開口部
７７ プラグ
７７ａ 窒化チタン膜
８１ 絶縁膜
８２ 絶縁膜
８３ 開口部
８４ プラグ
８４ａ 窒化チタン膜
９１ 絶縁膜
９２ 絶縁膜
９３ 絶縁膜
９４ 開口部
９５ プラグ
９５ａ 窒化チタン膜

Claims (29)

  1. （ａ）半導体基板を準備する工程、
    （ｂ）前記半導体基板上に、シリコンと炭素とを含む材料からなる第１絶縁膜を形成する工程、
    （ｃ）前記第１絶縁膜上にフッ素を含む酸化シリコンからなる第２絶縁膜を形成する工程、
    を有し、
    前記（ｃ）工程では、酸素を含まないガスを用いたプラズマにより、前記半導体基板を前記第２絶縁膜の成膜温度に加熱することを特徴とする半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法において、
    前記（ｃ）工程では、高密度プラズマＣＶＤ法を用いて前記第２絶縁膜が形成されることを特徴とする半導体装置の製造方法。
  3. 請求項１記載の半導体装置の製造方法において、
    前記第１絶縁膜が、炭化シリコン膜、炭窒化シリコン膜または酸炭化シリコン膜からなることを特徴とする半導体装置の製造方法。
  4. 請求項１記載の半導体装置の製造方法において、
    前記（ｃ）工程では、不活性ガスを用いたプラズマにより、前記半導体基板を前記第２絶縁膜の成膜温度に加熱することを特徴とする半導体装置の製造方法。
  5. 請求項１記載の半導体装置の製造方法において、
    前記（ｃ）工程では、アルゴンプラズマにより、前記半導体基板を前記第２絶縁膜の成膜温度に加熱することを特徴とする半導体装置の製造方法。
  6. 請求項１記載の半導体装置の製造方法において、
    前記（ｃ）工程では、前記半導体基板が前記第２絶縁膜の成膜温度に加熱された後に、前記第２絶縁膜の成膜用ガスが成膜室に導入されることを特徴とする半導体装置の製造方法。
  7. （ａ）半導体基板を準備する工程、
    （ｂ）前記半導体基板上に、ＨＳＱ、ＭＳＱまたは有機ポリマからなる第１絶縁膜を形成する工程、
    （ｃ）前記第１絶縁膜上にフッ素を含む酸化シリコンからなる第２絶縁膜を形成する工程、
    を有し、
    前記（ｃ）工程では、酸素を含まないガスを用いたプラズマにより、前記半導体基板を前記第２絶縁膜の成膜温度に加熱することを特徴とする半導体装置の製造方法。
  8. 請求項７記載の半導体装置の製造方法において、
    前記（ｃ）工程では、高密度プラズマＣＶＤ法を用いて前記第２絶縁膜が形成されることを特徴とする半導体装置の製造方法。
  9. 以下の工程を有することを特徴とする半導体装置の製造方法；
    （ａ）半導体基板を準備する工程、
    （ｂ）前記半導体基板上に、シリコンと炭素とを含む材料からなる第１絶縁膜を形成する工程、
    （ｃ）前記（ｂ）工程後に、不活性ガスを用いたプラズマ処理を行う工程、
    （ｄ）前記（ｃ）工程後に、前記第１絶縁膜上に、フッ素を含む酸化シリコン、ＨＳＱ、ＭＳＱまたは有機ポリマからなる第２絶縁膜を形成する工程。
  10. 請求項９記載の半導体装置の製造方法において、
    前記（ｃ）工程では、ヘリウムプラズマ処理が行われることを特徴とする半導体装置の製造方法。
  11. 請求項９記載の半導体装置の製造方法において、
    前記第１絶縁膜が、炭化シリコン膜、炭窒化シリコン膜または酸炭化シリコン膜からなることを特徴とする半導体装置の製造方法。
  12. 以下の工程を有することを特徴とする半導体装置の製造方法；
    （ａ）半導体基板を準備する工程、
    （ｂ）前記半導体基板上に、ＭＳＱ、ＨＳＱまたは有機ポリマからなる第１絶縁膜を形成する工程、
    （ｃ）前記（ｂ）工程後に、不活性ガスを用いたプラズマ処理を行なう工程、
    （ｄ）前記（ｃ）工程後に、前記第１絶縁膜上に、炭素を含む材料からなる第２絶縁膜を形成する工程。
  13. 請求項１２記載の半導体装置の製造方法において、
    前記（ｃ）工程では、ヘリウムプラズマ処理が行われることを特徴とする半導体装置の製造方法。
  14. 請求項１２記載の半導体装置の製造方法において、
    前記第２絶縁膜が、炭化シリコン膜、炭窒化シリコン膜または酸炭化シリコン膜からなることを特徴とする半導体装置の製造方法。
  15. 以下の工程を有することを特徴とする半導体装置の製造方法；
    （ａ）半導体基板を準備する工程、
    （ｂ）前記半導体基板上に、シリコンと炭素とを含む材料からなる第１絶縁膜を形成する工程、
    （ｃ）前記第１絶縁膜上に酸化シリコンまたは酸窒化シリコンからなる第２絶縁膜を形成する工程、
    （ｄ）前記第２絶縁膜上にフッ素を含む酸化シリコンからなる第３絶縁膜を形成する工程。
  16. 請求項１５記載の半導体装置の製造方法において、
    前記（ｃ）工程では、プラズマＣＶＤ法を用いて前記第２絶縁膜が形成され、前記第２絶縁膜を成膜する際のプラズマ密度が１×１０１１／ｃｍ３以下であることを特徴とする半導体装置の製造方法。
  17. 請求項１５記載の半導体装置の製造方法において、
    前記（ｃ）工程では、プラズマＣＶＤ法を用いて前記第２絶縁膜が形成され、
    前記（ｄ）工程では、プラズマＣＶＤ法を用いて前記第３絶縁膜が形成され、
    前記（ｃ）工程でのプラズマ密度が前記（ｄ）工程でのプラズマ密度よりも低いことを特徴とする半導体装置の製造方法。
  18. 請求項１５記載の半導体装置の製造方法において、
    前記（ｄ）工程では、高密度プラズマＣＶＤ法を用いて前記第３絶縁膜が形成されることを特徴とする半導体装置の製造方法。
  19. 請求項１５記載の半導体装置の製造方法において、
    前記第１絶縁膜が、炭化シリコン膜、炭窒化シリコン膜または酸炭化シリコン膜からなることを特徴とする半導体装置の製造方法。
  20. 請求項１５記載の半導体装置の製造方法において、
    前記第２絶縁膜の厚みが２５〜１００ｎｍの範囲内であることを特徴とする半導体装置の製造方法。
  21. 半導体基板と、
    前記半導体基板上に形成され、シリコンと炭素とを含む材料からなる第１絶縁膜と、
    前記第１絶縁膜上に形成され、酸化シリコンまたは酸窒化シリコンからなる第２絶縁膜と、
    前記第２絶縁膜上に形成され、フッ素を含む酸化シリコンからなる第３絶縁膜と、
    を有することを特徴とする半導体装置。
  22. 請求項２１記載の半導体装置において、
    前記第１絶縁膜が、炭化シリコン膜、炭窒化シリコン膜または酸炭化シリコン膜からなることを特徴とする半導体装置。
  23. 請求項２１記載の半導体装置において、
    前記第２絶縁膜の厚みが２５〜１００ｎｍの範囲内であることを特徴とする半導体装置。
  24. 請求項２１記載の半導体装置において、
    前記第３絶縁膜上に形成された、酸化シリコンまたは酸窒化シリコンからなる第４絶縁膜を更に有することを特徴とする半導体装置。
  25. 請求項２１記載の半導体装置において、
    前記第３絶縁膜の厚みが６００ｎｍ以上であることを特徴とする半導体装置。
  26. 請求項２１記載の半導体装置において、
    前記第３絶縁膜のフッ素濃度が１．４×１０２１ａｔｍｓ／ｃｍ３以上であることを特徴とする半導体装置。
  27. 請求項２１記載の半導体装置において、
    前記第３絶縁膜の膜厚と、前記第３絶縁膜のフッ素濃度との積が１．５×１０１７ａｔｍｓ／ｃｍ２以上であることを特徴とする半導体装置。
  28. 半導体基板上に形成された複数の配線層を有する半導体装置の製造方法であって、前記半導体基板上に第１配線層を形成した後でかつ前記第１配線層の１つ上の配線層である第２配線層を形成する前に、
    （ａ）前記半導体基板上にシリコンと炭素とを含む材料からなる第１絶縁膜を形成する工程、
    （ｂ）酸素を含まないガスを用いたプラズマにより前記半導体基板を所定の成膜温度に加熱してから、前記第１絶縁膜上にフッ素を含む酸化シリコンからなる第２絶縁膜を形成する工程、
    を有し、
    前記第１配線層よりも上層配線層である第３配線層を形成した後でかつ前記第３配線層の１つ上の配線層である第４配線層を形成する前に、
    （ｃ）シリコンと炭素とを含む材料からなる第３絶縁膜を形成する工程、
    前記第３絶縁膜上に酸化シリコンまたは酸窒化シリコンからなる第４絶縁膜を形成する工程、
    （ｄ）前記第４絶縁膜上にフッ素を含む酸化シリコンからなる第５絶縁膜を形成する工程、
    を有することを特徴とする半導体装置の製造方法。
  29. （ａ）半導体基板を準備する工程、
    （ｂ）前記半導体基板上に、シリコンと炭素とを含む材料からなる第１絶縁膜を形成する工程、
    （ｃ）前記第１絶縁膜上にフッ素を含む酸化シリコンからなる第２絶縁膜を形成する工程、
    を有し、
    前記第２絶縁膜の膜厚と、前記第２絶縁膜のフッ素濃度との積が１．５×１０１７ａｔｍｓ／ｃｍ２より小さい場合には、前記（ｃ）工程では酸素を含まないガスを用いたプラズマにより前記半導体基板を前記第２絶縁膜の成膜温度に加熱してから、前記第１絶縁膜上に第２絶縁膜を形成し、
    前記第２絶縁膜の膜厚と前記第２絶縁膜のフッ素濃度との積が１．５×１０１７ａｔｍｓ／ｃｍ２以上の場合には、前記（ｂ）工程の後で前記（ｃ）工程の前に、酸化シリコンまたは酸窒化シリコンからなる第３絶縁膜を前記第１絶縁膜上に形成し、前記（ｃ）工程では、前記第３絶縁膜上に前記第２絶縁膜を形成することを特徴とする半導体装置の製造方法。
JP2003002529A 2003-01-08 2003-01-08 半導体装置の製造方法および半導体装置 Pending JP2004214566A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003002529A JP2004214566A (ja) 2003-01-08 2003-01-08 半導体装置の製造方法および半導体装置
US10/752,043 US20040152336A1 (en) 2003-01-08 2004-01-07 Semiconductor device and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003002529A JP2004214566A (ja) 2003-01-08 2003-01-08 半導体装置の製造方法および半導体装置

Publications (1)

Publication Number Publication Date
JP2004214566A true JP2004214566A (ja) 2004-07-29

Family

ID=32767191

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003002529A Pending JP2004214566A (ja) 2003-01-08 2003-01-08 半導体装置の製造方法および半導体装置

Country Status (2)

Country Link
US (1) US20040152336A1 (ja)
JP (1) JP2004214566A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007043634A1 (ja) * 2005-10-06 2007-04-19 Nec Corporation 多層配線の製造方法
JP2010278463A (ja) * 2010-07-30 2010-12-09 Nissan Motor Co Ltd 炭化珪素半導体装置の製造方法
CN102693934A (zh) * 2011-03-22 2012-09-26 中芯国际集成电路制造(上海)有限公司 互连结构的制作方法
JP2013135176A (ja) * 2011-12-27 2013-07-08 Tokyo Electron Ltd シリコン酸炭窒化膜の形成方法
CN112928095A (zh) * 2021-02-03 2021-06-08 长鑫存储技术有限公司 互连结构及其制备方法、半导体结构

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4194508B2 (ja) * 2004-02-26 2008-12-10 三洋電機株式会社 半導体装置の製造方法
US7166543B2 (en) * 2004-08-30 2007-01-23 Micron Technology, Inc. Methods for forming an enriched metal oxide surface for use in a semiconductor device
KR100680499B1 (ko) * 2005-11-02 2007-02-08 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조 방법
US20070155186A1 (en) * 2005-11-22 2007-07-05 International Business Machines Corporation OPTIMIZED SiCN CAPPING LAYER
US7602068B2 (en) * 2006-01-19 2009-10-13 International Machines Corporation Dual-damascene process to fabricate thick wire structure
JP5554142B2 (ja) * 2010-05-14 2014-07-23 株式会社豊田中央研究所 半導体膜の気相成長方法
KR20200051215A (ko) * 2018-11-05 2020-05-13 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 패키지 구조물

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007043634A1 (ja) * 2005-10-06 2007-04-19 Nec Corporation 多層配線の製造方法
JP2010278463A (ja) * 2010-07-30 2010-12-09 Nissan Motor Co Ltd 炭化珪素半導体装置の製造方法
CN102693934A (zh) * 2011-03-22 2012-09-26 中芯国际集成电路制造(上海)有限公司 互连结构的制作方法
JP2013135176A (ja) * 2011-12-27 2013-07-08 Tokyo Electron Ltd シリコン酸炭窒化膜の形成方法
KR101584631B1 (ko) * 2011-12-27 2016-01-12 도쿄엘렉트론가부시키가이샤 실리콘 산탄질화막의 형성 방법
CN112928095A (zh) * 2021-02-03 2021-06-08 长鑫存储技术有限公司 互连结构及其制备方法、半导体结构
CN112928095B (zh) * 2021-02-03 2022-03-15 长鑫存储技术有限公司 互连结构及其制备方法、半导体结构

Also Published As

Publication number Publication date
US20040152336A1 (en) 2004-08-05

Similar Documents

Publication Publication Date Title
US7858519B2 (en) Integrated circuit and manufacturing method of copper germanide and copper silicide as copper capping layer
US7176571B2 (en) Nitride barrier layer to prevent metal (Cu) leakage issue in a dual damascene structure
TWI402887B (zh) 用以整合具有改良可靠度之超低ｋ介電質之結構與方法
US7763979B2 (en) Organic insulating film, manufacturing method thereof, semiconductor device using such organic insulating film and manufacturing method thereof
US6255217B1 (en) Plasma treatment to enhance inorganic dielectric adhesion to copper
JP4198906B2 (ja) 半導体装置および半導体装置の製造方法
US7378350B2 (en) Formation of low resistance via contacts in interconnect structures
US6136680A (en) Methods to improve copper-fluorinated silica glass interconnects
US7416985B2 (en) Semiconductor device having a multilayer interconnection structure and fabrication method thereof
US7538353B2 (en) Composite barrier/etch stop layer comprising oxygen doped SiC and SiC for interconnect structures
TWI445129B (zh) Semiconductor device and manufacturing method thereof
US20080054467A1 (en) Method for manufacturing a semiconductor device and semiconductor device
JP2004296515A (ja) 半導体装置およびその製造方法
JP2003309173A (ja) 半導体装置及びその製造方法
JP4746829B2 (ja) 半導体装置およびその製造方法
JP2004214566A (ja) 半導体装置の製造方法および半導体装置
JP2007027347A (ja) 半導体装置およびその製造方法
JP2004228445A (ja) 半導体装置およびその製造方法
US7199043B2 (en) Method of forming copper wiring in semiconductor device
KR100914982B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
JP2004207604A (ja) 半導体装置およびその製造方法
JP4173393B2 (ja) 半導体装置の製造方法
US20070161229A1 (en) Dual plasma treatment barrier film to reduce low-k damage
JP2003332340A (ja) 半導体装置の製造方法
JP2000277611A (ja) 半導体装置の製造方法