CN112928095A - 互连结构及其制备方法、半导体结构 - Google Patents

互连结构及其制备方法、半导体结构 Download PDF

Info

Publication number
CN112928095A
CN112928095A CN202110149536.XA CN202110149536A CN112928095A CN 112928095 A CN112928095 A CN 112928095A CN 202110149536 A CN202110149536 A CN 202110149536A CN 112928095 A CN112928095 A CN 112928095A
Authority
CN
China
Prior art keywords
layer
sub
substrate
dielectric layer
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110149536.XA
Other languages
English (en)
Other versions
CN112928095B (zh
Inventor
朱德龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202110149536.XA priority Critical patent/CN112928095B/zh
Publication of CN112928095A publication Critical patent/CN112928095A/zh
Priority to PCT/CN2021/106429 priority patent/WO2022166117A1/zh
Priority to US17/501,326 priority patent/US20220246519A1/en
Application granted granted Critical
Publication of CN112928095B publication Critical patent/CN112928095B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric

Abstract

本发明提供一种互连结构及其制备方法、半导体结构，涉及半导体技术领域，该互连结构包括基底、设置在基底上的介质层以及绝缘层，所述介质层内间隔设置有多条金属线；相邻的所述金属线之间的所述介质层内设置有凹槽，所述凹槽的槽底暴露所述基底的表面；所述绝缘层具有延伸至所述凹槽内的延伸部，所述延伸部与所述基底之间具有间隙。本发明通过使位于相邻的金属线之间的绝缘层与基底之间具有间隙，即，位于相邻的金属线之间具有空气隙，这样可以利用空气的介电常数小于绝缘层的介电常数，降低相邻的金属线之间的寄生电容的电容值，以减小互连结构的信号延迟，进而提高半导体结构的性能。

Description

互连结构及其制备方法、半导体结构
技术领域
本发明涉及半导体技术领域，尤其涉及一种互连结构及其制备方法、半导体结构。
背景技术
在半导体结构制作过程中，互连结构是半导体结构中不可或缺的结构，例如，动态随机存储器((Dynamic Random Access Memory，简称DRAM))，所形成的动态随机存储器通常包括核心存储区和外围电路区，其中，核心存储区用于设置多个存储单元，用于对数据信息进行存储，核心存储区和外围电路区通常包括互连结构，互连结构用于与存储单元电连接，以使得存储单元完成对数据信息的存储或者读取。
相关技术中，互连结构通常包括至少一个互连层，互连层包括多个间隔设置的金属线以及用于隔离各个金属线的介质层，随着半导体结构向小型化、集成化的方向发展，使得位于同一个互连层中的相邻金属线之间的间距也随之减小，相邻的金属线之间可以形成寄生电容，该寄生电容的存在会导致信号延迟，降低半导体结构的性能。
发明内容
鉴于上述问题，本发明实施例提供一种互连结构及其制备方法、半导体结构，能够降低相邻的金属线之间的寄生电容的电容值，提升半导体结构的性能。
为了实现上述目的，本发明实施例提供如下技术方案：
本发明实施例的第一方面提供一种互连结构，其包括：
基底。
介质层，所述介质层设置在所述基底上，所述介质层内间隔设置有多条金属线；相邻的所述金属线之间的所述介质层内设置有凹槽，所述凹槽的槽底暴露出所述基底的表面。
绝缘层，所述绝缘层设置在所述介质层上，所述绝缘层具有延伸至所述凹槽内的延伸部，所述延伸部与所述基底之间具有间隙。
如上所述的互连结构，其中，所述延伸部靠近所述基底的端面与所述基底之间的距离占所述凹槽的深度的2/3～3/4。
如上所述的互连结构，其中，所述介质层的顶面和所述金属线的顶面与所述绝缘层之间均设置有阻挡层，所述阻挡层用于阻止所述金属线中的导电材料向所述绝缘层扩散。
如上所述的互连结构，其中，所述阻挡层的材质为氮化硅。
如上所述的互连结构，其中，所述介质层和所述基底的材质均为氧化硅。
如上所述的互连结构，其中，所述基底内还设置有与所述金属线一一对应设置的导电柱塞，所述导电柱塞的一端与所述金属线连接，所述导电柱塞的另一端用于与所述基底内的有源区连接。
本发明实施例的第二方面提供一种互连结构的制备方法，包括如下步骤：
提供基底。
在所述基底上形成介质层，所述介质层内设置有间隔设置的多条金属线。
图形化所述介质层，在所述介质层内形成多个凹槽，所述凹槽位于相邻的所述金属线之间，且所述凹槽的槽底暴露出所述基底的表面。
在所述介质层上形成绝缘层，所述绝缘层具有延伸至所述凹槽内的延伸部，所述延伸部与所述基底之间具有间隙。
如上所述的互连结构的制备方法，其中，在所述介质层上形成绝缘层的步骤中包括：
步骤a，在所述凹槽的侧面和所述介质层的顶面上形成子催化层，位于所述凹槽的侧面上的所述子催化层与所述基底之间具有间隙。
步骤b，在所述子催化层上形成子填充层，所述子填充层发生反应形成一层子绝缘层。
步骤c，在所述子绝缘层上依次形成所述子催化层和所述子填充层，所述子填充层发生反应形成另一层所述子绝缘层。
至少重复一次以上的步骤b和步骤c，直至形成所述绝缘层。
如上所述的互连结构的制备方法，其中，多个所述子绝缘层依次层叠设置构成所述绝缘层，且所述绝缘层位于所述凹槽内的部分构成所述延伸部。
如上所述的互连结构的制备方法，其中，所述步骤a包括：
通过定向沉积技术向所述凹槽的侧面和所述介质层的顶面上注入杂质元素，所述杂质元素在所述介质层表面上形成子催化层，所述子催化层包含吸电子化合物，用于增强所述介质层与所述子填充层的结合力。
所述步骤b包括：
通过定向沉积技术向所述子催化层上沉积氧化硅前驱体，所述氧化硅前驱体在一定温度下发生反应形成所述子绝缘层，所述氧化硅前驱体构成所述子填充层。
所述步骤c包括：
通过定向沉积技术向所述子绝缘层上注入杂质元素，所述杂质元素在所述子绝缘层表面上形成子催化层，所述子催化层用于增强所述子绝缘层与所述子填充层的结合力。
如上所述的互连结构的制备方法，其中，所述定向沉积技术的注入方向与垂直于所述基底的方向之间的夹角为锐角。
如上所述的互连结构的制备方法，其中，所述定向沉积技术的注入方向与垂直于所述基底的方向之间的夹角为5°-45°。
如上所述的互连结构的制备方法，其中，所述杂质元素包括硼族元素、三氟化硼、三氯化铝以及三氧化硫中的至少一种。
如上所述的互连结构的制备方法，其中，所述子填充层发生反应的反应温度为200℃-400℃。
如上所述的互连结构的制备方法，其中，在所述基底上形成介质层，所述介质层内设置有间隔设置的多条金属线的步骤包括：
在所述基底上形成初始介质层；
图形化所述初始介质层，刻蚀部分所述初始介质层，以在所述初始介质层内形成多个间隔设置的开口，被保留下来的所述初始介质层构成所述介质层。
在所述开口内形成金属线，所述金属线背离所述基底的顶面与所述初始介质层的顶面平齐。
如上所述的互连结构的制备方法，其中，在所述基底上形成介质层的步骤之后，在图形化所述介质层的步骤之前，所述方法还包括：
在所述初始介质层上形成阻挡层，所述阻挡层用于阻止所述金属线中的导电材料向所述绝缘层扩散。
本发明实施例的第三方面提供一种半导体结构，包括如上所述的互连结构。
本发明实施例所提供的互连结构及其制备方法、半导体结构中，通过使位于相邻的金属线之间的绝缘层与基底之间具有间隙，即，位于相邻的金属线之间具有空气隙，这样可以利用空气的介电常数小于绝缘层的介电常数，降低相邻的金属线之间的寄生电容的电容值，以减小互连结构的信号延迟，进而提高半导体结构的性能。
除了上面所描述的本发明实施例解决的技术问题、构成技术方案的技术特征以及由这些技术方案的技术特征所带来的有益效果外，本发明实施例提供的互连结构及其制备方法、半导体结构所能解决的其他技术问题、技术方案中包含的其他技术特征以及这些技术特征带来的有益效果，将在具体实施方式中作出进一步详细的说明。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为相关技术中提供的互连结构的示意图；
图2为本发明实施例提供的互连结构的示意图；
图3为本发明实施例提供的互连结构的制备方法的流程图；
图4为本发明实施例提供的互连结构的制备方法中形成介质层的示意图；
图5为本发明实施例提供的互连结构的制备方法中形成凹槽的示意图；
图6为本发明实施例提供的互连结构的制备方法中形成金属线的示意图；
图7为本发明实施例提供的互连结构的制备方法中形成阻挡层的示意图；
图8为本发明实施例提供的互连结构的制备方法中形成子催化层的过程图；
图9为本发明实施例提供的互连结构的制备方法中形成子催化层的示意图；
图10为本发明实施例提供的互连结构的制备方法中形成子绝缘层的示意图。
附图标记：
100：互连结构； 10：基底；
20：介质层； 21：开口；
22：凹槽； 23：初始介质层；
30：金属线； 40：绝缘层；
41：延伸部； 42：子催化层；
43：子绝缘层； 50：间隙；
60：阻挡层； 70：导电柱塞；
80：光刻胶层； 81：开口区。
具体实施方式
本申请的发明人在实际的工作中发现，如图1所示，半导体结构的尺寸(如厚度或者长度)越小，互连结构100内相邻的金属线30之间的垂直距离和水平距离也会随之减小，该相邻的金属线之间会形成寄生电容，这些寄生电容会导致互连结构出现信号延迟，降低半导体结构的性能。
针对上述的技术问题，本发明实施例提供了一种互连结构及其制备方法、半导体结构，通过使位于相邻的金属线之间的绝缘层与基底之间具有间隙，即，位于相邻的金属线之间具有空气隙，这样可以利用空气的介电常数小于绝缘层的介电常数，降低相邻的金属线之间的寄生电容的电容值，以减小互连结构的信号延迟，进而提高半导体结构的性能。
为了使本发明实施例的上述目的、特征和优点能够更加明显易懂，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其它实施例，均属于本发明保护的范围。
本实施例提供一种半导体结构，例如，半导体结构可以为动态随机存储器(DRAM)，下面将以半导体结构为动态随机存取存储器(DRAM)为例进行介绍，但本实施例并不以此为限，本实施例中的半导体结构还可以为其他的结构。
示例性地，半导体结构可以包括基底，基底可以具有阵列区以及与阵列区连接的外围电路区，其中，阵列区内设置有阵列排布的电容器，外围电路区上设置有互连结构，通过互连结构与电容器电连接，以实现动态随机存储器对数据信息的存储或者读取。
如图2所示，互连结构100可以包括基底10、具有金属线30的介质层20，以及绝缘层40，其中，基底10作为互连结构100的支撑部件，用于支撑设置在其上的其他部件，基底10可以为氧化层，例如，基底10可以为氧化硅层。
基底10内还可以设置多个导电柱塞70，导电柱塞70与金属线30一一对应，且导电柱塞70的一端与金属线30连接，导电柱塞70的另一端与基底10内的有源区连接，用于实现金属线30与基底10内有源区之间的连接，以实现半导体结构性能，即实现动态随机存储器对数据信息的存储或者读取。其中，导电柱塞70的材质可以包括金属钨等导电材质。
介质层20设置在基底10上，介质层20内间隔设置有多条金属线30，需要说明的是，多条金属线30可以沿着基底10的水平方向间隔设置，相邻的金属线30之间的间距可以相同，也可以不同，本实施例在此不做具体的限定。
需要说明的是，在本实施例中基底10的水平方向可以为图2中X方向。
在本实施例中，介质层20的材质可以包括氧化硅等，利用氧化硅的绝缘性实现相邻的金属线30的绝缘性。
相邻的金属线30之间的介质层20内设置有凹槽，凹槽可以沿着垂直于基底的方向延伸，直至凹槽的槽底暴露出基底10的表面，即凹槽为沿垂直于基底的方向贯穿介质层20的沟槽，槽底为基底10的上表面。
示例性地，在本实施例中凹槽的宽度可以小于相邻的金属线30之间的间距，这样使得介质层20覆盖在金属线30朝向凹槽的侧面上，这样可以保证相邻的金属线30之间的绝缘性。
进一步地，介质层20上设置有绝缘层40，其中，绝缘层40的材质可以包括氧化硅等，利用氧化硅的绝缘性实现相邻的金属线30的绝缘性的同时，也可以实现位于该金属线30上方的其他金属线之间的绝缘性。
绝缘层40具有延伸至凹槽内的延伸部41，延伸部41与基底10之间具有间隙50，使得延伸部41朝向基底10的端面与基底10之间具有一定距离，即，位于相邻的金属线30之间具有空气隙，本实施例利用空气的介电常数小于绝缘层40的介电常数，可以降低相邻的金属线之30间的寄生电容的电容值，以减小互连结构的信号延迟，进而提高半导体结构的性能。
在一些实施例中，延伸部41朝向基底10的端面与基底10的上表面之间的距离占凹槽的深度的2/3～3/4，也就是说，H2等于2/3H1～3/4H1，本实施例对间隙50的高度进行了限定，既要避免间隙的高度过大，也要避免间隙的高度过小。
若间隙50的高度过大，会导致延伸部41的高度过小，难以保证绝缘层40的绝缘性能，同时，若间隙过小，会导致相邻金属线30之间的介电常数仍然较大，难以降低相邻的金属线30之间的寄生电容的电容值，因此，本实施例对间隙的高度进行了限定，既要保证绝缘层40的绝缘性能，也要降低相邻的金属线30之间的寄生电容的电容值，以减小互连结构的信号延迟，进而提高半导体结构的性能。
在一些实施例中，互连结构100还包括阻挡层60，阻挡层60设置在介质层20的顶面与绝缘层40之间，以及金属线30的顶面与绝缘层40之间，利用阻挡层60来防止金属线中的导电材料向绝缘层中扩散，保证了金属线的导电性能。
具体地，阻挡层60的材质可以包括氮化硅等，利用氮化硅层的设置既可以实现金属线与设置在其上的导电部件之间的绝缘设置，也可以阻止金属线中的导电材料向绝缘层中扩散。
图3为本发明实施例提供的互连结构的制备方法的流程图；图4至图10为互连结构的制备方法的各阶段的示意图，下面结合图3至图10对互连结构的制造方法进行介绍。
如图3所示，本发明实施例提供了一种互连结构的制备方法，包括如下步骤：
S100：提供基底。
示例性地，如图4所示，基底10作为互连结构100的支撑部件，用于支撑设在其上的其他部件，其中，基底10可以为氧化层，例如，基底10可以为氧化硅层。
基底10内还设置有导电柱塞70，可以利用导电柱塞70实现互连结构100中的金属线与基底的有源区之间的电连接。
具体地，可以在基底10上形成具有图案的光刻胶层，利用光刻胶层作为掩膜版，在基底10上形成多个间隔设置容置槽，然后利用原子层沉积工艺或者化学沉积工艺在容置槽内沉积一定厚度的导电物质，例如，金属钨，该导电物质构成导电柱塞70。
S200：在基底上形成介质层，介质层内设置有间隔设置的多条金属线。
示例性地，在基底10上形成初始介质层23。
具体地，可以采用原子层沉积工艺(简称ALD)、化学气相沉积工艺(简称CVD)或者等离子体增强化学沉积工艺(简称PECAD)在基底10的上表面上形成一定厚度的初始介质层23；其中，初始介质层23的材质可以包括氧化硅或者氮化硅等材质。
图形化初始介质层23，刻蚀部分初始介质层23，以在初始介质层23内形成多个间隔设置的开口21，被保留下来的初始介质层23构成介质层20。具体地，如图4所示，在初始介质层23背离基底10的表面上形成光刻胶层80，采用曝光、显影或者蚀刻的方式图形化光刻胶层80，以在光刻胶层80形成掩膜图案，掩膜图案包括交替设置的多个遮挡区和多个开口区81。
如图5所示，沿开口区81图形化初始介质层23，即采用干法刻蚀或者湿法刻蚀去除暴露在开口区81内的初始介质层23，以在初始介质层23内形成多个间隔设置的开口21，被保留下来的初始介质层23构成介质层20。
需要说明的是，位于图5中的虚线上方的部分为开口区81，位于虚线下方的部分为开口21。
如图6所示，采用清洗液或者清洗气体去除位于介质层20上的光刻胶层80，然后利用原子层沉积工艺或者化学气相沉积工艺在开口21内形成金属线30，金属线30背离基底10的顶面与介质层20的顶面平齐，其中，金属线30可以包括金属钨等导电材料。
进一步地，如图7所示，为了阻止金属线中的导电材料向绝缘层扩散，本实施例在介质层20和金属线30上形成阻挡层60。
具体地，可以采用原子层沉积工艺或者化学气相沉积工艺在介质层20和金属线30的顶面上形成一定厚度的阻挡层60，其中，阻挡层60的材质可以包括氮化硅等。
S300：图形化介质层，在介质层内形成多个凹槽，凹槽位于相邻的金属线之间，且凹槽的槽底暴露出基底的表面。
如图8所示，对位于相邻的金属线30之间的介质层20进行图形化处理，以在介质层20内形成凹槽22，凹槽22的槽底暴露出基底10的表面，即凹槽22可以沿着垂直于基底10的方向延伸，直至凹槽22的槽底暴露出基底的表面，也就是说，凹槽22为贯穿介质层20的沟槽，且凹槽22的槽底为基底10的上表面。
示例性地，在本实施例中凹槽22的宽度可以小于相邻的金属线30之间的间距，这样使得介质层20覆盖在金属线30朝向凹槽22的侧面上，这样可以保证相邻的金属线30之间的绝缘性。
S400：在介质层上形成绝缘层，绝缘层具有延伸至凹槽内的延伸部，延伸部与基底之间具有间隙。
示例性地，在介质层上形成绝缘层的步骤中包括：
步骤a，在凹槽的侧面和介质层的顶面上形成子催化层，位于凹槽的侧面上的子催化层与基底之间具有间隙。
具体地，如图9所示，通过定向沉积技术向凹槽22的侧面和介质层20的顶面上注入杂质元素，例如，可以采用物理气相沉积或者等离子注入工艺向凹槽22的侧面和介质层20的顶面注入杂质元素，其中，杂质元素在介质层20表面上形成子催化层42，子催化层42有较强的吸合能力，能够增强介质层20与后续形成的子填充层的结合力。
在本实施例中，杂质元素可以为硼族元素、三氟化硼、三氯化铝以及三氧化硫中的至少一种，其中，硼族元素可以包括硼、铝以及铬。
通过定向沉积技术将上述的元素沉积在凹槽22的部分侧面和介质层20的顶面上，上述的杂质元素可以与介质层20的表面上发生反应形成吸电子化合物，该吸电子化合物构成子催化层42。
在本实施例中，位于凹槽22的侧面上的子催化层42与基底10之间具有间隙50，也就是说，位于凹槽22的侧面上的子催化层42的底面与衬底的顶面并不重合。
子催化层42朝向基底10的端面与基底10之间的间距记为H2，凹槽22的深度为H1，H2等于2/3H1～3/4H1，本实施例对子催化层42朝向基底10的端面与基底10之间的间距进行设计，用于保证后续在子催化层上形成的绝缘层40朝向基底10的端面与基底10之间具有间隙。
在具体实施时，可以通过控制定向沉积技术的注入方向与垂直于基底10的方向之间的夹角，来沉积子催化层42。
示例性地，定向沉积技术的注入方向与垂直于基底10的方向之间的夹角α为锐角，例如，定向沉积技术的注入方向与垂直于基底10的方向之间的夹角为5°-45°。
本实施例通过对定向沉积技术的注入方向与垂直于基底10的方向之间的夹角进行特殊的设计，可以保证在凹槽20的侧面上形成的子催化层42与基底10之间具有间隙，以保证后续所形成的绝缘层40与基底10之间也具有间隙50，进而可以降低相邻的金属线之间形成寄生电容的电容值，提高半导体结构的性能。
步骤b，在子催化层上形成子填充层，子填充层发生反应形成一层子绝缘层。
具体地，如图10所示，通过定向沉积技术在子催化层42上沉积一定厚度的子填充层，例如，可以采用物理气相沉积或者等离子注入工艺在子催化层42上形成子填充层，其中，子填充层的材质可以为氧化硅前驱体，例如，氧化硅前驱体可以为含硅的化合物如SiH4，TMS或3-叔丁基硅烷醇基等。
鉴于前驱体的分子量较大，很难直接沉积在基底或者介质层上，因此，本实施例利用子催化层较强的化学键合能力，使得子填充层只能沉积在子催化层42上，进而使得制备出的子绝缘层43与基底之间具有间隙。
当子填充层沉积在子催化层上之后，增加用于沉积子填充层的反应腔室的温度，使得反应腔内满足热氧化工艺的条件，进而使得子填充层在高温条件下反应以形成子绝缘层43，其中，子绝缘层43的材质为氧化硅。
在本实施例中，子填充层发生反应的反应温度为200℃-400℃，通过对反应温度进行控制，以保证子填充层与子催化层充分反应，便于子绝缘层的形成。
步骤c，在子绝缘层上依次形成子催化层和子填充层，子填充层发生反应形成另一层子绝缘层。
具体地，通过定向沉积技术向子绝缘层43上注入杂质元素，杂质元素在子绝缘层43表面上形成子催化层42，子催化层42用于增强子绝缘层43与子填充层的结合力。其中，本实施例中子催化层与步骤a中的子催化层的材质和功能均相同，本实施例在此不再多加赘述。
至少重复一次以上的步骤b和步骤c，直至形成绝缘层40，其结构图2所示。
也就是说，绝缘层40可以包括多个依次层叠设置的子绝缘层43，且绝缘层40位于凹槽22内的部分构成延伸部41，为了便于对绝缘层40的形成过程进行详细的阐述，本实施例将绝缘层40沿朝向凹槽22的方向依次划分为第一个子绝缘层、第二个子绝缘层…以及第n个子绝缘层，各个子绝缘层的形成步骤如下：
采用定向沉积技术在凹槽22的侧面和介质层20的顶面上形成第一个子催化层，第一个子催化层具有吸电子化合物，且第一个子催化层与基底10之间具有间隙50。
再利用定向沉积技术向第一个子催化层上注入氧化硅前驱体，氧化硅前驱体在一定温度下发生反应，形成第一个子绝缘层。
待形成第一个子绝缘层之后，再利用定向沉积技术向第一个子绝缘层上形成第二个子催化层。
待形成第二个子催化层之后，利用定向沉积技术向第二个子催化层上注入氧化硅前驱体，氧化硅前驱体在一定温度下发生反应，形成第二个子绝缘层。
依次类推，在第二个子绝缘层上形成第三个子催化层、第三个子绝缘层……在第n-1个子绝缘层上形成第n个子催化层和第n个子绝缘层，上述的第一个子绝缘层、第二个子绝缘层…以及第n个子绝缘层构成绝缘层40，且n为正整数。
需要说明的是，本实施例中绝缘层40可以通过多次重复上述的步骤b和步骤c来形成，也可以只采用上述的步骤a和步骤b直接形成填充满部分凹槽22的绝缘层40，本实施例在此不做具体限定。
本实施例所提供的互连结构的制备方法，能够使位于相邻的金属线之间的绝缘层与基底之间具有间隙，即，位于相邻的金属线之间具有空气隙，这样可以利用空气的介电常数小于绝缘层的介电常数，降低相邻的金属线之间的寄生电容的电容值，以减小互连结构的信号延迟，进而提高半导体结构的性能。
本说明书中各实施例或实施方式采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分相互参见即可。
在本说明书的描述中，参考术语“一个实施方式”、“一些实施方式”、“示意性实施方式”、“示例”、“具体示例”、或“一些示例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施方式或示例中。
在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (17)

1.一种互连结构，其特征在于，包括：
基底；
介质层，所述介质层设置在所述基底上，所述介质层内间隔设置有多条金属线，相邻的所述金属线之间的所述介质层内设置有凹槽，所述凹槽的槽底暴露出所述基底的表面；
绝缘层，所述绝缘层设置在所述介质层上，所述绝缘层具有延伸至所述凹槽内的延伸部，所述延伸部与所述基底之间具有间隙。
2.根据权利要求1所述的互连结构，其特征在于，所述延伸部靠近所述基底的端面与所述基底之间的距离占所述凹槽的深度的2/3～3/4。
3.根据权利要求2所述的互连结构，其特征在于，所述介质层的顶面和所述金属线的顶面与所述绝缘层之间均设置有阻挡层，所述阻挡层用于阻止所述金属线中的导电材料向所述绝缘层扩散。
4.根据权利要求3所述的互连结构，其特征在于，所述阻挡层的材质为氮化硅。
5.根据权利要求1-4任一项所述的互连结构，其特征在于，所述介质层和所述绝缘层的材质均为氧化硅。
6.根据权利要求1-4任一项所述的互连结构，其特征在于，所述基底内还设置有与所述金属线一一对应设置的导电柱塞，所述导电柱塞的一端与所述金属线连接，所述导电柱塞的另一端用于与所述基底内的有源区连接。
7.一种互连结构的制备方法，其特征在于，包括如下步骤：
提供基底；
在所述基底上形成介质层，所述介质层内设置有间隔设置的多条金属线；
图形化所述介质层，在所述介质层内形成多个凹槽，所述凹槽位于相邻的所述金属线之间，且所述凹槽的槽底暴露出所述基底的表面；
在所述介质层上形成绝缘层，所述绝缘层具有延伸至所述凹槽内的延伸部，所述延伸部与所述基底之间具有间隙。
8.根据权利要求7所述的互连结构的制备方法，其特征在于，在所述介质层上形成绝缘层的步骤中包括：
步骤a，在所述凹槽的侧面和所述介质层的顶面上形成子催化层，位于所述凹槽的侧面上的所述子催化层与所述基底之间具有间隙；
步骤b，在所述子催化层上形成子填充层，所述子填充层发生反应形成一层子绝缘层；
步骤c，在所述子绝缘层上依次形成所述子催化层和所述子填充层，所述子填充层发生反应形成另一层所述子绝缘层；
至少重复一次以上的步骤b和步骤c，直至形成所述绝缘层。
9.根据权利要求8所述的互连结构的制备方法，其特征在于，多个所述子绝缘层依次层叠设置构成所述绝缘层，且所述绝缘层位于所述凹槽内的部分构成所述延伸部。
10.根据权利要求8或9所述的互连结构的制备方法，其特征在于，所述步骤a包括：
通过定向沉积技术向所述凹槽的侧面和所述介质层的顶面上注入杂质元素，所述杂质元素在所述介质层表面上形成子催化层，所述子催化层含有吸电子化合物，用于增强所述介质层与所述子填充层的结合力；
所述步骤b包括：
通过定向沉积技术向所述子催化层上沉积氧化硅前驱体，所述氧化硅前驱体在一定温度下发生反应形成所述子绝缘层，所述氧化硅前驱体构成所述子填充层；
所述步骤c包括：
通过定向沉积技术向所述子绝缘层上注入杂质元素，所述杂质元素在所述子绝缘层表面上形成子催化层，所述子催化层用于增强所述子绝缘层与所述子填充层的结合力。
11.根据权利要求10所述的互连结构的制备方法，其特征在于，所述定向沉积技术的注入方向与垂直于所述基底的方向之间的夹角为锐角。
12.根据权利要求11所述的互连结构的制备方法，其特征在于，所述定向沉积技术的注入方向与垂直于所述基底的方向之间的夹角为5°-45°。
13.根据权利要求12所述的互连结构的制备方法，其特征在于，所述杂质元素包括硼族元素、三氟化硼、三氯化铝以及三氧化硫中的至少一种。
14.根据权利要求8或9所述的互连结构的制备方法，其特征在于，所述子填充层发生反应的反应温度为200℃-400℃。
15.根据权利要求7-9任一项所述的互连结构的制备方法，其特征在于，在所述基底上形成介质层，所述介质层内设置有间隔设置的多条金属线的步骤包括：
在所述基底上形成初始介质层；
图形化所述初始介质层，刻蚀部分所述初始介质层，以在所述初始介质层内形成多个间隔设置的开口，被保留下来的所述初始介质层构成所述介质层；
在所述开口内形成金属线，所述金属线背离所述基底的顶面与所述初始介质层的顶面平齐。
16.根据权利要求9所述的互连结构的制备方法，其特征在于，在所述基底上形成介质层的步骤之后，在图形化所述介质层的步骤之前，所述方法还包括：
在所述初始介质层上形成阻挡层，所述阻挡层用于阻止所述金属线中的导电材料向所述绝缘层扩散。
17.一种半导体结构，其特征在于，包括如权利要求1-6任一项所述的互连结构。
CN202110149536.XA 2021-02-03 2021-02-03 互连结构及其制备方法、半导体结构 Active CN112928095B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110149536.XA CN112928095B (zh) 2021-02-03 2021-02-03 互连结构及其制备方法、半导体结构
PCT/CN2021/106429 WO2022166117A1 (zh) 2021-02-03 2021-07-15 互连结构及其制备方法、半导体结构
US17/501,326 US20220246519A1 (en) 2021-02-03 2021-10-14 Interconnection structure and manufacturing method thereof and semiconductor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110149536.XA CN112928095B (zh) 2021-02-03 2021-02-03 互连结构及其制备方法、半导体结构

Publications (2)

Publication Number Publication Date
CN112928095A true CN112928095A (zh) 2021-06-08
CN112928095B CN112928095B (zh) 2022-03-15

Family

ID=76169649

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110149536.XA Active CN112928095B (zh) 2021-02-03 2021-02-03 互连结构及其制备方法、半导体结构

Country Status (2)

Country Link
CN (1) CN112928095B (zh)
WO (1) WO2022166117A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022166117A1 (zh) * 2021-02-03 2022-08-11 长鑫存储技术有限公司 互连结构及其制备方法、半导体结构

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002305302A (ja) * 2001-04-06 2002-10-18 Mitsubishi Electric Corp 半導体装置及びその製造方法
US20040115898A1 (en) * 2002-12-13 2004-06-17 Applied Materials, Inc. Deposition process for high aspect ratio trenches
JP2004214566A (ja) * 2003-01-08 2004-07-29 Renesas Technology Corp 半導体装置の製造方法および半導体装置
JP2006120988A (ja) * 2004-10-25 2006-05-11 Matsushita Electric Ind Co Ltd 半導体装置の製造方法及び半導体装置
US20070045820A1 (en) * 2005-08-26 2007-03-01 Innovative Micro Technology Trench plating process and apparatus for through hole vias
KR20090004441A (ko) * 2007-06-28 2009-01-12 주식회사 하이닉스반도체 반도체 소자의 층간절연막 형성방법
FR2953992A1 (fr) * 2009-12-15 2011-06-17 Commissariat Energie Atomique Realisation de structures d'interconnexions tsv formees d'un contour isolant et d'une zone conductrice situee dans le contour et disjointe du contour
JP2012038961A (ja) * 2010-08-09 2012-02-23 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
CN102446842A (zh) * 2011-11-11 2012-05-09 上海华力微电子有限公司 一种减小双大马士革工艺中金属布线层层间电容的方法
KR20140065450A (ko) * 2011-09-20 2014-05-29 에이씨엠 리서치 (상하이) 인코포레이티드 에어 갭 상호연결 구조의 형성 방법
US20150041988A1 (en) * 2013-08-08 2015-02-12 Invensas Corporation Ultra high performance interposer
US20180204801A1 (en) * 2015-02-12 2018-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of Forming an Interconnect Structure Having an Air Gap and Structure Thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100286126B1 (ko) * 1999-02-13 2001-03-15 윤종용 다층의 패시배이션막을 이용한 도전층 사이에 공기 공간을 형성하는 방법
CN107680953B (zh) * 2017-11-09 2023-12-08 长鑫存储技术有限公司 金属内连线的互连结构及其形成方法、半导体器件
CN108074866B (zh) * 2017-11-29 2023-12-01 长鑫存储技术有限公司 一种半导体晶体管的制备方法和结构
CN110880476A (zh) * 2018-09-05 2020-03-13 长鑫存储技术有限公司 互连结构及其制作方法、半导体器件
CN112928095B (zh) * 2021-02-03 2022-03-15 长鑫存储技术有限公司 互连结构及其制备方法、半导体结构

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002305302A (ja) * 2001-04-06 2002-10-18 Mitsubishi Electric Corp 半導体装置及びその製造方法
US20040115898A1 (en) * 2002-12-13 2004-06-17 Applied Materials, Inc. Deposition process for high aspect ratio trenches
JP2004214566A (ja) * 2003-01-08 2004-07-29 Renesas Technology Corp 半導体装置の製造方法および半導体装置
JP2006120988A (ja) * 2004-10-25 2006-05-11 Matsushita Electric Ind Co Ltd 半導体装置の製造方法及び半導体装置
US20070045820A1 (en) * 2005-08-26 2007-03-01 Innovative Micro Technology Trench plating process and apparatus for through hole vias
KR20090004441A (ko) * 2007-06-28 2009-01-12 주식회사 하이닉스반도체 반도체 소자의 층간절연막 형성방법
FR2953992A1 (fr) * 2009-12-15 2011-06-17 Commissariat Energie Atomique Realisation de structures d'interconnexions tsv formees d'un contour isolant et d'une zone conductrice situee dans le contour et disjointe du contour
JP2012038961A (ja) * 2010-08-09 2012-02-23 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
KR20140065450A (ko) * 2011-09-20 2014-05-29 에이씨엠 리서치 (상하이) 인코포레이티드 에어 갭 상호연결 구조의 형성 방법
CN102446842A (zh) * 2011-11-11 2012-05-09 上海华力微电子有限公司 一种减小双大马士革工艺中金属布线层层间电容的方法
US20150041988A1 (en) * 2013-08-08 2015-02-12 Invensas Corporation Ultra high performance interposer
US20180204801A1 (en) * 2015-02-12 2018-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of Forming an Interconnect Structure Having an Air Gap and Structure Thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022166117A1 (zh) * 2021-02-03 2022-08-11 长鑫存储技术有限公司 互连结构及其制备方法、半导体结构

Also Published As

Publication number Publication date
CN112928095B (zh) 2022-03-15
WO2022166117A1 (zh) 2022-08-11

Similar Documents

Publication Publication Date Title
KR100245779B1 (ko) 스택 커패시터법ram 내에 비트선 접촉부의 형성 방법
KR100505658B1 (ko) ＭＩＭ(Ｍｅｔａｌ-Ｉｎｓｕｌａｔｏｒ-Ｍｅｔａｌ)커패시터를 갖는 반도체 소자
US8022455B2 (en) Method of fabricating semiconductor device for reducing parasitic capacitance between bit lines and semiconductor device fabricated thereby
KR100193976B1 (ko) 매립 스트랩을 갖는 반도체 트렌치 커패시터 셀
KR20180071463A (ko) 반도체 메모리 장치
EP0738006A2 (en) Method for producing a semiconductor trench capacitor cell
CN111834529A (zh) 一种电容结构、半导体器件以及电容结构制备方法
CN114512446A (zh) 电容器及其制备方法
CN112928095B (zh) 互连结构及其制备方法、半导体结构
CN113113409B (zh) 半导体器件的制造方法
WO2024037118A1 (zh) 半导体结构的形成方法及半导体结构
KR20020062796A (ko) 반도체 장치 및 그 제조 방법
TWI809359B (zh) 動態隨機存取記憶體的製造方法
CN112786437B (zh) 半导体器件的制造方法
KR100306183B1 (ko) 반도체장치및그제조방법
US20220246519A1 (en) Interconnection structure and manufacturing method thereof and semiconductor structure
CN114068544A (zh) 半导体结构的制备方法
CN113066795B (zh) 一种半导体器件及其制备方法
CN112802852B (zh) 三维存储器及其制备方法
US20230209811A1 (en) Semiconductor structure and method for manufacturing same
KR100487915B1 (ko) 반도체소자의캐패시터형성방법
CN117460246A (zh) 半导体结构的制作方法及半导体结构
CN114664743A (zh) 半导体结构的制备方法及半导体结构
KR100292693B1 (ko) 캐패시터및그제조방법
CN100424856C (zh) 制作沟渠电容动态随机存取存储器元件的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant