CN100424856C - 制作沟渠电容动态随机存取存储器元件的方法 - Google Patents

Abstract

本发明制作沟渠电容动态随机存取存储器元件的方法包括以下步骤：提供半导体衬底，于其上形成衬垫层；于衬垫层中形成第一开口；以衬垫层作为蚀刻掩模，经由第一开口在半导体衬底蚀刻出浅沟；于浅沟中填入绝缘材料，形成沟渠绝缘区域；于半导体衬底上形成掩模层，该掩模层具有第二开口，其暴露出部分沟渠绝缘区域以及部分衬垫层；以掩模层作为蚀刻掩模，经由第二开口蚀刻沟渠绝缘区域以及衬垫层，形成深沟渠；于深沟渠中形成深沟渠电容；进行热氧化工艺，使深沟渠电容的上部氧化成绝缘硅氧层；去除衬垫层，裸露出半导体衬底；于裸露出来的半导体衬底上形成栅极氧化层；以及于栅极氧化层上形成栅极，同时于绝缘硅氧层上形成穿越栅极。

Description

制作沟渠电容动态随机存取存储器元件的方法

技术领域

本发明涉及半导体工艺，尤其涉及一种制作沟渠电容动态随机存取存储器元件的方法。

背景技术

随着各种电子产品朝小型化发展的趋势，如动态随机存取存储器等存储器元件的设计也必须符合高集成度、高密度的要求，其中沟渠电容动态随机存取存储器(DRAM)元件结构即为业界广泛采用的高密度DRAM架构，其原理是在半导体基材中先蚀刻出深沟渠，然后再于深沟渠内制作沟渠电容结构，因此能有效缩小存储单元的尺寸，妥善利用晶片空间。

请参阅图1至图11，其绘示的是现有制作沟渠电容DRAM单元的剖面示意图。首先，如图1所示，于半导体衬底10表面形成深沟渠结构11。形成深沟渠结构11的方法是先于半导体衬底10表面沉积衬氧化硅层12、衬氮化硅层14及硼硅玻璃层16做为蚀刻掩模(etching mask)，再利用传统的黄光及蚀刻法，例如反应离子蚀刻(reactive ion etching，RIE)技术来完成深沟渠结构11。

如图2所示，将剩余的硼硅玻璃层16去除后，接着于深沟渠结构11的内壁上以及衬氮化硅层14上沉积一砷硅玻璃(arsenic silicate glass，ASG)层22。然后，再于深沟渠结构11的下部形成一光致抗蚀剂层24。形成光致抗蚀剂层24的方法是先于半导体衬底10上涂布光致抗蚀剂，并填满深沟渠结构11，随后再加以回蚀刻光致抗蚀剂。接着，去除未被光致抗蚀剂层24覆盖的砷硅玻璃层22，即形成如图2所示的结构。

如图3所示，进行一热扩散工艺，将砷硅玻璃层22中的掺杂剂驱入衬底10中，形成埋入电盘(buried plate)25，其作为沟渠电容的第一电极。随后，去除光致抗蚀剂层24以及砷硅玻璃层22。

如图4所示，接着于深沟渠结构11内壁上形成一电容介电层27，例如氧化硅-氮化硅层或氧化硅-氮化硅-氧化硅层，然后于深沟渠结构11内形成一第一多晶硅层29，其上表面低于衬底10表面许多。根据现有技艺，第一多晶硅层29经过凹陷蚀刻后，其上表面是在后续所形成的领氧化层之下。接着，去除未被第一多晶硅层29覆盖的电容介电层27。

如图5所示，接着于第一多晶硅层29上方的深沟渠结构11内壁上形成一领氧化层32，然后于深沟渠结构11内形成第二多晶硅层34。领氧化层32的作法是先以CVD沉积一氧化膜，然后回蚀刻。

如图6所示，接着将未被第二多晶硅层34覆盖的领氧化层32去除，裸露出衬底10并于深沟渠结构11上方形成一凹口(recess)36。

如图7所示，接着于凹口36内形成第三多晶硅层44。第三多晶硅层44的上表面低于衬底10表面。随后进行一化学气相沉积工艺，于半导体衬底10上沉积一硼硅玻璃层46，并填满深沟渠结构11。

如图8所示，接着进行一黄光工艺，利用光致抗蚀剂48定义出浅沟绝缘(STI)区域开口50以及浅沟绝缘区域以外的有源区域，光致抗蚀剂的图案随后利用非等向性干蚀刻转移至下方的硼硅玻璃层46以及衬氮化硅层14中。

如图9所示，接着利用光致抗蚀剂48以及硼硅玻璃层46为蚀刻硬掩模，经由浅沟绝缘区域开口50向下蚀刻半导体衬底10、部分的第三多晶硅层44、部分的第二多晶硅层以及部分的领氧化层32，形成浅沟绝缘区域开口52，藉此将两相邻沟渠电容隔绝。

如图10所示，在去除剩余的硼硅玻璃层46后，于浅沟绝缘区域开口52内填入高密度等离子体硅氧化层56。

最后，如图11所示，进行一化学机械抛光工艺，利用衬氮化硅层14作为抛光停止层，将高密度等离子体硅氧化层56抛光至预定厚度。

现有沟渠电容动态随机存取存储器的制作方法可大致被归纳成七个主要阶段，其依序为：

1.深沟渠蚀刻阶段；

2.埋入电盘(buried plate)制作以及电容介电层制作阶段；

3.深沟渠第一多晶硅层沉积以及凹陷蚀刻阶段；

4.领氧化层制作阶段；

5.深沟渠第二多晶硅层制作以及凹陷蚀刻阶段；

6.深沟渠第三多晶硅层制作以及凹陷蚀刻阶段；以及

7.STI工艺。

由此可知，现有沟渠电容动态随机存取存储器的制作方法工艺步骤繁杂，需要先后进行三次的多晶硅层29、34及44沉积工艺，每次沉积工艺后再分别将其回蚀刻(凹陷蚀刻)。此外，随着电容元件所占面积减小，领氧化层的厚度已经影响到第二多晶硅层34于深沟渠中所能填入的有效空间，也因此造成电容颈部的阻值提高，不利于存储器的运作效能。

此外，在定义有源区域以及浅沟绝缘区域时，若稍有不对准情形发生，即可能造成电容断开，而无法与开关晶体管构成电连接。再者，现有沟渠电容动态随机存取存储器的制作方法所采用的领氧化层作法，在蚀刻浅沟绝缘区域时，造成蚀刻配方的困难度。

上述种种缺点皆使得现有沟渠电容动态随机存取存储器的制作方法具有改善的空间。

发明内容

据此，本发明的主要目的即在于提供一种创新的沟渠电容动态随机存取存储器的制作方法，以解决上述现有技艺的问题。

根据本发明的优选实施例，本发明制作沟渠电容动态随机存取存储器元件的方法包括以下步骤：提供一半导体衬底，于其上形成衬垫层；于该衬垫层中形成一第一开口；以该衬垫层作为蚀刻掩模，经由该第一开口在该半导体衬底蚀刻出一浅沟；于该浅沟中填入绝缘材料，形成一沟渠绝缘区域；于该半导体衬底上形成一掩模层，该掩模层具有一第二开口，其暴露出部分该沟渠绝缘区域以及部分该衬垫层；以该掩模层作为蚀刻掩模，经由该第二开口蚀刻该沟渠绝缘区域以及该衬垫层，形成一深沟渠；于该深沟渠中形成深沟渠电容；进行热氧化工艺，使该深沟渠电容的上部氧化成绝缘硅氧层；去除该衬垫层，裸露出该半导体衬底；于裸露出来的该半导体衬底上形成栅极氧化层；以及于该栅极氧化层上形成一栅极，同时于该绝缘硅氧层上形成一穿越栅极。

根据本发明的优选实施例，前述于该深沟渠中形成深沟渠电容的方法尚包含有以下步骤：于该深沟渠的内壁形成扩散区域，作为沟渠电容的储存电极；于该深沟渠的内壁上形成电容介电层；以及在该深沟渠中形成掺杂多晶硅电容下电极。

为了使本领域技术人员能够更进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图。然而附图仅供参考与辅助说明用，并非用来对本发明加以限制。

附图说明

图1至图11绘示的是现有制作沟渠电容DRAM单元的剖面示意图；

图12至图30绘示的是本发明制作沟渠电容DRAM单元的剖面示意图。

主要元件符号说明

10半导体衬底          11深沟渠结构

12衬氧化硅层          14衬氮化硅层

16硼硅玻璃层          22ASG层

24光致抗蚀剂层        25埋入电盘

27电容介电层          29第一多晶硅层

32领氧化层            34第二多晶硅层

36凹口                44第三多晶硅层

46硼硅玻璃层          48光致抗蚀剂层

50浅沟绝缘区域开口    52浅沟绝缘区域开口

56高密度等离子体硅氧化层

100半导体衬底         102垫氧化层

104垫氮化硅层         105浅沟

106浅沟绝缘区域       107底部

108硬掩模层           110抗反射层

112光致抗蚀剂层       113开口

115开口               117开口

119阶梯状深沟渠       120掺杂硅玻璃层

122扩散区域           124电容介电层

126掺杂多晶硅层       126a电容下电极

132光致抗蚀剂层       133开口

135凹陷开口           136掺杂多晶硅层

136a导电带            137凹陷开口

140绝缘硅氧层         142栅极氧化层

150栅极                 152穿越栅极

154穿越栅极             156栅极

164漏极/源极掺杂区域    166漏极/源极掺杂区域

168介电层               182接触插塞

184接触插塞             186接触插塞

202沟渠电容             204沟渠电容

具体实施方式

请参阅图12至图30，其绘示的是本发明制作沟渠电容DRAM单元的剖面示意图。首先，如图12所示，在半导体衬底100上形成垫氧化层102以及垫氮化硅层104。接着，在半导体衬底100上形成浅沟绝缘区域106。本发明优选实施例的主要特征在于先形成浅沟绝缘(STI-first)，此与现有技艺中完成沟渠电容之后才作浅沟绝缘不同，而且本发明形成浅沟绝缘区域106的步骤与逻辑工艺完全相容。

上述形成浅沟绝缘区域106的方法包括先在垫氮化硅层104形成光致抗蚀剂层(未示出)，该光致抗蚀剂层具有开口，暴露出浅沟绝缘区域，接着经由该开口蚀刻垫氮化硅层104，再利用垫氮化硅层104为蚀刻掩模，蚀刻半导体衬底100，形成浅沟105，然后于浅沟105内填入绝缘材料，例如以高密度等离子体气相沉积(HDPCVD)方法所沉积的高密度等离子体硅氧层，然后再利用垫氮化硅层104为抛光停止层，以化学机械抛光方法将填入浅沟内的绝缘材料平坦化。

如图13所示，接着在平坦的半导体衬底100上形成硬掩模层108，再于硬掩模层108上形成抗反射层110，然后在抗反射层110上形成光致抗蚀剂层112。随后，利用光刻工艺，于光致抗蚀剂层112中形成开口113，定义出深沟渠电容的位置。

如图14所示，接着利用光致抗蚀剂层112为蚀刻抵挡层，以等离子体干蚀刻方式经由开口113向下蚀刻抗反射层110以及硬掩模层108，将开口113转移至硬掩模层108中，形成开口115。此时，开口115暴露出部分的浅沟绝缘区域106以及部分的垫氮化硅层104。

如图15所示，继续以干蚀刻方式经由开口115向下蚀刻所暴露出来的浅沟绝缘区域106以及垫氮化硅层104。由于垫氮化硅层104的蚀刻率较慢，因此，开口115所暴露出来的垫氮化硅层104仅有部分厚度被蚀除，而干蚀刻在蚀刻到浅沟绝缘区域106的底部107后停止，形成如图所示的阶梯状开口117。

接着，如图16所示，完全去除抗反射层110以及剩下的光致抗蚀剂层112。如图17所示，再利用硬掩模层108为蚀刻抵挡层，继续以干蚀刻方式经由开口117向下蚀刻垫氮化硅层104以及半导体衬底100，形成阶梯状深沟渠119。

如图18所示，在半导体衬底100上沉积掺杂硅玻璃层120，例如磷硅玻璃(PSG)或者硼硅玻璃(BSG)。掺杂硅玻璃层120覆盖在硬掩模层108以及阶梯状深沟渠119的侧壁及底部。

然后，进行热扩散工艺，使掺杂硅玻璃层120中的掺杂剂扩散到半导体衬底100，形成扩散区域122。根据本发明的优选实施例，扩散区域122是作为沟渠电容的储存电极(storage node)，用来储存电子或空穴。接着，如图19所示，去除掺杂硅玻璃层120。

如图20所示，在阶梯状深沟渠119的侧壁及底部上形成电容介电层124，例如硅氧-氮化硅(ON)层或者硅氧-氮化硅-硅氧(ONO)层等。随后，在半导体衬底100上沉积掺杂多晶硅层126，且使掺杂多晶硅层126填满阶梯状深沟渠119。

如图21所示，利用垫氮化硅层104为抛光停止层，进行化学机械抛光(CMP)工艺，抛光掉阶梯状深沟渠119外的掺杂多晶硅层126以及硬掩模层108，以形成平坦的半导体衬底表面，而剩下的掺杂多晶硅层则在阶梯状深沟渠119构成电容下电极126a。

如图22所示，完成前述的CMP工艺之后，随后在半导体衬底100上形成光致抗蚀剂层132，其具有开口133，暴露出两相邻的电容下电极126a之间的浅沟绝缘区域106。随后利用干蚀刻方式，经由开口133向下蚀刻预定厚度的浅沟绝缘区域106，使剩下的浅沟绝缘区域106的上表面低于半导体衬底100的表面(此表面指的是半导体衬底100与垫氧化层102的界面)，形成凹陷开口135。然后，去除光致抗蚀剂层132。

如图23所示，接着进行第二次的多晶硅化学气相沉积工艺，在半导体衬底100上沉积掺杂多晶硅层136，且使掺杂多晶硅层136填满凹陷开口135。

如图24所示，接着利用垫氮化硅层104为抛光停止层，进行第二次的CMP工艺，抛光掉凹陷开口135外的掺杂多晶硅层136，以形成平坦的半导体衬底表面，而嵌入凹陷开口135内剩余的掺杂多晶硅层则构成电连接两相邻的电容下电极126a的导电带136a。此时，电容下电极126a的上表面与导电带136a的上表面位于同一平面上。

如图25所示，接着进行回蚀刻工艺，将电容下电极126a以及导电带136a的上表面回蚀刻至预定深度，在电容下电极126a以及导电带136a上形成凹陷开口137。

如图26所示，接着进行热氧化工艺，例如炉管氧化法，将暴露在凹陷开口137内的电容下电极126a以及导电带136a的上表面以热氧化法形成厚度至少大于100埃的绝缘硅氧层140。

此外，在本发明的另一实施例中，亦可以利用化学气相沉积法，例如高密度等离子体化学气相沉积法，在半导体衬底100上沉积CVD硅氧层后，再利用垫氮化硅层104为抛光停止层，以化学机械抛光CVD硅氧层，或再搭配回蚀刻方法回蚀刻该CVD硅氧层形成同样位于沟渠电容上部的绝缘硅氧层140。

如图27所示，在完成前述的热氧化工艺后，接着再以蚀刻方式依序去除垫氮化硅层104以及垫氧化层102，裸露出半导体衬底100。如图28所示，接着进行热氧化工艺，在裸露出来的半导体衬底100上生长厚约10至50埃左右的栅极氧化层142。本发明的另一特征在于绝缘硅氧层140的厚度(大于100埃)比栅极氧化层142的厚度(约10至50埃)更厚，藉此避免电容漏电流的问题。

如图29所示，接下来在栅极氧化层142上形成栅极150以及栅极156，同时，在绝缘硅氧层140上形成穿越栅极(passing gate)152以及154。其中，穿越栅极152以及154恰好分别对准在沟渠电容结构202及204正上方，而栅极150以及栅极156则分别设在沟渠电容结构202及204的一侧。

此外，在栅极150相对于沟渠电容结构202另一侧的半导体衬底100中形成有漏极/源极掺杂区域164，而在栅极156相对于沟渠电容结构204另一侧的半导体衬底100中形成有漏极/源极掺杂区域166。上述的栅极以及穿越栅极，可包含有多晶硅层、硅化金属层、氮化硅盖层以及栅极侧壁子。

如图30所示，最后再于半导体衬底100上沉积介电层168，然后于介电层168中形成接触插塞182、184以及186，其中接触插塞182穿过穿越栅极152以及154之间，且贯穿绝缘硅氧层140，与导电带136a电连接，而接触插塞184与漏极/源极掺杂区域164电连接，接触插塞186与漏极/源极掺杂区域166电连接。

以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (21)

1. 一种制作沟渠电容动态随机存取存储器元件的方法，包括以下步骤：

提供一半导体衬底，于其上形成一衬垫层；

于该衬垫层中形成一第一开口；

以该衬垫层作为蚀刻掩模，经由该第一开口在该半导体衬底蚀刻出一浅沟；

于该浅沟中填入一绝缘材料，形成一沟渠绝缘区域；

于该半导体衬底上形成一掩模层，该掩模层具有至少一第二开口，其暴露出部分该沟渠绝缘区域以及部分该衬垫层；

以该掩模层作为蚀刻掩模，经由该第二开口蚀刻该沟渠绝缘区域以及该衬垫层，形成至少一深沟渠；

于该深沟渠中形成一深沟渠电容；

进行热氧化工艺，使该深沟渠电容的上部氧化成一绝缘硅氧层；

去除该衬垫层，裸露出该半导体衬底；

于裸露出来的该半导体衬底上形成一栅极氧化层；以及

于该栅极氧化层上形成一栅极，同时于该绝缘硅氧层上形成一穿越栅极。

2. 如权利要求1所述的制作沟渠电容动态随机存取存储器元件的方法，其中该第二开口具有二个开口，且同一开口中暴露有部分该沟渠绝缘区域以及部分该衬垫层。

3. 如权利要求1所述的制作沟渠电容动态随机存取存储器元件的方法，其中该绝缘材料是以高密度等离子体气相沉积方法所沉积的高密度等离子体硅氧层。

4. 如权利要求1所述的制作沟渠电容动态随机存取存储器元件的方法，其中于该浅沟中填入该绝缘材料之后，还包括利用该衬垫层为抛光停止层平坦化该绝缘材料。

5. 如权利要求1所述的制作沟渠电容动态随机存取存储器元件的方法，其中于该深沟渠中形成深沟渠电容包括以下步骤：

于该深沟渠的内壁形成一扩散区域，作为该沟渠电容的一储存电极；

于该深沟渠的内壁上形成一电容介电层；以及

于该深沟渠中形成一电容下电极。

6. 如权利要求5所述的制作沟渠电容动态随机存取存储器元件的方法，其中于该深沟渠的内壁上形成扩散区域的方法包括以下步骤：

于该深沟渠的内壁上沉积一掺杂硅玻璃层；以及

进行热扩散工艺，使该掺杂硅玻璃层中的掺杂剂扩散到该半导体衬底，形成该扩散区域。

7. 如权利要求6所述的制作沟渠电容动态随机存取存储器元件的方法，其中该掺杂硅玻璃层包括磷硅玻璃或者硼硅玻璃。

8. 如权利要求1所述的制作沟渠电容动态随机存取存储器元件的方法，其中该衬垫层包括垫氧化层以及垫氮化硅层。

9. 如权利要求1所述的制作沟渠电容动态随机存取存储器元件的方法，其中以该掩模层作为蚀刻掩模，经由该第二开口蚀刻该沟渠绝缘区域以及该衬垫层时，蚀刻该衬垫层的蚀刻率小于蚀刻该沟渠绝缘区域的蚀刻率。

10. 如权利要求1所述的制作沟渠电容动态随机存取存储器元件的方法，其中该深沟渠为一阶梯状深沟渠。

11. 如权利要求1所述的制作沟渠电容动态随机存取存储器元件的方法，其中该绝缘硅氧层的厚度比该栅极氧化层的厚度更厚。

12.如权利要求1所述的制作沟渠电容动态随机存取存储器元件的方法，其中该绝缘硅氧层的厚度大于100埃。

13. 如权利要求1所述的制作沟渠电容动态随机存取存储器元件的方法，其中该栅极氧化层的厚度介于10至50埃之间。

14. 一种制作沟渠电容动态随机存取存储器元件的方法，包括以下步骤：

提供一半导体衬底，于其上形成一衬垫层；

于该衬垫层中形成一第一开口；

以该衬垫层作为蚀刻掩模，经由该第一开口在该半导体衬底蚀刻出一浅沟；

于该浅沟中填入一绝缘材料，形成一沟渠绝缘区域；

于该半导体衬底上形成一掩模层，该掩模层具有至少一第二开口，其暴露出部分该沟渠绝缘区域以及部分该衬垫层；

以该掩模层作为蚀刻掩模，经由该第二开口蚀刻该沟渠绝缘区域以及该衬垫层，形成至少一深沟渠；

于该深沟渠中形成一深沟渠电容，该深沟渠电容包括储存电极、电容介电层及掺杂多晶硅电容下电极；

蚀刻部分该沟渠绝缘区域以于剩余的该沟渠绝缘区域上形成一导电带，且该导电带电连接该掺杂多晶硅电容下电极；

进行热氧化工艺，同时使该导电带与该掺杂多晶硅电容下电极的上部氧化成绝缘硅氧层；

去除该衬垫层，裸露出该半导体衬底；

于裸露出来的该半导体衬底上形成栅极氧化层；以及

于该栅极氧化层上形成一栅极，同时于该绝缘硅氧层上形成一穿越栅极。

15. 如权利要求14所述的制作沟渠电容动态随机存取存储器元件的方法，其中形成该栅极以及该穿越栅极之后，该方法还包括下列步骤：

于该栅极一侧的该半导体衬底中形成一漏极/源极掺杂区域；

于该半导体衬底上沉积一介电层；以及

于该介电层中形成贯穿该绝缘硅氧层并与该导电带电连接的第一接触插塞，并于该介电层中形成与该漏极/源极掺杂区域电连接的第二接触插塞。

16. 如权利要求14所述的制作沟渠电容动态随机存取存储器元件的方法，其中该绝缘材料是以高密度等离子体气相沉积方法所沉积的高密度等离子体硅氧层。

17. 如权利要求14所述的制作沟渠电容动态随机存取存储器元件的方法，其中于该浅沟中填入该绝缘材料之后，该方法还包括利用该衬垫层为抛光停止层平坦化该绝缘材料。

18. 如权利要求14所述的制作沟渠电容动态随机存取存储器元件的方法，其中该衬垫层包括垫氧化层以及垫氮化硅层。

19. 如权利要求14所述的制作沟渠电容动态随机存取存储器元件的方法，其中以该掩模层作为蚀刻掩模，经由该第二开口蚀刻该沟渠绝缘区域以及该衬垫层时，蚀刻该衬垫层的蚀刻率小于蚀刻该沟渠绝缘区域的蚀刻率。

20. 如权利要求14所述的制作沟渠电容动态随机存取存储器元件的方法，其中该深沟渠为一阶梯状深沟渠。

21. 如权利要求14所述的制作沟渠电容动态随机存取存储器元件的方法，其中该绝缘硅氧层的厚度大于100埃，而该栅极氧化层的厚度介于10至50埃之间。

Images