JP2012038961A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2012038961A
JP2012038961A JP2010178684A JP2010178684A JP2012038961A JP 2012038961 A JP2012038961 A JP 2012038961A JP 2010178684 A JP2010178684 A JP 2010178684A JP 2010178684 A JP2010178684 A JP 2010178684A JP 2012038961 A JP2012038961 A JP 2012038961A
Authority
JP
Japan
Prior art keywords
insulating film
film
semiconductor device
wiring
wirings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010178684A
Other languages
English (en)
Inventor
Tatsuya Usami
達矢 宇佐美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2010178684A priority Critical patent/JP2012038961A/ja
Priority to US13/204,163 priority patent/US20120032344A1/en
Publication of JP2012038961A publication Critical patent/JP2012038961A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】ビアに位置ずれが生じても、ビアがエアギャップにつながることを抑制できるようにする。
【解決手段】複数の配線２４０は例えばＣｕ配線であり、互いに平行に延伸している。側壁絶縁膜２１２は、複数の配線２４０それぞれの側壁に形成されている。エアギャップは、複数の配線２４０それぞれの相互間に形成され、複数の側壁絶縁膜２１２の間に位置している。絶縁膜３０２は、複数の配線２４０上、複数の側壁絶縁膜２１２上、およびエアギャップ２１４上に形成されている。ビア３４４は絶縁膜３０２を貫通しており、いずれかの配線２４０に接続している。そして側壁絶縁膜２１２は、絶縁膜３０２がエッチングされる条件では絶縁膜３０２よりエッチングレートが低い材料により形成されている。
【選択図】図１

Description

本発明は、複数の配線間にエアギャップを有する半導体装置及び半導体装置の製造方法に関する。
半導体装置の微細化が進んでおり、その結果、互いに隣り合う配線の間隔も狭くなっている。配線の間隔が狭くなるとこれらの間で生じる寄生容量が増大し、信号の伝達速度が遅くなってしまう。このような問題を解決するために、近年は、隣り合う配線の間にエアギャップを設けることにより、配線間の誘電率を下げることが検討されている（例えば非特許文献１参照）。
通常、半導体装置は多層配線構造をとるため、最上層の配線層を除いて、各配線はビアを介して上層の配線に接続する。このビアは、絶縁膜に接続孔を形成し、この接続孔に導電体を埋め込むことにより形成される。本発明者が検討した結果、接続孔に位置ずれが生じると、接続孔を形成する際に接続孔とエアギャップがつながってしまい、このつながっている部分で導電体の埋込不良が発生することが判明した。このため、接続孔とエアギャップがつながることを抑制する必要がある。
本発明によれば、互いに平行に延伸している複数の配線と、
前記複数の配線それぞれの側壁に形成された側壁絶縁膜と、
前記複数の配線それぞれの相互間に形成され、複数の前記側壁絶縁膜の間に位置するエアギャップと、
前記複数の配線上、前記複数の側壁絶縁膜および前記エアギャップ上に形成されている絶縁膜と、
前記絶縁膜を貫通しており、いずれかの前記配線に接続するビアと、
を備え、
前記側壁絶縁膜は、前記絶縁膜がエッチングされる条件では前記絶縁膜よりエッチングレートが低い材料により形成されている半導体装置が提供される。
本発明によれば、配線の側壁には側壁絶縁膜が形成されており、エアギャップは、側壁絶縁膜の間に位置している。そして側壁絶縁膜は、絶縁膜がエッチングされる条件では絶縁膜よりエッチングレートが低い材料により形成されている。このため、ビアに位置ずれが生じても、ビアは側壁絶縁膜を貫通しにくいため、ビアがエアギャップにつながることを抑制できる。
本発明によれば、第１絶縁膜上に、第２絶縁膜を形成する工程と、
前記第２絶縁膜に、互いに平行に延伸している複数の配線溝を形成し、かつ前記複数の配線溝の側壁を変質させることにより、変質膜を形成する工程と、
前記複数の配線溝に導電膜を埋め込むことにより、複数の配線を形成する工程と、
前記第２絶縁膜をエッチングにより除去し、かつ前記変質膜を前記配線の側壁に残す工程と、
前記第１絶縁膜上、前記複数の配線上、及び前記変質膜上に絶縁膜を形成すると共に、前記複数の配線の相互間にエアギャップを形成する工程と、
前記絶縁膜を貫通し、いずれかの前記配線に接続するビアを形成する工程と、
を備え、
前記変質膜は、前記絶縁膜がエッチングされる条件では前記絶縁膜よりエッチングレートが低い材料により形成されている半導体装置の製造方法が提供される。
本発明によれば、ビアに位置ずれが生じても、ビアがエアギャップにつながることを抑制できる。
第１の実施形態にかかる半導体装置の構成を示す断面図である。 図１に示した半導体装置の製造方法を説明するための断面図である。 図１に示した半導体装置の製造方法を説明するための断面図である。 図１に示した半導体装置の製造方法を説明するための断面図である。 図１に示した半導体装置の製造方法を説明するための断面図である。 図１に示した半導体装置の製造方法を説明するための断面図である。 図４（ｂ）に示した工程において側壁絶縁膜が残る理由を説明するための図である。 参考例であり、側壁絶縁膜としてオリガノポリシロキサンを用いた場合の側壁絶縁膜の分子構造を示す図である。 第２の実施形態に係る半導体装置の製造方法を示す断面図である。 第２の実施形態に係る半導体装置の製造方法を示す断面図である。 第２の実施形態に係る半導体装置の製造方法を示す断面図である。 第２の実施形態に係る半導体装置の製造方法を示す断面図である。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
（第１の実施形態）
図１は、第１の実施形態にかかる半導体装置の構成を示す断面図である。この半導体装置は、複数の配線２４０、側壁絶縁膜２１２、エアギャップ２１４、絶縁膜３０２、及びビア３４４を有している。複数の配線２４０は例えばＣｕ配線であり、互いに平行に延伸している。側壁絶縁膜２１２は、複数の配線２４０それぞれの側壁に形成されている。エアギャップは、複数の配線２４０それぞれの相互間に形成され、複数の側壁絶縁膜２１２の間に位置している。絶縁膜３０２は、複数の配線２４０上、複数の側壁絶縁膜２１２上、およびエアギャップ２１４上に形成されている。ビア３４４は絶縁膜３０２を貫通しており、いずれかの配線２４０に接続している。そして側壁絶縁膜２１２は、絶縁膜３０２がエッチングされる条件では絶縁膜３０２よりエッチングレートが低い材料により形成されている。以下、詳細に説明する。
配線２４０は、下地となる絶縁膜１００（第１絶縁膜）上に形成されている。なお製法に起因して、配線２４０の下部は絶縁膜１００に入り込んでいる。側壁絶縁膜２１２は絶縁膜１００上に、配線２４０の側壁に沿って形成されている。側壁絶縁膜２１２の上端は、平面になっており、かつ側壁絶縁膜２１２の下端より幅広になっている。また側壁絶縁膜２１２と配線２４０の上面は、同一面、例えば同一平面を形成している。側壁絶縁膜２１２は、例えば水素化シロキサン膜を酸化した膜であるが、ＳｉＯ２膜にボロン等の不純物をドーピングした膜であってもよい。
絶縁膜３０２は、エッチングストッパー膜として設けられており、絶縁膜１００上、複数の配線２４０上、複数の側壁絶縁膜２１２上およびエアギャップ２１４上に形成されている。絶縁膜３０２は、例えばＳｉＣ膜、ＳｉＣＮ膜、又はＳｉＣＯ膜である。
絶縁膜３０２上には層間絶縁膜３００が形成されている。層間絶縁膜３００は、酸化シリコンより誘電率が低い材料、例えばＳｉＣＯＨにより形成されている。
層間絶縁膜３００上には、配線３４０、側壁絶縁膜３１２、絶縁膜４０２、及び層間絶縁膜４００が形成されている。配線３４０、側壁絶縁膜３１２、絶縁膜４０２、及び層間絶縁膜４００の材料は、配線２４０、側壁絶縁膜２１２、絶縁膜３０２、及び層間絶縁膜３００の材料と同様である。
配線３４０はデュアルダマシン法により、ビア３４４と一体に形成されている。ビア３４４は、配線３４０をいずれかの配線３４０に接続している。なお配線２４０，３４０は、側面及び底面にバリアメタル膜２４２，３４２を有している。
次に、図２〜図６を用いて、図１に示した半導体装置の製造方法を説明する。この半導体装置の製造方法の概略は、以下の通りである。まず絶縁膜１００上に絶縁膜２１０（第２絶縁膜）を形成する。次いで、絶縁膜２１０に、互いに平行に延伸している複数の配線溝２０２を形成し、かつ複数の配線溝２０２の側壁を変質させることにより側壁絶縁膜２１２を形成する。次いで、複数の配線溝２０２に導電膜を埋め込むことにより、複数の配線２４０を形成する。次いで、絶縁膜２１０をエッチングにより除去し、かつ側壁絶縁膜２１２を配線２４０の側壁に残す。次いで、絶縁膜１００上、複数の配線２４０上、及び側壁絶縁膜２１２上に層間絶縁膜３００を形成すると共に、複数の配線２４０の相互間にエアギャップ２１４を形成する。次いで、ビア３４４を形成する。以下、詳細に説明する。
まず図２（ａ）に示すように、基板（図示せず）にトランジスタを形成する。次いで基板上に絶縁膜１００を形成する。基板と絶縁膜１００の間には、一つまたは複数の配線層が形成されていても良い。絶縁膜１００は例えばＳｉＣＯＨ膜であり、例えばＣＶＤ法により形成される。次いで、絶縁膜１００上に、絶縁膜２１０、絶縁膜２２０、及び反射防止膜２３０を形成する。絶縁膜２１０は、例えば水素化ポリシロキサン膜であり、例えば塗布及び焼成により形成される。水素化ポリシロキサンとしては、例えば梯子型水素化ポリシロキサンが用いられる。ただし絶縁膜２１０は、酸化シリコン膜であってもよいし、ポーラス水素化ポリシロキサン膜であってもよい。絶縁膜２２０は、例えば酸化シリコン膜であり、ＣＶＤ法により形成される。絶縁膜２１０が酸化シリコン膜である場合、絶縁膜２２０を省略してもよい。次いで、反射防止膜２３０上にレジストパターン５０を形成する。
次いで図２（ｂ）に示すように、レジストパターン５０をマスクとして反射防止膜２３０、絶縁膜２２０，２１０をこの順にドライエッチングする。これにより、絶縁膜２２０，２１０には配線溝２０２が形成される。この工程において、絶縁膜２１０をエッチングするときのエッチングガスには、フロロカーボン及び酸素が含まれる。このようにすると、絶縁膜２１０と絶縁膜１００に選択比を持たせることができる。
次いで図３（ａ）に示すように、レジストパターン５０及び反射防止膜２３０を除去する。この除去工程において酸素プラズマが用いられる。このため、絶縁膜２１０のうち配線溝２０２に面している部分は酸化し、側壁絶縁膜２１２になる。なお酸素プラズマの活性種は、配線溝２０２の下方に入り込むにつれて少なくなる。このため、側壁絶縁膜２１２の上端は、下端より幅広になる。なお絶縁膜２１０が酸化シリコン膜である場合、ボロンをイオン注入することにより、側壁絶縁膜２１２が形成される。
次いで図３（ｂ）に示すように、絶縁膜２２０上、並びに配線溝２０２の側壁上及び底面上に、バリアメタル膜２４２をスパッタリング法により形成する。バリアメタル膜２４２は、例えばＴａＮ膜とＴａをこの順に下から積層した積層膜である。次いでバリアメタル膜２４２上にシード膜（図示せず）をスパッタリング法により形成する。次いでシード膜をシードとしてめっきを行うことにより、バリアメタル膜２４２上に金属膜２４４を形成する。
次いで図４（ａ）に示すように、金属膜２４４に対して熱処理を行った後、絶縁膜２２０上に位置する金属膜２４４及びバリアメタル膜２４２をＣＭＰ法により除去する。このとき、絶縁膜２２０も除去する。これにより、絶縁膜２１０に配線２４０が埋め込まれる。この工程において、側壁絶縁膜の上面は、配線２４０の上面と同一面を形成するようになる。
次いで図４（ｂ）に示すように、絶縁膜２１０をウェットエッチングにより除去する。エッチング液には、例えばＤＨＦ（希釈フッ化水素）液が用いられる。上記したように、側壁絶縁膜２１２は絶縁膜２１０を酸化することにより形成されている。このため、側壁絶縁膜２１２は絶縁膜２１０よりエッチング速度が遅くなり、その結果、側壁絶縁膜２１２はエッチングされずに配線２４０の側壁に残る。
次いで図５（ａ）に示すように、絶縁膜１００上、複数の配線２４０上、及び側壁絶縁膜２１２上に絶縁膜３０２を形成する。次いで絶縁膜３０２上に、層間絶縁膜３００を形成する。層間絶縁膜３００は、例えばＣＶＤ法により形成される。この工程において、絶縁膜３０２は側壁絶縁膜２１２の相互間には入り込まず、その結果、エアギャップ２１４が形成される。
次いで図５（ｂ）に示すように、層間絶縁膜３００上に絶縁膜３１０をＣＶＤ法により形成する。絶縁膜３１０の材料は、絶縁膜２１０と同様である。次いで、絶縁膜３１０に配線溝３０４及び接続孔３０６を形成する。これらを形成する方法は、絶縁膜２１０に配線溝２０２を形成する工程と同様である。このため、配線溝３０４の側面には、側壁絶縁膜３１２が形成される。
なお接続孔３０６の底部は、絶縁膜３０２を貫通している。このため、接続孔３０６を形成するためのドライエッチング工程の最終工程では、エッチングガスは、絶縁膜３０２をエッチングするための組成になっている。
この工程において、接続孔３０６及び配線溝３０４に位置ずれが生じることがある。これに対して本実施形態では、配線２４０の側壁には側壁絶縁膜２１２が形成されている。このため、エアギャップ２１４と接続孔３０６がつながるためには、接続孔３０６を形成する工程において側壁絶縁膜２１２がエッチングされる必要がある。一方、側壁絶縁膜２１２は、絶縁膜２１０を酸化することにより形成されているため、絶縁膜３０２をエッチングするときの条件では、エッチングされにくい。このため、接続孔３０６及び配線溝３０４に位置ずれが生じても、エアギャップ２１４が接続孔３０６につながることを抑制できる。
次いで図６に示すように、接続孔３０６及び配線溝３０４にバリアメタル膜３４２を形成する。次いで、接続孔３０６にビア３４４を埋め込むとともに、配線溝３０４に配線３４０を埋め込む。バリアメタル膜３４２、ビア３４４、及び配線３４０の形成方法は、バリアメタル膜２４２及び配線２４０を形成する方法と同様である。
その後、図１に示すように、絶縁膜３１０を除去する。この工程において、側壁絶縁膜３１２はエッチングされずに配線３４０の側壁に残る。その後、層間絶縁膜３００上、配線３４０上、及び側壁絶縁膜３１２上に絶縁膜４０２を形成する。次いで絶縁膜４０２上に、層間絶縁膜４００を形成する。
図７は、図４（ｂ）に示した工程において、側壁絶縁膜２１２が残る理由を説明するための図である。図７（ａ）に示すように、水素化シロキサン膜は、Ｓｉ−Ｏの一部がＳｉ−Ｈになっている。そして水素化シロキサン膜を酸素プラズマで処理すると、酸素プラズマ中の活性酸素（例えば酸素イオンや活性酸素）により、図７（ｂ）に示すように、Ｓｉ−Ｈの少なくとも一部がＳｉ−Ｏになる。このとき、Ｓｉにはダングリングボンドは形成されにくい。また、Ｓｉ−ＯはＳｉ−Ｈよりも結合力が強い。このように、側壁絶縁膜２１２は、絶縁膜２１０よりもＳｉ−Ｈ結合が少ないため、絶縁膜２１０がエッチングされる条件においてもエッチングされにくくなる。
図８は、参考例として、絶縁膜２１０としてオリガノポリシロキサンを用いた場合の側壁絶縁膜２１２の分子構造を示す図である。図８（ａ）に示すように、オリガノポリシロキサンは、Ｓｉ−Ｏ結合の一部がＳｉ−ＣＨ３結合になっている。そしてオリガノポリシロキサンを酸素プラズマで処理すると、図８（ｂ）に示すように、Ｓｉ−ＣＨ３結合の一部はＳｉ―Ｏ結合になるが、Ｓｉにダングリングボンドも形成されてしまう。このため、絶縁膜２１０がエッチングされる条件において側壁絶縁膜２１２はエッチングされやすくなる。また側壁絶縁膜２１２が残ったとしても、側壁絶縁膜２１２は吸水しやすくなってしまうため、配線間容量を増大させてしまう。
次に、本実施形態の作用及び効果について説明する。本実施形態によれば、配線２４０の側壁には側壁絶縁膜２１２が形成されている。そしてエアギャップ２１４は、側壁絶縁膜２１２の相互間に位置している。一方、側壁絶縁膜２１２は、絶縁膜３０２とは異なる材料により形成されており、膜質が絶縁膜３０２とは異なるため、絶縁膜３０２をエッチングする条件では、絶縁膜３０２よりエッチングレートが低い。このため、接続孔３０６及び配線溝３０４に位置ずれが生じても、エアギャップ２１４が接続孔３０６につながることを抑制できる。
（第２の実施形態）
図９〜図１２は、第２の実施形態に係る半導体装置の製造方法を示す断面図である。本実施形態によって製造される半導体装置は、配線２４０，３４０上にキャップ金属膜２４１，３４１を有している点を除いて、第１の実施形態に係る半導体装置と同様の構成である。
まず基板（図示せず）にトランジスタを形成する。次いで基板上に絶縁膜１００、絶縁膜２１０、配線溝２０２、側壁絶縁膜２１２、バリアメタル膜２４２、及び配線２４０を形成する。これらの形成方法は、第１の実施形態と同様である。
次いで、図９（ｂ）に示すように、選択ＣＶＤ法を用いて、配線２４０上にキャップ金属膜２４１を形成する。キャップ金属膜２４１は、例えばＷであるが、Ｃｏ、Ｓｉ、Ａｇ、Ｍｇ、Ｂｅ、Ｚｎ、Ｐｄ、Ｃｄ、Ａｕ、Ｈｇ、Ｐｔ、Ｚｒ、Ｔｉ、Ｓｎ、Ｎｉ、Ｆｅ、ＣｏＷＰ、又はＣｏＷＢであってもよい。またキャップ金属膜２４１として、Ｎｉなどの無電解めっき法により形成することができる金属を用いる場合は、キャップ金属膜２４１を無電解めっき法により形成しても良い。この工程において、絶縁膜２１０上に選択不良の金属２４３が形成されることがある。
その後、図１０（ａ）に示すように、絶縁膜２１０をウェットエッチングにより除去する。この工程において、選択不良の金属２４３も除去される。
その後、図１０（ｂ）に示すように、絶縁膜３０２、層間絶縁膜３００、及びエアギャップ２１４を形成する。これらの形成方法は、第１の実施形態と同様である。
次いで図１１（ａ）に示すように、絶縁膜３１０、配線３４０、ビア３４４、バリアメタル膜３４２、及び側壁絶縁膜３１２を形成する。これらの形成方法は、第１の実施形態と同様である。
次いで、選択ＣＶＤ法を用いて、配線３４０上にキャップ金属膜３４１を形成する。キャップ金属膜３４１の材料及び形成方法は、キャップ金属膜２４１と同様である。この工程において、絶縁膜３１０上に選択不良の金属３４３が形成されることがある。
その後、図１１（ａ）に示すように、絶縁膜３１０をウェットエッチングにより除去する。この工程において、選択不良の金属３４３も除去される。
その後、図１２に示すように、絶縁膜４０２及び層間絶縁膜４００を形成する。これらの形成方法は、第１の実施形態と同様である。
本実施形態によっても、第１の実施形態と同様の効果を得ることができる。また配線２４０，３４０にキャップ金属膜２４１，３４１を形成するときに選択不良の金属２４３，３４３が形成されることもあるが、これら金属２４３，３４３は絶縁膜２１０，３１０とともに除去されるため、半導体装置に残留しにくくなる。従って、半導体装置の信頼性が向上する。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
５０ レジストパターン
１００ 絶縁膜
２０２ 配線溝
２１０ 絶縁膜
２１２ 側壁絶縁膜
２１４ エアギャップ
２２０ 絶縁膜
２３０ 反射防止膜
２４０ 配線
２４１ キャップ金属膜
２４２ バリアメタル膜
２４３ 金属
２４４ 金属膜
３００ 層間絶縁膜
３０２ 絶縁膜
３０４ 配線溝
３０６ 接続孔
３１０ 絶縁膜
３１２ 側壁絶縁膜
３４０ 配線
３４１ キャップ金属膜
３４２ バリアメタル膜
３４３ 金属
３４４ ビア
４００ 層間絶縁膜
４０２ 絶縁膜

Claims (9)

  1. 互いに平行に延伸している複数の配線と、
    前記複数の配線それぞれの側壁に形成された側壁絶縁膜と、
    前記複数の配線それぞれの相互間に形成され、複数の前記側壁絶縁膜の間に位置するエアギャップと、
    前記複数の配線上、前記複数の側壁絶縁膜および前記エアギャップ上に形成されている絶縁膜と、
    前記絶縁膜を貫通しており、いずれかの前記配線に接続するビアと、
    を備え、
    前記側壁絶縁膜は、前記絶縁膜がエッチングされる条件では前記絶縁膜よりエッチングレートが低い材料により形成されている半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記側壁絶縁膜の上端は、平面になっており、かつ前記側壁絶縁膜の下端より幅広になっている半導体装置。
  3. 請求項２に記載の半導体装置において、
    前記側壁絶縁膜と前記配線の上面は、同一面を形成している半導体装置。
  4. 請求項１〜３のいずれか一項に記載の半導体装置において、
    前記側壁絶縁膜は、水素化シロキサン膜を酸化した膜である半導体装置。
  5. 請求項１〜４のいずれか一項に記載の半導体装置において、
    前記配線の上面を覆うキャップ金属膜をさらに備える半導体装置。
  6. 第１絶縁膜上に、第２絶縁膜を形成する工程と、
    前記第２絶縁膜に、互いに平行に延伸している複数の配線溝を形成し、かつ前記複数の配線溝の側壁を変質させることにより、変質膜を形成する工程と、
    前記複数の配線溝に導電膜を埋め込むことにより、複数の配線を形成する工程と、
    前記第２絶縁膜をエッチングにより除去し、かつ前記変質膜を前記配線の側壁に残す工程と、
    前記第１絶縁膜上、前記複数の配線上、及び前記変質膜上に絶縁膜を形成すると共に、前記複数の配線の相互間にエアギャップを形成する工程と、
    前記絶縁膜を貫通し、いずれかの前記配線に接続するビアを形成する工程と、
    を備え、
    前記変質膜は、前記絶縁膜がエッチングされる条件では前記絶縁膜よりエッチングレートが低い材料により形成されている半導体装置の製造方法。
  7. 請求項６に記載の半導体装置の製造方法において、
    前記複数の配線溝を形成する工程は、前記第２絶縁膜上にマスクパターンを形成する工程と、前記マスクパターンをマスクとして前記第２絶縁膜をエッチングする工程と、
    を備え、
    前記変質膜を形成する工程において、前記マスクパターンをプラズマ処理により除去すると共に、前記プラズマ処理により前記変質膜を形成する半導体装置の製造方法。
  8. 請求項７に記載の半導体装置の製造方法において、
    前記第２絶縁膜は水素化シロキサンを用いて形成され、
    前記プラズマ処理において、酸素含有ガスをプラズマ化する半導体装置の製造方法。
  9. 請求項６〜８のいずれか一項に記載の半導体装置の製造方法において、
    前記複数の配線を形成した後、前記第２絶縁膜を除去する工程の前に、前記配線の上面覆うキャップ金属膜を選択ＣＶＤ法により形成する工程をさらに備える半導体装置の製造方法。
JP2010178684A 2010-08-09 2010-08-09 半導体装置及び半導体装置の製造方法 Pending JP2012038961A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010178684A JP2012038961A (ja) 2010-08-09 2010-08-09 半導体装置及び半導体装置の製造方法
US13/204,163 US20120032344A1 (en) 2010-08-09 2011-08-05 Semiconductor device and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010178684A JP2012038961A (ja) 2010-08-09 2010-08-09 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2012038961A true JP2012038961A (ja) 2012-02-23

Family

ID=45555550

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010178684A Pending JP2012038961A (ja) 2010-08-09 2010-08-09 半導体装置及び半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20120032344A1 (ja)
JP (1) JP2012038961A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018186226A (ja) * 2017-04-27 2018-11-22 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体
CN112928095A (zh) * 2021-02-03 2021-06-08 长鑫存储技术有限公司 互连结构及其制备方法、半导体结构
US11515201B2 (en) 2019-10-25 2022-11-29 Samsung Electronics Co., Ltd. Integrated circuit device including air gaps and method of manufacturing the same

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012009490A (ja) * 2010-06-22 2012-01-12 Toshiba Corp 半導体装置およびその製造方法
US9484259B2 (en) 2011-09-21 2016-11-01 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming protection and support structure for conductive interconnect structure
KR102003881B1 (ko) * 2013-02-13 2019-10-17 삼성전자주식회사 반도체 소자 및 그 제조 방법
US9159671B2 (en) 2013-11-19 2015-10-13 International Business Machines Corporation Copper wire and dielectric with air gaps
KR102167603B1 (ko) * 2014-01-06 2020-10-19 삼성전자주식회사 배선 구조물 형성 방법 및 반도체 장치의 제조 방법
US9330969B2 (en) * 2014-02-12 2016-05-03 Sandisk Technologies Inc. Air gap formation between bit lines with top protection
US9847249B2 (en) * 2014-11-05 2017-12-19 Sandisk Technologies Llc Buried etch stop layer for damascene bit line formation
US9831174B1 (en) 2016-05-31 2017-11-28 Globalfoundries Inc. Devices and methods of forming low resistivity noble metal interconnect
US20170345766A1 (en) * 2016-05-31 2017-11-30 Globalfoundries Inc. Devices and methods of forming low resistivity noble metal interconnect with improved adhesion
EP3479397B1 (en) * 2016-07-01 2021-05-19 INTEL Corporation Dielectric helmet-based approaches for back end of line (beol) interconnect fabrication and structures resulting therefrom
US9786760B1 (en) * 2016-09-29 2017-10-10 International Business Machines Corporation Air gap and air spacer pinch off
US10811310B2 (en) * 2018-10-31 2020-10-20 International Business Machines Corporation Metal spacer self aligned double patterning with airgap integration
US11557509B1 (en) * 2018-12-21 2023-01-17 Applied Materials, Inc. Self-alignment etching of interconnect layers
US11658041B2 (en) 2020-05-28 2023-05-23 Applied Materials, Inc. Methods of modifying portions of layer stacks
US20220157708A1 (en) * 2020-11-17 2022-05-19 Intel Corporation Vertical metal splitting using helmets and wrap-around dielectric spacers

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004193431A (ja) * 2002-12-12 2004-07-08 Renesas Technology Corp 半導体装置およびその製造方法
JP2006269537A (ja) * 2005-03-22 2006-10-05 Toshiba Corp 半導体装置の製造方法及び半導体装置
JP2007141985A (ja) * 2005-11-16 2007-06-07 Hitachi Ltd 半導体集積回路装置の製造方法
WO2007132879A1 (ja) * 2006-05-17 2007-11-22 Nec Corporation 半導体装置、半導体装置の製造方法及び半導体製造装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6577011B1 (en) * 1997-07-10 2003-06-10 International Business Machines Corporation Chip interconnect wiring structure with low dielectric constant insulator and methods for fabricating the same
US6815329B2 (en) * 2000-02-08 2004-11-09 International Business Machines Corporation Multilayer interconnect structure containing air gaps and method for making
JP3676784B2 (ja) * 2003-01-28 2005-07-27 Ｎｅｃエレクトロニクス株式会社 半導体装置およびその製造方法
JP4092220B2 (ja) * 2003-01-31 2008-05-28 Ｎｅｃエレクトロニクス株式会社 半導体装置およびその製造方法
JP4346358B2 (ja) * 2003-06-20 2009-10-21 Ｎｅｃエレクトロニクス株式会社 化学増幅型レジスト組成物およびそれを用いた半導体装置の製造方法、パターン形成方法
JP4878434B2 (ja) * 2004-09-22 2012-02-15 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7973409B2 (en) * 2007-01-22 2011-07-05 International Business Machines Corporation Hybrid interconnect structure for performance improvement and reliability enhancement
US7868455B2 (en) * 2007-11-01 2011-01-11 Taiwan Semiconductor Manufacturing Company, Ltd. Solving via-misalignment issues in interconnect structures having air-gaps
US8071459B2 (en) * 2008-04-17 2011-12-06 Freescale Semiconductor, Inc. Method of sealing an air gap in a layer of a semiconductor structure and semiconductor structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004193431A (ja) * 2002-12-12 2004-07-08 Renesas Technology Corp 半導体装置およびその製造方法
JP2006269537A (ja) * 2005-03-22 2006-10-05 Toshiba Corp 半導体装置の製造方法及び半導体装置
JP2007141985A (ja) * 2005-11-16 2007-06-07 Hitachi Ltd 半導体集積回路装置の製造方法
WO2007132879A1 (ja) * 2006-05-17 2007-11-22 Nec Corporation 半導体装置、半導体装置の製造方法及び半導体製造装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018186226A (ja) * 2017-04-27 2018-11-22 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体
US11515201B2 (en) 2019-10-25 2022-11-29 Samsung Electronics Co., Ltd. Integrated circuit device including air gaps and method of manufacturing the same
US11862514B2 (en) 2019-10-25 2024-01-02 Samsung Electronics Co., Ltd. Integrated circuit device including air gaps and method of manufacturing the same
CN112928095A (zh) * 2021-02-03 2021-06-08 长鑫存储技术有限公司 互连结构及其制备方法、半导体结构
CN112928095B (zh) * 2021-02-03 2022-03-15 长鑫存储技术有限公司 互连结构及其制备方法、半导体结构

Also Published As

Publication number Publication date
US20120032344A1 (en) 2012-02-09

Similar Documents

Publication Publication Date Title
JP2012038961A (ja) 半導体装置及び半導体装置の製造方法
US7741228B2 (en) Method for fabricating semiconductor device
JP5089575B2 (ja) 相互接続構造体及びその製造方法
JP5898991B2 (ja) 半導体装置および半導体装置の製造方法
JP2010258215A (ja) 半導体装置及び半導体装置の製造方法
JP2009194286A (ja) 半導体装置及びその製造方法
JP2010258213A (ja) 半導体装置及び半導体装置の製造方法
JP5305651B2 (ja) 回路の配線構造および集積回路の配線構造の製作方法
JP2007019508A (ja) 相互接続配線内における複数のエアギャップの横方向分布の制御
JPWO2007078011A1 (ja) 多層配線の製造方法と多層配線構造
WO2007091574A1 (ja) 多層配線構造および多層配線の製造方法
JP2011009581A (ja) 半導体装置の製造方法及びその半導体装置
JP2007294625A (ja) 半導体装置の製造方法
JP2009182000A (ja) 半導体装置およびその製造方法
TW200816380A (en) Semiconductor device and method for manufacturing semiconductor device
JP2004014901A (ja) 半導体装置とその製造方法
JP2007157959A (ja) 半導体装置の製造方法および半導体装置
JP2012134422A (ja) 半導体装置及びその製造方法
JP3526289B2 (ja) 半導体装置の製造方法
JP2006253666A (ja) 半導体装置およびその製造方法
JP2004119872A (ja) 半導体装置の製造方法
JP2007220738A (ja) 半導体装置の製造方法
JP2006196642A (ja) 半導体装置およびその製造方法
KR100607363B1 (ko) 저유전율 절연막을 이용한 금속간 절연막 및 그 형성방법
KR100960934B1 (ko) 반도체 소자의 금속배선 및 그 형성방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140228

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140701