JP2007019508A - 相互接続配線内における複数のエアギャップの横方向分布の制御 - Google Patents
相互接続配線内における複数のエアギャップの横方向分布の制御 Download PDFInfo
- Publication number
- JP2007019508A JP2007019508A JP2006184901A JP2006184901A JP2007019508A JP 2007019508 A JP2007019508 A JP 2007019508A JP 2006184901 A JP2006184901 A JP 2006184901A JP 2006184901 A JP2006184901 A JP 2006184901A JP 2007019508 A JP2007019508 A JP 2007019508A
- Authority
- JP
- Japan
- Prior art keywords
- interconnect structure
- layer
- integrated circuit
- trench
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
Abstract
【解決手段】集積回路を製造するための方法であって、−集積回路をなす相互接続構造積層体(10)を形成し;−相互接続構造積層体の表面(15)上に、エアキャビティの形成を意図した規定部分(14)を規定し;−基板の表面の規定部分を取り囲む少なくとも1つのトレンチ領域を規定するとともに、トレンチ領域内において相互接続構造積層体内に少なくとも1つのトレンチ(34)を形成し;−トレンチをコーティングするようにして硬質マスク層(26)を成膜し;−除去剤(24)を使用することによって透過材料を透過させつつ犠牲材料を除去することにより、基板の表面の規定部分の下方に、少なくとも1つのエアキャビティ(32)を形成する。
【選択図】図6G
Description
14 規定部分
15 表面
18 犠牲材料
20 下層金属ライン
21 上層金属レベル
22 透過材料
24 除去剤
26 硬質マスク層
32 エアキャビティ
34 トレンチ
Claims (17)
- 集積回路を製造するための方法であって、
−少なくとも1つの相互接続構造層を備えたものとして、集積回路をなす相互接続構造積層体(10)を形成し、この場合、前記相互接続構造層を、犠牲材料(18)と、除去剤の拡散を可能とし得る透過材料(22)と、を有したものとし;
−前記相互接続構造積層体の表面(15)上に、エアキャビティの形成を意図した規定部分(14)を規定し、その際、その規定部分(14)を、前記表面よりも小さなものとし;
−基板の前記表面の前記規定部分を取り囲む少なくとも1つのトレンチ領域を規定するとともに、前記トレンチ領域内において前記相互接続構造積層体内に少なくとも1つのトレンチ(34)を形成し;
−前記トレンチをコーティングするようにして硬質マスク層(26)を成膜し;
−前記除去剤(24)を使用することによって前記透過材料を透過させつつ前記犠牲材料を除去することにより、前記基板の前記表面の前記規定部分の下方に、少なくとも1つのエアキャビティ(32)を形成する;
ことを特徴とする方法。 - 請求項1記載の方法において、
前記規定部分を取り囲む少なくとも1つのトレンチ領域を規定する前記ステップに代えて、なおかつ、前記トレンチをコーティングするようにして硬質マスク層を成膜する前記ステップに代えて、
−前記相互接続構造積層体の前記表面の上方に追加的な透過層を形成し、その後、前記硬質マスク層(26)と、リソグラフィープロセスに対するレジスト層と、を成膜し;
−マスクを使用することによって前記透過層と前記硬質マスク層とをエッチングし、これにより、エアキャビティを形成したくない少なくとも1つの領域(16a;16b)を露出させ;
−第2リソグラフィーステップを行い、これにより、前記集積回路をなす前記相互接続構造積層体の前記基板の前記表面上に、エアキャビティを形成すべき部分を規定する;
ことを特徴とする方法。 - 請求項1記載の方法において、
さらに、第2硬質マスク層を成膜することによって前記トレンチをさらに厚くすることを特徴とする方法。 - 請求項2記載の方法において、
前記硬質マスク層の成膜に際しては、化学気相蒸着技術を使用することを特徴とする方法。 - 請求項1〜4のいずれか1項に記載の方法において、
前記エアキャビティの形成に先立って、
前記相互接続構造積層体内に複数の導電ラインおよび貫通導体(31)を形成することを特徴とする方法。 - 請求項1〜5のいずれか1項に記載の方法において、
前記相互接続構造積層体内において、前記犠牲材料に対する前記除去剤の横方向拡散を制御することを特徴とする方法。 - 請求項1〜6のいずれか1項に記載の方法において、
前記少なくとも1つのトレンチの形成に際しては、前記相互接続構造積層体の底面(34b)までには到達しないような深さでもって前記トレンチを形成することを特徴とする方法。 - 請求項1〜7のいずれか1項に記載の方法において、
前記規定部分の下方に少なくとも1つのエアキャビティを形成するという前記ステップに引き続いて、上層金属レベル(21)を形成することを特徴とする方法。 - 請求項6記載の方法において、
前記上層金属レベルの形成に際しては、化学気相蒸着プロセスを使用してまたはスピンオン成膜プロセスを使用して、上層誘電体レベルを成膜することを特徴とする方法。 - 請求項6または7記載の方法において、
前記除去剤の透過を可能とする透過層を、前記上層金属レベル内における絶縁層として、形成することを特徴とする方法。 - 請求項8記載の方法において、
前記相互接続構造積層体の下層金属ライン(20)と、除去によるエアキャビティの形成後に成膜された前記硬質マスク層(26)に関連した上層金属レベル(21)と、の双方によって、前記透過層を機械的に安定化させることを特徴とする方法。 - 集積回路であって、
−相互接続構造積層体(10)の表面(15)上において、エアキャビティの形成を意図した規定部分(14)であるとともに、基板の前記表面よりも小さなものとされた規定部分(14)と;
−少なくとも1つの相互接続構造層を備えているような、集積回路をなす相互接続構造積層体(10)であるとともに、前記相互接続構造層が、犠牲材料(18)と透過材料(22)とを有しているような、集積回路をなす相互接続構造積層体(10)と;
−前記基板の前記表面の前記規定部分を取り囲む1つのトレンチ領域、および、このトレンチ領域に関し前記相互接続構造積層体内に形成された少なくとも1つのトレンチ(34)と;
−前記トレンチをコーティングする硬質マスク層(26)と;
−除去剤(24)を使用することによって前記透過材料を透過させつつ前記犠牲材料を除去することにより形成され、前記基板の前記表面の前記規定部分の下方に位置した、少なくとも1つのエアキャビティ(32)と;
を具備していることを特徴とする集積回路。 - 請求項12記載の集積回路において、
前記相互接続構造積層体が、複数の導電ラインおよび貫通導体(31)を備えていることを特徴とする集積回路。 - 請求項12または13記載の集積回路において、
前記トレンチの深さが、前記相互接続構造積層体の底面(34b)までには到達しない深さとされていることを特徴とする集積回路。 - 請求項12〜14のいずれか1項に記載の集積回路において、
さらに、上層金属レベル(21)を具備していることを特徴とする集積回路。 - 請求項15記載の集積回路において、
さらに、前記除去剤の透過を可能とする透過層を、前記上層金属レベル内における絶縁層として、具備していることを特徴とする集積回路。 - 請求項12〜16のいずれか1項に記載の集積回路において、
さらに、前記相互接続構造積層体の下層金属ライン(20)と、前記硬質マスク層(26)に関連した上層金属レベル(21)と、によって安定化されかつ堅固に配置された透過層を具備していることを特徴とする集積回路。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP05291485 | 2005-07-08 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007019508A true JP2007019508A (ja) | 2007-01-25 |
Family
ID=37743067
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006184901A Ceased JP2007019508A (ja) | 2005-07-08 | 2006-07-04 | 相互接続配線内における複数のエアギャップの横方向分布の制御 |
Country Status (4)
Country | Link |
---|---|
US (2) | US7605071B2 (ja) |
JP (1) | JP2007019508A (ja) |
CN (1) | CN100541760C (ja) |
TW (1) | TW200721379A (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007019508A (ja) * | 2005-07-08 | 2007-01-25 | Stmicroelectronics (Crolles 2) Sas | 相互接続配線内における複数のエアギャップの横方向分布の制御 |
JP4929254B2 (ja) * | 2008-09-02 | 2012-05-09 | 株式会社東芝 | 半導体装置の製造方法 |
US8242600B2 (en) * | 2009-05-19 | 2012-08-14 | International Business Machines Corporation | Redundant metal barrier structure for interconnect applications |
JP2011009581A (ja) * | 2009-06-26 | 2011-01-13 | Renesas Electronics Corp | 半導体装置の製造方法及びその半導体装置 |
US8278730B2 (en) | 2009-10-28 | 2012-10-02 | Infineon Technologies Austria Ag | High voltage resistance coupling structure |
US8456009B2 (en) | 2010-02-18 | 2013-06-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structure having an air-gap region and a method of manufacturing the same |
WO2013101096A1 (en) * | 2011-12-29 | 2013-07-04 | Intel Corporation | Airgap interconnect with hood layer and method of forming |
US9431294B2 (en) * | 2014-10-28 | 2016-08-30 | GlobalFoundries, Inc. | Methods of producing integrated circuits with an air gap |
US10910416B2 (en) * | 2016-08-25 | 2021-02-02 | Sony Semiconductor Solutions Corporation | Semiconductor device, image pickup device, and method for manufacturing semiconductor device |
US11367682B2 (en) * | 2016-09-30 | 2022-06-21 | Intel Corporation | Vias and gaps in semiconductor interconnects |
US10468409B2 (en) * | 2018-03-14 | 2019-11-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | FinFET device with oxidation-resist STI liner structure |
CN117393536A (zh) * | 2020-04-27 | 2024-01-12 | 联华电子股份有限公司 | 半导体元件及其制造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000269327A (ja) * | 1999-03-15 | 2000-09-29 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2001217312A (ja) * | 2000-02-07 | 2001-08-10 | Sony Corp | 半導体装置およびその製造方法 |
JP2002353303A (ja) * | 2001-05-23 | 2002-12-06 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
US20040229454A1 (en) * | 2003-02-18 | 2004-11-18 | Stmicroelectronics Sa | Process for fabricating an integrated electronic circuit that incorporates air gaps |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5461003A (en) * | 1994-05-27 | 1995-10-24 | Texas Instruments Incorporated | Multilevel interconnect structure with air gaps formed between metal leads |
JP2921759B1 (ja) * | 1998-03-31 | 1999-07-19 | 株式会社半導体理工学研究センター | 半導体装置の製造方法 |
US6245658B1 (en) * | 1999-02-18 | 2001-06-12 | Advanced Micro Devices, Inc. | Method of forming low dielectric semiconductor device with rigid, metal silicide lined interconnection system |
US6306754B1 (en) * | 1999-06-29 | 2001-10-23 | Micron Technology, Inc. | Method for forming wiring with extremely low parasitic capacitance |
US6265321B1 (en) * | 2000-04-17 | 2001-07-24 | Chartered Semiconductor Manufacturing Ltd. | Air bridge process for forming air gaps |
TWI227043B (en) * | 2000-09-01 | 2005-01-21 | Koninkl Philips Electronics Nv | Method of manufacturing a semiconductor device |
TW476135B (en) * | 2001-01-09 | 2002-02-11 | United Microelectronics Corp | Manufacture of semiconductor with air gap |
JP2007019508A (ja) * | 2005-07-08 | 2007-01-25 | Stmicroelectronics (Crolles 2) Sas | 相互接続配線内における複数のエアギャップの横方向分布の制御 |
TW200746355A (en) * | 2005-07-12 | 2007-12-16 | St Microelectronics Crolles 2 | Integration control and reliability enhancement of interconnect air cavities |
-
2006
- 2006-07-04 JP JP2006184901A patent/JP2007019508A/ja not_active Ceased
- 2006-07-04 TW TW095124265A patent/TW200721379A/zh unknown
- 2006-07-07 US US11/482,520 patent/US7605071B2/en not_active Expired - Fee Related
- 2006-07-07 CN CNB2006100984595A patent/CN100541760C/zh not_active Expired - Fee Related
-
2009
- 2009-10-19 US US12/581,370 patent/US8110879B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000269327A (ja) * | 1999-03-15 | 2000-09-29 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2001217312A (ja) * | 2000-02-07 | 2001-08-10 | Sony Corp | 半導体装置およびその製造方法 |
JP2002353303A (ja) * | 2001-05-23 | 2002-12-06 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
US20040229454A1 (en) * | 2003-02-18 | 2004-11-18 | Stmicroelectronics Sa | Process for fabricating an integrated electronic circuit that incorporates air gaps |
Also Published As
Publication number | Publication date |
---|---|
US20100038797A1 (en) | 2010-02-18 |
US20070037380A1 (en) | 2007-02-15 |
CN1956165A (zh) | 2007-05-02 |
US8110879B2 (en) | 2012-02-07 |
US7605071B2 (en) | 2009-10-20 |
CN100541760C (zh) | 2009-09-16 |
TW200721379A (en) | 2007-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007019508A (ja) | 相互接続配線内における複数のエアギャップの横方向分布の制御 | |
JP3790469B2 (ja) | 半導体装置 | |
JP4334589B2 (ja) | 半導体装置、およびその製造方法 | |
US6211561B1 (en) | Interconnect structure and method employing air gaps between metal lines and between metal layers | |
US11011421B2 (en) | Semiconductor device having voids and method of forming same | |
US7704869B2 (en) | Method of fabricating ultra-deep vias and three-dimensional integrated circuits using ultra-deep vias | |
JP2012038961A (ja) | 半導体装置及び半導体装置の製造方法 | |
KR20060015515A (ko) | 멀티레벨 상호접속 구조를 제조하기 위한 방법 | |
TW201349411A (zh) | 半導體裝置及半導體裝置的製造方法 | |
US7692308B2 (en) | Microelectronic circuit structure with layered low dielectric constant regions | |
WO2007078011A1 (ja) | 多層配線の製造方法と多層配線構造 | |
JP5400355B2 (ja) | 半導体装置 | |
US20040121581A1 (en) | Method of forming dual-damascene structure | |
WO2009033837A2 (en) | Method of fabricating ultra-deep vias and three-dimensional integrated circuits using ultra-deep vias | |
JP2012134422A (ja) | 半導体装置及びその製造方法 | |
JP2004119872A (ja) | 半導体装置の製造方法 | |
KR101153225B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
JP3986674B2 (ja) | 半導体装置、その製造方法及び層間絶縁膜の形成方法 | |
EP1742260A2 (en) | Controlling lateral distribution of air gaps in interconnects | |
JP2003086679A (ja) | 集積回路装置およびその製造方法 | |
US6642139B1 (en) | Method for forming interconnection structure in an integration circuit | |
KR20040059466A (ko) | 반도체 소자의 금속 배선용 갭필 형성 방법 | |
JP2003110017A (ja) | 半導体装置およびその製造方法 | |
JP2007088506A (ja) | 半導体装置、その製造方法及び層間絶縁膜の形成方法 | |
KR100776141B1 (ko) | 반도체 장치의 금속 배선 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090527 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110817 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110817 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120327 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120329 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120605 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120703 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120828 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120918 |
|
A045 | Written measure of dismissal of application [lapsed due to lack of payment] |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20130129 |