TW201349411A - 半導體裝置及半導體裝置的製造方法 - Google Patents

半導體裝置及半導體裝置的製造方法 Download PDF

Info

Publication number
TW201349411A
TW201349411A TW102100545A TW102100545A TW201349411A TW 201349411 A TW201349411 A TW 201349411A TW 102100545 A TW102100545 A TW 102100545A TW 102100545 A TW102100545 A TW 102100545A TW 201349411 A TW201349411 A TW 201349411A
Authority
TW
Taiwan
Prior art keywords
wiring
interlayer insulating
insulating layer
air gap
semiconductor device
Prior art date
Application number
TW102100545A
Other languages
English (en)
Inventor
Daisuke Oshida
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of TW201349411A publication Critical patent/TW201349411A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61F—FILTERS IMPLANTABLE INTO BLOOD VESSELS; PROSTHESES; DEVICES PROVIDING PATENCY TO, OR PREVENTING COLLAPSING OF, TUBULAR STRUCTURES OF THE BODY, e.g. STENTS; ORTHOPAEDIC, NURSING OR CONTRACEPTIVE DEVICES; FOMENTATION; TREATMENT OR PROTECTION OF EYES OR EARS; BANDAGES, DRESSINGS OR ABSORBENT PADS; FIRST-AID KITS
    • A61F13/00—Bandages or dressings; Absorbent pads
    • A61F13/15—Absorbent pads, e.g. sanitary towels, swabs or tampons for external or internal application to the body; Supporting or fastening means therefor; Tampon applicators
    • A61F13/20—Tampons, e.g. catamenial tampons; Accessories therefor
    • A61F13/34—Means for withdrawing tampons, e.g. withdrawal strings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02697—Forming conducting materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Heart & Thoracic Surgery (AREA)
  • Biomedical Technology (AREA)
  • Epidemiology (AREA)
  • Vascular Medicine (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Animal Behavior & Ethology (AREA)
  • General Health & Medical Sciences (AREA)
  • Public Health (AREA)
  • Veterinary Medicine (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本發明的課題是在於提供一種抑制孔偏移所造成的短路，且減低配線間容量之半導體裝置。其解決手段，複數的配線(320)是設在第1層間絕緣層(310)。第1層間絕緣層(310)中的其中至少一對的配線(320)之間設有空氣間隙(500)。第2層間絕緣層(410)是設在配線(320)及第1層間絕緣層(310)上。並且，第2層間絕緣層(410)的第1底面(520)是露出於空氣間隙(500)。在此，以最近的距離鄰接的一對的配線(320)作為第1配線時，位於第1配線之間的第1層間絕緣層(310)的上端是接於第1配線的側面。第1底面(520)是位於比第1配線的上面更下方。並且，將第1配線之間的寬度設為a，將第1層間絕緣層(310)之中第1底面(520)所接的寬度設為b時，b/a≦0.5。

Description

半導體裝置及半導體裝置的製造方法
本發明是有關半導體裝置及半導體裝置的製造方法。
近年來，在多層配線層中設有空氣間隙(air-gap)的半導體裝置被提案。
在專利文獻1(日本特開2007-141985號公報)是記載有以下那樣的半導體裝置的製造方法。首先，在連接孔(通孔)的形成領域形成可選擇地除去的絕緣膜之犧牲膜柱。其次，在鄰接的配線間形成層間絕緣層。此時，在該層間絕緣層形成空氣間隙(空洞)。藉此，可完全分離通孔與空氣間隙。
[先行技術文獻] [專利文獻]
[專利文獻1]日本特開2007-141985號公報
就上述的專利文獻1等所記載的方法而言，有可能無法使配線間容量減少至所望的值。因此，發明者找出難以兼顧抑制成為對象的配線上部的通孔因孔偏移而短路、及使配線間容量減低的課題。
若根據本發明，則可提供一種半導體裝置，其係具備：第1層間絕緣層；配線，其係複數設於前述第1層間絕緣層；空氣間隙，其係設於前述第1層間絕緣層中之中至少一對的前述配線之間；及第2層間絕緣層，其係設於前述配線及前述第1層間絕緣層上，第1底面露出於前述空氣間隙，將以最近的距離鄰接的前述一對的前述配線設為第1配線時，位於前述第1配線之間的前述第1層間絕緣層的上端係接於前述第1配線的側面，前述第1底面係位於比前述第1配線的上面更下方，將前述第1配線之間的寬度設為a，將前述第1層間絕緣層之中前述第1底面所接的寬度設為b時，b/a≦0.5。
若根據本發明，則可提供一種半導體裝置的 製造方法，其係具備：在半導體基板上形成第1層間絕緣層之工程；配線形成工程，其係於前述第1層間絕緣層形成複數的配線溝，在該配線溝埋入金屬，而形成複數的配線；第1溝部形成工程，其係以前述配線作為遮罩，將前述第1層間絕緣層回蝕，而於前述第1層間絕緣層之中至少一對的前述配線之間，形成具有接於前述配線的第1側面及被前述第1側面夾著的底面之第1溝部；第2溝部形成工程，其係藉由異方性蝕刻來選擇性地蝕刻至少前述第1溝部之中前述底面，而於前述第1層間絕緣層形成第2溝部；在前述配線及前述第1層間絕緣層上形成第2層間絕緣層，且埋入前述第2溝部的上部而於前述第1層間絕緣層中的其中至少一對的前述配線之間形成空氣間隙之工程。
若根據本發明，則位於以最近的距離鄰接的第1配線之間的第1層間絕緣層的上端是接於第1配線的側面。第1底面是位於比第1配線的上面更下方。並且，第1配線之間的寬度a，第1層間絕緣層之中第1底面所接的距離b是以所定的比率形成。藉此，孔偏移的通孔是被形成於接至第1配線的第2層間絕緣層中。因此，不會有孔偏移的通孔與配線經由空氣間隙而短路的情形。所以，可提供一種抑制孔偏移所造成的短路，且減低配線間容量之半導體裝置。
若根據本發明，則可提供一種抑制孔偏移所造成的短路，且減低配線間容量之半導體裝置。
10‧‧‧半導體裝置
100‧‧‧半導體基板
110‧‧‧元件分離領域
120‧‧‧源極領域
130‧‧‧汲極領域
140‧‧‧延長領域
210‧‧‧下部層間絕緣層
220‧‧‧閘極絕緣層
230‧‧‧閘極電極
240‧‧‧接觸插銷
260‧‧‧側壁絕緣膜
242‧‧‧勢壘金屬層
310‧‧‧第1層間絕緣層
320‧‧‧配線
322‧‧‧勢壘金屬層
326‧‧‧金屬蓋層
350‧‧‧第1溝部
352‧‧‧底面
360‧‧‧第2溝部
410‧‧‧第2層間絕緣層
412‧‧‧空氣間隙堆積部
440‧‧‧通孔
442‧‧‧勢壘金屬層
500‧‧‧空氣間隙
520‧‧‧第1底面
542‧‧‧第1側面
544‧‧‧第2側面
580‧‧‧短路部
圖1是表示第1實施形態的半導體裝置的構成的剖面圖。
圖2是擴大第1實施形態的半導體裝置的剖面圖。
圖3是擴大第1實施形態的半導體裝置的平面圖。
圖4是擴大第1實施形態的半導體裝置的剖面圖。
圖5是用以說明第1實施形態的空氣間隙的形狀的圖。
圖6是用以說明第1實施形態的空氣間隙的形狀的圖。
圖7是用以說明第1實施形態的半導體裝置的製造方法的剖面圖。
圖8是用以說明第1實施形態的半導體裝置的製造方法的剖面圖。
圖9是用以說明第1實施形態的半導體裝置的製造方法的剖面圖。
圖10是用以說明第1實施形態的半導體裝置的製造方法的剖面圖。
圖11是用以說明第1實施形態的半導體裝置的製造 方法的剖面圖。
圖12是用以說明第1實施形態的效果的圖。
圖13是擴大第2實施形態的半導體裝置的剖面圖。
圖14是擴大第3實施形態的半導體裝置的剖面圖。
圖15是表示第4實施形態的半導體裝置的構成的剖面圖。
圖16是表示第5實施形態的半導體裝置的構成的剖面圖。
圖17是表示第6實施形態的半導體裝置的構成的剖面圖。
以下，利用圖面來說明有關本發明的實施形態。另外，在所有的圖面中，對於同樣的構成要素附上同樣的符號，適當省略說明。
(第1實施形態)
利用圖1~圖6來說明有關第1實施形態的半導體裝置10。此半導體裝置10是具備以下的構成。複數的配線320是設在第1層間絕緣層310。第1層間絕緣層310中的其中至少一對的配線320之間設有空氣間隙500。第2層間絕緣層410是設在配線320及第1層間絕緣層310上。並且，第2層間絕緣層410的第1底面520是露出於空氣間隙500。在此，以最近的距離鄰接的一對的配線320 作為第1配線時，位於第1配線之間的第1層間絕緣層310的上端是接於第1配線的側面。第1底面520是位於比第1配線的上面更下方。並且，將第1配線之間的寬度設為a，將第1層間絕緣層310之中第1底面520所接的寬度為b時，b/a≦0.5。以下，說明詳細。
首先，利用圖1說明有關半導體裝置10的全體構造。圖1是表示第1實施形態的半導體裝置10的構成的剖面圖。
半導體基板100是例如Si基板。在以下，半導體裝置10的構成物為比A更「位於下面」時，是意指比A更位於半導體基板100側。在半導體基板100設有具有開口部(符號未圖示)的元件分離領域110。藉由LOCOS(Local Oxidation of Silicon)法來形成例如由絕緣膜的SiO2所構成的元件分離領域110。或，亦可藉由STI(Shallow Trench Isolation)法來形成元件分離領域110。
在半導體基板100之中平面視彼此離開的位置設有源極領域120及汲極領域130。源極領域120及汲極領域130之間，以接於各個的方式，設有延長領域140。
在被延長領域140夾著的領域上設有閘極絕緣層220。在閘極絕緣層220上設有閘極電極230。在閘極絕緣層220及閘極電極230的兩側的側壁設有側壁絕緣膜260。藉由該等來形成半導體元件的電晶體(MISFET： Metal Insulator Semiconductor Filed Effect Transistor)。
在半導體基板100、元件分離領域110、側壁絕緣膜260及閘極電極230上設有下部層間絕緣層210。下部層間絕緣層210是例如藉由與後述的第1層間絕緣層310同一的材料所形成。
在下部層間絕緣層210設有接觸插銷240。在接觸插銷240的底面及側面設有勢壘金屬層242。接觸插銷240是例如連接至閘極電極230。並且，接觸插銷240是在平面視不同的領域中，連接至源極領域120或汲極領域130。接觸插銷240是例如藉由W所形成。並且，勢壘金屬層242是例如藉由Ti、Ta、W或該等的氮化物所形成。
在下部層間絕緣層210上亦可設有擴散防止層(未圖示)。
在下部層間絕緣層210上設有第1層間絕緣層310。藉此，可降低半導體裝置10的配線間容量。具體而言，第1層間絕緣層310是例如SiO2、SiON、SiOC、SiOCH、SiCOH或SiOF等的膜。而且，第1層間絕緣層310亦可為例如HSQ(Hydrogen Silsequioxane)膜，MSQ(Methyl Silsequioxane)膜，其他的有機聚合物。並且，第1層間絕緣層310亦可為該等的多孔膜，MPS(Molecular Pore Stack)膜或高密度膜。另外，所謂「MPS膜」是意指形成有分子細孔的膜。所謂「高密度膜」是意指被高密度化的膜。
另外，第1層間絕緣層310是亦可為具有比介電常數低的Low-k膜(比介電常數是例如3.2以下)的絕緣膜。藉此，可減低上下及同層的配線間的配線間容量。在後述的第6實施形態中，因為可減少未形成有空氣間隙500的領域的配線間容量，所以特別有效。
在第1層間絕緣層310設有複數的配線320。在配線320的底面及側面設有勢壘金屬層322。配線320是例如含Cu。勢壘金屬層322是例如藉由Ti、Ta、W、Ru或該等的氮化物或該等的積層所形成。
配線320是例如連接至接觸插銷240。換言之，配線320是形成平面視重疊於接觸插銷240。配線320是例如經由接觸插銷240來連接至閘極電極230。在未圖示的領域中，配線320是例如經由接觸插銷240來連接至源極領域120或汲極領域130。
在配線320上亦可設有蓋層。蓋層是被設成平面視與配線320重疊。蓋層是至少藉由與第1層間絕緣層310不同的材料所形成。在此所謂的「蓋層」是在後述的第1溝部形成工程及第2溝部形成工程中具有作為配線320上的遮罩之功能。並且，所謂「蓋層」是具有防止銅(Cu)的擴散之功能。「蓋層」是在第1溝部形成工程及第2溝部形成工程中以蝕刻第1層間絕緣層310的條件藉由比第1層間絕緣層310更低蝕刻速率的材料來形成為理想。
在此是例如設有金屬蓋層326作為蓋層。藉 由設置蓋層，可安定地形成後述的空氣間隙500。蓋層的金屬蓋層326是例如含Ta、TaN、Ti、TiN、Mn、CoWP、CoWB、Co、NiB、W、Al或該等的合金的任一種。藉此，在後述的第1溝部形成工程或第2溝部形成工程中，可抑制配線320蝕刻。另外，配線320是例如藉由鑲嵌法來形成。
金屬蓋層326是例如後述般藉由使選擇性地成長於配線320上來形成。另外，金屬蓋層326是亦可不被形成於勢壘金屬層322上。
第1層間絕緣層310中的其中至少一對的配線320之間設有空氣間隙500。所謂空氣間隙500是意指設在第1層間絕緣層310的空孔。藉此，可降低配線間容量。有關空氣間隙500會在後面詳細。
在配線320及第1層間絕緣層310上設有第2層間絕緣層410。第2層間絕緣層410的第1底面520是露出於空氣間隙500。第2層間絕緣層410是例如藉由與第1層間絕緣層310同一的材料所形成。另外，第2層間絕緣層410亦可藉由與第1層間絕緣層310不同的材料所形成。並且，第1層間絕緣層310及第2層間絕緣層410亦可分別以複數層的絕緣膜所構成。
在第2層間絕緣層410設有通孔440。在通孔440的底面及側面設有勢壘金屬層442。通孔440的下端是接至配線320的上面。在配線320上設有金屬蓋層326時，通孔440是貫通該金屬蓋層326而接至配線320。通 孔440是例如藉由與配線320同一的材料所形成。勢壘金屬層442是例如藉由與勢壘金屬層322同一的材料所形成。
在第2層間絕緣層410上亦可更設有第1層間絕緣層310。在第1層間絕緣層310設有複數的配線320。位於上層的配線320是經由通孔440來連接至位於下層的配線320。並且，在第1層間絕緣層310中設有空氣間隙500。具有與該等同樣的構成的配線層亦可被複數層疊。並且，在第1層間絕緣層310及第2層間絕緣層410之間亦可設有擴散防止層(未圖示)。
在上述的多層配線構造的最上層例如設有凸塊電極(未圖示)。另外，亦可在該最上層設有電極焊墊(未圖示)，連接接合線(未圖示)。其他，例如半導體基板100是被搭載於配線基板(未圖示)上。
其次，利用圖2~圖6來詳細說明有關空氣間隙500。
圖2是擴大第1實施形態的半導體裝置10的剖面圖。圖2是表示例如配線320之中以最近的距離鄰接的配線320。以此配線320作為「第1配線」。
像圖2那樣，位於第1配線(配線320)之間的第1層間絕緣層310的上端是接於第1配線的側面。以第1層間絕緣層310之中接於第1配線的側面作為「第1側面542」。在此，第1側面542是例如平坦面。或，第1側面542亦可為曲面。並且，以第1層間絕緣層310之中 ，露出於空氣間隙500，接於空氣間隙500的底面之側面作為「第2側面544」。當空氣間隙500的底面為形成於位在下層的層間絕緣層內時，包含該層間絕緣層為止，作為第2側面544。又，換言之，「第2側面544」是後述的第2溝部360的側面。
第1層間絕緣層310之中與配線320連接的上端是位於比配線320的上面更下方。不限於第1配線，在比第1配線更分離配置的配線320也可以如此的配置來形成。在後述的第2溝部形成工程中，第1層間絕緣層310的上面是被蝕刻成至比少第1配線的上面更下方。換言之，位於第1配線(配線320)之間的第1層間絕緣層310是對於第1配線(配線320)自我整合地形成側壁形狀。
第2層間絕緣層410的第1底面520是位於比第1配線的上面更下方。藉此，即使在通孔440產生孔偏移時或因製造偏差而通孔440的直徑變大時，還是可抑制通孔440中所含的材料擴散於空氣間隙500中。因此，可抑制配線320間的短路。在此所謂的「孔偏移」是意指通孔440平面視偏移至比配線320更外側而形成。
第1底面520是例如為平坦面。第1底面520是亦可為曲面。第1底面520是亦可為突出至空氣間隙500側的凸面，或凹陷至第2層間絕緣層410側的凹面。
第1底面520是形成於比剖面視產生孔偏移的通孔440的下端的位置更下方。藉此，不會有通孔440連接至空氣間隙500的情形。
另一面，空氣間隙500的容積是根據配線320的距離來設計成所望的配線間容量以下。第1底面520是位於比配線320的高度的一半的位置更上。藉此，可不倚靠第1層間絕緣層310或第2層間絕緣層410的介電常數來使配線間容量減低。
空氣間隙500的底面是亦可位於比配線320的底面更下方。換言之，空氣間隙500的底面是亦可位於比位於下層的下部層間絕緣層210(或第2層間絕緣層410)的上面更下方。藉此，抑制通孔440的孔偏移所造成配線320的短路，且可使第1配線的配線間容量減低。另外，設在不同的位置的空氣間隙500之中，各個的底面是亦可在一定的誤差的範圍內相對地位於上下。
而且，亦可在一對的配線320與第2層間絕緣層410之間形成有氧化層(未圖示)。設有金屬蓋層326時，亦可在金屬蓋層326與第2層間絕緣層410之間形成有氧化層。此氧化層是在第1溝部形成工程及第2溝部形成工程中，形成於配線320或金屬蓋層326的上面。
其次，利用圖3來說明有關平面視的空氣間隙500的形狀。圖3是擴大第1實施形態的半導體裝置10的平面圖。圖3是表示配線320之中剖面視中心部的切剖面。圖3(a)是表示配線320平面視形成直線狀的情況。圖3(b)是表示配線320平面視彎曲的情況。
像圖3(a)及圖3(b)那樣，空氣間隙500是平面視位於一對的配線320的中心。在後述的製造方法上藉 由自動對準(self-alignment)，一對的配線320是夾著空氣間隙500來配置成對稱。藉此，一對的配線320之中，無論在哪邊的配線320側產生孔偏移，皆可抑制配線320間的短路。
像圖3(b)那樣，當配線320為平面視彎曲時，空氣間隙500是形成模仿配線320的形狀。當配線320的彎曲部分為R形狀時，空氣間隙500的彎曲部分也以模仿配線320的形狀之方式形成R形狀。
其次，利用圖4~圖6來說明有關空氣間隙500的尺寸。圖4是擴大第1實施形態的半導體裝置10的剖面圖。圖4是表示配線320之中「第1配線」。圖5及圖6是用以說明第1實施形態的空氣間隙500的形狀的圖。
說明有關圖4的各符號。在圖4中，將第1配線之間的寬度設為a。將第1層間絕緣層310之中第1底面520所接的距離設為b。將從第1層間絕緣層310的上端接於第1配線的位置到第1底面520的下端為止的深度(第2層間絕緣層410的埋入深度)設為c。將包含金屬蓋層326的配線320的高度設為d。將從配線320的底面到空氣間隙500的底面為止的深度設為e。將堆積於空氣間隙500的底面上的第2層間絕緣層410(作為空氣間隙堆積部412)的高度設為f。將空氣間隙500的底面的寬度設為g。將從第1層間絕緣層310的上端接於第1配線的位置到第1配線的上面為止的高度設為h。將平面視從配線 320的側面到第1底面520的下端為止的距離設為i。各個單位是nm。並且，將第1層間絕緣層310的第1側面542及第1配線的側面所成的角度設為θ1。第1層間絕緣層310的第2側面544及與第1配線的側面平行的面所成的角度設為θ2。
在此，利用圖5來說明有關空氣間隙堆積部412。圖5的橫軸是表示b對a的比率(b/a)。圖5的縱軸是表示被堆積於空氣間隙500的底面上的第2層間絕緣層410(空氣間隙堆積部412)的高度f。並且，圖中的實線是表示近似線。
所謂「空氣間隙堆積部412」是在堆積第2層間絕緣層410而形成第1底面520為止的期間，被堆積於空氣間隙500的底面上的第2層間絕緣層410的一部分。所謂「空氣間隙堆積部412的高度高的狀態」是意思第2層間絕緣層410之中被多餘地埋入空氣間隙500內的量多的狀態。
像圖5那樣，隨著b/a變大，有空氣間隙堆積部412的高度f變高的傾向。亦即，對於第1配線之間的寬度a，隨著平面視的第2溝部(後述360)的面積變大，難形成空氣間隙500。另外，第2溝部(360)是意指用以形成空氣間隙500的溝部。有關第2溝部(360)會在之後詳細。
而且，發明者根據此傾向，找出用以安定地形成空氣間隙500的條件。空氣間隙堆積部412的高度f 是當b/a的值大於0.5時，急劇地上昇。f是可近似於b/a的指數函數。當b/a的值大於0.5時，空氣間隙500內的空氣間隙堆積部412的量變多。並且，該空氣間隙堆積部412不一定在全部的空氣間隙500中以均一的形狀所堆積。因此，空氣間隙堆積部412的量多時，空氣間隙500的形狀可有能偏差。
對於此，當b/a的值為0.5以下時，可安定地形成空氣間隙500。因此，在第1實施形態中，用以形成空氣間隙500的條件是b/a≦0.5為理想。藉此，抑制空氣間隙500藉由第2層間絕緣層410而埋設，可使空氣間隙500的形狀形成面內均一。
另外，空氣間隙堆積部412的高度f的絕對值是依存於第1配線之間的寬度a的絕對值。因此，縱軸的單位是任意單位(a.u.)。但，空氣間隙堆積部412的高度f對於上述b/a的依存性是當第1配線之間的寬度a為40nm以下時，顯示同傾向。另一方面，當第1配線之間的寬度a比40nm長時，空氣間隙堆積部412的量顯著增加。因此，第1配線之間的寬度a是40nm以下為理想。藉此，如上述般可安定地形成空氣間隙500。
另外，藉由控制後述的第1溝部350之中底面的寬度，可控制上述的第1層間絕緣層310之中第1底面520所接的距離b。
其次，利用圖6來說明有關第2層間絕緣層410的埋入深度c。圖6的橫軸是表示第2層間絕緣層 410的埋入深度c。圖6的縱軸是表示對於無空氣間隙500的構造，具有空氣間隙500的構造(第1實施形態)的配線間容量的比率(以下稱「容量比」)。另外，所謂「無空氣間隙500的構造」是無空氣間隙500以外的構成與第1實施形態同樣。並且，圖中的實線是表示近似線。
「具有空氣間隙500的構造的配線間容量」是依存於空氣間隙500的容積。因此，容量比是依存於第2層間絕緣層410的埋入深度c。
像圖6那樣，隨著第2層間絕緣層410的埋入深度c的值變大，有容量比變大的傾向。亦即，隨著第2層間絕緣層410的第1底面520的位置變深，空氣間隙500的容積變小。因此，隨著深度c的值變大，顯示容量比變大的傾向。
容量比的絕對值是例如也依存於配線320的高度d的絕對值。縱軸的單位是任意單位(a.u.)。但，容量比對於第2層間絕緣層410的埋入深度c的依存性是不拘配線320的高度d，顯示同樣的傾向。
而且，發明者根據此傾向，找出用以使第1實施形態的配線間容量安定地減低的條件。當埋入深度c的值大於25nm時，不論配線320的高度d，容量比急劇地上昇。此情況，使根據空氣間隙500的配線間容量減低的效果小。並且，當第2層間絕緣層410的埋入深度c的值大於上述值時，第1底面520不一定在所有的空氣間隙500中以均一的位置及形狀所形成。此情況，有可能各個 的配線320的配線間容量偏差。
相對的，當第2層間絕緣層410的埋入深度c的值為25nm以下時，不拘配線320的高度d，可安定地使根據空氣間隙500的配線間容量減低。
另一方面，當發生上述通孔440的孔偏移時，產生孔偏移的通孔440的下端的位置是依形成通孔440時的蝕刻條件而變化。具體而言，例如產生孔偏移的通孔440的下端的位置是形成於從配線320的上面到下面的位置未滿10nm的範圍。當第2層間絕緣層410的埋入深度c的值小於10nm時，有可能通孔440與空氣間隙500連接。因此，第2層間絕緣層410的埋入深度c的值是10nm以上為理想。藉此，可抑制通孔440連接至空氣間隙500。
以上，在第1實施形態中，第2層間絕緣層410的埋入深度c(nm)是符合以下的條件。
10≦c≦25
再度回到圖4，說明有關其他的參數。平面視從配線320的側面到第1底面520的下端為止的距離i是可藉由第1溝部形成工程及第2溝部形成工程的蝕刻條件來控制。具體而言，距離i是例如10nm以上20nm以下。藉由距離i為10nm以上，可抑制平面視通孔440與空氣間隙500重疊。亦即，當發生通孔440的孔偏移時，可抑制通孔440連接至空氣間隙500。另一方面，藉由距離i為20nm以下，可不使空氣間隙500過度縮小，來使配 線間容量減低。另外，此距離i是含製造偏差，因此有可能隔著空氣間隙500不成左右對稱。
第1側面542與第1配線的側面所成的角度θ1、及第1層間絕緣層310的第2側面544與和第1配線的側面平行的面所成的角度θ2也可藉由第1溝部形成工程及第2溝部形成工程的蝕刻條件來控制。角度θ1及角度θ2是影像上述的b/a及深度c等。在此，所謂「第1側面542與第1配線的側面所成的角度θ1」是第1側面542與第1配線的側面連接的部分之中接線方向的角度。並且，所謂「第1層間絕緣層310的第2側面544與和第1配線的側面平行的面所成的角度θ2」是第2側面544與空氣間隙500的底面之連接的部分的接線方向與和第1配線的側面平行的面所成的角度。
第1側面542與第1配線的側面所成的角度θ1是比第2側面544與平行於第1配線的側面的面所成的角度θ2更大。藉此，可藉由第2層間絕緣層410來埋入空氣間隙500的上面。
具體而言，例如第1側面542與第1配線的側面所成的角度θ1是20度以上45度以下。藉由角度θ1為20度以上，可符合b/a≦0.5。並且，藉由角度θ1為45度以下，在後述的第2溝部形成工程中，不會有過度蝕刻第1側面542的情形，可只選擇性地蝕刻底面352。
又，例如第1層間絕緣層310的第2側面544與和第1配線的側面平行的面所成的角度θ2為20度以下 。當角度θ2大於20度時，被埋入空氣間隙500內的空氣間隙堆積部412的量有變多的傾向。因此，藉由角度θ2為20度以下，可安定地藉由第2層間絕緣層410來埋入空氣間隙500的上部。另外，像第3實施形態那樣，第1側面542與第2側面544所連接的部分亦可為倒錐形。
並且，從第1層間絕緣層310的上端接於第1配線的位置到第1配線的上面為止的高度h是可藉由第1溝部形成工程及第2溝部形成工程的蝕刻條件來控制。具體而言，高度h是3nm以上10nm以下。
其次，利用圖7~圖11來說明有關第1實施形態的半導體裝置的製造方法。第1實施形態的半導體裝置的製造方法是具備以下的工程。首先，在半導體基板100上形成第1層間絕緣層310。其次，在第1層間絕緣層310形成複數的配線溝，在該配線溝埋入金屬，而形成複數的配線320(配線形成工程)。其次，以配線320作為遮罩，將第1層間絕緣層310回蝕，而於第1層間絕緣層310之中至少一對的配線320之間形成具有接於配線320的第1側面542及被第1側面542夾著的底面352之第1溝部350(第1溝部形成工程)。其次，藉由異方性蝕刻來選擇性地蝕刻至少第1溝部350之中底面352，而於第1層間絕緣層310形成第2溝部360(第2溝部形成工程)。其次，在配線320及第1層間絕緣層310上形成第2層間絕緣層410，且埋入第2溝部360的上部而於第1層間絕緣層310中的其中至少一對的配線320之間形成空氣間隙 500。以下，說明詳細。
首先，像圖7那樣，在半導體基板100形成具有開口部(符號未圖示)的元件分離領域110。其次，在該開口部形成具備閘極絕緣層220、閘極電極230、延長領域140、源極領域120及汲極領域130的MISFET。
其次，例如藉由CVD(Chemical Vapor Deposition)法，在半導體基板100、元件分離領域110、側壁絕緣膜260及閘極電極230上形成下部層間絕緣層210。其次，藉由CMP(Chemical Mechanical Polishing)法，使下部層間絕緣層210的上面平坦化。例如，藉由與後述的第1層間絕緣層310同樣的材料來形成下部層間絕緣層210。
其次，例如藉由RIE(Reactive Ion Etching)法來蝕刻下部層間絕緣層210，而於下部層間絕緣層210之中平面視與閘極電極230重疊的位置形成接觸孔(未圖示)。並且，在未圖示的領域中，下部層間絕緣層210之中平面視與源極領域120及汲極領域130重疊的位置也形成接觸孔(未圖示)。
其次，在該接觸孔形成勢壘金屬層242。其次，例如藉由CVD法來形成用以埋入接觸孔內的金屬膜(符號未圖示)。其次，藉由CMP法來研磨金屬膜，在接觸孔內埋入金屬。另外，亦可使下部層間絕緣層210的上面平坦化。藉此，在下部層間絕緣層210形成接觸插銷240。
圖8(a)是在圖7中省略形成於半導體基板100 的半導體元件。
像圖8(b)那樣，例如藉由CVD法，在下部層間絕緣層210上形成第1層間絕緣層310。亦可藉由塗佈法來形成第1層間絕緣層310。
其次，像圖9(a)那樣，例如藉由RIE法來蝕刻第1層間絕緣層310，而於第1層間絕緣層310形成複數的配線溝(符號未圖示)。其次，在該配線溝形成勢壘金屬層322。例如，將配線溝平面視形成與接觸插銷240重疊。其次，例如藉由電鍍法來形成用以埋入配線溝的金屬膜(符號未圖示)。其次，藉由CMP法來研磨金屬膜，而於配線溝埋入金屬。另外，亦可藉由CMP法來使第1層間絕緣層310的上面平坦化。藉此，在第1層間絕緣層310形成複數的配線320(以上為配線形成工程)。
其次，像圖9(b)那樣，在配線溝形成工程之後，且後述的第1溝部形成工程之前，在配線320上形成蓋層。在此是例如在配線320上使金屬蓋層326選擇性地成長作為蓋層(金屬蓋層形成工程)。蓋層是具有作為蝕刻第1層間絕緣層310時的遮罩之功能。並且，蓋層是亦具有作為銅(Cu)的擴散防止膜之功能。在此，藉由使金屬蓋層326選擇性地成長作為蓋層，可不進行光微影技術工程，自我整合地平面視在與配線320重疊的位置形成金屬蓋層326。
其次，像圖10(a)那樣，以配線320及金屬蓋層326作為遮罩，將第1層間絕緣層310回蝕。藉此，在 第1層間絕緣層310之中至少一對的配線320之間形成具有接於配線320的第1側面542及被第1側面542夾著的底面352之第1溝部350(第1溝部形成工程)。此時，平面視第1溝部350的底面352會被形成於一對的配線320的中心。並且，第1溝部350是例如剖面視形成將梯形的長邊配置於上面的形狀。並且，形成有正錐形形狀的第1側面542。
在第1溝形成工程中，例如使用CHF系氣體、CF系氣體作為蝕刻氣體。並且，施加電力是100W以上200W以下為理想。藉由在該等的條件下進行蝕刻，可形成符合上述的空氣間隙500的尺寸之第1溝部350。
其次，像圖10(b)那樣，藉由異方性蝕刻來至少選擇性地蝕刻第1溝部350之中底面352，而於第1層間絕緣層310形成第2溝部360(第2溝部形成工程)。換言之，以配線320及第1側面542作為遮罩，蝕刻第1層間絕緣層310。另外，圖中的點線是表示第1溝部350的位置。
在第2溝部形成工程中，例如藉由第1溝部形成工程在低壓下進行蝕刻。藉此，比第1溝部形成工程更能擴大垂直於半導體基板100的表面的方向的蝕刻選擇性。具體而言，在第2溝部形成工程中，例如在10mTorr以上30mTorr以下進行蝕刻。
在第2溝部形成工程中，例如以比第1溝部形成工程更高的施加電力來進行蝕刻。藉此，比第1溝部 形成工程更能擴大垂直於半導體基板100的表面的方向的蝕刻選擇性。具體而言，在第2溝部形成工程中，例如在200W以上500W以下進行蝕刻。
在第2溝部形成工程中，例如使用CHF系氣體、CF系氣體、或SF系氣體，作為蝕刻氣體。
在第2溝部形成工程中，例如藉由蝕刻時間來控制第2溝部360的底面的位置。在此，以空氣間隙500的底面能夠位於比配線320的底面更下方的方式形成第2溝部360。
並且，在第2溝部形成工程中，第1側面542也被蝕刻。因此，第1層間絕緣層310的上端是形成於比第1配線的上面更下方。藉由第1溝部形成工程及第2溝部形成工程，位於第1配線(配線320)之間的第1層間絕緣層310是被形成具有第1側面542與第1配線的側面所成的角度θ1及第1層間絕緣層310的第2側面544與和第1配線的側面平行的面所成的角度θ2之形狀。換言之，位於第1配線(配線320)之間的第1層間絕緣層310是對於第1配線(配線320)自我整合地形成側壁形狀。
其次，像圖11(a)那樣，例如藉由CVD法在配線320及第1層間絕緣層310上形成第2層間絕緣層410(第2層間絕緣層形成工程)。在此是例如藉由與第1層間絕緣層310同樣的材料來形成第2層間絕緣層410。同時，埋入第2溝部360的上部而於第1層間絕緣層310中的其中至少一對的配線320之間形成空氣間隙500。在 此所謂「埋入第2溝部360的上部」是意指使第2溝部360的上部閉口。
在以上的第1溝部形成工程、第2溝部形成工程及第2層間絕緣層形成工程之間，可不設光微影技術工程，形成空氣間隙500。從第1溝部形成工程到第2層間絕緣層形成工程，亦可以真空一貫製程進行。而且，亦可藉由同一的蝕刻裝置來進行第1溝部形成工程及第2溝部形成工程。藉此，可縮短製造時間。並且，藉由不破壞真空系，可使半導體裝置10的可靠度提升。
其次，像圖11(b)那樣，例如藉由RIE法，在第1層間絕緣層310之中平面視與配線320重疊的位置形成通孔(未圖示)。其次，在該通孔形成勢壘金屬層442。其次，例如藉由電鍍法來形成用以埋入通孔內的金屬膜(符號未圖示)。其次，藉由CMP法來研磨金屬膜而於通孔內埋入金屬。金屬是例如Cu。另外，亦可藉由CMP法來使第2層間絕緣層410的上面平坦化。藉此，在第2層間絕緣層410形成通孔440。
其次，在第2層間絕緣層410上更形成第1層間絕緣層310。而且，亦可形成在上層具有空氣間隙500的多層配線構造。並且，亦可在多層配線構造的最上層形成凸塊電極(未圖示)。
其次，利用圖12來說明有關第1實施形態的效果。圖12(a)是比較例的半導體裝置10的剖面圖。圖12(b)是第1實施形態的半導體裝置10的剖面圖。皆表示 產生通孔440的孔偏移的情況。
在圖12(a)中，比較例的半導體裝置10是如以下那樣除了形成空氣間隙500的點以外，與第1實施形態同樣。在形成比較例的第1層間絕緣層310的工程中，藉由調整CVD的成膜條件，在第1層間絕緣層310形成空氣間隙500。
像圖12(a)那樣，比較例的空氣間隙500是剖面視為楕圓狀。並且，空氣間隙500的上面是例如形成配線320的上面以上的高度。
在比較例中，發生通孔440的孔偏移時或因製造偏差而通孔440的直徑變大時，在形成通孔440的工程中，通孔的下端是接於空氣間隙500的上面。因此，在空氣間隙500內也侵入蝕刻氣體，空氣間隙500擴張至鄰接的配線320或位於下層的配線320。其次，在通孔內埋入金屬而形成通孔440。此時，孔偏移的通孔440是例如有可能與鄰接的配線320或位於下層的配線320短路。在此是顯示孔偏移的通孔440與鄰接的配線320連接而形成短路部580的情況。
其他，與比較例不同的方法，也可在第1層間絕緣層310形成空氣間隙500。例如，像專利文獻1(特開2007-141985號公報)那樣，可考慮預先在連接孔(通孔)的形成領域形成可選擇性地除去的絕緣膜之犧牲膜柱的方法。但，就此方法而言，難以確保空氣間隙500的容積。因此，有可能無法使配線間容量減少至所望的值。並且， 相較於形成無空氣間隙500的構造之工程，在專利文獻1的方法會有光微影技術工程多，製造時間變長的問題。
相對於此，像圖12(b)那樣，在第1實施形態中，位於以最近的距離鄰接的第1配線之間的第1層間絕緣層310的上端是接於第1配線的側面。第1底面520是位於比第1配線的上面更下方。並且，第1配線之間的寬度a，第1層間絕緣層310之中第1底面520所接的距離b是形成符合b/a≦0.5。藉此，孔偏移的通孔440是被形成於接至第1配線的第2層間絕緣層410中。亦即，孔偏移的通孔440是不會有接於空氣間隙500的情形。因此，孔偏移的通孔440與配線320不會有經由空氣間隙500而短路的情形。
並且，空氣間隙500是以配線320作為遮罩，藉由自動對準來形成。如此，沒有插入格外的光微影技術工程，所以可縮短製造時間。亦即，量產性佳。
若像以上那樣根據第1實施形態，則可提供 一種抑制孔偏移所造成的短路，且減低配線間容量之半導體裝置10。
(第2實施形態)
圖13是擴大第2實施形態的半導體裝置10的剖面圖。第2實施形態是除了第1側面542為曲面的點以外，與第1實施形態同樣。以下說明詳細。
像圖13那樣，第1側面542亦可為曲面。換 言之，第1側面542是從第1層間絕緣層310之中與配線320連接的部分朝露出於空氣間隙500的部分彎曲而形成。
在此，像上述那樣，所謂「第1側面542與第1配線的側面所成的角度θ1」是第1側面542與第1配線的側面連接的部分之中接線方向的角度。
並且，第2側面544亦可為曲面。換言之，第2側面544是亦可從第1層間絕緣層310之中與第1底面520連接的部分朝空氣間隙500的底面彎曲而形成。
第2實施形態的半導體裝置10的製造方法是除了第2溝部形成工程不同的點以外，與第1實施形態同樣。在此，至第1溝部形成工程為止與第1實施形態同樣進行，在第1層間絕緣層310與第1實施形態同樣形成平坦的第1溝部350。
在第2溝部形成工程中，加強垂直於半導體基板100的表面的方向的蝕刻選擇性。此時，第1溝部350的第1側面542是被蝕刻。第1側面542是從第1層間絕緣層310之中與配線320連接的部分朝露出於空氣間隙500的部分彎曲而形成。
之後的工程是與第1實施形態同樣。
若根據第2實施形態，則可取得與第1實施形態同樣的效果。像第2實施形態那樣亦可依蝕刻條件的不同來形成各種形狀的空氣間隙500。
(第3實施形態)
圖14是擴大第3實施形態的半導體裝置10的剖面圖。第2實施形態是除了空氣間隙500的中央部剖面視擴徑至一對的配線320側的點以外，與第1實施形態同樣。以下，說明詳細。
像圖14那樣，第2側面544之中，例如接於第1底面520的部分是形成倒錐形形狀。藉此，空氣間隙500的中央部是剖面視擴徑至一對的配線320側。換言之，空氣間隙500是平面視具有與第1層間絕緣層310重疊的部分。
第1底面520是接至位於第1側面542與第2側面544的倒錐形部分之間的變曲點。或，第1底面520是亦可比該變曲點更上或下。
第3實施形態的半導體裝置10的製造方法是除了第2溝部形成工程的蝕刻條件不同的點以外，與第1實施形態同樣。在此，至第1溝部形成工程為止與第1實施形態同樣進行，在第1層間絕緣層310與第1實施形態同樣形成平坦的第1溝部350。
在第2溝部形成工程的初期階段，藉由異方性蝕刻，選擇性蝕刻第1溝部350之中底面352，形成第2溝部360。其次，藉由等方性蝕刻，將第2溝部360的第2側面544蝕刻成擴徑至一對的配線320側。
之後的工程是與第1實施形態同樣。
若根據第3實施形態，則可取得與第1實施 形態同樣的效果。像第3實施形態那樣，空氣間隙500的中央部是亦可剖面視擴徑至一對的配線320側。藉此，可使比第1實施形態更減少配線間容量。
在第3實施形態中，亦可為在形成第1層間絕緣層310的工程中預先形成空氣間隙500的方法。此情況，在第1溝部形成工程或第2溝部形成工程中，只要將第2溝部360連接至預先形成的空氣間隙500即可。
(第4實施形態)
圖15是表示第4實施形態的半導體裝置的構成的剖面圖。第4實施形態是除了未設有金屬蓋層326的點以外，與第1實施形態同樣。以下，說明詳細。
像圖15那樣未設有金屬蓋層326。配線320的上面是接於第2層間絕緣層410。
第4實施形態的配線320是例如含Al或W。在此，配線320是由Cu所構成，且該配線320的寬度比Cu中的電子的平均自由行程更小時，配線320的電阻率是比配線320含Al或W時更高。因此，當配線320的寬度比Cu中的電子的平均自由行程更小時，特別有效。並且，配線320含Al或W時，在第1溝部形成工程中不會有配線320被蝕刻的情形。
而且，亦可在一對的配線320與第2層間絕緣層410之間形成有氧化層(未圖示)。此氧化層是在第1溝部形成工程及第2溝部形成工程中，形成於該配線320 的上面。
有關第4實施形態的半導體裝置10的製造方法也是除了不形成金屬蓋層326的點以外，與第1實施形態同樣。另外，第2層間絕緣層410是亦可藉由複數層來形成。此情況，例如，第2層間絕緣層410是亦可以在擴散防止膜上設置Low-k膜的複數層的絕緣膜所形成。此擴散防止膜是例如含氮的矽膜之SiN膜、SiCN膜、SiOCN膜、SiON膜或SiC膜。並且，Low-k膜是例如含碳及氧的矽膜，由多孔質構造所構成的絕緣膜。
若根據第4實施形態，則可取得與第1實施形態同樣的效果。若根據第4實施形態，則因為不含形成金屬蓋層326的工程，所以可比第1實施形態更縮短製造時間。
(第5實施形態)
圖16是表示第5實施形態的半導體裝置10的構成的剖面圖。第5實施形態是除了至少一層以上的配線層之中配線320及通孔440藉由雙鑲嵌法來形成的點以外，與第1實施形態同樣。以下，說明詳細。
像圖16那樣，與第1實施形態同樣，在下部層間絕緣層210上形成有第1層間絕緣層310。並且，在第1層間絕緣層310中的其中至少一對的配線320之間設有空氣間隙500。第2層間絕緣層410是被設在配線320及第1層間絕緣層310上。
第2層間絕緣層410是形成比配線320的高度更厚。第2層間絕緣層410也兼任位於上層的第1層間絕緣層(310)。
在第2層間絕緣層410(對於上層的配線320是相當於第1層間絕緣層310)設有複數的配線320。至少一條的配線320是接至設在同第2層間絕緣層410(310)的通孔440。該通孔440是接至位於下層的配線320。
該等的配線320及通孔440是例如藉由雙鑲嵌法來形成。配線320是例如含Cu。亦可在配線320的側面及底面，通孔440的側面及底面設有勢壘金屬層442。
在第2層間絕緣層410(310)中的其中至少一對的配線320之間設有空氣間隙500。空氣間隙500周邊的構成是與第1實施形態同樣。
第5實施形態的半導體裝置10的製造方法是含以下那樣的工程。
與第1實施形態同樣，在下部層間絕緣層410上形成第1層間絕緣層310、配線320、空氣間隙500。其次，例如藉由CVD法，在配線320及第1層間絕緣層310上形成第2層間絕緣層410(310)。
其次，在第2層間絕緣層410(310)形成配線溝及通孔(符號未圖示)。形成配線溝及通孔的方法是可為所謂的通孔優先法、溝優先法、或中間優先法的任一方法。
藉由該雙鑲嵌法來形成的一對的配線320之間形成空氣間隙500的方法是與第1實施形態同樣。
若根據第5實施形態，可取得與第1實施形態同樣的效果。若根據第5實施形態，則形成配線320及通孔440的方法可適用各種的方法。
(第6實施形態)
圖17是表示第6實施形態的半導體裝置10的構成的剖面圖。第6實施形態是除了設有平面視未形成有空氣間隙500的領域的點以外，與第1實施形態同樣。以下，說明詳細。
在圖17中，左側的一對的配線320是第1配線。亦即，一對的第1配線之間的寬度是a。另一方面，右側的一對的配線320是以比第1配線更廣的間隔來設置。
像圖17那樣，設有第1層間絕緣層310之中配線320之間未形成有空氣間隙500的領域。例如，右側的一對的配線320之間未形成有空氣間隙500。在此，空氣間隙500的形狀是依存於配線320的間隔等而形成不均一。因此，依配線320的間隔，有可能配線間容量偏差。對於此，像第6實施形態那樣，藉由設置在所望的領域未形成有空氣間隙500的領域，可抑制配線間容量的偏差。
未形成有空氣間隙500的領域之中配線320之間的寬度a'是例如第1配線之間的寬度a的二倍以上。 當配線320之間的寬度a'為第1配線之間的寬度a的二倍以上時，空氣間隙500是被埋設於第2層間絕緣層410，特別是空氣間隙500的形狀有形成不均一的傾向。因此，藉由在第1配線之間的寬度a的二倍以上所被配置的配線320之間不形成空氣間隙500，可安定地控制配線間容量。
第6實施形態的半導體裝置10的製造方法是除了第1溝部形成工程的前工程不同的點以外，與第1實施形態同樣。在此，至第1溝部形成工程之前與第1實施形態同樣進行，在第1層間絕緣層310與第1實施形態同樣形成配線320。
其次，在平面視未形成空氣間隙的領域形成光阻劑層(未圖示)。其次，以該光阻劑層作為遮罩，進行第1溝部形成工程。其次，第2溝部形成工程之後，藉由灰化來除去光阻劑層。之後，藉由形成第2層間絕緣層410，可只在所望的領域形成空氣間隙500。
若根據第6實施形態，則可取得與第1實施形態同樣的效果。像第6實施形態那樣，第1層間絕緣層310之中設有在配線320之間未形成有空氣間隙500的領域。藉此，可抑制配線間容量的偏差。
在第6實施形態中，說明在平面視不同的位置設有配線間隔不同的領域，在一方形成有空氣間隙500，在另一方未形成有空氣間隙500的情形。其他，配線間隔在每個配線層不同時，亦可在各層按照各層的配線間隔 來選擇性地形成空氣間隙500。例如，亦可為在最小配線間隔的第1配線之間的寬度a為40nm以下的下層的配線層設有空氣間隙500，在最小配線間隔的第1配線之間的寬度a為40nm以上的上層的配線層不設空氣間隙500的多層配線構造。設有空氣間隙500的配線層是亦可為複數組合上述其他實施形態的多層配線構造。
在以上的實施形態中，第1溝部形成工程及第2溝部形成工程是針對獨立不同的工程時進行說明。但，在以真空一貫進行第1溝部形成工程及第2溝部形成工程時，亦可將該二個的工程設為一連串的工程進行。此情況，亦可藉由階段性地使條件變化來形成第1溝部350~第2溝部360。
在以上的實施形態中，以金屬蓋層326為例，作為蓋層。蓋層亦可為具有作為遮罩的功能之其他的材料。其他的蓋層是例如亦可為SiN膜、SiC膜等的絕緣膜，金屬氧化膜。該等的膜亦可為具有作為擴散防止膜的功能。
以上，參照圖面來敘述有關本發明的實施形態，但該等是本發明的例子，亦可採用上述以外的各種的構成。
10‧‧‧半導體裝置
100‧‧‧半導體基板
110‧‧‧元件分離領域
120‧‧‧源極領域
130‧‧‧汲極領域
140‧‧‧延長領域
210‧‧‧下部層間絕緣層
220‧‧‧閘極絕緣層
230‧‧‧閘極電極
240‧‧‧接觸插銷
242‧‧‧勢壘金屬層
260‧‧‧側壁絕緣膜
310‧‧‧第1層間絕緣層
320‧‧‧配線
322‧‧‧勢壘金屬層
326‧‧‧金屬蓋層
410‧‧‧第2層間絕緣層
440‧‧‧通孔
442‧‧‧勢壘金屬層
500‧‧‧空氣間隙
520‧‧‧第1底面

Claims (20)

  1. 一種半導體裝置，其特徵係具備：第1層間絕緣層；配線，其係複數設於前述第1層間絕緣層；空氣間隙，其係設於前述第1層間絕緣層中之中至少一對的前述配線之間；及第2層間絕緣層，其係設於前述配線及前述第1層間絕緣層上，第1底面露出於前述空氣間隙，將以最近的距離鄰接的前述一對的前述配線設為第1配線時，位於前述第1配線之間的前述第1層間絕緣層的上端係接於前述第1配線的側面，前述第1底面係位於比前述第1配線的上面更下方，將前述第1配線之間的寬度設為a，將前述第1層間絕緣層之中前述第1底面所接的寬度設為b時，b/a≦0.5。
  2. 如申請專利範圍第1項之半導體裝置，其中，將從前述第1層間絕緣層的前述上端接於前述第1配線的位置到前述第1底面的下端為止的深度設為c(nm)時，10≦c≦25。
  3. 如申請專利範圍第1或2項之半導體裝置，其中，前述第1層間絕緣層係具有：接於前述第1配線的第1側面、及露出於前述空氣間隙，與該空氣間隙的底面連接的第2側面，前述第1側面與前述第1配線的前述側面所成的角度係比前述第2側面與平行於前述第1配線的前述側面的面 所成的角度更大。
  4. 如申請專利範圍第1~3項中的任一項所記載之半導體裝置，其中，前述空氣間隙係平面視位於前述一對的前述配線的中心。
  5. 如申請專利範圍第1~4項中的任一項所記載之半導體裝置，其中，更具備蓋層，其係設於前述配線上，平面視設成與前述配線重疊，至少藉由與前述第1層間絕緣層不同的材料所形成。
  6. 如申請專利範圍第1~5項中的任一項所記載之半導體裝置，其中，前述第1層間絕緣層之中與前述配線連接的前述上端係位於比前述配線的前述上面更下方。
  7. 如申請專利範圍第1~6項中的任一項所記載之半導體裝置，其中，前述空氣間隙的底面係位於比前述配線的底面更下方。
  8. 如申請專利範圍第1~7項中的任一項所記載之半導體裝置，其中，前述第1底面係位於比前述配線的高度的一半的位置更上方。
  9. 如申請專利範圍第1~8項中的任一項所記載之半導體裝置，其中，前述第1層間絕緣層之中設有在前述配線之間未形成有前述空氣間隙的領域。
  10. 如申請專利範圍第9項之半導體裝置，其中，未形成有前述空氣間隙的領域之中前述配線之間的寬度為前述第1配線之間的寬度的二倍以上。
  11. 如申請專利範圍第1~10項中的任一項所記載之 半導體裝置，其中，平面視從前述配線的前述側面到前述第1底面的前述下端為止的距離為10nm以上20nm以下。
  12. 如申請專利範圍第1~11項中的任一項所記載之半導體裝置，其中，前述第1層間絕緣層係具有：接於前述第1配線的第1側面、及露出於前述空氣間隙，與該空氣間隙的底面連接的第2側面，前述第1側面與前述第1配線的前述側面所成的角度為20度以上45度以下。
  13. 如申請專利範圍第1~12項中的任一項所記載之半導體裝置，其中，前述第1層間絕緣層係具有：接於前述第1配線的第1側面、及露出於前述空氣間隙，與該空氣間隙的底面連接的第2側面，前述第2側面與平行於前述第1配線的前述側面的面所成的角度為20度以下。
  14. 如申請專利範圍第1~13項中的任一項所記載之半導體裝置，其中，在前述一對的前述配線與前述第2層間絕緣層之間更具備氧化層。
  15. 如申請專利範圍第1~14項中的任一項所記載之半導體裝置，其中，前述配線係含Cu。
  16. 如申請專利範圍第1~15項中的任一項所記載之半導體裝置，其中，更具備金屬蓋層，其係設於前述配線上，平面視設成與前述配線重疊，前述金屬蓋層係含Ta、TaN、Ti、TiN、Mn、CoWP、CoWB、Co、NiB、W、Al或該等的合金的任一種。
  17. 如申請專利範圍第1~14項中的任一項所記載之半導體裝置，其中，前述配線係含Al或W。
  18. 如申請專利範圍第1~17項中的任一項所記載之半導體裝置，其中，前述第1配線之間的寬度為40nm以下。
  19. 一種半導體裝置的製造方法，其特徵係具備：在半導體基板上形成第1層間絕緣層之工程；配線形成工程，其係於前述第1層間絕緣層形成複數的配線溝，在該配線溝埋入金屬，而形成複數的配線；第1溝部形成工程，其係以前述配線作為遮罩，將前述第1層間絕緣層回蝕，而於前述第1層間絕緣層之中至少一對的前述配線之間，形成具有接於前述配線的第1側面及被前述第1側面夾著的底面之第1溝部；第2溝部形成工程，其係藉由異方性蝕刻來選擇性地蝕刻至少前述第1溝部之中前述底面，而於前述第1層間絕緣層形成第2溝部；在前述配線及前述第1層間絕緣層上形成第2層間絕緣層，且埋入前述第2溝部的上部而於前述第1層間絕緣層中的其中至少一對的前述配線之間形成空氣間隙之工程。
  20. 如申請專利範圍第19項之半導體裝置的製造方法，其中，在前述配線形成工程之後，前述第1溝部形成工程之前，更具備使金屬蓋層選擇性地成長於前述配線上之金屬蓋層形成工程， 在前述第1溝部形成工程中，以前述配線及前述金屬蓋層作為遮罩來形成前述第1溝部。
TW102100545A 2012-02-10 2013-01-08 半導體裝置及半導體裝置的製造方法 TW201349411A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012026990A JP5898991B2 (ja) 2012-02-10 2012-02-10 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
TW201349411A true TW201349411A (zh) 2013-12-01

Family

ID=48926999

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102100545A TW201349411A (zh) 2012-02-10 2013-01-08 半導體裝置及半導體裝置的製造方法

Country Status (4)

Country Link
US (2) US8872304B2 (zh)
JP (1) JP5898991B2 (zh)
CN (1) CN103247597A (zh)
TW (1) TW201349411A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11515351B2 (en) 2018-06-27 2022-11-29 Sony Semiconductor Solutions Corporation Semiconductor device and method of manufacturing semiconductor device

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9165824B2 (en) * 2013-09-27 2015-10-20 Intel Corporation Interconnects with fully clad lines
US9312168B2 (en) * 2013-12-16 2016-04-12 Applied Materials, Inc. Air gap structure integration using a processing system
US9349686B2 (en) 2014-03-12 2016-05-24 Qualcomm Incorporated Reduced height M1 metal lines for local on-chip routing
US9455178B2 (en) * 2014-03-14 2016-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Method of semiconductor integrated circuit fabrication
JP2017005227A (ja) * 2015-06-16 2017-01-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10256296B2 (en) 2015-11-24 2019-04-09 International Business Machines Corporation Middle-of-line (MOL) capacitance reduction for self-aligned contact in gate stack
KR102616823B1 (ko) * 2015-12-16 2023-12-22 삼성전자주식회사 반도체 장치
US9653348B1 (en) * 2015-12-30 2017-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10504915B2 (en) * 2016-03-03 2019-12-10 Toshiba Memory Corporation Integrated circuit device having an air gap between interconnects and method for manufacturing the same
US9837355B2 (en) 2016-03-22 2017-12-05 International Business Machines Corporation Method for maximizing air gap in back end of the line interconnect through via landing modification
KR102645957B1 (ko) * 2016-03-22 2024-03-08 삼성전자주식회사 반도체 장치 및 그의 제조 방법
JP2017220642A (ja) * 2016-06-10 2017-12-14 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体
US9859212B1 (en) * 2016-07-12 2018-01-02 International Business Machines Corporation Multi-level air gap formation in dual-damascene structure
KR20180061473A (ko) * 2016-11-28 2018-06-08 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102503941B1 (ko) * 2017-12-07 2023-02-24 삼성전자주식회사 반도체 장치
JP2019121640A (ja) 2017-12-28 2019-07-22 ルネサスエレクトロニクス株式会社 半導体装置
WO2019138924A1 (ja) * 2018-01-11 2019-07-18 ソニーセミコンダクタソリューションズ株式会社 半導体装置およびその製造方法、並びに電子機器
US10727123B2 (en) 2018-06-18 2020-07-28 International Business Machines Corporation Interconnect structure with fully self-aligned via pattern formation
US10818541B2 (en) * 2018-12-27 2020-10-27 Nanya Technology Corporation Semiconductor structure
US11476154B2 (en) * 2019-09-26 2022-10-18 Raytheon Company Field effect transistor having improved gate structures
KR20210048700A (ko) 2019-10-24 2021-05-04 삼성전자주식회사 반도체 장치 및 그 제조 방법
US11508615B2 (en) * 2020-07-30 2022-11-22 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and methods of forming the same
US20230016154A1 (en) * 2021-07-16 2023-01-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device structure with interconnect structure having air gap
CN115513171A (zh) * 2022-10-25 2022-12-23 长鑫存储技术有限公司 半导体结构及其制造方法、存储系统

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10284592A (ja) * 1997-03-31 1998-10-23 Sony Corp 半導体装置の製造方法
US6917109B2 (en) * 2002-11-15 2005-07-12 United Micorelectronics, Corp. Air gap structure and formation method for reducing undesired capacitive coupling between interconnects in an integrated circuit device
JP3998609B2 (ja) 2003-07-28 2007-10-31 株式会社東芝 絶縁構造体、半導体装置、及び半導体装置の製造方法
US6881668B2 (en) * 2003-09-05 2005-04-19 Mosel Vitel, Inc. Control of air gap position in a dielectric layer
DE102004050391B4 (de) * 2004-10-15 2007-02-08 Infineon Technologies Ag Verfahren zum Herstellen einer Schicht-Anordnung und Schicht-Anordnung
JP4106048B2 (ja) * 2004-10-25 2008-06-25 松下電器産業株式会社 半導体装置の製造方法及び半導体装置
JP4956919B2 (ja) * 2005-06-08 2012-06-20 株式会社日立製作所 半導体装置およびその製造方法
JP4918778B2 (ja) 2005-11-16 2012-04-18 株式会社日立製作所 半導体集積回路装置の製造方法
KR100782487B1 (ko) * 2006-08-21 2007-12-05 삼성전자주식회사 보이드 한정 구조체들, 상기 보이드 한정 구조체들을가지는 반도체 장치들 및 그들의 형성방법들
US7759241B2 (en) * 2006-09-15 2010-07-20 Intel Corporation Group II element alloys for protecting metal interconnects
US7485567B2 (en) * 2007-02-02 2009-02-03 International Business Machines Corporation Microelectronic circuit structure with layered low dielectric constant regions and method of forming same
JP2008277437A (ja) * 2007-04-26 2008-11-13 Renesas Technology Corp 半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11515351B2 (en) 2018-06-27 2022-11-29 Sony Semiconductor Solutions Corporation Semiconductor device and method of manufacturing semiconductor device
US11901392B2 (en) 2018-06-27 2024-02-13 Sony Semiconductor Solutions Corporation Semiconductor device and method of manufacturing semiconductor device

Also Published As

Publication number Publication date
US20130207269A1 (en) 2013-08-15
US8872304B2 (en) 2014-10-28
US9379055B2 (en) 2016-06-28
JP2013165147A (ja) 2013-08-22
US20150004782A1 (en) 2015-01-01
JP5898991B2 (ja) 2016-04-06
CN103247597A (zh) 2013-08-14

Similar Documents

Publication Publication Date Title
JP5898991B2 (ja) 半導体装置および半導体装置の製造方法
KR101866074B1 (ko) 반도체 소자 및 그 제조 방법
US11011421B2 (en) Semiconductor device having voids and method of forming same
US8709942B2 (en) Methods for fabricating semiconductor devices
US8404580B2 (en) Methods for fabricating semiconductor devices
JP6009152B2 (ja) 半導体装置の製造方法
JP2002246467A (ja) 半導体装置及びその形成方法
JP2012038961A (ja) 半導体装置及び半導体装置の製造方法
US20220367355A1 (en) Methods for Reducing Dual Damascene Distortion
JP2006024811A (ja) 半導体装置の製造方法
US8759983B2 (en) Semiconductor device
TW569387B (en) Semiconductor device with multilayer interconnection structure and method of manufacturing the same
JP2013229503A (ja) 半導体装置及びその製造方法
JP2009253052A (ja) 半導体装置及びその製造方法
JP2012134422A (ja) 半導体装置及びその製造方法
JP5303139B2 (ja) 半導体装置及びその製造方法
KR100590205B1 (ko) 반도체 장치의 배선 구조체 및 그 형성 방법
JP3924501B2 (ja) 集積回路装置の製造方法
JP2006114724A (ja) 半導体装置及びその製造方法
JP2009016619A (ja) 半導体装置及びその製造方法
US20120264297A1 (en) Method for creating via in ic manufacturing process
JP5280840B2 (ja) 半導体装置
JP2007281197A (ja) 半導体装置及びその製造方法
KR20070089583A (ko) 캐패시터의 제조 방법
KR100776141B1 (ko) 반도체 장치의 금속 배선 형성 방법