JP2013229503A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2013229503A
JP2013229503A JP2012101501A JP2012101501A JP2013229503A JP 2013229503 A JP2013229503 A JP 2013229503A JP 2012101501 A JP2012101501 A JP 2012101501A JP 2012101501 A JP2012101501 A JP 2012101501A JP 2013229503 A JP2013229503 A JP 2013229503A
Authority
JP
Japan
Prior art keywords
insulating film
interlayer insulating
film
wiring
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012101501A
Other languages
English (en)
Inventor
Yasuhiko Ueda
靖彦 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PS4 Luxco SARL
Original Assignee
PS4 Luxco SARL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PS4 Luxco SARL filed Critical PS4 Luxco SARL
Priority to JP2012101501A priority Critical patent/JP2013229503A/ja
Publication of JP2013229503A publication Critical patent/JP2013229503A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1052—Formation of thin functional dielectric layers
    • H01L2221/1057—Formation of thin functional dielectric layers in via holes or trenches
    • H01L2221/1063—Sacrificial or temporary thin dielectric films in openings in a dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】微細化された配線の配線抵抗が低減された半導体装置を提供する。
【解決手段】第１層間絶縁膜に設けられた第１配線または第１プラグと、第１配線または第１プラグに接続し第１層間絶縁膜上の第２層間絶縁膜に設けられた第２プラグと、第２プラグと一体に形成され第２層間絶縁膜上の第３層間絶縁膜に設けられた第２配線とを有する半導体装置において、第１配線と交差し又は第１プラグの直上を通過し且つ第２配線と交差する長尺開口部を有するマスク膜が第２層間絶縁膜上に設けられ、第２プラグが長尺開口部と第２配線との交差部に形成されている。第２プラグと第２配線は、この長尺開口部を有するマスク膜と、第２配線形成用のマスク膜を用いてデュアルダマシン法により形成することができる。
【選択図】図２６

Description

本発明は、半導体装置及びその製造方法に関するものである。
近年、半導体装置の微細化に伴い、回路を構成する配線も微細化されている。これに伴い、配線幅を小さくした分、配線抵抗が高くなり、特に、幅３００ｎｍ以下のアルミ配線では顕著である。そのため、アルミより低抵抗な銅を用い、ダマシン配線技術により銅配線を形成することが行われている。
ダマシン配線技術は、層間絶縁膜を加工して溝を形成し、その溝内に銅を埋設し、溝内に埋設された銅を配線とするものである。銅はドライエッチングが難しいために、銅配線の形成にはこのようなダマシン配線技術が必要になる。特許文献１（特開平１０−２４２２７１号公報）には、ダマシン配線技術を用いて形成された配線構造を有する半導体装置およびその製造方法が記載されている。
ダマシン配線技術においては、ビアと配線を同時に形成するデュアルダマシン法がある。このデュアルダマシン法には、図４１Ａ及び図４１Ｂに示すように、次の二つの方法がある。なお、図中の符号１０１は下地層、符号１０２はＳｉＣＮ層、符号１０３はＳｉＣＯ層、符号１０４はＳｉＯ２層、符号１０５はＢＡＲＣ層、符号１０６はレジスト層、符号１０７は金属層（ＴｉＮ層）、符号１１１ａ、１１１ｂはホール、符号１１２は溝（トレンチ）を示す。
第１の方法は、Ｖｉａ−Ｆｉｒｓｔと呼ばれる方法である。図４１Ａに示すように、まず、ビア用のホール１１１ａを形成する。このホールをＢＡＲＣ材１０５ａで埋めて保護し、レジスト層１０６ａを形成し、その状態で溝１１２を形成する。その後、レジスト層とＢＡＲＣ材１０５をアッシング除去し、次いでホール１１１ｂの底のＳｉＣＮ層を除去する。
第２の方法は、Ｔｒｅｎｃｈ−Ｆｉｒｓｔと呼ばれる方法である。図４１Ｂに示すように、ＴｉＮのような金属層１０７を形成した後に、ＢＡＲＣ層１０５及びレジスト層１０６を形成し、この金属層１０７を加工して、目的の溝に対応する浅い溝を形成する。その浅い溝をＢＡＲＣ材１０５ａで埋めて保護し、レジスト層１０６ａを形成し、その状態でビアプラグ用のホール１１１ａを形成する。次いで、レジスト層とＢＡＲＣ材をアッシング除去した後、金属層１０７をマスクにして溝１１２を形成し、その際ホール１１１ｂが形成する。続いて、このホール１１１ｂの底のＳｉＮ層１０２を除去する。
いずれの方法も一長一短があり、加工のしやすさの点では、第１の方法（Ｖｉａ−Ｆｉｒｓｔ法）が良いが、Ｌｏｗ−ｋ絶縁層のダメージ抑制の点では第２の方法（Ｔｒｅｎｃｈ−Ｆｉｒｓｔ法）が良い。
一方、配線の微細化を進めると、配線間距離が短くなり、配線の寄生容量が増大する。また配線の微細化の際に、配線抵抗の増大を抑えるために配線の高さを高くすると、隣接配線における対向側面の面積が増大し、配線の寄生容量は一層増大する。このような配線の寄生容量の増大は、回路の動作遅延の原因となり、微細化の大きな妨げとなっている。
配線の寄生容量を低減する方法として、例えば以下の方法が開示されている。
特許文献２（特開２００４−１９３４３１号公報）及び特許文献３（特開２００６−１６５１２９号公報）には、隣接配線の間隔が狭いことを利用して、段差被覆性（ステップカバレージ）が悪くなる条件で絶縁膜堆積を行ない、配線間にボイドを形成する方法が記載されている。この方法においては、段差被覆性が悪いため、隣接配線の各々の上部の絶縁膜が繋がり、配線間の中央部にボイドが形成される。このボイドは、配線間のエアギャップ部として用いることができ、絶縁膜よりも誘電率が小さいため、配線の寄生容量を低減することができる。
特許文献４（特開２０１１−２３８８３３号公報）には、次のようにして配線の側面にエアギャップを形成する方法が記載されている。まず、配線を形成した後、後に容易に除去できるカーボン等の材料で配線側面にサイドウォールを形成する。その後、配線間を充填するように層間絶縁膜を形成し、続いてその表面を平坦化するとともにカーボンサイドウォールの上端部を露出させる。次に、このカーボンサイドウォールをエッチング除去し、サイドスペースを形成する。次に、サイドスペース内が充填されないように層間絶縁膜を堆積し、このサイドスペースからなるエアギャップを得る。この方法を用いると、配線間スペースに依存することなく、セルフアラインに配線に隣接してエアギャップを形成することができる。
特許文献５（特開２００３−１６３２６４号公報）には、特殊なポリマーを用いて層間膜（犠牲膜）を形成し、その後にアニールを行ってポリマーを分解し、当該層間膜をエアギャップに変換する方法が記載されている。
特開平１０−２４２２７１号公報 特開２００４−１９３４３１号公報 特開２００６−１６５１２９号公報 特開２０１１−２３８８３３号公報 特開２００３−１６３２６４号公報
上述のデュアルダマシン法は、配線抵抗やコストの低減に有利であるが、ビアホールとトレンチとの位置合わせズレ（リソグラフィ時の目合わせズレ）については、程度の差はあるものの、どちらの方法も十分なマージンがとれなくなる傾向にある。位置合わせズレが生じた場合の例を図４２Ａ及び図４２Ｂに示す。図４２Ａでは、Ｖｉａ−Ｆｉｒｓｔ法（第１の方法）において、トレンチ１１２を形成するためのレジスト１０６ａの位置がズレたため（図４２Ａ（ｃ））、最終的に形成されるトレンチの幅（配線幅）が所定の幅より大きい幅（Ｗｔ）になる（幅の増大量はＷｓに相当、図４２Ａ（ｄ））。図４２Ｂでは、Ｔｒｅｎｃｈ−Ｆｉｒｓｔ法（第２の方法）において、ビアプラグ用のホール１１１ａを形成するためのレジスト１０６ａの位置がズレたため（図４２Ｂ（ｃ））、ビアホールの径が所定のサイズより小さい径（Ｗｈ）になる（径の縮小量はＷｓに相当、（図４２Ｂ（ｄ））。
また、配線の寄生容量を低減するための上述のようなエアギャップの形成方法は、ダマシン配線に対しては十分に考慮されていない。
例えば、特許文献２及び３に記載の方法では、ダマシン配線間にエアギャップを形成することは物理的に不可能である。その理由は、ダマシン配線の形成においては配線の形成よりも先に層間絶縁膜を形成するので、エアギャップ（ボイド）の形成に必要な配線高さによる高アスペクト段差が生じないためである。
特許文献４に記載の方法においては、ダマシン配線でエアギャップを形成しようとすると、次の２つの問題を生じる。
一つ目の問題は、シングルダマシン配線の形成において、ビアプラグ形成後のトレンチ内にカーボンサイドウォールを形成しようとすると、このカーボンサイドウォール形成時にビアプラグ上層に大量のカーボンが打ち込まれてしまう。こうなると、ビアプラグ上層にカーバイドが形成され、コンタクト抵抗が高くなるという問題が生じる。
もう一つの問題は、デュアルダマシン配線の形成において、ビアホール幅よりトレンチの幅が大きい場合（図４３Ａ）や、幅を同じにしても位置ズレが生じた場合（図４３Ｂ）は、トレンチ１１２内のカーボンサイドウォール１２０とビアホール１１１ｂ内のサイドウォール１２０が不連続となり、その結果、ビアホール内のカーボンが除去されなくなり、歩留りを低下させることになる。
特許文献５に記載の方法は、ダマシン配線を考慮しているが、エアギャップを形成するために層間膜全体を消失させている。このような方法では、断線等のデバイス強度に起因する問題が生じる。
このように、微細化に伴う配線の抵抗増大に係る問題に対しては銅が採用されダマシン配線技術が適用されているが、デュアルダマシン法を用いると、位置合わせのマージンが不足する問題がある。また、配線の寄生容量を低減する技術においても問題があり、特にダマシン配線技術により微細配線を形成する場合、配線の寄生容量を低減しようとすると、前述の問題が生じる。
本発明の第１の態様によれば、
第１層間絶縁膜と、
前記第１層間絶縁膜に設けられた第１配線または第１プラグと、
前記第１層間絶縁膜上の第２層間絶縁膜と、
前記第２層間絶縁膜に設けられ、前記第１配線または前記第１プラグに接続する第２プラグと、
前記第２の層間絶縁膜上に設けられ、該第２の層間絶縁膜をエッチングする際のマスク材からなるマスク膜と
前記マスク膜上の第３層間絶縁膜と、
前記第３層間絶縁膜に、前記第２プラグと一体に形成された第２配線とを有し、
前記マスク膜は、前記第１の配線と交差し又は前記第１プラグの直上を通過し、且つ前記第２配線と交差する長尺開口部を有し、
前記第２プラグは、基体平面に投影した配置において、前記長尺開口部と前記第２配線との交差部に位置している半導体装置が提供される。
本発明の第２の態様によれば、
第１の態様による半導体装置を製造する方法であって、
第１層間絶縁膜に第１配線又は第１プラグを形成する工程と、
前記第１層間絶縁膜上に第２層間絶縁膜を形成する工程と、
前記第２層間絶縁膜上に、該第２層間絶縁膜をエッチングする際のマスク材からなる第１マスク膜を形成する工程と、
前記第１マスク膜に、前記第１配線と交差し又は前記第１プラグの直上を通過する第１の長尺開口部を形成する工程と、
前記第１マスク膜上に、第３層間絶縁膜を形成する工程と、
前記第３層間絶縁膜上に、前記第１の長尺開口部と交差する第２の長尺開口部を有する第２マスク膜を形成する工程と、
前記第１及び第２マスク膜を利用して前記第３層間絶縁膜および前記第２層間絶縁膜を一括エッチングして、前記第３層間絶縁膜に溝を形成すると同時に、前記第２層間絶縁膜にスルーホールを形成する工程と、
前記溝および前記スルーホールを充填するように導電膜を形成する工程と、
前記溝および前記スルーホールの外の前記導電膜を除去し、前記溝内に残った導電膜からなる配線と前記スルーホール内に残った導電膜からなるプラグを含むデュアルダマシン配線を得る工程と、を含む半導体装置の製造方法が提供される。
本発明の第３の態様によれば、
層間絶縁膜と、
前記層間絶縁膜内にダマシン配線技術により設けられた配線と、
前記配線の側面と前記層間絶縁膜との間に形成されたエアギャップ部と、
を有する半導体装置が提供される。
本発明の第４の態様によれば、
第１層間絶縁膜と、
前記第１層間絶縁膜に設けられた第１配線または第１プラグと、
前記第１層間絶縁膜上の第２層間絶縁膜と、
前記第２層間絶縁膜に設けられ、前記第１配線または前記第１プラグに接続する第２プラグと、
前記第２層間絶縁膜上の第３層間絶縁膜と、
前記第３層間絶縁膜に設けられ、前記第２プラグと一体に形成された第２配線と、
該第２配線の側面と前記第３層間絶縁膜との間に設けられた第１エアギャップ部と、
、
前記第２プラグの外周側面と前記第２層間絶縁膜との間に設けられた、前記第１エアギャップ部に連通する第２エアギャップ部とを有する半導体装置が提供される。
本発明の第５の態様によれば、第３の態様による半導体装置を製造する方法であって、
層間絶縁膜に凹部を形成する工程と、
前記凹部を含む前記層間絶縁膜上に犠牲膜を形成する工程と、
前記犠牲膜をエッチバックして、前記凹部内の側面上に犠牲サイドウォールを形成する工程と、
前記凹部を充填するように前記層間絶縁膜上に導電膜を形成する工程と、
前記犠牲サイドウォールの上端部が露出するように前記凹部の外の前記導電膜を除去し、前記凹部内に残った導電膜からなる配線を得る工程と、
前記犠牲サイドウォールを選択的に除去して、前記配線の側面と前記凹部内の側面との間のスペースからなるエアギャップ部を形成する工程と、を含む半導体装置の製造方法が提供される。
本発明の第６の態様によれば、第４の態様による半導体装置を製造する方法であって、
第１層間絶縁膜に第１配線または第１プラグを形成する工程と、
前記第１層間絶縁膜上に第２層間絶縁膜を形成する工程と、
前記第２層間絶縁膜上に、該第２層間絶縁膜をエッチングする際のマスク材からなる第１マスク膜を形成する工程と、
前記第１マスク膜に、前記第１配線と交差し又は前記第１プラグの直上を通過する第１の長尺開口部を形成する工程と、
前記第１マスク膜上に、第３層間絶縁膜を形成する工程と、
前記第３層間絶縁膜上に、前記第１の長尺開口部と交差する第２の長尺開口部を有する第２マスク膜を形成する工程と、
前記第１及び第２マスク膜を利用して前記第３層間絶縁膜および前記第２層間絶縁膜を一括エッチングして、前記第３層間絶縁膜に溝を形成すると同時に、前記第２層間絶縁膜にスルーホールを形成する工程と、
前記スルーホール内の側面および前記溝内の側面を含む露出表面上に犠牲膜を形成する工程と、
前記犠牲膜をエッチバックして、前記スルーホール内の側面上および前記溝内の側面上に犠牲サイドウォールを形成する工程と、
前記溝および前記スルーホールを充填するように導電膜を形成する工程と、
前記犠牲サイドウォールの上端部が露出するように前記溝および前記スルーホールの外の前記導電膜を除去し、前記溝内に残った導電膜からなる配線と前記スルーホール内に残った導電膜からなるプラグを含むデュアルダマシン配線を得る工程と、
前記犠牲サイドウォールを選択的に除去して、前記配線の側面と前記溝内の側面との間の第１スペースからなる第１エアギャップと、該第１のスペースに連通する、前記プラグの側面と前記スルーホール内の側面との間の第２スペースからなる第２エアギャップ部を形成する工程とを含む半導体装置の製造方法が提供される。
本発明の実施形態によれば、微細化された配線の配線抵抗が低減された半導体装置を提供することができる。
第１の実施形態による半導体装置の製造方法を説明するための断面図である。 第１の実施形態による半導体装置の製造方法を説明するための断面図である。 第１の実施形態による半導体装置の製造方法を説明するための断面図である。 図３の一部（点線で囲まれた部分）の拡大図である。 第１の実施形態による半導体装置の製造方法を説明するための断面図である。 第１の実施形態による半導体装置の製造方法を説明するための断面図である。 第１の実施形態による半導体装置の製造方法を説明するための断面図である。 第１の実施形態による半導体装置の製造方法を説明するための断面図である。 図８に対応する平面図である。 第１の実施形態による半導体装置の製造方法を説明するための断面図である。 図１０の一部（点線で囲まれた部分）の拡大図である。 第２の実施形態による半導体装置の製造方法を説明するための断面図である。 第２の実施形態による半導体装置の製造方法を説明するための断面図である。 図１３の一部（点線で囲まれた部分）の拡大図である。 第２の実施形態による半導体装置の製造方法を説明するための断面図である。 図１５の一部（点線で囲まれた部分）の拡大図である。 第２の実施形態の変形例を説明するための断面図である（図１５の点線で囲まれた部分に相当する拡大図）。 第２の実施形態による半導体装置の製造方法を説明するための断面図である。 第２の実施形態による半導体装置の製造方法を説明するための断面図である。 第２の実施形態による半導体装置の製造方法を説明するための断面図である。 第２の実施形態による半導体装置の製造方法を説明するための断面図である。 図２１の一部（点線で囲まれた部分）の拡大図である。 第３の実施形態による半導体装置の製造方法を説明するための斜視図である。 第３の実施形態による半導体装置の製造方法を説明するための斜視図である。 第３の実施形態による半導体装置の製造方法を説明するための斜視図である。 第３の実施形態による半導体装置の製造方法を説明するための斜視図である。 第３の実施形態による半導体装置の製造方法を説明するための断面図である。 第３の実施形態による半導体装置の製造方法を説明するための断面図である。 第３の実施形態による半導体装置の製造方法を説明するための断面図である。 第３の実施形態による半導体装置の製造方法を説明するための断面図である。 第３の実施形態による半導体装置の製造方法を説明するための断面図である。 第３の実施形態による半導体装置の製造方法を説明するための断面図である。 第４の実施形態による半導体装置の製造方法を説明するための断面図である。 第４の実施形態による半導体装置の製造方法を説明するための断面図である。 第４の実施形態による半導体装置の製造方法を説明するための断面図である。 第４の実施形態による半導体装置の製造方法を説明するための断面図である。 第４の実施形態による半導体装置の製造方法を説明するための断面図である。 第４の実施形態による半導体装置の製造方法を説明するための断面図である。 第４の実施形態による半導体装置の製造方法を説明するための断面図である。 第４の実施形態による半導体装置の製造方法を説明するための断面図である。 第４の実施形態による半導体装置の製造方法を説明するための断面図である。 第４の実施形態による半導体装置の製造方法を説明するための断面図である。 第５の実施形態による半導体装置の製造方法を説明するための断面図である。 第５の実施形態による半導体装置の製造方法を説明するための断面図である。 第５の実施形態による半導体装置の製造方法を説明するための断面図である。 第５の実施形態による半導体装置の製造方法を説明するための断面図である。 第５の実施形態による半導体装置の製造方法を説明するための断面図である。 第５の実施形態による半導体装置の製造方法を説明するための断面図である。 第５の実施形態による半導体装置の製造方法を説明するための断面図である。 第５の実施形態による半導体装置の製造方法を説明するための断面図である。 第５の実施形態による半導体装置の製造方法を説明するための断面図である。 第５の実施形態による半導体装置の製造方法を説明するための断面図である。 第５の実施形態による半導体装置の製造方法を説明するための断面図である。 第５の実施形態による半導体装置の製造方法を説明するための断面図である。 デュアルダマシン法（Ｖｉａ−Ｆｉｒｓｔ）を説明するための工程断面図である。 デュアルダマシン法（Ｔｒｅｎｃｈ−Ｆｉｒｓｔ）を説明するための工程断面図である。 デュアルダマシン法（Ｖｉａ−Ｆｉｒｓｔ）の問題（位置合わせズレ）を説明するための工程断面図である。 デュアルダマシン法（Ｔｒｅｎｃｈ−Ｆｉｒｓｔ）の問題（位置合わせズレ）を説明するための工程断面図である。 デュアルダマシン法に、エアギャップ形成用のカーボンサイドウォールを適用した場合の問題を説明するための断面図である。 デュアルダマシン法に、エアギャップ形成用のカーボンサイドウォールを適用した場合の問題を説明するための断面図である。
本発明の一実施形態による半導体装置は、第１層間絶縁膜に設けられた第１配線または第１プラグと、第１配線または第１プラグに接続し第１層間絶縁膜上の第２層間絶縁膜に設けられた第２プラグと、第２プラグと一体に形成され第２層間絶縁膜上の第３層間絶縁膜に設けられた第２配線とを有する。第２層間絶縁膜上には、第１配線と交差し又は第１プラグの直上を通過し且つ第２配線と交差する長尺開口部を有するマスク膜が設けられている。第２プラグは、この長尺開口部と第２配線との交差部に形成されている。第２プラグと第２配線は、この長尺開口部を有するマスク膜（第１マスク膜）と、第２配線形成用のマスク膜（第２配線に対応する第２の長尺開口部を有し、第３層間絶縁膜上に設けられた第２マスク膜）を用いてデュアルダマシン法により形成することができる。
このような実施形態によれば、自己整合的にビア部（プラグ）と配線部とを繋ぐことができる。こうすることで、ビア部と配線部とのリソグラフィ時の目合わせが多少ズレても、配線幅が所定値より大きくなったり、ビアホールの径が所定値より小さくなったりする問題を防ぐことができ、安定して歩留まりよく配線を形成できる。
本発明の他の実施形態による半導体装置（エアギャップを有するダマシン構造）は、層間絶縁膜と、前記層間絶縁膜内にダマシン配線技術により設けられた配線と、前記配線の側面と前記層間絶縁膜との間に形成されたエアギャップ部と、を有する。
この半導体装置は、前記エアギャップ部を覆うように前記層間絶縁膜上に設けられたカバー絶縁膜と、前記層間絶縁膜下に設けられた下層絶縁膜と、をさらに有し、前記エアギャップ部は、前記配線の側面と、前記層間絶縁膜と、前記カバー絶縁膜と、前記下層絶縁膜とに囲まれた空間である構成にすることができる。
上記の半導体装置は、また、前記エアギャップ部を覆うように前記層間絶縁膜上に設けられたカバー絶縁膜と、前記層間絶縁膜下に設けられ、該層間絶縁膜をエッチングする際のストッパー絶縁膜と、をさらに有し、前記エアギャップ部は、前記配線の側面と、前記層間絶縁膜と、前記カバー絶縁膜と、前記ストッパー絶縁膜とに囲まれた空間である構成にすることができる。
上記の半導体装置において、前記配線は、該配線の側面に沿ったバリアメタル膜を含むことができ、該バリアメタル膜は、前記エアギャップ部を介して前記層間絶縁膜と対向することができる。
上記の半導体装置において、前記エアギャップ部は、前記配線の延在方向に沿った側面に沿って設けることができる。また、前記エアギャップ部は、前記配線の両側にそれぞれ設けることができる。すなわち、前記エアギャップ部は、前記配線の延在方向に沿った一方の側面とこの側面に対向する他方の側面に沿ってそれぞれ設けることができる。
上記の半導体装置において、基板平面の法線方向の基板側を下方としたとき、前記配線の下面は、前記エアギャップ部の下端部より下方に位置することができる。
上記の半導体装置において、前記配線は銅又は銅を含む金属材料で形成することができる。
上記の半導体装置は、例えば以下の製造方法により製造することができ、この製造方法は、
層間絶縁膜に凹部を形成する工程と、
前記凹部を含む前記層間絶縁膜上に犠牲膜を形成する工程と、
前記犠牲膜をエッチバックして、前記凹部内の側面上に犠牲サイドウォールを形成する工程と、
前記凹部を充填するように前記層間絶縁膜上に導電膜を形成する工程と、
前記犠牲サイドウォールの上端部が露出するように前記凹部の外の前記導電膜を除去し、前記凹部内に残った導電膜からなる配線を得る工程と、
前記犠牲サイドウォールを選択的に除去して、前記配線の側面と前記凹部内の側面との間のスペースからなるエアギャップ部を形成する工程を含む。
この製造方法は、前記スペースの上端部に蓋をするように前記層間絶縁膜上にカバー絶縁膜を形成する工程と、を含むことができる。
この製造方法は、また、前記層間絶縁膜の形成前に、該層間絶縁膜をエッチングする際のストッパー絶縁膜を形成する工程を含み、
前記凹部を形成する工程において、該凹部の底部を覆う前記ストッパー絶縁膜を残し、この状態で前記犠牲膜を形成し、
該犠牲膜をエッチバックして前記犠牲サイドウォールを形成した後に、前記凹部の底部の前記ストッパー絶縁膜を除去し、その後に前記導電膜を形成することができる。
この製造方法においては、前記犠牲膜としてカーボン膜を用いることができる。
本発明の他の実施形態による半導体装置（エアギャップを有するデュアルダマシン構造）は、
第１層間絶縁膜と、
前記第１層間絶縁膜に設けられた第１配線または第１プラグと、
前記第１層間絶縁膜上の第２層間絶縁膜と、
前記第２層間絶縁膜に設けられ、前記第１配線または前記第１プラグに接続する第２プラグと、
前記第２層間絶縁膜上の第３層間絶縁膜と、
前記第３層間絶縁膜に設けられ、デュアルダマシン配線技術により前記第２プラグと一体に形成された第２配線と、
該第２配線の側面と前記第３層間絶縁膜との間に設けられた第１エアギャップ部と、
前記第２プラグの外周側面と前記第２層間絶縁膜との間に設けられた、前記第１エアギャップ部に連通する第２エアギャップ部とを有する。
上記の半導体装置は、前記第１エアギャップ部を覆うように前記第３層間絶縁膜上に設けられたカバー絶縁膜をさらに有することができる。
上記の半導体装置は、また、前記第２配線は、該第２配線の側面に沿ったバリアメタル膜を含み、該バリアメタル膜は、前記第１エアギャップ部を介して前記第３層間絶縁膜と対向し、前記第２プラグは、該第２プラグの外周側面に沿ったバリアメタル膜を含み、該バリアメタル膜は、前記第２エアギャップ部を介して前記第２層間絶縁膜と対向している構成にすることができる。
上記の半導体装置は、また、前記第２層間絶縁膜上に、該第２層間絶縁膜をエッチングする際のマスク材からなるマスク膜をさらに有し、前記マスク膜は、前記第１配線と交差し又は前記第１プラグの直上を通過し、且つ前記第２配線と交差する長尺開口部を有し、前記第２プラグは、基板平面に投影した配置において、前記長尺開口部と前記第２配線との交差部に位置している構成にすることができる。
上記の半導体装置において、前記第２配線および前記第２プラグは銅又は銅を含む金属材料で形成することができる。
上記の半導体装置（エアギャップを有するデュアルダマシンの構造）は、例えば以下の製造方法により製造することができ、この製造方法は、
第１層間絶縁膜に第１配線または第１プラグを形成する工程と、
前記第１層間絶縁膜上に第２層間絶縁膜を形成する工程と、
前記第２層間絶縁膜上に、該第２層間絶縁膜をエッチングする際のマスク材からなる第１マスク膜を形成する工程と、
前記第１マスク膜に、前記第１配線と交差し又は前記第１プラグの直上を通過する第１の長尺開口部を形成する工程と、
前記第１マスク膜上に、第３層間絶縁膜を形成する工程と、
前記第３層間絶縁膜上に、前記第１の長尺開口部と交差する第２の長尺開口部を有する第２マスク膜を形成する工程と、
前記第１及び第２マスク膜を利用して前記第３層間絶縁膜および前記第２層間絶縁膜を一括エッチングして、前記第３層間絶縁膜に溝を形成すると同時に、前記第２層間絶縁膜にスルーホールを形成する工程と、
前記スルーホール内の側面および前記溝内の側面を含む露出表面上に犠牲膜を形成する工程と、
前記犠牲膜をエッチバックして、前記スルーホール内の側面上および前記溝内の側面上に犠牲サイドウォールを形成する工程と、
前記溝および前記スルーホールを充填するように導電膜を形成する工程と、
前記犠牲サイドウォールの上端部が露出するように前記溝および前記スルーホールの外の前記導電膜を除去し、前記溝内に残った導電膜からなる配線と前記スルーホール内に残った導電膜からなるプラグを含むデュアルダマシン配線を得る工程と、
前記犠牲サイドウォールを選択的に除去して、前記配線の側面と前記溝内の側面との間の第１スペースからなる第１エアギャップと、該第１のスペースに連通する、前記プラグの側面と前記スルーホール内の側面との間の第２スペースからなる第２エアギャップ部を形成する工程とを含む。
この製造方法は、前記第２スペースの上端部に蓋をするように前記第３層間絶縁膜上にカバー絶縁膜を形成する工程を含むことができる。
この製造方法は、また、前記第２層間絶縁膜の形成前に、該第２層間絶縁膜をエッチングする際のストッパー絶縁膜を形成する工程を含み、
前記スルーホールを形成する工程において、該スルーホールの底部を覆う前記ストッパー絶縁膜を残し、この状態で前記犠牲膜を形成し、
前記犠牲膜をエッチバックして前記犠牲サイドウォールを形成した後に、前記スルーホールの底部の前記ストッパー絶縁膜を除去し、その後に前記導電膜を形成することができる。
この製造方法においては、前記犠牲膜としてカーボン膜を用いることができる。
本発明の実施形態によれば、凹部（溝、ホール）内の側面に犠牲サイドウォール（例えばカーボンサイドウォール）を形成し、この凹部内に導電材料を充填した後、この犠牲サイドウォールを除去することにより、ダマシン配線やビアの側面にエアギャップを形成することができる。このようにして、配線の抵抗と寄生容量を低減することができる。
また、デュアルダマシン配線の形成方法を用いた本発明の実施形態によれば、ビア部と配線部に一括でエアギャップを形成することができ、このようにして、簡便に配線の抵抗と寄生容量を低減することができる。この時、配線の下部に接続するビアプラグの上部表面におけるカーバイド等の高抵抗層の形成を回避することができる。
以下に、図面を参照して、本発明の好適な実施形態を説明する。なお、下記の実施形態は本発明のより一層の理解のために示される具体例であって、本発明はこれらの実施形態に限定されるものではない。
第１の実施形態
本実施形態は、シングルダマシン配線及びエアギャップを有する形態であり、３層の配線と論理素子を含む半導体装置を例に挙げて図１〜図１１を用いて説明する。
本実施形態による半導体装置は、３層の配線のうち最下層の配線として、銅のダマシン配線を有し、このダマシン配線の側面と層間絶縁膜との間にエアギャップを有する。このエアギャップは、カーボン膜を利用して配線側面にセルフアラインで形成することができる。以下、このようなエアギャップのセルフアラインでの形成方法をＳＡＡＧ法（Self-Align Air Gap method）という。なお、上層側に設けられる他の配線は、例えば、後述の第３、第４及び第５の実施形態のいずれかに従って形成することができる。
まず、図１に示すように、トランジスタが設けられた半導体基板１を用意する。この半導体基板には、素子分離領域２、拡散領域３及び拡散領域４が設けられている。このトランジスタは、拡散領域３、４、ゲート絶縁膜５、ゲート電極６、キャップ絶縁膜７、サイドウォール８で構成されている。このトランジスタは第１の層間絶縁膜９内に埋め込まれている。この第１の層間絶縁膜には、拡散領域に接続するコンタクトプラグ１０が形成されている。
第１の層間絶縁膜９上には、後に形成する第１の配線間の絶縁層を形成するための積層膜が形成される。この積層膜は、通常の低誘電率材料で形成することができる。この積層膜は、下層側から順に、ストッパー絶縁膜１１、第２の層間絶縁膜１２、キャップ絶縁膜１３が積層されている。ストッパー絶縁膜１１は、第２の層間絶縁膜１２のエッチングの際にストッパーとして機能する。キャップ絶縁膜１３は、後のＣＭＰ（化学的機械的研磨）の際にストッパーとして機能する。
次に、図２に示すように、フォトリソグラフィとドライエッチング技術により、ダマシン配線用の溝２７を形成する。
次に、図３に示すように、ＬＰ−ＣＶＤ法によりカーボン膜２８を形成する。成膜方法としては、ＬＰ−ＣＶＤ法のように良好なステップカバレージで成膜が可能な方法が好ましい。これにより、溝の内側面に沿った成膜が可能であり、溝内が充填されたり、溝が覆われ溝内にボイドを形成されたりすることを防止できる。また、このカーボン膜は、後に除去してエアギャップを形成するための犠牲膜である。後に選択的に除去可能な膜であればカーボン膜に限定されない。
図４に、図３の一部（点線で囲まれた部分）の拡大図を示す。図４に示されるように、本実施形態では、カーボン膜２８とコンタクトプラグ１０が直接に接触するため、カーボン膜の成長時と後に行うカーボン膜の除去時に、カーボン膜２８とコンタクトプラグ１０との界面２９にカーバイドからなる高抵抗層が形成される場合がある。
次に、図５に示すように、カーボン膜２８をエッチバックし、溝の外部および底部のカーボン膜を除去して、溝２７の内側面上にカーボン膜からなるサイドウォール３０を形成する。この時、コンタクトプラグ１０の表層にカーバイドがある場合、このカーバイドをＣＦ４ガスやＳＦ６ガス等のフッ素を多く含むフッ素含有ガスを用いて除去することができる。その際、カーボンサイドウォール３０の形状が損なわれたり、カーボンサイドウォールの膜厚が変動したりする虞があるため、カーバイドの除去処理を行う場合はこの点を考慮して行うことが好ましい。
次に、図６に示すように、溝を充填することなく溝の内壁面及び底面を覆うようにバリアメタル膜１４を形成し、次いで溝内を充填するようにめっき法により銅膜１５を形成する。バリアメタル膜は、例えばＴａ膜とＴａＮ膜との積層膜を用いることができる。
次に、ＣＭＰ法により銅膜１５及びバリアメタル膜１４を研磨して、図７に示すように、上面を平坦化するとともに、カーボンサイドウォール３０の上端部が露出するように溝外部の銅膜およびバリアメタル膜を除去し、リセスが形成されるまで研磨を行う。その際、キャップ絶縁膜１３が研磨ストッパーとして機能する。結果、溝内にバリアメタル膜１４を介して設けられたダマシン配線１５ａが得られる。
次に、図８に示すように、酸素プラズマや、オゾンプラズマ、オゾンガス等を用いたドライエッチングによりカーボンサイドウォール３０を選択的に除去し、結果、溝内の側壁に沿った空間（サイドスペース）３１が得られる。
図９は、図８に対応する平面図である。サイドスペース３１は各配線の外周を囲むように形成される。なお、図８は図９のＡ―Ａ’線に沿った断面図である。
次に、図１０に示すように、サイドスペース３１を充填しないようにサイドスペースを覆うストッパー絶縁膜（カバー絶縁膜）３２を形成し、その上に第３の層間絶縁膜（酸化膜）１７と第３のストッパー絶縁膜（窒化膜）１８をこの順で積層する。このようにして得られた空間３１ａは、エアギャップとして機能することができる。
図１１に、図１０の一部（点線で囲まれた部分）の拡大図を示す。エアギャップ３１ａは、その幅が例えば２０ｎｍ前後で極めて狭い空間であるため、カバレッジの悪い膜はその中に入ることができず、成膜の早い段階でサイドスペースの上部開口を塞ぐ。結果、ダマシン配線の側面に沿ったエアギャップ３１ａが得られる。このようにエアギャップは、セルフアラインで形成することができる。エアギャップの配線側面の法線方向の幅は、２〜２００ｎｍの範囲に設定することができ、十分な形成効果を得る点から５ｎｍ以上が好ましく、１０ｎｍ以上がより好ましく、製造の容易さ等の点から１００ｎｍ以下が好ましく、５０ｎｍ以下がより好ましい。
以上のようにしてダマシン法により第１の配線を形成し、ＳＡＡＧ法によりエアギャップを形成した後、上層側に第２の配線を形成することができ、さらにその上層側に第３の配線を形成することができる。第２の配線および第３の配線もダマシン法で形成することができ、各配線の側面にエアギャップを設けることができる。後述の第３、第４及び第５の実施形態において第２の配線および第３の配線の具体例について説明する。
第２の実施形態
本実施形態は、シングルダマシン配線及びエアギャップを有する第１の実施形態の変形例である。
第１の実施形態では、カーボン膜１１をエッチバックした際（図５）にコンタクトプラグ１０の露出表面にカーバイドからなる高抵抗層が形成された場合はこれを除去するが、本実施形態では、カーボン膜形成時にコンタクトプラグの露出表面にカーバイドが形成されない。第１の実施形態ではエアギャップの底部は層間絶縁膜９であるのに対して（図１１）、本実施形態ではエアギャップの底部はストッパー絶縁膜１１である（図２２）。
まず、第１の実施形態と同様に、図１に示すようにトランジスタが設けられた半導体基板１を用意する。
次に、図１２に示すように、フォトリソグラフィとドライエッチング技術により、ダマシン配線用の溝２７を形成する。その際、溝２７の底部にストッパー膜１１を残す。
次に、図１３に示すように、ＬＰ−ＣＶＤ法によりカーボン膜２８を形成する。
図１４に図１３の一部（点線で囲まれた部分）の拡大図を示す。本実施形態では、ストッパー膜１１がコンタクトプラグ１０の上端部を覆っているために、カーボン膜２８がコンタクトプラグ１０と接触することはなく、カーバイドは形成されない。
次に、図１５に示すように、カーボン膜２８をエッチバックし、その後、溝の底部のストッパー膜１１をエッチング除去する。
図１６に図１５の一部（点線で囲まれた部分）の拡大図を示す。カーボン膜２８のエッチバック時にコンタクトプラグ上端部は露出しておらず、その上端部にカーボンが打ち込まれることもない。なお、ストッパー膜１１のエッチング時にはＣＦ４ガスを使う場合、ＣＦ４ガスのＣは主にエッチング反応で使用されるので、コンタクトプラグ上端部に打ち込まれることはほとんどないか、打ち込まれたとしても極わずかである。以上のようにして得られたカーボンサイドウォール３０はストッパー膜１１上に位置する。
なお、図１７に示すように、カーボンサイドウォール３０を形成した後に、更に溝の内側面に絶縁膜からなるサイドウォール３５を形成してもよい。こうすることで、配線用の金属材料とカーボンサイドウォールとを直接接しないようにすることができる。
次に、図１８に示すように、バリアメタル膜１４を形成し、次いで溝内を充填するように銅膜１５を成長する。
次に、銅膜１５及びバリアメタル膜１４をＣＭＰ法により研磨して、図１９に示すように、上面を平坦化するとともに、カーボンサイドウォール３０の上端部が露出するように溝外部の銅膜およびバリアメタル膜を除去し、リセスが形成されるまで研磨を行う。その際、キャップ絶縁膜１３が研磨ストッパーとして機能する。結果、溝内にバリアメタル膜１４を介して設けられたダマシン配線１５ａが得られる。
次に、図２０に示すように、酸素プラズマや、オゾンプラズマ、オゾンガス等を用いたドライエッチングによりカーボンサイドウォール３０を選択的に除去し、結果、溝の内側面に沿った空間（サイドスペース）３１が得られる。
サイドスペース３１は、第１の実施形態と同様に、図９に示すように、各配線の外周を囲むように形成される。なお、図２０は図９のＡ―Ａ’線に沿った断面図である。
次に、図２１に示すように、サイドスペース３１を充填しないようにサイドスペースを覆うストッパー絶縁膜（カバー絶縁膜）３２を形成し、その上に第３の層間絶縁膜（酸化膜）１７と第３のストッパー絶縁膜（窒化膜）１８をこの順で積層する。このようにして得られた空間３１ａは、エアギャップとして機能することができる。
図２２に、図２１の一部（点線で囲まれた部分）の拡大図を示す。第１の実施形態と同様、エアギャップ３１ａは、その幅が例えば２０ｎｍ前後で極めて狭い空間であるため、カバレッジの悪い膜はその中に入ることができず、成膜の早い段階でサイドスペースの上部開口を塞ぐ。結果、ダマシン配線の側面に沿ったエアギャップ３１ａが得られる。このようにエアギャップは、セルフアラインで形成することができる。
以上のようにしてダマシン法により第１の配線を形成し、ＳＡＡＧ法によりエアギャップを形成した後、上層側に第２の配線を形成することができ、さらにその上層側に第３の配線を形成することができる。第２の配線および第３の配線もダマシン法で形成することができ、各配線の側面にエアギャップを設けることができる。後述の第３、第４及び第５の実施形態において第２の配線および第３の配線の具体例について説明する。
第３の実施形態
本実施形態によれば、目合わせマージンが十分に広いデュアルダマシン法を提供できる。
前述の第１または第２の実施形態に従って、図２３に示すように、下層側の接続先である第１配線１５ａを形成し、その上に第２のストッパー絶縁膜（下層側ストッパー膜、カバー絶縁膜）３２を形成し、その上に第３の層間絶縁膜（下部層間絶縁膜）１７を形成し、その上に窒化膜からなる第３のストッパー絶縁膜（中間ストッパー膜、マスク膜）１８を形成する。下層側の接続先は、ビアプラグであってもよい。なお、図２３中の符号１１は第１のストッパー膜、符号１２は第２の層間絶縁膜、符号１４はバリアメタル膜、符号３１ａはエアギャップを示す。
次に、通常のリソグラフィ技術とドライエッチング技術により、図２４に示すように中間ストッパー膜（マスク膜）１８に溝４１を形成する。
次に、図２５に示すように、中間ストッパー膜（マスク膜）１８上に、下部層間絶縁膜（第３の層間絶縁膜）１７と同じ材料からなる上部層間絶縁膜（第４の層間絶縁膜）５０を、溝４１を埋め込むように形成する。
次に、通常のリソグラフィ技術とドライエッチング技術により、図２６、図２７Ａ及び図２７Ｂに示すように、上部層間絶縁膜（第４の層間絶縁膜）５０に、溝４１に対して垂直に交差する溝５１を形成する。その際、上部層間絶縁膜（第４の層間絶縁膜）５０から下部層間絶縁膜（第３の層間絶縁膜）１７まで一括でエッチングする。エッチングの結果、上部層間絶縁膜（第４の層間絶縁膜）５０に溝５１が形成されるとともに、中間ストッパー膜（マスク膜）１８がマスクとして機能して下部層間絶縁膜（第３の層間絶縁膜）１７にビアホール５１ａが形成される。このビアホール５１ａは、その底部の下層側ストッパー膜３２を除去することにより第１配線１５ａに達する。なお、図２７Ａは、図２６中のＡ−Ａ’面に沿った断面図であり、図２７Ｂは、図２６中のＢ−Ｂ’面に沿った断面図である。図２７Ａにおいて、エアギャップ３１ａは省略している（図２８Ａ等の対応する図面においても省略している）。
次に、図２８Ａ及び図２８Ｂに示すように、溝５１及びビアホール５１ａを充填することなく溝５１及びビアホール５１ａの内側面および底面を覆うにようにバリアメタル膜６１を形成し、次いで溝５１及びビアホール５１ａを充填するようにめっき法により銅膜６２を形成する。バリアメタル膜は、例えばＴａ膜とＴａＮ膜との積層膜を用いることができる。
次に、ＣＭＰ法により銅膜６２及びバリアメタル膜６１を研磨して、図２９Ａ及び図２９Ｂに示すように、上面を平坦化するとともに、溝５１の外部の銅膜及びバリアメタル膜を除去する。結果、溝５１内にダマシン配線６２ａが形成されると同時に、ビアホール５１ａ内にプラグ６２ｂが形成される。
本実施形態によれば、上述の通り、上部層間絶縁膜（第４の層間絶縁膜）５０にデュアルダマシン法による溝５１を形成する際に、下部層間絶縁膜（第３の層間絶縁膜）１７にデュアルダマシン法によるビアホールをセルフアラインで形成することができる。以下、本実施形態のように、ビアホールをセルフアラインで形成できるデュアルダマシン法をＳＡＤＤ法（Self-Align Dual Damascene method）という。ＳＡＤＤ法は、Ｖｉａ−Ｆｉｒｓｔ法およびＴｒｅｎｃｈ−Ｆｉｒｓｔ法の両方に対して加工性に優れる（目合わせが容易）。また、ＳＡＤＤ法は、Ｔｒｅｎｃｈ−Ｆｉｒｓｔ法に対してＬｏｗ−ｋ絶縁層のダメージ抑制の点で優れている。
第４の実施形態
本実施形態では、ＳＡＤＤ法で形成したデュアルダマシン配線の側面にＳＡＡＧ法でエアギャップを形成する。
従来のデュアルダマシン法では、図４３Ａ及び図４３Ｂを用いた前述の説明の通り、ＳＡＡＧ法でエアギャップを形成しようとすると、ビアホールと溝との間でカーボンサイドウォールが途切れてしまうことがあり、ビアホール内のカーボンが除去されなくなることがあるため、エアギャップを安定に形成できない。しかし、ＳＡＤＤ法によれば、デュアルダマシン配線に対しても安定してエアギャップを形成することができる。
まず、前述の実施形態と同様にして図２６、図２７Ａ及び図２７Ｂに示す構造を形成する。
次に、溝５１及びビアホール５１ａの内側面を覆うようにＬＰ−ＣＶＤ法によりカーボン膜を形成する。ＬＰ−ＣＶＤ法は、ステップカバレージが良好であるため、溝およびホール内が充填されたり、ボイドが形成されたりすることなく、内側面に沿った成膜が可能である。
次に、図３０Ａ及び図３０Ｂに示すように、カーボン膜をエッチバックし、溝およびホールの外部および底部のカーボン膜を除去して、溝およびホールの内側面上にカーボン膜からなるサイドウォール７０を形成する。この時、配線１５ａの表層にカーバイドがある場合、このカーバイドをＣＦ４ガスやＳＦ６ガス等のフッ素を多く含むフッ素含有ガスを用いて除去することができる。その際、カーボンサイドウォール７０の形状が損なわれたり、カーボンサイドウォールの膜厚が変動したりする虞があるため、カーバイドの除去処理を行う場合はこの点を考慮して行うことが好ましい。
次に、図３１Ａ及び図３１Ｂに示すように、溝５１及びビアホール５１ａを充填することなく溝５１及びビアホール５１ａの内側面および底面を覆うにようにバリアメタル膜６１を形成し、次いで溝５１及びビアホール５１ａを充填するようにめっき法により銅膜６２を形成する。バリアメタル膜は、例えばＴａ膜とＴａＮ膜との積層膜を用いることができる。
次に、ＣＭＰ法により銅膜６２及びバリアメタル膜６１を研磨して、図３２Ａ及び図３２Ｂに示すように、上面を平坦化するとともに、カーボンサイドウォール７０の上端部が露出するように溝５１の外部の銅膜及びバリアメタル膜を除去する。結果、溝５１内にダマシン配線６２ａが形成されると同時に、ビアホール５１ａ内にプラグ６２ｂが形成される。
次に、図３３Ａ及び図３３Ｂに示すように、酸素プラズマや、オゾンプラズマ、オゾンガス等を用いたドライエッチングによりカーボンサイドウォール７０を選択的に除去し、結果、溝の内側面およびホールの内側面に沿った空間（サイドスペース）７１が得られる。
次に、図３４Ａ及び図３４Ｂに示すように、サイドスペース７１を充填しないようにサイドスペースを覆う第４のストッパー絶縁膜（上層側ストッパー膜、カバー絶縁膜）８１を形成し、その上に第５の層間絶縁膜（酸化膜）８２を形成する。このようにして得られた空間７１ａは、エアギャップとして機能することができる。
さらに上層側に、同様にして、エアギャップを備えたデュアルダマシン配線を形成することができる。
第５の実施形態
本実施形態は、ＳＡＤＤ法でデュアルダマシンを形成し、ＳＡＡＧ法でエアギャップを形成する第４の実施形態の変形例である。
第４の実施形態では、カーボン膜７０をエッチバックした際（図３０Ａ、図３０Ｂ）に配線１５ａの露出表面にカーバイドからなる高抵抗層が形成された場合はこれを除去するが、本実施形態では、カーボン膜形成時に配線の露出表面にカーバイドが形成されない。第４の実施形態ではエアギャップの底部は配線１５ａであるのに対して（図３４Ａ、図３４Ｂ）、本実施形態ではエアギャップの底部は下層側ストッパー膜３２である（図４０Ａ、図４０Ｂ）。
まず、第３の実施形態と同様にして、図２５に示す構造を形成し、通常のリソグラフィ技術とドライエッチング技術により、図２６、図２７Ａ及び図２７Ｂに示すように、上部層間絶縁膜（第４の層間絶縁膜）５０に、溝４１に対して垂直に交差する溝５１を形成する。その際、上部層間絶縁膜（第４の層間絶縁膜）５０から下部層間絶縁膜（第３の層間絶縁膜）１７まで一括でエッチングするが、ビアホール５１ａの底部の下層側ストッパー膜（第２のストッパー膜）３２は除去しない。
次に、溝５１及びビアホール５１ａの内側面を覆うようにＬＰ−ＣＶＤ法によりカーボン膜を形成し、エッチバックして、図３５Ａ及び図３５Ｂに示すように、溝およびホールの内側面上にカーボン膜からなるサイドウォール７０を形成する。
次に、図３６Ａ及び図３６Ｂに示すように、ビアホール５１ａの底部の下層側ストッパー膜（第２のストッパー膜）３２をエッチング除去する。
次に、図３７Ａ及び図３７Ｂに示すように、第４の実施形態と同様にしてバリアメタル膜６１及び銅膜６２を形成する。
次に、第４の実施形態と同様にしてＣＭＰ法により研磨を行って、結果、図３８Ａ及び図３８Ｂに示すように、溝５１内にダマシン配線６２ａ、及びビアホール５１ａ内にプラグ６２ｂが得られる。
次に、第４の実施形態と同様にしてドライエッチングによりカーボンサイドウォール７０を選択的に除去し、結果、図３９Ａ及び図３９Ｂに示すように、溝の内側面およびホールの内側面に沿った空間（サイドスペース）７１が得られる。
次に、第４の実施形態と同様にして、図４０Ａ及び図４０Ｂに示すように、第４のストッパー絶縁膜（上層側ストッパー膜、カバー絶縁膜）８１を形成し、その上に第５の層間絶縁膜（酸化膜）８２を形成する。このようにして得られた空間７１ａは、エアギャップとして機能することができる。
本実施形態では、カーボン膜の成膜およびエッチバックの際にホール底部において配線１５ａが下層側ストッパー膜（第２のストッパー膜）３２で保護されているため、配線１５ａの表面にカーバイド層の形成を防ぐことができる。
１ 半導体基板
２ 素子分離領域
３、４ 拡散領域
５ ゲート絶縁膜
６ ゲート電極
７ キャップ絶縁膜
８ サイドウォール
９ 層間絶縁膜（第１の層間絶縁膜）
１０ コンタクトプラグ
１１ ストッパー絶縁膜（第１ストッパー膜）
１２ 層間絶縁膜（第２の層間絶縁膜）
１３ キャップ絶縁膜
１４ バリアメタル膜
１５ 銅膜
１５ａ シングルダマシン配線（第１配線）
１７ 層間絶縁膜（第３の層間絶縁膜、下部層間絶縁膜）
１８ ストッパー絶縁膜（第３のストッパー膜、中間ストッパー膜、マスク膜）
２７ シングルダマシン配線（第１配線）形成用の溝
２８ カーボン膜
２９ コンタクトプラグとカーボン膜との界面部
３０ カーボンサイドウォール
３１ カーボン消失後の空間（サイドスペース）
３１ａ エアギャップ
３２ ストッパー絶縁膜（第２のストッパー膜、下層側ストッパー膜、カバー絶縁膜）
３５ 絶縁膜サイドウォール
４１ デュアルダマシン配線形成用の溝
５０ 層間絶縁膜（第４の層間絶縁膜、上部層間絶縁膜）
５１ デュアルダマシン配線形成用の溝
５１ａ ビアホール
６１ バリアメタル膜
６２ 銅膜
６２ａ デュアルダマシン配線
６２ｂ デュアルダマシンプラグ
７０ カーボンサイドウォール
７１ カーボン消失後の空間（サイドスペース）
７１ａ エアギャップ
８１ ストッパー絶縁膜（第４のストッパー膜、上層側ストッパー膜、カバー絶縁膜）
８２ 層間絶縁膜（第５の層間絶縁膜）
１０１ 下地層
１０２ ＳｉＣＮ層
１０３ ＳｉＣＯ層
１０４ ＳｉＯ２層
１０５ ＢＡＲＣ層
１０５ａ ＢＡＲＣ層
１０６ レジスト層
１０６ａ レジスト層
１０７ 金属層（ＴｉＮ層）
１１１ａ、１１１ｂ ホール
１１２ 溝（トレンチ）
１２０ カーボンサイドウォール

Claims (23)

  1. 第１層間絶縁膜と、
    前記第１層間絶縁膜に設けられた第１配線または第１プラグと、
    前記第１層間絶縁膜上の第２層間絶縁膜と、
    前記第２層間絶縁膜に設けられ、前記第１配線または前記第１プラグに接続する第２プラグと、
    前記第２の層間絶縁膜上に設けられ、該第２の層間絶縁膜をエッチングする際のマスク材からなるマスク膜と
    前記マスク膜上の第３層間絶縁膜と、
    前記第３層間絶縁膜に、前記第２プラグと一体に形成された第２配線とを有し、
    前記マスク膜は、前記第１の配線と交差し又は前記第１プラグの直上を通過し、且つ前記第２配線と交差する長尺開口部を有し、
    前記第２プラグは、基体平面に投影した配置において、前記長尺開口部と前記第２配線との交差部に位置している半導体装置。
  2. 前記第２配線および前記第２プラグは銅又は銅を含む金属材料で形成されている、請求項１に記載の半導体装置。
  3. 請求項１又は２に記載の半導体装置を製造する方法であって、
    第１層間絶縁膜に第１配線又は第１プラグを形成する工程と、
    前記第１層間絶縁膜上に第２層間絶縁膜を形成する工程と、
    前記第２層間絶縁膜上に、該第２層間絶縁膜をエッチングする際のマスク材からなる第１マスク膜を形成する工程と、
    前記第１マスク膜に、前記第１配線と交差し又は前記第１プラグの直上を通過する第１の長尺開口部を形成する工程と、
    前記第１マスク膜上に、第３層間絶縁膜を形成する工程と、
    前記第３層間絶縁膜上に、前記第１の長尺開口部と交差する第２の長尺開口部を有する第２マスク膜を形成する工程と、
    前記第１及び第２マスク膜を利用して前記第３層間絶縁膜および前記第２層間絶縁膜を一括エッチングして、前記第３層間絶縁膜に溝を形成すると同時に、前記第２層間絶縁膜にスルーホールを形成する工程と、
    前記溝および前記スルーホールを充填するように導電膜を形成する工程と、
    前記溝および前記スルーホールの外の前記導電膜を除去し、前記溝内に残った導電膜からなる配線と前記スルーホール内に残った導電膜からなるプラグを含むデュアルダマシン配線を得る工程と、を含む半導体装置の製造方法。
  4. 層間絶縁膜と、
    前記層間絶縁膜内にダマシン配線技術により設けられた配線と、
    前記配線の側面と前記層間絶縁膜との間に形成されたエアギャップ部と、
    を有する半導体装置。
  5. 前記エアギャップ部を覆うように前記層間絶縁膜上に設けられたカバー絶縁膜と、
    前記層間絶縁膜下に設けられた下層絶縁膜と、をさらに有し、
    前記エアギャップ部は、前記配線の側面と、前記層間絶縁膜と、前記カバー絶縁膜と、前記下層絶縁膜とに囲まれた空間である、請求項４に記載の半導体装置。
  6. 前記エアギャップ部を覆うように前記層間絶縁膜上に設けられたカバー絶縁膜と、
    前記層間絶縁膜下に設けられ、該層間絶縁膜をエッチングする際のストッパー絶縁膜と、をさらに有し、
    前記エアギャップ部は、前記配線の側面と、前記層間絶縁膜と、前記カバー絶縁膜と、前記ストッパー絶縁膜とに囲まれた空間である、請求項４に記載の半導体装置。
  7. 前記配線は、該配線の側面に沿ったバリアメタル膜を含み、
    該バリアメタル膜は、前記エアギャップ部を介して前記層間絶縁膜と対向している、請求項４から６のいずれか一項に記載の半導体装置。
  8. 前記エアギャップ部は、前記配線の両側にそれぞれ設けられている、請求項４から７のいずれか一項に記載の半導体装置。
  9. 基板平面の法線方向の基板側を下方としたとき、前記配線の下面は、前記エアギャップ部の下端部より下方に位置している、請求項４から８のいずれか一項に記載の半導体装置。
  10. 前記配線は銅又は銅を含む金属材料で形成されている、請求項４から９のいずれか一項に記載の半導体装置。
  11. 第１層間絶縁膜と、
    前記第１層間絶縁膜に設けられた第１配線または第１プラグと、
    前記第１層間絶縁膜上の第２層間絶縁膜と、
    前記第２層間絶縁膜に設けられ、前記第１配線または前記第１プラグに接続する第２プラグと、
    前記第２層間絶縁膜上の第３層間絶縁膜と、
    前記第３層間絶縁膜に設けられ、前記第２プラグと一体に形成された第２配線と、
    該第２配線の側面と前記第３層間絶縁膜との間に設けられた第１エアギャップ部と、
    前記第２プラグの外周側面と前記第２層間絶縁膜との間に設けられた、前記第１エアギャップ部に連通する第２エアギャップ部とを有する半導体装置。
  12. 前記第１エアギャップ部を覆うように前記第３層間絶縁膜上に設けられたカバー絶縁膜をさらに有する、請求項１１に記載の半導体装置。
  13. 前記第２配線は、該第２配線の側面に沿ったバリアメタル膜を含み、該バリアメタル膜は、前記第１エアギャップ部を介して前記第３層間絶縁膜と対向し、
    前記第２プラグは、該第２プラグの外周側面に沿ったバリアメタル膜を含み、該バリアメタル膜は、前記第２エアギャップ部を介して前記第２層間絶縁膜と対向している、請求項１１又は１２に記載の半導体装置。
  14. 前記第２層間絶縁膜上に、該第２層間絶縁膜をエッチングする際のマスク材からなるマスク膜をさらに有し、
    前記マスク膜は、前記第１配線と交差し又は前記第１プラグの直上を通過し、且つ前記第２配線と交差する長尺開口部を有し、
    前記第２プラグは、基板平面に投影した配置において、前記長尺開口部と前記第２配線との交差部に位置している、請求項１１から１３のいずれか一項に記載の半導体装置。
  15. 前記第２配線および前記第２プラグは銅又は銅を含む金属材料で形成されている、請求項１１から１４のいずれか一項に記載の半導体装置。
  16. 請求項４に記載の半導体装置を製造する方法であって、
    層間絶縁膜に凹部を形成する工程と、
    前記凹部を含む前記層間絶縁膜上に犠牲膜を形成する工程と、
    前記犠牲膜をエッチバックして、前記凹部内の側面上に犠牲サイドウォールを形成する工程と、
    前記凹部を充填するように前記層間絶縁膜上に導電膜を形成する工程と、
    前記犠牲サイドウォールの上端部が露出するように前記凹部の外の前記導電膜を除去し、前記凹部内に残った導電膜からなる配線を得る工程と、
    前記犠牲サイドウォールを選択的に除去して、前記配線の側面と前記凹部内の側面との間のスペースからなるエアギャップ部を形成する工程と、を含む半導体装置の製造方法。
  17. 前記スペースの上端部に蓋をするように前記層間絶縁膜上にカバー絶縁膜を形成する工程を含む、請求項１６に記載の半導体装置の製造方法。
  18. 前記層間絶縁膜の形成前に、該層間絶縁膜をエッチングする際のストッパー絶縁膜を形成する工程を含み、
    前記凹部を形成する工程において、該凹部の底部を覆う前記ストッパー絶縁膜を残し、この状態で前記犠牲膜を形成し、
    該犠牲膜をエッチバックして前記犠牲サイドウォールを形成した後に、前記凹部の底部の前記ストッパー絶縁膜を除去し、その後に前記導電膜を形成する、請求項１６又は１７に記載の半導体装置の製造方法。
  19. 前記犠牲膜はカーボン膜である請求項１６から１８のいずれか一項に記載の半導体装置の製造方法。
  20. 請求項１１に記載の半導体装置を製造する方法であって、
    第１層間絶縁膜に第１配線または第１プラグを形成する工程と、
    前記第１層間絶縁膜上に第２層間絶縁膜を形成する工程と、
    前記第２層間絶縁膜上に、該第２層間絶縁膜をエッチングする際のマスク材からなる第１マスク膜を形成する工程と、
    前記第１マスク膜に、前記第１配線と交差し又は前記第１プラグの直上を通過する第１の長尺開口部を形成する工程と、
    前記第１マスク膜上に、第３層間絶縁膜を形成する工程と、
    前記第３層間絶縁膜上に、前記第１の長尺開口部と交差する第２の長尺開口部を有する第２マスク膜を形成する工程と、
    前記第１及び第２マスク膜を利用して前記第３層間絶縁膜および前記第２層間絶縁膜を一括エッチングして、前記第３層間絶縁膜に溝を形成すると同時に、前記第２層間絶縁膜にスルーホールを形成する工程と、
    前記スルーホール内の側面および前記溝内の側面を含む露出表面上に犠牲膜を形成する工程と、
    前記犠牲膜をエッチバックして、前記スルーホール内の側面上および前記溝内の側面上に犠牲サイドウォールを形成する工程と、
    前記溝および前記スルーホールを充填するように導電膜を形成する工程と、
    前記犠牲サイドウォールの上端部が露出するように前記溝および前記スルーホールの外の前記導電膜を除去し、前記溝内に残った導電膜からなる配線と前記スルーホール内に残った導電膜からなるプラグを含むデュアルダマシン配線を得る工程と、
    前記犠牲サイドウォールを選択的に除去して、前記配線の側面と前記溝内の側面との間の第１スペースからなる第１エアギャップと、該第１のスペースに連通する、前記プラグの側面と前記スルーホール内の側面との間の第２スペースからなる第２エアギャップ部を形成する工程とを含む半導体装置の製造方法。
  21. 前記第２スペースの上端部に蓋をするように前記第３層間絶縁膜上にカバー絶縁膜を形成する工程を含む、請求項２０に記載の半導体装置の製造方法。
  22. 前記第２層間絶縁膜の形成前に、該第２層間絶縁膜をエッチングする際のストッパー絶縁膜を形成する工程を含み、
    前記スルーホールを形成する工程において、該スルーホールの底部を覆う前記ストッパー絶縁膜を残し、この状態で前記犠牲膜を形成し、
    前記犠牲膜をエッチバックして前記犠牲サイドウォールを形成した後に、前記スルーホールの底部の前記ストッパー絶縁膜を除去し、その後に前記導電膜を形成する、請求項２０又は２１に記載の半導体装置の製造方法。
  23. 前記犠牲膜はカーボン膜である請求項２０から２２のいずれか一項に記載の半導体装置の製造方法。
JP2012101501A 2012-04-26 2012-04-26 半導体装置及びその製造方法 Pending JP2013229503A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012101501A JP2013229503A (ja) 2012-04-26 2012-04-26 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012101501A JP2013229503A (ja) 2012-04-26 2012-04-26 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2013229503A true JP2013229503A (ja) 2013-11-07

Family

ID=49676838

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012101501A Pending JP2013229503A (ja) 2012-04-26 2012-04-26 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2013229503A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107045999A (zh) * 2016-02-05 2017-08-15 朗姆研究公司 使用ald和高密度等离子体cvd形成气隙密封件的系统和方法
US11038721B2 (en) 2019-09-18 2021-06-15 Kabushiki Kaisha Toshiba Digital isolator
CN113410210A (zh) * 2020-03-16 2021-09-17 铠侠股份有限公司 半导体装置及半导体装置的制造方法
WO2024011767A1 (zh) * 2022-07-13 2024-01-18 长鑫存储技术有限公司 半导体结构及其形成方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107045999A (zh) * 2016-02-05 2017-08-15 朗姆研究公司 使用ald和高密度等离子体cvd形成气隙密封件的系统和方法
CN107045999B (zh) * 2016-02-05 2023-10-20 朗姆研究公司 使用ald和高密度等离子体cvd形成气隙密封件的系统和方法
US11038721B2 (en) 2019-09-18 2021-06-15 Kabushiki Kaisha Toshiba Digital isolator
US11405241B2 (en) 2019-09-18 2022-08-02 Kabushiki Kaisha Toshiba Digital isolator
CN113410210A (zh) * 2020-03-16 2021-09-17 铠侠股份有限公司 半导体装置及半导体装置的制造方法
CN113410210B (zh) * 2020-03-16 2024-04-09 铠侠股份有限公司 半导体装置及半导体装置的制造方法
WO2024011767A1 (zh) * 2022-07-13 2024-01-18 长鑫存储技术有限公司 半导体结构及其形成方法

Similar Documents

Publication Publication Date Title
JP5898991B2 (ja) 半導体装置および半導体装置の製造方法
TWI249774B (en) Forming method of self-aligned contact for semiconductor device
TWI681506B (zh) 場效電晶體元件及其製造方法
US11417665B2 (en) Semiconductor devices
KR102328279B1 (ko) 반도체 소자
US9875928B2 (en) Metal interconnect structure and method for fabricating the same
KR101994237B1 (ko) 반도체 장치 및 그 제조 방법
JP5134193B2 (ja) 半導体装置及びその製造方法
US9972528B2 (en) Semiconductor devices
JP5635301B2 (ja) 半導体装置及びその製造方法
CN107958888B (zh) 存储器元件及其制造方法
US20150076708A1 (en) Semiconductor device
KR102406716B1 (ko) 반도체 장치 및 이의 제조 방법
US20170294535A1 (en) Semiconductor device and fabrication method thereof
JP2013229503A (ja) 半導体装置及びその製造方法
TW569387B (en) Semiconductor device with multilayer interconnection structure and method of manufacturing the same
JP2010092987A (ja) 半導体装置
US20220238667A1 (en) Semiconductor structure and forming method thereof
CN111863709A (zh) 半导体结构及其形成方法
TWI791214B (zh) 積體電路元件及其製造方法
US11456207B2 (en) Semiconductor device including metal interconnections having sidewall spacers thereon, and method for fabricating the same
JP2009071283A (ja) 半導体装置
JP2009252825A (ja) 半導体装置およびその製造方法
JP2014072380A (ja) 半導体装置の製造方法
KR20230075336A (ko) 반도체 디바이스 및 그 제조 방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130730

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140414