JP2009253052A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2009253052A JP2009253052A JP2008099723A JP2008099723A JP2009253052A JP 2009253052 A JP2009253052 A JP 2009253052A JP 2008099723 A JP2008099723 A JP 2008099723A JP 2008099723 A JP2008099723 A JP 2008099723A JP 2009253052 A JP2009253052 A JP 2009253052A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- layer
- film
- contact plug
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
【課題】 コンタクトプラグの凸形状部の電界集中による絶縁破壊を抑制したViaパターンを有する半導体装置を提供する。
【解決手段】 第一の配線層1及び第一の絶縁層2上に形成された層間絶縁膜3と、層間絶縁膜3内に第一の配線層1との接続部から上方にいくにつれて断面形状が大きくなるように形成された接続孔4と、接続孔4の側壁全面に所定の深さから上方にいくにつれて膜厚が大きくなるように連続的にスペーサ膜5と、スペーサ膜5の内側に第一の配線層1と電気的に接続されるコンタクトプラグ7と、コンタクトプラグ7上に形成され、コンタクトプラグと電気的に接続された第二の配線層8と、第二の絶縁層9とを有する半導体装置。
【選択図】 図1
【解決手段】 第一の配線層1及び第一の絶縁層2上に形成された層間絶縁膜3と、層間絶縁膜3内に第一の配線層1との接続部から上方にいくにつれて断面形状が大きくなるように形成された接続孔4と、接続孔4の側壁全面に所定の深さから上方にいくにつれて膜厚が大きくなるように連続的にスペーサ膜5と、スペーサ膜5の内側に第一の配線層1と電気的に接続されるコンタクトプラグ7と、コンタクトプラグ7上に形成され、コンタクトプラグと電気的に接続された第二の配線層8と、第二の絶縁層9とを有する半導体装置。
【選択図】 図1
Description
本発明は、半導体装置及びその製造方法に関する。
多層配線形成のViaパターンの製造方法において、コンタクトプラグに使用する導電物のコンタクト孔内への埋め込み特性を向上させるために、コンタクト孔の側壁に下層との接続部の径が小さくなるように傾斜を付けることが行われている(例えば、特許文献1参照。)。この場合、コンタクトプラグの形状が上層の隣接配線に対して凸形状であるため、この凸形状部に電界の集中が起こってしまう。コンタクトと上層配線を別々に形成する場合、リソグラフィの合わせズレ等の影響によって局所的にコンタクトプラグのトップ部と隣接上層配線の距離が非常に近くなってしまう恐れがあり、上層配線と、電界が集中したコンタクトプラグトップ部の凸形状部との間での絶縁破壊が懸念されている。
この問題に対してコンタクト孔の形状を所定の深さから上方に行くにしたがって断面形状が小さくなるような構造を形成し、コンタクトプラグの凸形状部をコンタクトプラグのトップ部よりも下に配置することによって、上層配線との距離をとり、絶縁破壊を回避する提案がなされている(例えば、特許文献2参照。)。
しかし、この構造では、コンタクトプラグの凸形状部付近に絶縁膜の界面が存在しているため、上層の隣接配線との距離が短くなる微細なパターンにおいて耐圧特性が不十分であり、コンタクトプラグの凸形状部の電界集中によって、リーク電流が発生する恐れがあるという問題がある。
特開平4−56277
特開2006−73635
本発明は、コンタクトプラグの凸形状部の電界集中によるリーク電流を抑制した半導体装置及びその製造方法を提供する。
本発明の一態様による半導体装置は、第一の配線層と第一の絶縁層からなる第一の被接続層と、前記第一の被接続層上に形成され、前記第一の配線層上に対応する位置に第一の配線層との接続部から上方にいくにつれて断面形状が大きくなるように形成された接続孔を有する層間絶縁膜と、前記接続孔の側壁全面に所定の深さから上方にいくにつれて膜厚が大きくなるように連続的に形成されたスペーサ膜と、前記第一の配線層と電気的に接続され、前記接続孔内に前記スペーサ膜を介して形成されたコンタクトプラグと、前記層間絶縁膜、前記スペーサ膜及び前記コンタクトプラグ上に形成され、前記コンタクトプラグと電気的に接続された第二の配線層と、第二の絶縁層からなる第二の被接続層とを備えることを特徴とする。
また、本発明の一態様による半導体装置の製造方法は、第一の配線層と第一の絶縁層からなる第一の被接続層上に層間絶縁膜を形成する工程と、前記層間絶縁膜を加工し、前記第一の配線層上に対応する位置に第一の配線層との接続部から上方にいくにつれて断面積が大きくなるように接続孔を形成する工程と、前記接続孔の側壁全面に所定の深さから上方にいくにつれて膜厚が大きくなるように連続的にスペーサ膜を形成する工程と、前記接続孔内に電極金属を埋め込みコンタクトプラグを形成する工程と、前記層間絶縁膜、前記スペーサ膜及び前記コンタクトプラグ上に第二の配線層と第二の絶縁層からなる第二の被接続層を形成する工程とを備えることを特徴とする。
本発明によれば、コンタクトプラグの凸形状部の電界集中による絶縁破壊を抑制した半導体装置及びその製造方法を提供することができる。
以下、本発明の実施形態について図面を参照しながら説明する。図1は、本発明の実施形態の一態様に係る半導体装置の配線層の断面図である。図においては、隣接する複数のうち2つのコンタクトプラグのみを示している。
下層配線層1及び下層絶縁層2上には層間絶縁膜3が形成されており、層間絶縁膜3内には下層配線層1と上層配線層8とを電気的に接続するコンタクトプラグ7を形成するためのコンタクト孔4が設けられている。コンタクト孔4の側壁上にはスペーサ膜5が形成されており、所定の深さから上方にいくにつれて基板方向と垂直方向の膜厚が大きくなるような構造を有している。スペーサ膜5の内側には密着層6が形成されており、コンタクト孔4の内部にはスペーサ膜5及び密着層6を介してコンタクトプラグ7が形成されている。コンタクト孔4はプラグに使用する導電物のコンタクト孔4内への埋め込み特性を向上させるためには下層配線層1との接続部から上方にいくにつれて断面形状が大きくなるような傾斜を有しており、コンタクト孔4のトップ部の断面形状が最も大きくなるように形成されている。本実施形態では、コンタクトプラグ7の凸形状部が連続したスペーサ膜5で覆われているため、絶縁層界面において発生するリーク電流を抑制することができる。
スペーサ膜5の形状はプラズマCVDによる成膜条件を調整することによって変化させることができるため、スペーサ膜5の膜厚増加形状は図2に示したように下に凸の形状(a)でも上に凸の形状(b)でもどちらでも構わない。
下層配線層1及び上層配線層8は、例えば、銅またはアルミニウム等からなり、銅を用いる場合は銅の拡散を防止するために配線層の周囲にバリアメタルとしてタンタルナイトライド等を形成しておくことが望ましい。下層絶縁膜2、層間絶縁膜3及び上層絶縁膜9は、例えば、シリコン酸化膜等からなり、スペーサ膜5は、例えば、シリコン窒化膜またはシリコン酸化膜等からなる。また、スペーサ膜5にシリコン酸化膜等よりも誘電率の高い膜、例えば、SiN膜、SiON膜、SiCN膜、SiC膜等を用いると、コンタクトプラグ7間の電界を緩和することができ、絶縁耐性が向上するため望ましい。密着層6は、例えば、チタンナイトライド等からなり、コンタクトプラグ7は、例えば、タングステン等からなる。
図3は絶縁性を保つために必要な耐圧特性の理論値と、実際の装置における耐圧特性の値について、コンタクトプラグ7の凸形状部と上層電極層8との間の距離と電界との関係を示したグラフである。横軸はコンタクトプラグ7の凸形状部と上層電極層8との距離を示しており、縦軸は電界を示している。図3に示すように、コンタクトプラグ7の凸形状部と上層電極層8の距離が10nm以下の場合は、実際の装置における耐圧特性が絶縁性を保つために必要な耐圧特性を下回ってしまうことが分かる。しかし、本実施形態では、スペーサ膜5はコンタクト孔4の所定の深さから上方にいくにつれてコンタクトプラグ7の断面積が小さくなるような傾斜を有しているため、コンタクトプラグ7の凸形状部と上層配線層8との距離を広げることができるため、リーク電流を抑制することができる。
図4及び図5は本発明の実施形態の一態様に係る半導体装置の製造工程を示す断面図である。図4及び図5を参照して本発明の実施形態の一態様に係る半導体装置の製造方法を説明する。
はじめに、図4(a)に示すように、下層配線層1及び下層絶縁層2上に、例えば、CVD(Chemical Vapor Deposition)法等を用いて層間絶縁膜3を形成する。続いて、層間絶縁膜3上にレジストを塗布し、リソグラフィ法を用いてコンタクト孔4を形成する部分上のレジストを除去する。残ったレジストをマスクとしてRIE(Reactive Ion Etching)法によってコンタクト孔4を形成した後、マスクのレジストを除去する。
次に、図4(b)に示すように、プラズマCVD法によってシリコン窒化膜からなるスペーサ膜5をコンタクト孔4の内壁及び層間絶縁膜3上に形成する。スペーサ膜5は、コンタクト孔4の径を小さくし、リソグラフィの解像限界以下のViaパターンを形成するために形成される。スペーサ膜5をプラズマCVD法により形成することによって、コンタクト孔4の所定の深さから上方にいくにつれてスペーサ膜5の膜厚が大きくなるように形成することができ、図4(b)に示したような、コンタクト孔4のトップ部付近にスペーサ膜5が迫り出した構造を形成することができる。コンタクト孔4のトップ付近のスペーサ膜5の膜厚及び膜の形状は、プラズマCVDによる成膜条件を調整することによって変化させることができる。また、プラズマCVDによってスペーサ膜5の成膜を行うと、コンタクト孔4内部への埋め込み特性が低いため、コンタクト孔4の下部や層のスペーサ膜を薄く形成することができる。したがって、下層配線層1とコンタクト孔4との接続部の面積を十分確保することができ、特に、スペーサ膜5の成膜条件を調整することによって、下層配線層1とコンタクト孔4との接続部の面積がコンタクト孔4トップ部のスペーサ膜の開口形状よりも大きくなるように形成すると、上層配線層8との距離を広げるとともに下層配線層1との接触部の抵抗上昇を抑えることができるため望ましい。
次いで、図4(c)に示すように、コンタクト孔4の底の部分、すなわち下層配線層1との接続部のスペーサ膜5をRIE法によって除去する。この時、コンタクト孔4の底の断面積よりもコンタクト孔4のトップ部の開口面積が小さい場合でも、コンタクト孔4の内壁及び底面のスペーサ膜5の膜厚が小さいため比較的容易に除去することができ、下層配線層1との接触面積を確保することができる。
続いて、図5(a)に示すように、CVD法等を用いてスペーサ膜5の内側及び上面とコンタクト孔4の底部と接続された下層配線層1上にチタンナイトライド膜からなる密着層6を形成した後、CVD法等を用いて密着層6の内側及び上部にタングステン膜からなるコンタクトプラグ7を形成する。このコンタクトプラグ7を形成する際に、スペーサ膜5がコンタクト孔4のトップ部付近において迫り出している部分の膜厚が大きすぎると、コンタクト孔4内にコンタクトプラグ7を形成する際にコンタクトプラグ7内に大きな埋め込みボイドが形成されてしまうため、スペーサ膜の迫り出している部分の膜厚はコンタクト孔4の高さの半分以下とすることが望ましい。
次に、図5(b)に示すように、CMP(Chemical Mechanical Polishing)法等を用いて平坦化を行い、コンタクト孔4の外部に形成された、密着層6及びタングステン膜7を除去する。この時、少なくともスペーサ膜5の膜厚が最も大きい部分までCMPにより研磨を行うことによって、所定の深さから上方にいくにつれてコンタクトプラグ7の断面積が小さくなるような構造を形成することができる。
続いて、図5(c)に示すように、層間絶縁膜3、スペーサ膜5、密着層6及びコンタクトプラグ7上に上層絶縁膜9を形成し、上層絶縁膜9上にレジストを塗布し、リソグラフィ法を用いてレジストを部分的に除去する。そのレジストをマスクとしてRIE(Reactive Ion Etching)法によって開口部を形成した後、レジストを除去する。その開口部に上層配線層8を形成することにより、図1に示したコンタクト構造を形成することができる。
本実施形態によれば、次のような効果が得られる。すなわち、コンタクトプラグ7の周囲が連続したスペーサ膜5で覆われているため、コンタクトプラグ7の凸形状部の電界集中に対して絶縁層界面において発生する絶縁破壊を回避することができる。また、スペーサ膜5を形成することによって、リソグラフィの解像限界以下のViaパターンを形成することができるとともに、コンタクトプラグ7が上層配線層8に対して凸形状となっている部分が、スペーサ膜の迫り出した部分によって下方に移動しているため、凸形状部と上層配線層8との距離を広げ、リーク電流を抑制することができる。
なお、本発明は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々に変形して実施することができる。
1 下層配線層
2 下層絶縁膜
3 層間絶縁膜
4 コンタクト孔
5 スペーサ膜
6 密着層
7 コンタクトプラグ
8 上層配線層
9 上層絶縁層
2 下層絶縁膜
3 層間絶縁膜
4 コンタクト孔
5 スペーサ膜
6 密着層
7 コンタクトプラグ
8 上層配線層
9 上層絶縁層
Claims (6)
- 第一の配線層と第一の絶縁層からなる第一の被接続層と、
前記第一の被接続層上に形成され、前記第一の配線層上に第一の配線層との接続部から上方にいくにつれて開口面積が大きくなるように形成された接続孔を有する層間絶縁膜と、
前記接続孔の側壁上に所定の深さから上方にいくにつれて膜厚が大きくなるように形成されたスペーサ膜と、
前記第一の配線層と電気的に接続され、前記接続孔内に形成されたコンタクトプラグと、
前記層間絶縁膜、前記スペーサ膜及び前記コンタクトプラグ上に形成され、前記コンタクトプラグと電気的に接続された第二の配線層と、第二の絶縁層からなる第二の被接続層と、
を備えることを特徴とする半導体装置。 - 前記所定の深さは、前記接続孔の高さの半分以下であることを特徴とする請求項1記載の半導体装置。
- 前記スペーサ膜の誘電率は、前記層間絶縁膜の誘電率よりも高いことを特徴とする請求項1記載の半導体装置。
- 前記コンタクトプラグと前記第一の配線層との接続部の断面形状は、前記コンタクトプラグと前記第二の配線層との接続部の断面形状よりも大きいことを特徴とする請求項1記載の半導体装置。
- 第一の配線層と第一の絶縁層からなる第一の被接続層上に層間絶縁膜を形成する工程と、
前記層間絶縁膜を加工し、前記第一の配線層上に第一の配線層との接続部から上方にいくにつれて断面積が大きくなるように接続孔を形成する工程と、
前記接続孔の側壁上に所定の深さから上方にいくにつれて膜厚が大きくなるように連続的にスペーサ膜を形成する工程と、
前記接続孔内に電極金属を埋め込みコンタクトプラグを形成する工程と、
前記層間絶縁膜、前記スペーサ膜及び前記コンタクトプラグ上に第二の配線層と第二の絶縁層からなる第二の被接続層を形成する工程と、
を備えることを特徴とする半導体装置の製造方法。 - 前記スペーサ膜は、プラズマCVDにより形成されることを特徴とする請求項5記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008099723A JP2009253052A (ja) | 2008-04-07 | 2008-04-07 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008099723A JP2009253052A (ja) | 2008-04-07 | 2008-04-07 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009253052A true JP2009253052A (ja) | 2009-10-29 |
Family
ID=41313464
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008099723A Pending JP2009253052A (ja) | 2008-04-07 | 2008-04-07 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009253052A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014038244A1 (ja) * | 2012-09-07 | 2014-03-13 | 独立行政法人産業技術総合研究所 | グラフェン構造及びその製造方法 |
WO2014038243A1 (ja) * | 2012-09-07 | 2014-03-13 | 独立行政法人産業技術総合研究所 | グラフェン-cnt構造及びその製造方法 |
JP5889501B1 (ja) * | 2014-11-18 | 2016-03-22 | 三菱電機株式会社 | 信号伝送絶縁デバイス及びパワー半導体モジュール |
WO2016080034A1 (ja) * | 2014-11-18 | 2016-05-26 | 三菱電機株式会社 | 信号伝送絶縁デバイス及びパワー半導体モジュール |
JP6610839B1 (ja) * | 2019-01-31 | 2019-11-27 | Tdk株式会社 | スピン軌道トルク型磁化回転素子、スピン軌道トルク型磁気抵抗効果素子、磁気メモリ及びリザボア素子 |
-
2008
- 2008-04-07 JP JP2008099723A patent/JP2009253052A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014038244A1 (ja) * | 2012-09-07 | 2014-03-13 | 独立行政法人産業技術総合研究所 | グラフェン構造及びその製造方法 |
WO2014038243A1 (ja) * | 2012-09-07 | 2014-03-13 | 独立行政法人産業技術総合研究所 | グラフェン-cnt構造及びその製造方法 |
JP5889501B1 (ja) * | 2014-11-18 | 2016-03-22 | 三菱電機株式会社 | 信号伝送絶縁デバイス及びパワー半導体モジュール |
WO2016080034A1 (ja) * | 2014-11-18 | 2016-05-26 | 三菱電機株式会社 | 信号伝送絶縁デバイス及びパワー半導体モジュール |
CN106716622A (zh) * | 2014-11-18 | 2017-05-24 | 三菱电机株式会社 | 信号传送绝缘设备以及功率半导体模块 |
CN106716622B (zh) * | 2014-11-18 | 2019-07-05 | 三菱电机株式会社 | 信号传送绝缘设备以及功率半导体模块 |
JP6610839B1 (ja) * | 2019-01-31 | 2019-11-27 | Tdk株式会社 | スピン軌道トルク型磁化回転素子、スピン軌道トルク型磁気抵抗効果素子、磁気メモリ及びリザボア素子 |
WO2020157912A1 (ja) * | 2019-01-31 | 2020-08-06 | Tdk株式会社 | スピン軌道トルク型磁化回転素子、スピン軌道トルク型磁気抵抗効果素子、磁気メモリ及びリザボア素子 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10607933B2 (en) | Interconnect structures with fully aligned vias | |
JP5898991B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US10784160B2 (en) | Semiconductor device having voids and method of forming same | |
US8563426B2 (en) | Shrinkage of contact elements and vias in a semiconductor device by incorporating additional tapering material | |
US8404580B2 (en) | Methods for fabricating semiconductor devices | |
JP5096278B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
CN107017225A (zh) | 半导体结构及其形成方法 | |
JP5263482B2 (ja) | 多層配線構造および多層配線の製造方法 | |
US10665546B1 (en) | Semiconductor device and method to fabricate the semiconductor device | |
JP2007027343A (ja) | 半導体装置及びその製造方法 | |
JP2009253052A (ja) | 半導体装置及びその製造方法 | |
US8759983B2 (en) | Semiconductor device | |
JP2010092987A (ja) | 半導体装置 | |
JP2008010551A (ja) | 半導体装置およびその製造方法 | |
TWI415221B (zh) | 使用襯墊層以防止金屬導線受到傷害之方法 | |
JP2010080773A (ja) | 半導体装置 | |
JP2009016619A (ja) | 半導体装置及びその製造方法 | |
JP2006228977A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2009054879A (ja) | 集積回路の製造方法 | |
JP5424551B2 (ja) | 半導体装置 | |
JP2008277546A (ja) | 半導体装置 | |
JP2014072380A (ja) | 半導体装置の製造方法 | |
KR20040000016A (ko) | 반도체 소자의 콘택 형성 방법 | |
CN114121881A (zh) | 具有气隙的互连结构及方法 | |
JP5458146B2 (ja) | 半導体装置 |