TWI415221B - 使用襯墊層以防止金屬導線受到傷害之方法 - Google Patents

使用襯墊層以防止金屬導線受到傷害之方法 Download PDF

Info

Publication number
TWI415221B
TWI415221B TW098145343A TW98145343A TWI415221B TW I415221 B TWI415221 B TW I415221B TW 098145343 A TW098145343 A TW 098145343A TW 98145343 A TW98145343 A TW 98145343A TW I415221 B TWI415221 B TW I415221B
Authority
TW
Taiwan
Prior art keywords
layer
barrier layer
liner
thickness portion
etching
Prior art date
Application number
TW098145343A
Other languages
English (en)
Other versions
TW201112353A (en
Inventor
Kuo Liang Wei
Hsu Sheng Yu
Hong Ji Lee
Original Assignee
Macronix Int Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix Int Co Ltd filed Critical Macronix Int Co Ltd
Publication of TW201112353A publication Critical patent/TW201112353A/zh
Application granted granted Critical
Publication of TWI415221B publication Critical patent/TWI415221B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

使用襯墊層以防止金屬導線受到傷害之方法
本發明係關於一種半導體裝置的金屬導線，特別是關於一種在製造半導體裝置時防止導線受到傷害之方法。
在積體電路中之半導體裝置的金屬導線尺寸設計縮小至次微米範圍後，例如鋁銅於約0.1微米，於製造過程時要保護金屬線(ML)的側壁就變得十分困難。一種解決的方法是於蝕刻金屬線製程時使用大量的可形成聚合體的氣體以保護金屬線(ML)的側壁不會受到傷害。然而，此種方式會使金屬線形成較寬的底部，且會影響到金屬線與接觸窗之間重疊的情形。相反地，為了釋出金屬線與接觸窗之間避免重疊的距離，使用有限的可形成聚合體的氣體無法有效地保護金屬線(ML)的側壁避免受到蝕刻傷害。
第1A-1C圖為傳統方式使用有限的可形成聚合體的氣體製造一半導體裝置導線之剖面示意圖。在第1A圖中，堆疊結構1包括一氧化層10，一氮化鈦/鈦底阻障層20，一鋁銅導電層30，一氮化鈦/鈦頂阻障層40，一TEOS層50，一底抗反射層60及一光阻層70。此處，光阻層70已被圖案化。
在第1B圖中，(第1A圖中)此堆疊結構1被蝕刻及處理，因此將TEOS層50圖案化。因此，(第1A圖中)此堆疊結構1被處理以形成被蝕刻的堆疊結構2。
在第1C圖中，(第1B圖中)的此被蝕刻堆疊結構2被乾蝕刻及處理，因此形成金屬線結構3。此處，金屬線結構3包含複數條金屬線32其由形成至氧化層12表面的複數個溝渠14所分隔，因此形成氮化鈦/鈦底阻障層22，金屬導線32，金屬導 線與氮化鈦/鈦頂阻障層間的區域36，氮化鈦/鈦頂阻障層42，及TEOS覆蓋層52。
如第1C圖中所示，在最後蝕刻過程中使用有限的可形成聚合體的氣體，會在蝕刻氮化鈦/鈦底阻障層20(第1C圖中)時於導線32較低部分處形成凹洞34。造成導線32被嚴重地損害。因此，每一條導線32在與相對應的氮化鈦/鈦底阻障層22介面上是結構上較弱的。
因此，需要提供一種可以防止蝕刻過程中在導線形成凹洞的方法，且可以釋出金屬線與接觸窗之間避免重疊的距離的要求。
本發明實施例揭露一種可以防止鋁銅金屬導線受到傷害之半導體裝置的製造方法。
本發明實施例之一目的為提供一種製造一半導體裝置的方法，包括提供一多層堆疊結構，該多層堆疊結構包含一絕緣基底層、一底阻障層、一頂阻障層、及一介於該底阻障層與頂阻障層之間的金屬導電層，蝕刻該多層堆疊結構以形成金屬導線，每一金屬導線自該底阻障層延伸且具有自所蝕刻之頂阻障層形成的一覆蓋頂阻障層，其中該底阻障層係被部分蝕刻以在每一導電線間形成一連接區域，形成一襯墊層於被蝕刻之多層堆疊結構上及裸露其間的該連接區域，以及蝕刻該襯墊層且移除該裸露的連接區域以形成金屬導線。
本發明實施例之另一目的為提供一種製造一半導體裝置的方法，包括完全蝕刻通過一頂阻障層及一導電層而沒有完全蝕刻通過位於該導電層下方的一底阻障層以形成自該底阻障層延伸的金屬導線，形成一襯墊層以完全覆蓋該些導線且部分覆蓋位於該些導電線之間的該底阻障層部分，於形成該襯墊 層後，完全蝕刻通過該底阻障層以形成複數個底阻障層，其中該複數個底阻障層中的每一個與該複數條導線之一對應。
本發明之目的，特徵，和實施例，會在下列實施方式的章節中搭配圖式被描述。
現在請參閱圖示，第2A-2D圖為本發明實施例製造一半導體裝置導線之一例示製程方法的剖面示意圖。在第2A圖中，堆疊結構100包括一基底氧化層110，一氮化鈦/鈦底阻障層120，一鋁銅導電層130，一氮化鈦/鈦頂阻障層140，及一圖案化的TEOS層150。
在第2B圖中，此堆疊結構100被蝕刻以形成暫時的導線結構200。舉例而言，於電漿蝕刻製程時使用有限的可形成聚合體的氣體以產生導線結構200。此處，此電漿蝕刻製程時可以使用包括一個低的偏壓功率約0~60瓦，BCl3氣體流量約0~30sccm，及包含CHF3氣體流量約0~20sccm、N2氣體流量約0~20sccm的高分子氣體流。因此，此暫時的導線結構200包含定義出複數條金屬導線的複數個溝渠，這些金屬導線包括較低處的基底氧化層112，圖案化的氮化鈦/鈦底阻障層122，複數條金屬導線132，圖案化的氮化鈦/鈦頂阻障層142，及複數個TEOS覆蓋層152。此處，顯示蝕刻製程後的結果，氮化鈦/鈦底阻障層120只有部分被蝕刻以形成複數個裸露的連接區域124於相鄰的導線132之間。此外，導線132的第一蝕刻端點部份的蝕刻側壁134寬度係與蝕刻後氮化鈦/鈦底阻障層120的蝕刻側壁126寬度大致相當，而導線132的第二蝕刻端點部份的蝕刻側壁134被側削而相對於圖案化的氮化鈦/鈦頂阻障層142和TEOS覆蓋層152具有一側削區域162。
在第2C圖中，一襯墊層160例如氮化鈦，沈積於導線結構200之上。舉例而言，氮化鈦具有一厚度範圍介於100到200埃之間可以完整地覆蓋TEOS覆蓋層152、圖案化的氮化鈦/鈦頂阻障層142、導線132和氮化鈦/鈦底阻障層120的蝕刻側壁126。如圖所示，襯墊層160係與側削區域162順形且包括一終結於連接區域124的較低部分164。因此，襯墊層160僅會使氮化鈦/鈦底阻障層120的連接區域124裸露出來。
在第2D圖中，一乾電漿蝕刻被進行以形成導線結構300。此處，此蝕刻移除了(第2C圖中)連接區域124及一部份的基底氧化層112，以在導線132之間提供溝渠128，因此形成複數個氮化鈦/鈦底阻障層126。此外，(第2C圖中)的襯墊層160被圖案化以在沿著導線132的側壁134提供一個傾斜的側壁結構166。更進一步，此(第2C圖中)襯墊層160之傾斜的側壁結構166在靠近側削區域162提供一第一厚度區域168a及在靠近導線132和氮化鈦/鈦底阻障層126的介面提供一第二厚度區域168b。舉例而言，第一厚度區域168a與較小寬度的氮化鈦/鈦頂阻障層142大致對齊，而第二厚度區域168b與較大寬度的氮化鈦/鈦底阻障層126大致對齊。在某些狀況下，或許期待第二厚度區域168b的區域大致為零，即，傾斜的側壁結構166終結於較大寬度的氮化鈦/鈦底阻障層126。
其結果是，導線132可以在導線132基底部分不會形成凹洞。因此，此導線132可以提供改善的結構強度以防止在最後蝕刻氮化鈦/鈦底阻障層120時形成凹洞，且可以有效地釋出金屬線與接觸窗之間避免重疊的距離的要求。
雖然本發明係已參照實施例來加以描述，然本發明創作並未受限於其詳細描述內容。替換方式及修改樣式係已於先前描述中所建議，且其他替換方式及修改樣式將為熟習此項技藝之人士所思及。特別是，所有具有實質上相同於本發明之構件結 合而達成與本發明實質上相同結果者，皆不脫離本發明之精神範疇。因此，所有此等替換方式及修改樣式係意欲落在本發明於隨附申請專利範圍及其均等物所界定的範疇之中。
10、12‧‧‧氧化層
14‧‧‧溝渠
20、22‧‧‧氮化鈦/鈦底阻障層
30、32‧‧‧鋁銅導電層
34‧‧‧凹洞
36‧‧‧金屬導線與氮化鈦/鈦頂阻障層間的區域
40、42‧‧‧氮化鈦/鈦頂阻障層
50、52‧‧‧TEOS層
100‧‧‧多層堆疊結構
110、112‧‧‧氧化層
120、122‧‧‧氮化鈦/鈦底阻障層
124‧‧‧連接區域
126‧‧‧底阻障層的蝕刻側壁
128‧‧‧溝渠
130、132‧‧‧鋁銅導電層
134‧‧‧導線的第一蝕刻側壁
140、142‧‧‧氮化鈦/鈦頂阻障層
150、152‧‧‧TEOS層
160‧‧‧襯墊層
162‧‧‧側削區域
164‧‧‧襯墊層的較低部分
166‧‧‧傾斜側壁結構
168a‧‧‧第一厚度部分
168b‧‧‧第二厚度部分
本發明係由申請專利範圍所界定。這些和其它目的，特徵，和實施例，會在下列實施方式的章節中搭配圖式被描述，其中：第1A-1C圖為傳統方式使用有限的可形成聚合體的氣體製造一半導體裝置金屬導線之剖面示意圖。
第2A-2D圖為本發明實施例製造一半導體裝置金屬導線之一例示製程方法的剖面示意圖。
100‧‧‧多層堆疊結構
110、112‧‧‧氧化層
120、122‧‧‧氮化鈦/鈦底阻障層
124‧‧‧連接區域
126‧‧‧底阻障層的蝕刻側壁
128‧‧‧溝渠
130、132‧‧‧鋁銅導電層
134‧‧‧導線的第一蝕刻側壁
140、142‧‧‧氮化鈦/鈦頂阻障層
150、152‧‧‧TEOS層
160‧‧‧襯墊層
162‧‧‧側削區域
164‧‧‧襯墊層的較低部分
166‧‧‧傾斜側壁結構
168a‧‧‧第一厚度部分
168b‧‧‧第二厚度部分

Claims (41)

  1. 一種製造一半導體裝置的方法，包括：提供一多層堆疊結構，該多層堆疊結構包含一絕緣基底層、一底阻障層、一導電層及一頂阻障層；蝕刻該多層堆疊結構以提供複數條金屬導線，其中，該底阻障層只有部分被蝕刻，以形成複數個裸露的連接區域於相鄰的導線之間；形成一襯墊層於被蝕刻之多層堆疊結構的側壁；以及移除一部分的襯墊層以形成自該絕緣基底層延伸的複數條金屬導線結構。
  2. 如申請專利範圍第1項所述之方法，其中蝕刻該多層堆疊結構的步驟包含一電漿蝕刻，該電漿蝕刻使用包含CHF3約20 sccm和N2約20 sccm。
  3. 如申請專利範圍第1項所述之方法，其中形成該襯墊層的步驟包含沈積一厚度介於100到200埃之間的氮化鈦。
  4. 如申請專利範圍第1項所述之方法，其中移除一部分的襯墊層的步驟包含將該底阻障層分離成為複數個底阻障層。
  5. 如申請專利範圍第4項所述之方法，其中該複數個底阻障層的每一個係彼此電性分隔。
  6. 如申請專利範圍第1項所述之方法，其中蝕刻該多層堆疊結構的步驟包含在該金屬導線與上方的該覆蓋頂阻障層之間的一介面形成一側削區域。
  7. 如申請專利範圍第6項所述之方法，其中移除一部分的襯墊層的步驟包含在該側削區域內形成該襯墊層的一第一厚度部分。
  8. 如申請專利範圍第7項所述之方法，其中該襯墊層包含一第二厚度部分大致與介於該底阻障層與該金屬導線之間的一介面相鄰。
  9. 如申請專利範圍第8項所述之方法，其中該第一厚度部分的厚度係大於該第二厚度部分。
  10. 如申請專利範圍第8項所述之方法，其中該第一厚度部分係大致與一較小寬度的該頂阻障層對準，且該第二厚度部分係大致與一較大寬度的該底阻障層對準。
  11. 如申請專利範圍第1項所述之方法，其中移除一部分的襯墊層的步驟包含完全蝕刻通過部份的該底阻障層。
  12. 如申請專利範圍第11項所述之方法，其中移除一部分的襯墊層的步驟包含於該絕緣基底層形成一溝渠。
  13. 如申請專利範圍第12項所述之方法，其中該蝕刻的底阻障層側壁與該溝渠的側壁大致共平面。
  14. 如申請專利範圍第1項所述之方法，其中該金屬導線是傾斜的。
  15. 如申請專利範圍第1項所述之方法，其中該導電層包括鋁銅。
  16. 如申請專利範圍第1項所述之方法，其中該底阻障層與頂阻障層的每一層均包括氮化鈦或鈦至少一種。
  17. 一種製造一半導體導線結構的方法，包括：完全蝕刻通過一頂阻障層及其下的一導電層與位於該導電層下方的一底阻障層以形成複數條導線，其中，該底阻障層只有部分被蝕刻，以形成複數個裸露的連接區域於相鄰的導線之間；形成一襯墊層以完全覆蓋該些導線；移除一部分襯墊層並形成複數條彼此電性分隔的導線結構。
  18. 如申請專利範圍第17項所述之方法，其中完全蝕刻通過該頂阻障層及其下的該導電層與位於該導電層下方的該底阻障層的步驟包含使用可形成聚合體的氣體的電漿蝕刻。
  19. 如申請專利範圍第18項所述之方法，其中完全蝕刻通過該頂阻障層及其下的該導電層與位於該導電層下方的該底阻障層的步驟包含蝕刻進入位於該底阻障層之下的一絕緣基底層。
  20. 如申請專利範圍第17項所述之方法，更包含在該完全蝕刻通過該頂阻障層及其下的該導電層與位於該導電層下方的該底阻障層的同時蝕刻該襯墊層。
  21. 如申請專利範圍第20項所述之方法，其中被蝕刻的該襯墊層僅在該些導線的側壁保留。
  22. 一種半導體裝置，包括：複數個導線結構自一絕緣基底層延伸且每一該導線結構包含一底阻障層於該絕緣基底層之上、一導電層與一頂阻障層，該導電層位於該底阻障層與該頂阻障層之間；複數個襯墊層，該複數個導線結構的每一個導線結構之兩側係被對應之襯墊層至少部分覆蓋。
  23. 如申請專利範圍第22項所述之裝置，其中該複數個襯墊層之至少一個襯墊層包含一厚度介於100到200埃之間的氮化鈦。
  24. 如申請專利範圍第22項所述之裝置，其中該複數個導線結構中的每一行是彼此電性隔離的。
  25. 如申請專利範圍第22項所述之裝置，其中該複數個襯墊層之至少一個襯墊層包含一第一厚度部分於一導線結構的該導電層與其上方的該覆蓋頂阻障層之間的一介面的一側削區域之上。
  26. 如申請專利範圍第25項所述之裝置，其中該複數個襯墊層之至少一個襯墊層更包含一第二厚度部分大致與介於該底阻障層與該導電層之間的一介面相鄰。
  27. 如申請專利範圍第26項所述之裝置，其中該第一厚度部分的厚度係大於該第二厚度部分。
  28. 如申請專利範圍第26項所述之裝置，其中該第一厚度部分係大致與一較小寬度的該頂阻障層對準，且該第二厚度部分係大致與一較大寬度的該底阻障層對準。
  29. 如申請專利範圍第22項所述之裝置，更包含一溝渠於介於該些導線結構之間的該絕緣基底層中。
  30. 如申請專利範圍第29項所述之裝置，其中該底阻障層的側壁與該溝渠的側壁大致共平面。
  31. 如申請專利範圍第22項所述之裝置，其中該些導線結構是傾斜的。
  32. 如申請專利範圍第22項所述之裝置，其中該導電層包括鋁銅。
  33. 如申請專利範圍第22項所述之裝置，其中該底阻障層與頂阻障層的每一層均包括氮化鈦或鈦至少一種。
  34. 一種半導體裝置，包括：複數個導線結構自一絕緣基底層延伸，且每一該導電金屬線包含一對應的底阻障層、一對應的導電層及一對應的頂阻障層，其中該複數個導線結構是彼此電性隔離的；其中每一該導線結構中的該導電層有傾斜側面而與該頂阻障層之間的一介面產生一側削區域；一襯墊層形成於該側削區域；其中，每一個導線結構之兩側係被對應之襯墊層至少部分覆蓋。
  35. 如申請專利範圍第34項所述之裝置，其中該襯墊層包含一厚度介於100到200埃之間的氮化鈦。
  36. 如申請專利範圍第34項所述之裝置，其中該襯墊層具有一第一厚度部分及一第二厚度部分，該第一厚度部分的厚度係大於該第二厚度部分。
  37. 如申請專利範圍第34項所述之裝置，其中該第一厚度部分係大致與一較小寬度的該頂阻障層對準，且該第二厚度部分係大致與一較大寬度的該底阻障層對準。
  38. 如申請專利範圍第34項所述之裝置，更包含一溝渠於介於該些導線結構之間的該絕緣基底層中。
  39. 如申請專利範圍第38項所述之裝置，其中該底阻障層的側壁與該溝渠的側壁大致共平面。
  40. 如申請專利範圍第34項所述之裝置，其中該導電層包括鋁銅。
  41. 如申請專利範圍第34項所述之裝置，其中該底阻障層與頂阻障層的每一層均包括氮化鈦或鈦至少一種。
TW098145343A 2009-09-30 2009-12-28 使用襯墊層以防止金屬導線受到傷害之方法 TWI415221B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/570,941 US8076778B2 (en) 2009-09-30 2009-09-30 Method for preventing Al-Cu bottom damage using TiN liner

Publications (2)

Publication Number Publication Date
TW201112353A TW201112353A (en) 2011-04-01
TWI415221B true TWI415221B (zh) 2013-11-11

Family

ID=43779391

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098145343A TWI415221B (zh) 2009-09-30 2009-12-28 使用襯墊層以防止金屬導線受到傷害之方法

Country Status (3)

Country Link
US (1) US8076778B2 (zh)
CN (1) CN102034740B (zh)
TW (1) TWI415221B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101877878B1 (ko) * 2012-06-11 2018-07-13 에스케이하이닉스 주식회사 복층의 스토리지노드를 구비한 반도체장치 및 그 제조 방법
TWI556356B (zh) * 2014-01-27 2016-11-01 旺宏電子股份有限公司 三維記憶體及其製造方法
US9570320B2 (en) * 2014-10-09 2017-02-14 Lam Research Corporation Method to etch copper barrier film

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5360510A (en) * 1991-01-31 1994-11-01 Sony Corporation Dry etching method
TW350988B (en) * 1997-09-25 1999-01-21 Taiwan Semiconductor Mfg Co Ltd Manufacturing method of forming metal layout by means of hard mask
US20030036260A1 (en) * 2001-08-14 2003-02-20 Makiko Nakamura Method for manufacturing a semiconductor device

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06326059A (ja) * 1993-05-17 1994-11-25 Fujitsu Ltd 銅薄膜のエッチング方法
US5779926A (en) * 1994-09-16 1998-07-14 Applied Materials, Inc. Plasma process for etching multicomponent alloys
US6156663A (en) * 1995-10-03 2000-12-05 Hitachi, Ltd. Method and apparatus for plasma processing
US5976986A (en) * 1996-08-06 1999-11-02 International Business Machines Corp. Low pressure and low power C12 /HC1 process for sub-micron metal etching
US6054380A (en) * 1997-12-09 2000-04-25 Applied Materials, Inc. Method and apparatus for integrating low dielectric constant materials into a multilevel metallization and interconnect structure
US6677647B1 (en) * 1997-12-18 2004-01-13 Advanced Micro Devices, Inc. Electromigration characteristics of patterned metal features in semiconductor devices
US6103630A (en) * 1998-02-09 2000-08-15 Taiwan Semiconductor Manufacturing Company Adding SF6 gas to improve metal undercut for hardmask metal etching
JP3362662B2 (ja) * 1998-03-11 2003-01-07 日本電気株式会社 半導体装置の製造方法
US20010055868A1 (en) * 1998-05-22 2001-12-27 Madan Sudhir K. Apparatus and method for metal layer streched conducting plugs
TW469619B (en) * 1998-05-26 2001-12-21 Winbond Electronics Corp Structure and manufacturing method for metal line
US6277745B1 (en) * 1998-12-28 2001-08-21 Taiwan Semiconductor Manufacturing Company Passivation method of post copper dry etching
TW451344B (en) * 2000-03-15 2001-08-21 Winbond Electronics Corp Profile controlling method to etch metal layer
KR100363013B1 (ko) * 2000-06-28 2002-11-29 삼성전자 주식회사 반도체 장치의 금속 패턴 형성 방법
US6566263B1 (en) * 2000-08-02 2003-05-20 Taiwan Semiconductor Manufacturing Company Method of forming an HDP CVD oxide layer over a metal line structure for high aspect ratio design rule
US6617689B1 (en) * 2000-08-31 2003-09-09 Micron Technology, Inc. Metal line and method of suppressing void formation therein
US6387820B1 (en) * 2000-09-19 2002-05-14 Advanced Micro Devices, Inc. BC13/AR chemistry for metal overetching on a high density plasma etcher
US6821900B2 (en) * 2001-01-09 2004-11-23 Infineon Technologies Ag Method for dry etching deep trenches in a substrate
US20030116826A1 (en) * 2001-12-20 2003-06-26 Chen-Chiu Hsue Interconnect structure capped with a metallic barrier layer and method fabrication thereof
US6960529B1 (en) * 2003-02-24 2005-11-01 Ami Semiconductor, Inc. Methods for sidewall protection of metal interconnect for unlanded vias using physical vapor deposition
KR100541152B1 (ko) * 2003-07-18 2006-01-11 매그나칩 반도체 유한회사 반도체 소자의 금속 배선층 형성 방법
JP4751083B2 (ja) * 2005-03-25 2011-08-17 株式会社東芝 半導体装置およびその製造方法
KR20080006117A (ko) * 2006-07-11 2008-01-16 동부일렉트로닉스 주식회사 이미지 센서의 배선 구조 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5360510A (en) * 1991-01-31 1994-11-01 Sony Corporation Dry etching method
TW350988B (en) * 1997-09-25 1999-01-21 Taiwan Semiconductor Mfg Co Ltd Manufacturing method of forming metal layout by means of hard mask
US20030036260A1 (en) * 2001-08-14 2003-02-20 Makiko Nakamura Method for manufacturing a semiconductor device

Also Published As

Publication number Publication date
US20110074030A1 (en) 2011-03-31
CN102034740A (zh) 2011-04-27
CN102034740B (zh) 2013-12-18
US8076778B2 (en) 2011-12-13
TW201112353A (en) 2011-04-01

Similar Documents

Publication Publication Date Title
JP4347637B2 (ja) トレンチ側壁のバッファー層を使用して半導体装置用金属配線を形成する方法及びそれにより製造された装置
US8871638B2 (en) Semiconductor device and method for fabricating the same
US7696087B2 (en) Method of forming a dual damascene pattern of a semiconductor device
JP2009038061A (ja) 半導体ウエハおよび半導体装置の製造方法
JP4751083B2 (ja) 半導体装置およびその製造方法
US7772112B2 (en) Method of manufacturing a semiconductor device
KR100294838B1 (ko) 콘택트구조의제조방법
TWI415221B (zh) 使用襯墊層以防止金屬導線受到傷害之方法
US6873047B2 (en) Semiconductor device and manufacturing method thereof
JP2006222208A (ja) 半導体装置の製造方法
KR100441685B1 (ko) 듀얼 다마신 공정
JP2006228977A (ja) 半導体装置及び半導体装置の製造方法
JP4587604B2 (ja) 半導体装置の製造方法
KR100852844B1 (ko) 반도체 장치 및 그 제조 방법
KR100327580B1 (ko) 반도체 소자의 금속배선 형성 방법
US10699913B2 (en) Manufacturing method for trench
KR101081851B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
KR20050046428A (ko) 듀얼 다마신 공정을 이용한 반도체 소자의 형성 방법
KR101181271B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100630568B1 (ko) 반도체 소자의 금속배선 형성 방법
KR100667900B1 (ko) 반도체 소자의 형성 방법
KR100922550B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100458078B1 (ko) 반도체장치의금속배선형성방법
KR100831572B1 (ko) 반도체 소자의 배선 형성방법
JP2007149754A (ja) 半導体装置およびその製造方法