JP2007149754A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2007149754A JP2007149754A JP2005338784A JP2005338784A JP2007149754A JP 2007149754 A JP2007149754 A JP 2007149754A JP 2005338784 A JP2005338784 A JP 2005338784A JP 2005338784 A JP2005338784 A JP 2005338784A JP 2007149754 A JP2007149754 A JP 2007149754A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- wiring layer
- wiring
- stopper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】隣接する配線間の容量値を低減できるようにする。
【解決手段】ストッパー絶縁膜6がシリコン窒化膜により配線層3の側壁上部3bに沿って形成されているため、シリコン窒化膜が配線層3の側壁全面に形成されている構成に比較して隣接する配線層3間の容量値を低減することができる。しかも隣接した配線層3との間の接触不良を抑制できる。
【選択図】図1
【解決手段】ストッパー絶縁膜6がシリコン窒化膜により配線層3の側壁上部3bに沿って形成されているため、シリコン窒化膜が配線層3の側壁全面に形成されている構成に比較して隣接する配線層3間の容量値を低減することができる。しかも隣接した配線層3との間の接触不良を抑制できる。
【選択図】図1
Description
本発明は、多層配線を電気的に導通接続するためのViaプラグを備えた半導体装置およびその製造方法に関する。
近年、設計ルールの縮小化および素子の微細化に伴い、高集積化の進む半導体装置においては、配線を3次元的に形成するための多層配線技術が必要不可欠となってきている。従来より、リソグラフィ工程におけるパターンニング時の合わせズレ量を予め考慮した回路設計が行われていたが、回路面積を抑制するため、合わせズレマージンのないボーダーレスコンタクトを形成するようにしている。このため、多層配線技術においてはリソグラフィ工程におけるマスクの合わせズレに伴い配線層との接合不良が発生する可能性がある。
このような課題を解決するため、配線部の側壁部に対し層間膜よりエッチレートの遅い絶縁物でサイドウォールを形成する技術が開示されている(例えば、特許文献1参照)。この特許文献1に開示されている技術によれば、下地配線の側壁部に層間膜よりエッチレートの遅い絶縁物によりサイドウォールを形成し、次いで該層間膜を成膜し、その後コンタクトホールを形成するようにしているため、下地配線の側面の露出を避けることにより、合わせズレ部での過剰なエッチングを防止することができ、高歩留まりで形成することができる。
特開平11−67898号公報(段落0030、図1)
しかし、特許文献1に開示されている技術では、下地配線の側壁に対して全面に絶縁物が形成されているため、下地配線に対して隣接して配線層が存在する場合、例えば誘電率の高い絶縁材料により絶縁膜を配線層の側壁に形成したときには、隣接配線との容量値が増してしまう。
本発明は、上記事情に鑑みてなされたもので、その目的は、隣接する配線間の容量値を低減することができる半導体装置およびその製造方法を提供することにある。
本発明は、上記事情に鑑みてなされたもので、その目的は、隣接する配線間の容量値を低減することができる半導体装置およびその製造方法を提供することにある。
本発明の半導体装置は、複数の配線用溝が上部に形成された第1の層間絶縁膜と、複数の配線用溝に埋込み形成されると共に上面部が第1の層間絶縁膜の上面部より上方まで突出して形成されることにより側壁上部が第1の層間絶縁膜の上面部から上方に突出して形成された配線層と、配線層の上に側面を備えて形成されたViaプラグと、Viaプラグの側面を覆うように形成された第2の層間絶縁膜と、第2の層間絶縁膜とは異なる材料により配線層の側壁上部のみに沿って形成されたストッパー絶縁膜とを備えたことを特徴としている。
本発明の半導体装置の製造方法は、第1の層間絶縁膜内に配線層を埋め込み形成する第1工程と、配線層の下面より上方位置でかつ配線層の上面より下方位置まで第1の層間絶縁膜を除去する第2工程と、第1の層間絶縁膜および配線層上に第1の層間絶縁膜とは異なる材料によるストッパー絶縁膜を形成する第3工程と、第1の層間絶縁膜から突出した配線層の側壁部のストッパー絶縁膜は残しつつ、配線層上面上のストッパー絶縁膜をエッチング除去する第4工程と、第1の層間絶縁膜およびストッパー絶縁膜並びに配線層の上に第2の層間絶縁膜を形成する第5工程と、ストッパー絶縁膜に対して高選択性を有する条件によりストッパー絶縁膜をストッパーとして第2の層間絶縁膜をエッチングしViaホールを形成する第6工程と、Viaホール内にViaプラグを埋込み形成する第7工程とを備えたことを特徴としている。
本発明によれば、配線間の容量値を抑制できる。
(第1の実施形態)
本発明の第1の実施形態について、図1ないし図7を参照しながら説明する。
図1は、多層配線層構造の一部を模式的に示している。この図1において、この半導体装置1は、第1の層間絶縁膜2を備えている。この第1の層間絶縁膜2は、例えばシリコン酸化膜(SiO2)により構成されており、その上部に配線用溝2aが所定間隔で複数設けられている。この配線用溝2aには上層側の配線部3が埋込み形成されている。
本発明の第1の実施形態について、図1ないし図7を参照しながら説明する。
図1は、多層配線層構造の一部を模式的に示している。この図1において、この半導体装置1は、第1の層間絶縁膜2を備えている。この第1の層間絶縁膜2は、例えばシリコン酸化膜(SiO2)により構成されており、その上部に配線用溝2aが所定間隔で複数設けられている。この配線用溝2aには上層側の配線部3が埋込み形成されている。
この配線部3は、例えばAl等の金属やAl−Cu合金等の金属材料からなるもので、その上面部3aが第1の層間絶縁膜2の上面部2bの平面に対して上方まで突出して形成されている。すなわち、配線部3はその側壁上部3bが第1の層間絶縁膜2の上面部2bの平面に対して突出して形成されると共に、その側壁上部3bの側面は例えば上面部2bに対して垂直面となるように形成されている。
このとき、配線層3の幅は例えば200[nm]に形成されている。また第1の層間絶縁膜2の上面部2bから配線層3の上面部3aが突出した高さは例えば200〜400[Å]の範囲内の所定高さである。また、配線層3の総高さは、2000〜3000[Å]の範囲内の所定高さである。
また、第1の層間絶縁膜2の下部には、下層側の配線部4が形成されている。下層側の配線部4は、配線部3と同様にAl金属やAl−Cu合金等の金属材料からなるもので、配線部3および4は上下互い違いに配設されている。
配線層3上の一部には第2の層間絶縁膜5が形成されている。この第2の層間絶縁膜5は、例えば第1の層間絶縁膜2と同一材料(例えばシリコン酸化膜:例えばSiO2膜)により形成されている。
上層側の配線部3の側壁上部3bの側部にはストッパー絶縁膜6が形成されている。このストッパー絶縁膜6は、第1の層間絶縁膜2や第2の層間絶縁膜5とは異なる材料(エッチング処理時に第2の層間絶縁膜5との間で高選択性を得られる材料:例えばシリコン窒化膜)により形成されている。このストッパー絶縁膜6は、配線部3の上面端部3aaから当該配線部3の側壁上部3bの側面に沿って側壁上部3bを覆うよう形成されており、第1の層間絶縁膜2の上面部2bまでその外面が上に凸となるように湾曲して形成されている。
上層側の配線層3とストッパー絶縁膜6の上には、Viaプラグ7が形成されている。このViaプラグ7は、例えばTi/TiN積層膜からなるバリアメタル膜7aおよび例えばW等の金属膜7bにより構成されている。
Viaプラグ7と第2の層間絶縁膜5との上面は面一に形成され、Viaプラグ7の側面全体は第2の層間絶縁膜5により覆われている。Viaプラグ7の上には配線層8が接触して形成されている。
これまでの技術では、例えば特許文献1に示すように、配線層3の側壁全面にストッパー絶縁膜6を形成していたため、平面的に隣接して配線層3を形成した場合、例えば誘電率の比較的高い絶縁材料(例えばシリコン窒化膜)によりストッパー絶縁膜6を形成すると、隣接した配線層3との間の容量値が増してしまい、隣接した配線層3間で所望の特性を得にくい。
本実施形態によれば、ストッパー絶縁膜6がシリコン窒化膜により配線層3の側壁上部3bに沿って形成されているため、シリコン窒化膜が配線層3の側壁全面に形成されている構成に比較して隣接する配線層3間の容量値を低減することができる。しかも隣接した配線層3との間の接触不良を抑制できる。
<製造方法について>
以下、このような半導体装置1の製造方法について、図2ないし図7を参照しながら説明する。
図2に示すように、シリコン酸化膜からなる第1の層間絶縁膜2の上部に配線用溝2aを形成し、この配線用溝2aに配線層3を埋込み、第1の層間絶縁膜2および配線層3の上部をCMP(Chemical Vapor Deposition)法により平坦化する。尚、配線層3の下面から上面までの高さは2000〜3000[Å]に形成されるものとする。
以下、このような半導体装置1の製造方法について、図2ないし図7を参照しながら説明する。
図2に示すように、シリコン酸化膜からなる第1の層間絶縁膜2の上部に配線用溝2aを形成し、この配線用溝2aに配線層3を埋込み、第1の層間絶縁膜2および配線層3の上部をCMP(Chemical Vapor Deposition)法により平坦化する。尚、配線層3の下面から上面までの高さは2000〜3000[Å]に形成されるものとする。
次に図3に示すように、第1の層間絶縁膜2および配線層3間で、配線層3に対して高選択比の得られる条件を用いて第1の層間絶縁膜2をドライエッチング処理することにより配線層3の上面部3aよりも第1の層間絶縁膜2の上面部2aを200〜400[Å]の範囲内で所定高さだけ低くする。尚、このドライエッチング処理に代えて、CMP法により処理しても同様の構成を得ることができる。
次に図4に示すように、例えば第1の層間絶縁膜2および配線層3を覆うようにストッパー絶縁膜6を形成する。ストッパー絶縁膜6は、第1の層間絶縁膜2とは異なる材料、例えばシリコン窒化膜(例えばSi3N4)により形成されている。
次に図5に示すように、第1の層間絶縁膜2および配線層3とストッパー絶縁膜6との間で高選択性を有する条件によりストッパー絶縁膜6をドライエッチング処理しエッチバックする。これにより、ストッパー絶縁膜6が配線部3の上面端部3aaから配線部3の側壁上部3bの側面に沿って側壁上部3bを覆うよう残存する。
次に図6に示すように、第1の層間絶縁膜2およびストッパー絶縁膜6並びに配線層3の上に例えばシリコン酸化膜(SiO2膜)からなる第2の層間絶縁膜5を形成すると共に、その上にレジストRを塗布し当該レジストRをパターンニングし、配線層3の上面部3aまで第2の層間絶縁膜5をエッチング処理しViaホールHを形成する。尚、エッチング処理時には、配線層3およびストッパー絶縁膜6に対して高選択性を有する条件により第2の層間絶縁膜5をエッチング処理する。
図7に示すように、レジストRのパターン形成時にマスクの合わせずれδが生じ、第2の層間絶縁膜5に対してViaホールHが配線層3の平面的な形成領域Wからずれたとしても、第2の層間絶縁膜5をエッチング処理したときにストッパー絶縁膜6がエッチング処理のストッパーとして機能するため、ViaホールHが下層側の配線部4まで突き抜ける虞をなくすことができる。
ViaホールHを形成した後、図8に示すように、ViaホールH内に例えばTi/TiN積層膜からなるバリアメタル膜7aを埋込み、第2の層間絶縁膜5およびバリアメタル膜7aの上部をCMP法により平坦化し、W等による金属膜7bを成膜すると共にその上にレジストを塗布して所望のパターンニングを行い、第2の層間絶縁膜5までエッチング処理し配線層8を形成する。
仮にViaホールHを形成した時点で当該ViaホールHが下層側の配線部4まで突き抜けてしまうと、バリアメタル膜7aおよび金属膜7bをViaホールH内に埋込み形成したときに、上層側および下層側の配線層3および4が短絡してしまう。本実施形態では、ストッパー絶縁膜6が配線層3の側壁上部3bのみに形成されているため、短絡する虞がなくなり、デバイス不良をなくすことができる。
このような第1の実施形態に係る製造方法によれば、第1の層間絶縁膜2の上部に配線層3を形成し、この配線層3の下面部より上でかつ上面部3aよりも下方位置まで第1の層間絶縁膜2を除去し、第1の層間絶縁膜2および配線層3の上にストッパー絶縁膜6を形成し、このストッパー絶縁膜6をドライエッチングし、第1の層間絶縁膜2およびストッパー絶縁膜6並びに配線層3の上に第2の層間絶縁膜5を形成し、配線層3およびストッパー絶縁膜6に対して高選択性を有する条件により第2の層間絶縁膜5をドライエッチングしViaホールHを形成し、このViaホールH内にViaプラグ7を埋込み形成するため、たとえViaホールHを形成するときにマスクの合わせずれδが生じたとしても、ストッパー絶縁膜6によりエッチング処理がストップし、下層側の配線層4までViaホールHが突き抜ける虞がなくなる。
すなわち、ストッパー絶縁膜6が配線層3の側壁上部3bのみに沿って形成されているため、たとえViaプラグ7を形成する前工程においてViaホールHを形成したとしても、このストッパー絶縁膜6がストッパーとなるため、下層側の配線層4まで突き抜ける虞をなくすことができる。したがってデバイス動作の不良を生じることもなくなる。
さらに、配線層3の側壁全体ではなく、側壁上部3bのみにストッパー絶縁膜6を形成しているので、隣接配線間の容量値を抑えることができる。
さらに、配線層3の側壁全体ではなく、側壁上部3bのみにストッパー絶縁膜6を形成しているので、隣接配線間の容量値を抑えることができる。
(第2の実施形態)
図8ないし図16は、本発明の第2の実施形態を示すもので、第1の実施形態と異なるところは、配線層3に代わる配線層11が金属層12およびバリアメタル層13の2層構造で形成されており、バリアメタル層13の側壁全面にのみストッパー絶縁膜6が形成されているところにある。第1の実施形態と同一部分には同一符号を付して説明を省略し、以下異なる部分を中心に説明する。
図8ないし図16は、本発明の第2の実施形態を示すもので、第1の実施形態と異なるところは、配線層3に代わる配線層11が金属層12およびバリアメタル層13の2層構造で形成されており、バリアメタル層13の側壁全面にのみストッパー絶縁膜6が形成されているところにある。第1の実施形態と同一部分には同一符号を付して説明を省略し、以下異なる部分を中心に説明する。
図8は、配線構造の断面図を模式的に示している。この図8に示すように、配線層11は、例えばAl−Cu合金やAl−Si−Cu合金等による下層側の金属層12と、この金属層12の上層側に形成されたバリアメタル層13とにより形成されている。バリアメタル層13は、例えばTiN/Tiの積層膜により構成されている。このバリアメタル層13は、エレクトロマイグレーションの抑制のために形成される層であり反射防止膜として機能する。ストッパー絶縁膜6は、バリアメタル層13の側壁全面にのみ形成され、金属層12の側壁面には形成されていない。
この場合、Viaプラグ7を形成するときにマスク合わせずれが生じたとしても、ストッパー絶縁膜6の上にViaプラグ7が形成されるため、Viaプラグ7と特に隣接する配線層11の金属層12との間の距離が短くならず、隣接する配線層11および11並びに隣接する配線層11および4間の容量値を抑制することができる。
以下、製造工程について図9ないし図16をも参照しながら説明する。
図9に示すように、第1の層間絶縁膜2を構成する下側の層間絶縁膜15の上に金属層12、バリアメタル層13を形成すると共に、シリコン窒化膜14を例えばプラズマCVD法により形成する。次に、シリコン窒化膜14の上にレジストRを塗布し、所定の領域に対してパターン形成する。このパターン形成領域は平面的には配線層11の形成領域である。尚、下側の層間絶縁膜15は、例えばシリコン酸化膜(SiO2膜)により構成される。
図9に示すように、第1の層間絶縁膜2を構成する下側の層間絶縁膜15の上に金属層12、バリアメタル層13を形成すると共に、シリコン窒化膜14を例えばプラズマCVD法により形成する。次に、シリコン窒化膜14の上にレジストRを塗布し、所定の領域に対してパターン形成する。このパターン形成領域は平面的には配線層11の形成領域である。尚、下側の層間絶縁膜15は、例えばシリコン酸化膜(SiO2膜)により構成される。
次に、図10に示すように、パターン形成されたレジストRをマスクとしてシリコン窒化膜14、バリアメタル層13および金属層12をRIE(Reactive Ion Etching)法によりエッチングする。この場合、層間絶縁膜15に対して高選択性を有する条件下でシリコン窒化膜14、バリアメタル層13および金属層12をエッチングする。すると、パターン形成されたレジストRの形成領域以外の領域について層間絶縁膜15の上面が露出する。
次に、図11に示すように、レジストRをアッシャー処理により除去することで配線層11の外形を整えるように構成する。
次に、図12に示すように、シリコン窒化膜14、バリアメタル層13、金属層12および層間絶縁膜15を覆うように上側の層間絶縁膜16を積層する。この上側の層間絶縁膜16は、例えばシリコン酸化膜により形成される膜である。層間絶縁膜15および16が、第1の層間絶縁膜2を構成している。
次に、図12に示すように、シリコン窒化膜14、バリアメタル層13、金属層12および層間絶縁膜15を覆うように上側の層間絶縁膜16を積層する。この上側の層間絶縁膜16は、例えばシリコン酸化膜により形成される膜である。層間絶縁膜15および16が、第1の層間絶縁膜2を構成している。
次に、図13に示すように、シリコン窒化膜14をストッパーとして層間絶縁膜16をCMP法により平坦化処理する。次に、図14に示すように、シリコン窒化膜14に対して選択比が得られる条件下でRIE法により層間絶縁膜16を全面エッチバック処理する。このとき、金属層12とバリアメタル層13との間の界面(すなわち、バリアメタル層13のボトム部)まで層間絶縁膜16をエッチバック処理すると良い。その後、このエッチバック処理により生成されるフロロカーボン膜をアッシャー処理により除去する。
次に、図15に示すように、層間絶縁膜16およびシリコン窒化膜14の上にストッパー絶縁膜6を等方的に形成する。このストッパー絶縁膜6は、例えばシリコン窒化膜(例えばSi3N4)により形成される膜である。次に、図16に示すように、層間絶縁膜16とバリアメタル層13に対して選択性を有する条件下でストッパー絶縁膜6を全面エッチバック処理する。
すると、バリアメタル層13の上に形成されたストッパー絶縁膜6およびシリコン窒化膜14が除去されると共に、ストッパー絶縁膜6がバリアメタル層13の側壁に残留するようになる。また、ストッパー絶縁膜6は、バリアメタル層13の側壁から平面方向に離間した領域においては全て除去されるようになり、この領域においては層間絶縁膜16の上面が露出するようになる。この後の工程については、前述した実施形態と同様であるため、その説明を省略する。このような製造工程によっても前述実施形態と略同様の作用効果を奏する。
(他の実施形態)
本発明は、上記実施形態に限定されるものではなく、例えば、以下に示す変形もしくは拡張が可能である。
配線層3もしくは11の幅とViaプラグ7の径とを同一寸法もしくは何れか一方が大きい寸法にすると良い。
本発明は、上記実施形態に限定されるものではなく、例えば、以下に示す変形もしくは拡張が可能である。
配線層3もしくは11の幅とViaプラグ7の径とを同一寸法もしくは何れか一方が大きい寸法にすると良い。
図面中、1は半導体装置、2は第1の層間絶縁膜、3は配線層、5は第2の層間絶縁膜、6はストッパー絶縁膜、7はViaプラグを示す。
Claims (6)
- 複数の配線用溝が上部に形成された第1の層間絶縁膜と、
前記複数の配線用溝に埋込み形成されると共に上面部が前記第1の層間絶縁膜の上面部より上方まで突出して形成されることにより側壁上部が前記第1の層間絶縁膜の上面部から上方に突出して形成された配線層と、
前記配線層の上に側面を備えて形成されたViaプラグと、
前記Viaプラグの側面を覆うように形成された第2の層間絶縁膜と、
前記第2の層間絶縁膜とは異なる材料により前記配線層の側壁上部のみに沿って形成されたストッパー絶縁膜とを備えたことを特徴とする半導体装置。 - 前記配線層の幅および前記Viaプラグの径は、同一寸法であることを特徴とする請求項1記載の半導体装置。
- 前記配線層の幅および前記Viaプラグの径は、何れか一方が大きい寸法であることを特徴とする請求項1記載の半導体装置。
- 前記配線層は、金属層と当該金属層の上に形成されたバリアメタル層とにより構成され、
前記ストッパー絶縁膜は、前記配線層のうち前記バリアメタル層の側壁のみに形成されていることを特徴とする請求項1ないし3の何れかに記載の半導体装置。 - 第1の層間絶縁膜内に配線層を埋め込み形成する第1工程と、
前記配線層の下面より上方位置でかつ前記配線層の上面より下方位置まで前記第1の層間絶縁膜を除去する第2工程と、
前記第1の層間絶縁膜および前記配線層上に前記第1の層間絶縁膜とは異なる材料によるストッパー絶縁膜を形成する第3工程と、
前記第1の層間絶縁膜から突出した前記配線層の側壁部の前記ストッパー絶縁膜は残しつつ、前記配線層上面上の前記ストッパー絶縁膜をエッチング除去する第4工程と、
前記第1の層間絶縁膜およびストッパー絶縁膜並びに配線層の上に第2の層間絶縁膜を形成する第5工程と、
前記ストッパー絶縁膜に対して高選択性を有する条件により前記ストッパー絶縁膜をストッパーとして前記第2の層間絶縁膜をエッチングしViaホールを形成する第6工程と、
前記Viaホール内にViaプラグを埋込み形成する第7工程とを備えたことを特徴とする半導体装置の製造方法。 - 前記第1工程では、金属層を形成すると共に当該金属層の上にバリアメタル層を形成することにより前記第1の層間絶縁膜内に前記配線層を形成し、
前記第2工程では、前記バリアメタル層と前記金属層との界面まで前記第1の層間絶縁膜を除去することを特徴とする請求項5記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005338784A JP2007149754A (ja) | 2005-11-24 | 2005-11-24 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005338784A JP2007149754A (ja) | 2005-11-24 | 2005-11-24 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007149754A true JP2007149754A (ja) | 2007-06-14 |
Family
ID=38210840
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005338784A Pending JP2007149754A (ja) | 2005-11-24 | 2005-11-24 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007149754A (ja) |
-
2005
- 2005-11-24 JP JP2005338784A patent/JP2007149754A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100699865B1 (ko) | 화학기계적 연마를 이용한 자기 정렬 콘택 패드 형성 방법 | |
US20130023119A1 (en) | Methods for fabricating semiconductor devices | |
JP3566203B2 (ja) | 半導体装置及びその製造方法 | |
JP3214475B2 (ja) | デュアルダマシン配線の形成方法 | |
JP4516450B2 (ja) | 半導体装置の製造方法 | |
JP2006100571A (ja) | 半導体装置およびその製造方法 | |
JP2004228111A (ja) | 半導体装置及びその製造方法 | |
JP2006222208A (ja) | 半導体装置の製造方法 | |
JPWO2005034234A1 (ja) | 半導体装置及びその製造方法 | |
US20050151260A1 (en) | Interconnection structure for a semiconductor device and a method of forming the same | |
TWI415221B (zh) | 使用襯墊層以防止金屬導線受到傷害之方法 | |
JP2006294979A (ja) | 半導体装置およびその製造方法 | |
JP4282444B2 (ja) | 半導体装置およびその製造方法 | |
JP2009252825A (ja) | 半導体装置およびその製造方法 | |
JP2007149754A (ja) | 半導体装置およびその製造方法 | |
JP2007073808A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2006019379A (ja) | 半導体装置及びその製造方法 | |
US8120182B2 (en) | Integrated circuit comprising conductive lines and contact structures and method of manufacturing an integrated circuit | |
KR20050046428A (ko) | 듀얼 다마신 공정을 이용한 반도체 소자의 형성 방법 | |
JP2009054879A (ja) | 集積回路の製造方法 | |
JP2012222197A (ja) | 半導体集積回路装置及びその製造方法 | |
US6599825B2 (en) | Method for forming wiring in semiconductor device | |
JP2007281197A (ja) | 半導体装置及びその製造方法 | |
US7119014B2 (en) | Method for fabricating a semiconductor device having a tapered-mesa side-wall film | |
JP2005197694A (ja) | 半導体集積回路の配線製造方法 |