JP2006222208A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】 コンタクトホールがボーイング形状となるのを防止し、かつコンタクトホールの下部の開口径を大きくすることができる半導体装置の製造方法を得る。
【解決手段】 絶縁膜を所定深さまでドライエッチングしてコンタクトホールを形成する工程と、コンタクトホールの側壁に側壁保護膜を形成する工程と、側壁保護膜をマスクとしてコンタクトホールの底部から絶縁膜をドライエッチングしてコンタクトホールを更に掘り込む工程と、側壁保護膜をマスクとしてコンタクトホールの下部の側面にある絶縁膜をウェットエッチングすることにより、コンタクトホールの下部と上部の境界において、下部の開口径を上部の開口径以上にする工程とを有する。
【選択図】 図２

Description

本発明は、高アスペクト比のコンタクトホールを有する半導体装置の製造方法に関するものである。

従来は、キャパシタ用のシリンダーコンタクトやメタル配線用のコンタクトなどの高アスペクト比のコンタクトホールを形成するために、レジスト又は、レジストをマスクとしてポリシリコンドライエッチャーで加工したポリシリコンなどをマスクとして酸化膜ドライエッチングを行っていた。ここで、アスペクト比とは、コンタクトホールの深さ／ホール径の比であり、この数値が大きいほどエッチング難度が高くなる。

特にＤＲＡＭにおいては、微細化とキャパシタ容量の確保を両立するために高アスペクト比化が進んでいる。キャパシタ材料にも左右されるが、１１０〜１３０ｎｍＤＲＡＭではキャパシタのシリンダーコンタクトでアスペクト比は約１０となり、それに伴いメタル配線と下層のビット線導通用のコンタクトではアスペクト比は約１２となる。更に次世代の９０〜１００ｎｍＤＲＡＭでは、キャパシタのシリンダーコンタクトでアスペクト比は約１４となり、それに伴いメタル配線と下層のビット線導通用のコンタクトではアスペクト比は約２０となる。

図９は、高アスペクト比のコンタクトホールを形成する従来の工程を示す断面図である。図示のように、下層の配線層９１上に酸化膜９２を堆積し、レジストパターン９３をマスクとして酸化膜９２をドライエッチングして、高アスペクト比のコンタクトホール９４を形成する。この場合、コンタクトホール９４の開口部近傍にポリマーが吸着・堆積し、それよりも下部ではイオンの散乱によりコンタクトホール９４の側面がエッチングされ径拡大するため、コンタクトホール９４はたる型の形状（以下、「ボーイング形状」と呼ぶ）になる。

このため、図８に示すような密集パターンでは、コンタクト同士が径拡大した部分で接触してショートするという問題があった。また、図９に示す工程の後にコンタクトホールに金属を埋め込んでメタルプラグを形成した場合、図１０に示すようにメタルプラグ９５中に髭（以下、「シーム」と呼ぶ）が発生する。このため、コンタクト抵抗が増大し、配線の信頼性が劣化するという問題があった。

例えば、１１０ｎｍＤＲＡＭの場合、キャパシタのシリンダーコンタクトの深さは２０００ｎｍ、ドライエッチング直後のコンタクト上部の開口径とボーイング部の開口径の差は５６ｎｍ、隣接するコンタクト同士の距離は５０ｎｍ程度となる。そして、開口後のウェットエッチング処理でボーイング部の開口径は更に拡大し、隣接したコンタクト同士のショートが発生する。

これらのボーイング形状の問題は、微細化・高アスペクト比化に伴って顕在化し深刻な問題となっている。これに対し、コンタクトホールがボーイング形状となるのを防止するための手法が提案されている（例えば、特許文献１参照）。

特開２０００−１１４２４４号公報

しかし、従来の方法では、微細化・高アスペクト比化によりコンタクトホールの下部の開口径が小さくなるため、キャパシタ容量が減少し、下層配線との重なりマージンが小さくなり、コンタクト抵抗が上昇するという問題があった。例えば、１１０ｎｍＤＲＡＭの場合、下層配線との重なりは６０〜１００ｎｍ程度となる。

本発明は、上述のような課題を解決するためになされたもので、その目的は、コンタクトホールがボーイング形状となるのを防止し、かつコンタクトホールの下部の開口径を大きくすることができる半導体装置の製造方法を得るものである。

本発明に係る半導体装置の製造方法は、絶縁膜を所定深さまでドライエッチングしてコンタクトホールを形成する工程と、コンタクトホールの側壁に側壁保護膜を形成する工程と、側壁保護膜をマスクとしてコンタクトホールの底部から絶縁膜をドライエッチングしてコンタクトホールを更に掘り込む工程と、側壁保護膜をマスクとしてコンタクトホールの下部の側面にある絶縁膜をウェットエッチングすることにより、コンタクトホールの下部と上部の境界において、下部の開口径を上部の開口径以上にする工程とを有する。本発明のその他の特徴は以下に明らかにする。

本発明により、コンタクトホールがボーイング形状となるのを防止し、かつコンタクトホールの下部の開口径を大きくすることができる。

実施の形態１．
図１及び図２は、本発明の実施の形態１に係る半導体装置の製造方法を示す工程断面図である。

まず、図１（ａ）に示すように、Ｓｉ基板１１にＨＤＰ酸化膜などにより素子分離１２を形成する。次に、Ｓｉ基板１１上に酸化膜１３を形成し、この酸化膜１３中にポリプラグ１４を形成する。そして、酸化膜１３上に酸化膜１５を形成し、この酸化膜１５中にポリプラグ１６、及び、Ｗ／ＴＩＮ又はＷ／ＴｉＷなどのメタル配線１７（ビットライン）を形成する。次に、酸化膜１５上に、キャパシタを形成するための絶縁膜である酸化膜１８を形成する。そして、酸化膜１８上に、マスク材となるポリシリコン膜１９を形成し、その上にポリシリコン膜１９を加工するためのレジストパターン２０を形成する。

次に、図１（ｂ）に示すように、レジストパターン２０をマスクとして、ポリシリコンドライエッチャーでポリシリコン膜１９をエッチングする。その後、レジストパターン２０を除去する。

次に、図１（ｃ）に示すように、ポリシリコン膜１９をマスクとして、酸化膜ドライエッチャーで酸化膜１８を所定深さまでドライエッチングしてコンタクトホール２１を形成する。この時、従来のように酸化膜１８をボトムまでエッチングするのに比べてエッチング量が少ないため、ボーイングは発生しない。但し、保護したい個所よりも深くエッチングする必要がある。例えば、層間２．３μｍのキャパシタのエッチングを行う場合、従来は、表面から０．７μｍ〜１．２μｍの位置でボーイングを起こしていた。そこで、深さ約１．５μｍまでエッチングを行う。勿論、深さ１．５μｍまでエッチングしてもボーイングは発生しない。

次に、図１（ｄ）に示すように、コンタクトホール２１の側壁に側壁保護膜としてポリシリコン膜２２を形成する。そして、図２（ａ）に示すように、ポリシリコンエッチャーによりコンタクトホール２１の底の酸化膜１８をドライエッチングする。

次に、図２（ｂ）に示すように、ポリシリコン膜２２をマスクとしてコンタクトホール２１の底部から酸化膜１８を酸化膜ドライエッチャーによりドライエッチングして、ポリプラグ１６に達するまでコンタクトホール２１を更に掘り込む。そして、図２（ｃ）に示すように、マスクとして用いたポリシリコン膜１９をドライエッチやＣＭＰなどで除去する。

次に、図２（ｄ）に示すように、ポリシリコン膜２２をマスクとしてコンタクトホール２１の下部の側面にある酸化膜１８をウェットエッチングすることにより、コンタクトホール２１の下部と上部の境界において、下部の開口径を上部の開口径以上にする。

また、必要に応じて図２（ｅ）に示すようにウェットエッチング等でポリシリコン膜２２を選択的に除去することもできる。この場合、キャパシタの表面積を拡大でき、キャパシタ容量を向上させることができる。

その後、キャパシタの下部電極、誘電膜、上部電極を形成する。または、キャパシタの下部電極となるポリシリコンやメタルを成膜し、その後ＣＭＰにより上面に成膜されたキャパシタの下部電極とマスク材を同時に除去してもよい。

以上説明したように、本実施の形態１に係る半導体装置の製造方法では、イオンの散乱による径拡大が起きやすいコンタクトホール２１の側壁部分がポリシリコン膜２２により保護されているため、コンタクトホール２１がボーイング形状となるのを防止することができる。これにより隣接するホール同士のショートを回避しつつ更に高アスペクト比のコンタクトの形成が可能となる。

また、ウェットエッチングでコンタクトホール２１の下部のみを選択的に径拡大したことにより、コンタクトホール２１の下部の開口径を大きくすることができる。これにより、キャパシタの表面積を拡大してキャパシタ容量を向上することができ、下層のポリプラグ１６との接触面積を拡大してポリプラグ１６との重ね合わせマージンを拡大し、コンタクト抵抗を低減することができる。

以上、キャパシタのシリンダーコンタクトの形成について説明したが、実施の形態１に係る半導体装置の製造方法は、配線間導通のためのコンタクトの形成にも適用することができる。この場合について図３を用いて説明する。図１又は図２と同様の構成要素には同じ番号を付し、説明を省略する。

図３（ａ）に示すように、酸化膜１３中にメタルプラグ２３を形成し、酸化膜１５中にＷやＡｌ等からなる下層配線２４を形成する。そして、図１（ａ）〜図２（ｃ）と同様の工程により、下層配線２４まで達するコンタクトホール２１と、その上部側面を覆うポリシリコン膜２２を形成する。

次に、図３（ｂ）に示すように、ウェットエッチングによりコンタクトホール２１の下部を選択的にエッチングする。そして、ウェットエッチング等でポリシリコン膜２２を選択的に除去する。

次に、図３（ｃ）に示すように、コンタクトホール２１にＷ等を埋め込んでコンタクト２５を形成する。そして、酸化膜１８上にコンタクト２５と接続するようにＷやＡｌ等からなる上層配線２６を形成する。

このように配線間導通のためのコンタクトの形成に適用した場合も、上記の例と同様の効果を得ることができる。

なお、ポリプラグ１３，１６の代わりに、ＴｉＮ、ＴｉＷ又はＷ等のメタルプラグを用いてもよい。また、マスク材や側壁保護膜として、ポリシリコン膜１９，２２の代わりに、酸化膜ドライエッチングに対して選択性のある窒化膜やメタル材を用いてもよい。そして、側壁保護膜として、ポリシリコンやメタル材料を使用した場合、そのままキャパシタの下層電極として利用することができる。一方、窒化膜を用いた場合は、そのまま絶縁膜として利用することができるため、除去する必要がない。また、表面の自然酸化膜を除去するためのウェットエッチ時においても、コンタクトホール２１上部の径拡大を抑制でき、ウェットエッチ起因の隣接するホール同士のショートも回避することができる。

実施の形態２．
図４は、本発明の実施の形態２に係る半導体装置の製造方法を示す工程断面図である。図１又は図２と同様の構成要素には同じ番号を付し、説明を省略する。

まず、図４（ａ）に示すように、第１の絶縁膜である酸化膜１８上に、第２の絶縁膜である酸化膜２７を形成する。ただし、酸化膜２７として、酸化膜１８よりも高密度の酸化膜、プラズマ酸化膜の様に酸化膜１８よりも窒素原子を多く含む酸化膜、又は窒化膜など、酸化膜１８よりもエッチング耐性が高い膜を用いる。そして、酸化膜２７の上にポリシリコン膜１９を形成し、実施の形態１と同様にパターニングする。

次に、図４（ｂ）に示すように、ポリシリコン１９をマスクとして、酸化膜２７及び酸化膜１８をドライエッチングしてコンタクトホール２１を形成する。

次に、図４（ｃ）に示すように、酸化膜２７に対して酸化膜１８を選択的にエッチングする条件で、コンタクトホール２１の下部の側面にある酸化膜１８を例えばフッ酸を用いてウェットエッチングして、コンタクトホール２１の下部と上部の境界において、下部の開口径を上部の開口径以上にする。ここで、酸化膜２７として窒素原子を含んだ膜を用いた場合、開口径が広がりにくく制御性よく設計値通りに成形することができる。そして、図４（ｄ）に示すように、マスクとして用いたポリシリコン膜１９をドライエッチやＣＭＰなどで除去する。

以上説明したように、実施の形態２では、側璧保護膜を形成する代わりにキャパシタ層を２層構造にしている。これにより、実施の形態１と同様の効果を奏する。

ここで、キャパシタのシリンダーコンタクトと配線間導通のためのコンタクトの形成に、上記の製造方法を適用した場合について図５を用いて説明する。ただし、図１〜４と同様の構成要素には同じ番号を付し、説明を省略する。

図５に示すように、コンタクトホール２１部分に、下部電極／誘電率膜／上部電極からなるキャパシタ２８を形成する。そして、これと同時に、下層配線２４（ビットライン）と上層配線２６を接続するＷプラグ等のコンタクト２５を形成する。

コンタクト２５の層間膜の一部はキャパシタ層間膜である酸化膜１８，２７であるため、コンタクトホール２１と同時にコンタクト２５のボーイング形状も改善することができる。

実施の形態３．
図６及び図７は、本発明の実施の形態３に係る半導体装置の製造方法を示す工程断面図である。図１又は図２と同様の構成要素には同じ番号を付し、説明を省略する。

まず、図１（ａ）（ｂ）と同様の工程を行った後、図６（ａ）に示すように、絶縁膜である酸化膜１８を下層のポリプラグ１６を露出させない程度の深さまでドライエッチングしてコンタクトホール２１を形成する。

次に、図６（ｂ）に示すように、コンタクトホール２１の側壁に側壁保護膜としてポリシリコン膜２２を形成する。そして、図６（ｃ）に示すように、ポリシリコンエッチャーによりコンタクトホール２１の底のポリシリコン膜２２をエッチングする。

次に、図７（ａ）に示すように、ポリシリコン膜２２をマスクとしてコンタクトホール２１の底部から酸化膜１８をウェットエッチングして、ポリプラグ１６に達するまでコンタクトホール２１を更に掘り込み、コンタクトホール２１の下部と上部の境界において、下部の開口径を上部の開口径以上にする。そして、図７（ｂ）に示すように、マスクとして用いたポリシリコン膜１９をドライエッチやＣＭＰなどで除去する。

また、必要に応じて図７（ｃ）に示すようにウェットエッチング等でポリシリコン膜２２を選択的に除去することもできる。この場合、キャパシタの表面積を拡大でき、キャパシタ容量を向上させることができる。

以上説明した実施の形態３に係る半導体装置の製造方法により、実施の形態１と同様の効果に加え、酸化膜ドライエッチャーにより下層のポリプラグ表面にイオンが入射することがないので、一般的に言われている様なプラズマの照射によるポリ表面へのカーボンのノックオン（ＳｉＣ形成）起因のコンタクト抵抗の上昇を回避でき、低抵抗化が可能である。また、これによりコンタクト抵抗低減を目的としたカーボンのノックオン層（ＳｉＣ層）を除去する工程（ＣＦ_４／Ｏ_２プラズマ処理）等を省略することができる。これはキャパシタコンタクト以外の工程であるポリプラグ１４，１６の形成時にも適用することができ、各界面層で同様の効果が得られる。

実施の形態４．
図８は、本発明の実施の形態４に係る半導体装置の製造方法を示す工程断面図である。図４と同様の構成要素には同じ番号を付し、説明を省略する。

まず、実施の形態２と同様に、第１の絶縁膜である酸化膜１８上に、第２の絶縁膜である酸化膜２７を形成する。ただし、酸化膜２７として、酸化膜１８よりもエッチング耐性が高い膜を用いる。次に、酸化膜２７をドライエッチングしてコンタクトホール２１を形成する。そして、酸化膜２７に対して酸化膜１８を選択的にエッチングする条件で、コンタクトホール２１の底部から酸化膜１８をウェットエッチングして、ポリプラグ１６に達するまでコンタクトホール２１を更に掘り込み、コンタクトホール２１の下部と上部の境界において、下部の開口径を上部の開口径以上にする。

この実施の形態４に係る半導体装置の製造方法により、実施の形態３と同様の効果を得ることができる。

本発明の実施の形態１に係る半導体装置の製造方法を示す工程断面図（１）である。 本発明の実施の形態１に係る半導体装置の製造方法を示す工程断面図（２）である。 本発明の実施の形態１に係る半導体装置の製造方法を配線間導通のためのコンタクトの形成に適用した場合の工程断面図である。 本発明の実施の形態２に係る半導体装置の製造方法を示す工程断面図である。 本発明の実施の形態２に係る半導体装置の製造方法をキャパシタのシリンダーコンタクトと配線間導通のためのコンタクトの形成に適用した場合の断面図である。 本発明の実施の形態３に係る半導体装置の製造方法を示す工程断面図（１）である。 本発明の実施の形態３に係る半導体装置の製造方法を示す工程断面図（２）である。 本発明の実施の形態４に係る半導体装置の製造方法を示す工程断面図である。 高アスペクト比のコンタクトホールを形成する従来の工程を示す断面図である。 図９に示す工程の後にコンタクトホールに金属を埋め込んでメタルプラグを形成した状態を示す断面図である。

符号の説明

１８ 酸化膜（第１の絶縁膜）
２１ コンタクトホール
２２ ポリシリコン膜（側壁保護膜）
２７ 酸化膜（第２の絶縁膜）

Claims (4)

1. 絶縁膜を所定深さまでドライエッチングしてコンタクトホールを形成する工程と、
   前記コンタクトホールの側壁に側壁保護膜を形成する工程と、
   前記側壁保護膜をマスクとして前記コンタクトホールの底部から前記絶縁膜をドライエッチングして前記コンタクトホールを更に掘り込む工程と、
   前記側壁保護膜をマスクとして前記コンタクトホールの下部の側面にある前記絶縁膜をウェットエッチングすることにより、前記コンタクトホールの下部と上部の境界において、下部の開口径を上部の開口径以上にする工程とを有することを特徴とする半導体装置の製造方法。
2. 第１の絶縁膜上に、前記第１の絶縁膜よりもエッチング耐性が高い第２の絶縁膜を形成する工程と、
   前記第２の絶縁膜及び前記第１の絶縁膜をドライエッチングしてコンタクトホールを形成する工程と、
   前記第２の絶縁膜に対して前記第１の絶縁膜を選択的にエッチングする条件で、前記コンタクトホールの下部の側面にある前記第１の絶縁膜をウェットエッチングすることにより、前記コンタクトホールの下部と上部の境界において、下部の開口径を上部の開口径以上にする工程とを有し、
   前記第１の絶縁膜として酸化膜を用い、
   前記第２の絶縁膜として、前記第１の絶縁膜よりも高密度の酸化膜、前記第１の絶縁膜よりも窒素原子を多く含む酸化膜、又は窒化膜を用いることを特徴とする半導体装置の製造方法。
3. 絶縁膜を所定深さまでドライエッチングしてコンタクトホールを形成する工程と、
   前記コンタクトホールの側壁に側壁保護膜を形成する工程と、
   前記側壁保護膜をマスクとして前記コンタクトホールの底部から前記絶縁膜をウェットエッチングして前記コンタクトホールを更に掘り込み、前記コンタクトホールの下部と上部の境界において、下部の開口径を上部の開口径以上にする工程とを有することを特徴とする半導体装置の製造方法。
4. 第１の絶縁膜上に、前記第１の絶縁膜よりもエッチング耐性が高い第２の絶縁膜を形成する工程と、
   前記第２の絶縁膜をドライエッチングしてコンタクトホールを形成する工程と、
   前記第２の絶縁膜に対して前記第１の絶縁膜を選択的にエッチングする条件で、前記コンタクトホールの底部から前記第１の絶縁膜をウェットエッチングして前記コンタクトホールを更に掘り込み、前記コンタクトホールの下部と上部の境界において、下部の開口径を上部の開口径以上にする工程とを有することを特徴とする半導体装置の製造方法。
   

Images