JP3566203B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP3566203B2
JP3566203B2 JP2000371011A JP2000371011A JP3566203B2 JP 3566203 B2 JP3566203 B2 JP 3566203B2 JP 2000371011 A JP2000371011 A JP 2000371011A JP 2000371011 A JP2000371011 A JP 2000371011A JP 3566203 B2 JP3566203 B2 JP 3566203B2
Authority
JP
Japan
Prior art keywords
layer
wiring
metal
interlayer insulating
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000371011A
Other languages
English (en)
Other versions
JP2002176055A (ja
Inventor
邦弘 笠井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2000371011A priority Critical patent/JP3566203B2/ja
Priority to US10/001,803 priority patent/US6624514B2/en
Publication of JP2002176055A publication Critical patent/JP2002176055A/ja
Application granted granted Critical
Publication of JP3566203B2 publication Critical patent/JP3566203B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/7681—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving one or more buried masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に係わり、特に、埋め込み配線技術を用いた半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
従来の埋め込み配線技術（以下金属ダマシン配線法という）を用いた半導体装置として、特開２０００−７７４０７号公報の図１などには、周囲の配線などとの関係に応じて、膜厚の異なる領域を適宜配置して、配線抵抗や配線間容量を低減した構造及び製造方法が記載されている。
【０００３】
従来の１本の配線中に複数の膜厚を有する配線を有する半導体装置の製造方法を図３８を用いて説明する。
【０００４】
まず、図３８（ａ）に示されるようにシリコン基板１０１上に素子（図示せず）を形成後、層間絶縁膜としてのＴＥＯＳ―ＳｉＯ２膜１０２を堆積する。この層間絶縁膜１０２は表面が平坦化される。
【０００５】
次に、層間絶縁膜１０２上にＳｉ３Ｎ４膜１０３をエッチングストッパー兼ＣＭＰストッパー用に堆積する。
【０００６】
次に、配線溝パターンが形成されたレジスト（図示せず）をマスクとして用いて、Ｓｉ３Ｎ４膜１０３及び層間絶縁膜１０２をエッチングして、配線用溝１０４を形成する。
【０００７】
次に、図３８（ｂ）に示されるように、配線溝の深みのさらに深い領域を開口パターンとするレジスト膜１０５を形成して、このレジスト膜１０５とＳｉ３Ｎ４膜１０３とをマスクにして追加エッチングを行い、配線用溝１０６を形成する。
【０００８】
次に、図３８（ｃ）に示されるように、レジスト膜１０５を剥離した後、全面に配線材料としての金属膜１０７を堆積する。
【０００９】
次に、図３８（ｄ）に示されるように、全面をＣＭＰ法を用いて研磨し、配線用溝１０６及び先に形成した配線用溝１０４に金属膜１０７を選択的に埋め込み、膜厚の薄い配線領域１０８ａ及び膜厚の厚い配線領域１０８ｂを形成する。この工程で、Ｓｉ３Ｎ４膜１０３をＣＭＰのポリッシングストッパーとして用いることができ、Ｓｉ３Ｎ４膜１０３表面よりも金属膜１０７表面がへこむように金属膜１０７を埋め込むことにより、隣接する配線間のショートを防止する。
【００１０】
次に、図３８（ｅ）に示されるように、後の工程で形成される上層配線（図示せず）との配線間容量やショートを防止するためにＳｉ３Ｎ４膜１０３を除去し、さらに層間絶縁膜（図示せず）を形成する。
【００１１】
このように同一配線中に配線層厚の厚い領域と薄い領域とを設けている。
【００１２】
近年はメモリー製品等で、製品歩留まりを向上させるために用いられるリダンダンシー用ヒューズは通常、金属配線層で形成されている。一方、高性能化の要求より金属配線といえどもより一層の低抵抗化が必要となっている。低抵抗化の手段として配線を太くする方法も有るが微細化の観点からは適しておらず、金属配線の厚膜化が有効である。
【００１３】
年々、高集積化の進む半導体装置に於いては、微細化への要求として回路設計ルールの縮小化が取り入れられている。
【００１４】
【発明が解決しようとする課題】
以上のような従来の半導体装置の製造方法では、以下の課題が生じる。
【００１５】
リダンダンシー用ヒューズの切断を行うにはヒューズの厚膜化は切断のために必要なエネルギーの増大を招き、それが影響を与える面積が増大し微細化の妨げとなる。そのためリダンダンシー用ヒューズ部分のみ薄膜化を図るか、又は切断のために必要なエネルギーが小さい金属材料を用いることが求められている。
【００１６】
またリダンダンシー用ヒューズを形成する金属配線層に銅を用いた場合には、ヒューズの切断面の腐食による悪影響が懸念されている。そのため、アルミニウムを用いてヒューズが形成されている。
【００１７】
金属配線は一般的に低抵抗ではあるが部分的にさらなる低抵抗化が要求されることがある。金属配線層の部分的な厚膜化は有効な手段であるが従来の金属配線構造では十分に対応できない場合がある。
【００１８】
すなわち、上記特許公報に記載された従来技術では、配線層の厚さが異なる部分があっても、上面は平坦化されていて、配線の下方側で層間絶縁膜中に埋め込まれた厚さが異なっている。このため、配線の形成場所によっては、配線下方にさらに別の配線がある場合などはその下方配線に接触しないようにするために厚さには制約がある。
【００１９】
本発明の目的は以上のような従来技術の課題を解決することにある。
【００２０】
特に、本発明の目的は、膜厚の薄いヒューズ領域と膜厚の厚い配線領域を備えた半導体装置を提供することにある。
【００２１】
本発明の他の目的は、少ない製造工程数で配線層厚の厚い配線層と、配線層厚の薄い配線層とを形成する半導体装置の製造方法を提供することにある。
【００２２】
【課題を解決するための手段】
本発明の第１の態様は、半導体装置として、半導体基板と、この半導体基板上に形成された第１層間絶縁膜と、この第１層間絶縁膜上に形成された第１配線層と、この第１配線層上に形成された絶縁層である第１バリア層と、この第１バリア層上に形成された第２層間絶縁膜と、この第２層間絶縁膜上に形成された第１金属層と、この第１金属層から離間し、前記第２層間絶縁膜上に形成されたヒューズ機能を有する第２金属層と、前記第１金属層上に形成された導電層である第２バリア層と、この第２バリア層で周囲が囲まれ、前記第１金属層に接続され、この第１金属層の厚さよりも厚さが大きい第２配線層と、前記第２金属層上に形成された導電層である第３バリア層と、この第３バリア層で周囲が囲まれ、前記第２金属層に接続され、前記第２配線層と同じ厚さを有する第３配線層と、前記第３バリア層から離間し、前記第２金属層上に形成された導電層である第４バリア層と、この第４バリア層で周囲が囲まれ、前記第２金属層に接続され、前記第２配線層と同じ厚さを有する第４配線層と、前記第１金属層及び第２金属層上に形成された第３層間絶縁膜とを有することを特徴とする。
【００２３】
また、本発明の第２の態様は、半導体装置として、半導体基板と、この半導体基板上に形成された第１層間絶縁膜と、この第１層間絶縁膜上に形成された第１配線層と、この第１配線層上に形成された絶縁層である第１バリア層と、この第１バリア層上に形成された第２層間絶縁膜と、この第２層間絶縁膜上に形成された導電層である第２バリア層と、この第２バリア層から離間し、前記第２層間絶縁膜上に形成されたヒューズ機能を有する第２金属層と、前記第２金属層上に形成された導電層である第３バリア層と、前記第２バリア層及び前記第３バリア層から離間し、前記第２金属層上に形成された導電層である第４バリア層と、前記第２バリア層で周囲が囲まれ、前記第２金属層の厚さよりも厚さが大きい第２配線層と、前記第３バリア層で周囲が囲まれ、前記第２金属層に接続され、前記第２配線層の厚さよりも厚さが小さい第３配線層と、前記第４バリア層で周囲が囲まれ、前記第３配線層と同じ厚さを有する第４配線層と、前記第２層間絶縁膜及び前記第２金属層上に形成された第３層間絶縁膜とを有することを特徴とする。
【００２４】
また、本発明の第３の態様は、半導体装置の製造方法として、半導体基板上の第１層間絶縁膜上に第１配線層を形成する工程と、前記第１配線層上に絶縁層である第１バリア層を形成する工程と、前記第１バリア層上に第２層間絶縁膜を形成する工程と、この第２層間絶縁膜上に金属層を形成する工程と、この金属層上に第１レジストを形成する工程と、前記第１レジストをマスクとして、前記金属層を選択的に除去して、第１金属層及び前記第１金属層から離間してヒューズ機能を有する第２金属層を形成する工程と、前記第２層間絶縁膜及び前記第１金属層及び前記第２金属層上に第３層間絶縁膜を形成する工程と、この第３層間絶縁膜上に第２レジストを形成する工程と、この第２レジストをマスクとして、前記第３層間絶縁膜を選択的に除去し、前記第１金属層及び前記第２金属層の一部表面を露出する工程と、前記第２レジストを除去する工程と、前記半導体基板上の表面に金属材料膜を形成する工程と、この金属材料膜上に金属ダマシン配線材料膜を形成する工程と、この金属ダマシン配線材料及び前記金属材料膜を前記第３層間絶縁膜表面が露出するまで除去し、前記第１金属層上に、導電層である第２バリア層に周囲を囲まれ、前記第１金属層より厚さが厚い第２配線層を、また、前記第２金属層上に、導電層である第３バリア層に周囲を囲まれ、前記第２配線層と同じ厚さの第３の配線層及び前記第３バリア層から離間し、導電層である第４バリア層に周囲を囲まれ、前記第２配線層と同じ厚さの第４の配線層を形成する工程とを有することを特徴とする。
【００２５】
また、本発明の第４の態様は、半導体装置の製造方法として、半導体基板上の第１層間絶縁膜上に第１配線層を形成する工程と、前記第１配線層上に絶縁層である第１バリア層を形成する工程と、前記第１バリア層上に第２層間絶縁膜を形成する工程と、この第２層間絶縁膜上に金属層を形成する工程と、この金属層上に第１レジストを形成する工程と、前記第１レジストをマスクとして、前記金属層を選択的に除去して、ヒューズ機能を有する第２金属層を形成する工程と、前記第２層間絶縁膜及び前記第２金属層上に第３層間絶縁膜を形成する工程と、この第３層間絶縁膜上に第２レジストを形成する工程と、この第２レジストをマスクとして前記第３層間絶縁膜を選択的に除去し、前記第２層間絶縁膜の一部表面及び前記第１バリア層の一部表面を露出する工程と、前記第２レジストを除去する工程と、前記半導体基板上の表面に金属材料膜を形成する工程と、この金属材料膜上に金属ダマシン配線材料膜を形成する工程と、この金属ダマシン配線材料及び前記金属材料膜を前記第３層間絶縁膜表面が露出するまで除去し、前記第２層間絶縁膜上に、導電層である第２バリア層に周囲を囲まれ前記第２金属層よりも厚さが厚い第２配線層を、また、前記第２金属層上に、導電層である第３バリア層に周囲を囲まれ、前記第２配線層よりも厚さが薄い第３配線層及び前記第３バリア層から離間し、導電層である第４バリア層に周囲を囲まれ、前記第３配線層と厚さが同じ第４配線層を形成する工程とを有することを特徴とする。
【００２６】
【発明の実施の形態】
次に，図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には、同一又は類似の符号を付している。ただし、図面は模式的なものであり，厚みと平面寸法との関係、各層の厚みの比率等は、現実のものとは異なる。従って、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれている。
【００２７】
（第１の実施の形態）
図１乃至図１２を用いて本実施の形態を説明する。図１に示されるように半導体基板上（図示せず）に第１層間絶縁膜１が形成されている。
【００２８】
この第１層間絶縁膜１上に銅又はアルミニウムからなる第１配線層２が形成されている。この配線は通常使用される信号線として利用される。この第１配線層２は膜厚が約０．５μｍ程度で形成されている。
【００２９】
この第１配線層２及び第１層間絶縁膜１上にエッチングストッパーとして利用される例えば窒化シリコンからなる絶縁層である第１バリア層３が形成されている。この第１バリア層３は膜厚が約０．１〜０．１５μｍ程度で形成されている。第１バリア層３はＳｉＯ２とエッチング選択比のある材料であることが必要である。
【００３０】
この第１バリア層３上には、第２層間絶縁膜４が形成されている。この第２層間絶縁膜４はその膜厚が約１μｍ程度となるように形成されている。
【００３１】
第２層間絶縁膜４上には、第１金属層５及び第２金属層６が形成されている。第１の金属層５は、導電層である第２バリア層７に接続されている。第１金属層５及び第２金属層６はその膜厚が第１配線層２の膜厚よりも薄く形成されている。第１金属層５及び第２金属層６は例えば、Ｔａ又はその窒化物で形成され、その膜厚が約０．０２〜０．０５μｍ程度とされている。
【００３２】
この第２金属層６はヒューズとして利用される。
【００３３】
第２層間絶縁膜４、第１金属層５及び第２金属層６上には第３層間絶縁膜１１が形成されている。
【００３４】
第１金属層５上には、第２バリア層７で周囲を囲われて、第２配線層８が形成されている。
【００３５】
第２金属層６の第１の端部付近上面に導電層である第３バリア層９で周囲を囲われて、第３配線層１０が形成されている。
【００３６】
第２金属層６の第１の端部から離間した第２の端部付近上面に導電層である第４バリア層１２で周囲を囲われて、第４配線層１３が形成されている。
【００３７】
第２乃至第４配線層８，１０，１３は、その厚さが第１及び第２金属層５，６の膜厚よりも厚く形成されている。また、第２乃至第４配線層８，１０，１３は互いにその膜厚が等しく形成されている。
【００３８】
ここで、第２乃至第４配線層８，１０，１３の厚さは約１．５μｍ以下程度である。これ以上厚くする場合には、ヒューズを設けた領域において、ヒューズ上の層間絶縁膜厚が１．５μｍ以上となってしまい、レーザーでヒューズをブローする場合に、レーザーのエネルギー量をかなり大きくしなければならず、半導体基板へのダメージが発生してしまう恐れがある。
【００３９】
さらにレーザーエネルギーを大きくしない場合には、ヒューズ上に層間絶縁膜の開口を設ける必要があり、製造工程の複雑化が必要となってしまう。
【００４０】
第２乃至第４配線８，１０，１３は例えば、銅で構成されるが、配線材料は銅に限定する物ではなく例えばアルミニウム又はこれを主とする合金であってもかまわない。
【００４１】
第１乃至第３層間絶縁膜１、４、１１としては、フッ素を含有していて、誘電率を下げた材料、例えばＴＥＯＳ膜などのＳｉＯ２が用いられる。
【００４２】
第２バリア層７、第３バリア層９、及び第４バリア層１２は例えば、Ｔａ又はその窒化物で形成されている。
【００４３】
ここで、第２金属層６からなるヒューズは高融点金属から形成されていて、銅やアルミニウムと比べて抵抗率が高いが、切断時に動作信号が遮断されるヒューズに適している。
【００４４】
次に、本実施の形態の製造方法を図２乃至図１２を用いて説明する。なお、製造方法の説明においては、図１に示していない配線同士を接続するスルーホールの形成についても合わせて説明する。
【００４５】
まず、図２に示されるように半導体基板（図示せず）上に堆積した第１層間絶縁膜１中に通常使用される信号線となる第１配線層２及び第５配線層２２を例えば銅などにより、形成する。第１配線層２及び第５配線層２２はその膜厚が等しく、約０．５μｍ程度で形成されている。
【００４６】
次に、その上にエッチングストッパー兼第１配線層２及び第５配線層２２の第１バリア層３として例えば窒化シリコン膜を堆積する。
【００４７】
次に、後の工程で形成するスルーホールの深さに相当するだけ、第２層間絶縁膜４を堆積する。
【００４８】
次に、後の工程で形成される第２乃至第４配線層８、１０，１３，及び第６配線層２３のバリア層となる第１金属材料膜３０を堆積する。
【００４９】
次に、後の工程で形成される第２乃至第４配線層８、１０，１３，及び第６配線層２３部分にプラスの変換差を付けた部分から、後の工程で形成されるスルーホールを除いた部分及び第１金属材料膜３０を配線として用いる部分をそれぞれレジスト３１，３２，３３，３４で覆うようにリソグラフィーを行う。
【００５０】
ここで、プラスの変換差とは、後の工程で形成される第１乃至第３金属層５，６，２４の側壁から外側へ伸び出ている第１金属材料膜３０が存在するように形成されていることをいう。
【００５１】
ここで、第６配線層２３が形成されるコンタクトプラグ形成予定領域では、２つのレジスト３１，３２の間の開口幅は約０．５μｍ程度設けられている。また、コンタクトプラグ形成予定領域端部上のレジスト３２端から、後の工程で形成される隣接する第２配線８上のレジスト３３端までの距離となるレジスト同士の距離は約１μｍ程度で形成されている。
【００５２】
次に、図３に示されるように、レジスト３１，３２，３３，３４をマスクとし第１金属材料膜３０をエッチングし、第１乃至第３金属層５，６，２４を形成して、レジスト３１，３２，３３，３４を除去する。
【００５３】
次に、図４に示されるように後で形成する第２乃至第４配線層８、１０，１３，及び第６配線層２３の厚さに相当するだけ第３層間絶縁膜１１を堆積する。
【００５４】
次に、図５に示されるように第２乃至第４配線層８、１０，１３，及び第６配線層２３が形成される溝部に相当する部分を開口したレジスト３５，３６，３７，３８，３９を形成して、リソグラフィーを行う。
【００５５】
次に、図６に示されるようにレジスト３５，３６，３７，３８，３９をマスクとして第２乃至第４配線層８、１０，１３，及び第６配線層２３が形成される領域の第３層間絶縁膜１１を第１乃至第３金属層５，６，２４と選択比が保てるエッチング条件で除去して開口部を設ける。
【００５６】
次に、図７に示されるようにオーバーエッチングを行い、スルーホール４０内の第２層間絶縁膜４を除去する。
【００５７】
次に、図８に示されるようにレジスト３５，３６，３７，３８，３９を除去する。
【００５８】
次に、図９に示されるようにスルーホール４０底部に露出した第１バリア層３を除去して、第５配線層２２表面を露出させる。
【００５９】
次に、図１０に示されるように、第２乃至第４配線層８、１０，１３，及び第６配線層２３のバリア膜として第２金属材料膜４１として、例えばＴａ又はその窒化物を堆積する。
【００６０】
次に、図１１に示されるように金属ダマシン配線材料４２（例えば銅）を堆積する。
【００６１】
次に、図１２に示されるように、金属ダマシン配線材料４２及び第３層間絶縁膜１１上の第２金属材料膜４１を例えばＣＭＰ（化学的機械的研磨法）により除去し、第２乃至第４配線層８、１０，１３，及び第６配線層２３を形成する。ここで、第３層間絶縁膜１１表面が露出するまで、金属ダマシン配線材料４２及び第２金属材料膜４１は除去される。
【００６２】
この第２層間絶縁膜４中及び第１バリア層３中には導電体である第５バリア層２５に周囲を囲まれて、第６配線層２３が形成されている。この第６配線層２３は第５バリア層２５を介して、第５配線層２２に接続されている。第３金属層２４は第６配線層２３に接続されている。
【００６３】
ここで、この第５バリア層２５は第２層間絶縁膜４中へ形成される第６配線層２３の金属材料、例えば、銅、アルミニウムなどが拡散することを防止する機能を持つことが必要である。すなわち、第６配線層２３が銅の場合には、第５バリア層２５はタンタル、タンタル窒化物などの高融点金属が利用され、第６配線層２３がアルミニウムの場合には、第５バリア層２５はチタン、窒化チタン、ニオブなどの高融点金属が利用される。
【００６４】
さらにこの第５バリア層２５は配線として使用されるため、導電性を有することが必要である。
【００６５】
また、第６配線層２３を囲うように第３金属層２４上に導電層である第６バリア層２６が形成されている。
【００６６】
この構造及び製造方法を用いることで製造工程数を増やすことなく同一配線層内で部分的に材料が異なりかつ膜厚が薄い配線層を具備できる。
【００６７】
リダンダンシー用ヒューズを第２金属層６で形成することにより、ヒューズ膜厚を薄くすることができ、かつ腐食しにくい高融点金属又はその窒化物を用いることができる。
【００６８】
さらに、膜厚が薄いヒューズを得て、ヒューズ切断を容易としながら、電源線や接地線などの抵抗が小さいことが求められる配線層厚を厚く形成することが可能である。
【００６９】
このように同一配線層内で部分的に材料が異なりかつ膜厚が薄い配線層を実現することにより、特にリダンダンシー用ヒューズを薄膜領域とすることで、ヒューズ切断を容易にし、かつ、切断面の腐食を防ぐことができる。
【００７０】
また、電源線などの配線層厚が厚いことが求められる配線層は下方の配線の位置に関わらず、自由に配置して、上方に必要な厚さ分だけ厚く形成することが可能である。このように低抵抗配線を得つつ、配線層幅を広く取る必要がないので。高集積化が可能である。
【００７１】
このように電源線などに使用される配線層はその厚さをヒューズ上の絶縁層の膜厚の限界まで厚くすることが可能である。また、電源線として使用する配線に銅を使用した場合でも、ヒューズは銅以外の材料で形成されているので、腐食が防止されつつ、電源線は低抵抗で形成できる。
【００７２】
本実施の形態では、コンタクト形成の際に、オーバーエッチングを利用して深い開口を設けているため、複数のマスクを利用してコンタクトを開口していないため、製造工程が簡略化されている。
【００７３】
（第２の実施の形態）
本実施の形態を図１３乃至図２５を用いて説明する。
【００７４】
本実施の形態は第１の実施の形態と比べて第２配線層８及び第６配線層２３周囲の形状が異なっていて、他は同様であるため、相違点を説明する。
【００７５】
図１３に示されるように第２層間絶縁膜４上には、第２金属層６が形成されている。第２金属層６はその膜厚が第１配線層２の膜厚よりも薄く形成されている。
【００７６】
第２金属層６は例えば、Ｔａ又はその窒化物で形成され、その膜厚が約０．０２〜０．０５μｍ程度とされている。
【００７７】
第２の層間絶縁膜４上には、導電層である第２バリア層４６で周囲を囲われて、第２配線層８が形成されている。この第２バリア層４６はその膜厚が導電層である第３バリア層９、第４バリア層１２の膜厚と等しく形成されていて、第２金属層６の膜厚より薄く形成されている。
【００７８】
第２乃至第４配線層８，１０，１３は、その厚さが第２金属層６の膜厚よりも厚く形成されている。
【００７９】
ここで、第２配線層８は、その膜厚が第３配線層１０及び第４配線層１３の膜厚より厚く形成されている。すなわち、第２配線層８は第２層間絶縁層４上に第２バリア層４６を介して形成されていて、この第２バリア層４６の厚さが第３、第４配線層１０，１３が形成されている第２金属層６の厚さよりも薄いため、その分、膜厚が厚くなっている。
【００８０】
次に、本実施の形態の製造方法を図１４乃至図２５を用いて説明する。なお、製造方法の説明においては、図１３に示していない配線同士を接続するスルーホールの形成についても合わせて説明する。
【００８１】
まず、図１４に示されるように半導体基板（図示せず）上に堆積した第１層間絶縁膜１中に通常使用される信号線となる第１配線層２及び第５配線層２２を例えば銅を用いて形成する。
【００８２】
次に、その上にエッチングストッパー兼第１配線層２及び第５配線層２２の第１バリア層３として例えば窒化シリコン膜を堆積する。
【００８３】
次に、後の工程で形成するスルーホールの深さに相当するだけ、第２層間絶縁膜４を堆積する。
【００８４】
次に、後の工程で形成される第３、第４配線層１０，１３のバリア層となる第１金属材料膜３０を堆積する。
【００８５】
次に、後の工程で形成される第３、第４配線層１０，１３部分にプラスの変換差を付けた部分から、第１金属材料膜３０を配線として用いる部分をレジスト３４で覆うようにリソグラフィーを行う。
【００８６】
次に、図１５に示されるように、レジスト３４をマスクとして第１金属材料膜３０をエッチングし、第２金属層６を形成して、レジスト３４を除去する。
【００８７】
次に、図１６に示されるように後で形成する第２乃至第４配線層８、１０，１３，及び第６配線層２３の厚さに相当するだけ第３層間絶縁膜１１を堆積する。
【００８８】
次に、図１７に示されるように第６配線層２３中の第５配線層２２に接続される部分が形成される溝部に相当する部分を開口したレジスト４７を形成して、リソグラフィーを行う。ここで、第６配線層２３が形成されるコンタクトプラグ形成予定領域では、レジスト４７中の開口幅は約０．５μｍ程度設けられている。
【００８９】
次に、図１８に示されるようにレジスト４７をマスクとして、第６配線２３の第５配線２２に接続される部分が形成される領域の第３層間絶縁膜１１及び第２層間絶縁膜４を第１バリア層３と選択比が保てるエッチング条件で除去して開口部を設ける。
【００９０】
次にレジスト４７を除去する。
【００９１】
次に、図１９に示されるように第２乃至第４配線層８、１０，１３，及び第６配線層２３が形成される溝部に相当する部分を開口したレジスト４８，４９，５０，５１，５２を形成して、リソグラフィーを行う。ここで、コンタクトプラグ形成予定領域端部上のレジスト４９端から、後の工程で形成される隣接する第２配線８上のレジスト４９端までの距離となるレジスト４９の幅は約１μｍ程度で形成されている。
【００９２】
次に、図２０に示されるようにレジスト４８，４９，５０，５１，５２をマスクとして第２乃至第４配線層８、１０，１３，及び第６配線層２３が形成される領域の第３層間絶縁膜１１を第１バリア層３及び第２金属層６と選択比が保てるエッチング条件で除去してスルーホール５３を設ける。
【００９３】
次に、図２１に示されるようにレジスト４８，４９，５０，５１，５２を除去する。
【００９４】
次に、図２２に示されるようにスルーホール５３底部の第１バリア層３を除去して、第５配線層２２表面を露出する。
【００９５】
次に、図２３に示されるように、第３金属材料膜５４を堆積する。
【００９６】
次に、図２４に示されるように、金属ダマシン配線材料５５（例えば銅）を堆積する。
【００９７】
次に、図２５に示されるように金属ダマシン配線材料５５及び第３層間絶縁膜１１上の第３金属材料膜５４を例えばＣＭＰ（化学的機械的研磨法）により除去し、第２乃至第４配線層８、１０，１３，及び第６配線層２３を形成する。
【００９８】
残存した第３金属材料膜５４が第２バリア層４６、第３バリア層９、第４バリア層１２、第７バリア層４５となる。
【００９９】
第２層間絶縁膜４、第１バリア層３、第３層間絶縁膜１１中には導電体である第７バリア層４５に周囲を囲まれて、第６配線層２３が形成されている。この第６配線層２３は第７バリア層４５を介して、第５配線層２２に接続されている。
【０１００】
この第７バリア層４５は第２層間絶縁膜４中へ形成される第６配線層２３の金属材料、例えば、銅、アルミニウムなどが拡散することを防止する機能を持つことが必要である。すなわち、第６配線層２３が銅の場合には、第７バリア層４５はタンタル、タンタル窒化物などの高融点金属が利用され、第６配線層２３がアルミニウムの場合には、第７バリア層４５はチタン、窒化チタン、ニオブなどの高融点金属が利用される。
【０１０１】
さらにこの第７バリア層４５は配線の一部として使用されるため、導電性を有することが必要である。
【０１０２】
この構造及び製造方法を用いることで第１の実施の形態同様の効果を得ることができる。
【０１０３】
本実施の形態では第１の実施の形態と比較して工程数は増加するが、第２配線層８下に第１金属層５が存在しないので第２、第３配線層８、１０，及び第６配線層２３相互間のスペースを狭めることができ、微細化により向いている。
【０１０４】
すなわち、第１の実施の形態ではコンタクト径が相当程度小さく形成された場合に、第３金属層２４をコンタクト周辺に形成することがエッチングの制約上で困難になるが、本実施の形態ではそのような状態が発生しない。
【０１０５】
（第３の実施の形態）
第３の実施の形態を図２６乃至図３７を用いて説明する。本実施の形態では、第２の実施の形態の構成に加えて、配線層厚がコンタクトプラグと同程度に厚く形成された配線部分を同時に形成している。
【０１０６】
本実施の形態は第２の実施の形態と比べて膜厚の厚い配線部分が異なっていて、他は同様であるため、相違点を説明する。
【０１０７】
図２６に示されるように半導体基板（図示せず）上に第１層間絶縁膜１中に第７配線層６０が設けられ、この上方に導電層である第８バリア層６１に周囲を囲まれて、第８配線層６２が形成されている。この第８配線層６２はその厚さが第６配線層２３と同様の厚さで形成されている。
【０１０８】
この第８バリア層６１は第２層間絶縁膜４及び第３層間絶縁膜１１中へ第８配線層６２の金属材料、例えば、銅、アルミニウムなどが拡散することを防止する機能を持つことが必要である。すなわち、第８配線層６２が銅の場合には、第８バリア層６１はタンタル、タンタル窒化物などの高融点金属が利用され、第８配線層６２がアルミニウムの場合には、第８バリア層６１はチタン、窒化チタン、ニオブなどの高融点金属が利用される。
【０１０９】
第８配線層６２は例えば、銅で構成されるが、配線材料は銅に限定する物ではなく例えばアルミニウム又はこれを主とする合金であってもかまわない。
【０１１０】
さらにこの第８バリア層６１は配線の一部として使用されるため、導電性を有することが必要である。
【０１１１】
次に、本実施の形態の製造方法を図２７至図３７を用いて説明する。
【０１１２】
まず、図２７にされるように半導体基板（図示せず）上に堆積した第１層間絶縁膜１中に通常使用される信号線となる第１配線層２、第５配線層２２及び第７配線層６０を例えば銅などを用いて形成する。
【０１１３】
次に、その上にエッチングストッパー兼第１配線層２、第５配線層２２及び第７配線層６０の第１バリア層３として例えば窒化シリコン膜を堆積する。
【０１１４】
次に、後の工程で形成するスルーホールの深さに相当するだけ、第２層間絶縁膜４を堆積する。
【０１１５】
次に、後の工程で形成される第３、第４配線層１０，１３のバリア層となる第１金属材料膜３０を堆積する。
【０１１６】
次に、後の工程で形成される第３、第４配線層１０，１３部分にプラスの変換差を付けた部分から、第１金属材料膜３０を配線として用いる部分をレジスト３４で覆うようにリソグラフィーを行う。
【０１１７】
次に、図２８に示されるように、レジスト３４をマスクとし第１金属材料膜３０をエッチングし、第２金属層６を形成して、レジスト３４を除去する。
【０１１８】
次に、図２９に示されるように後で形成する第２乃至第４配線層８、１０，１３，及び第６配線層２３の厚さに相当するだけ第３層間絶縁膜１１を堆積する。
【０１１９】
次に、図３０に示されるように第６配線層２３中の第５配線層２２に接続される部分が形成される溝部に相当する部分及び第８配線層６２が形成される部分に対応して開口が設けられたレジスト６３を形成して、リソグラフィーを行う。ここで、第６配線層２３であるコンタクトプラグ形成予定領域では、レジスト６３中の開口幅は約０．５μｍ程度設けられている。
【０１２０】
次に、図３１に示されるようにレジスト６３をマスクとして第６配線層２３の第５配線層２２に接続される部分が形成される領域及び第８配線層６２が形成される領域に対応して、第３層間絶縁膜１１及び第２層間絶縁膜４を第１バリア層３と選択比が保てるエッチング条件で除去して開口部を設け、第１バリア層３を露出する。
【０１２１】
次にレジスト６３を除去する。
【０１２２】
次に、図３２に示されるように第２乃至第４配線層８、１０，１３，第６配線層２３、及び第８配線層６２が形成される溝部に相当する部分を開口したレジスト６４，６５，６６，６７，６８、６９を形成して、リソグラフィーを行う。ここで、コンタクトプラグ形成予定領域端部上のレジスト６５端から、後の工程で形成される隣接する第２配線層８上のレジスト６５端までの距離となるレジスト６５の幅は約１μｍ程度で形成されている。
【０１２３】
次に、図３３に示されるようにレジスト６４，６５，６６，６８，６９をマスクとして第２乃至第４配線層８、１０，１３，第６配線層２３、及び第８配線６２が形成される領域の第３層間絶縁膜１１を第１バリア層３及び第２金属層６と選択比が保てるエッチング条件で除去してスルーホール５３を設ける。
【０１２４】
次に、図３４に示されるようにレジスト６４，６５，６６，６８，６９を除去する。
【０１２５】
次に、図３５に示されるようにスルーホール５３底部及び第８配線６２形成予定領域の第１バリア層３を除去して、第５配線２２及び第７配線６０表面を露出する。
【０１２６】
次に、図３６に示されるように、露出した表面に第４金属材料膜７０を堆積する。
【０１２７】
次に、図３７に示されるように、金属ダマシン配線材料７１（例えば銅）を堆積する。
【０１２８】
次に、図２６に示されるように金属ダマシン配線材料７１及び第３層間絶縁膜１１上の第４金属材料膜７０を例えばＣＭＰ（化学的機械的研磨法）により除去し、第２乃至第４配線層８、１０，１３，第６配線層２３、及び第８配線６２を形成する。
【０１２９】
この構造及び製造方法を用いることで同一配線層内で部分的に膜厚が厚い配線層を具備できる。これは同一工程で形成される金属ダマシン配線内で部分的に低抵抗化を実現する手段となる。
【０１３０】
さらに、この構造及び製造方法を用いることで第１の実施の形態同様の効果を得ることができる。
【０１３１】
なお本実施例では第１配線、第５配線、及び第７配線２，２２，６０が存在するが、これらの配線が無くとも良い。
【０１３２】
本実施の形態では、極めて厚い膜厚の配線層を膜厚の薄いヒューズや他の配線層と同時に形成することで、特に抵抗が低い配線を製造工程の複雑化を招くことなく、得ることができる。また、金属配線層の部分的な厚膜化により、同一金属ダマシン配線内で回路面積の増大を招くこと無く部分的に低抵抗化を実現することができる。
【０１３３】
【発明の効果】
膜厚の薄いヒューズ領域と膜厚の厚い配線領域を備えた半導体装置を提供することにある。
【０１３４】
本発明の他の目的は、少ない製造工程数で配線層厚の厚い配線層と、配線層厚の薄い配線層とを形成する半導体装置の製造方法を提供することにある。
【図面の簡単な説明】
【図１】第１の実施の形態の半導体装置の構成を示す断面図。
【図２】第１の実施の形態の半導体装置の製造方法の一工程を示す断面図
【図３】第１の実施の形態の半導体装置の製造方法の一工程を示す断面図。
【図４】第１の実施の形態の半導体装置の製造方法の一工程を示す断面図。
【図５】第１の実施の形態の半導体装置の製造方法の一工程を示す断面図。
【図６】第１の実施の形態の半導体装置の製造方法の一工程を示す断面図。
【図７】第１の実施の形態の半導体装置の製造方法の一工程を示す断面図。
【図８】第１の実施の形態の半導体装置の製造方法の一工程を示す断面図。
【図９】第１の実施の形態の半導体装置の製造方法の一工程を示す断面図。
【図１０】第１の実施の形態の半導体装置の製造方法の一工程を示す断面図。
【図１１】第１の実施の形態の半導体装置の製造方法の一工程を示す断面図。
【図１２】第１の実施の形態の半導体装置の製造方法の一工程を示す断面図。
【図１３】第２の実施の形態の半導体装置の構成を示す断面図。
【図１４】第２の実施の形態の半導体装置の製造方法の一工程を示す断面図。
【図１５】第２の実施の形態の半導体装置の製造方法の一工程を示す断面図。
【図１６】第２の実施の形態の半導体装置の製造方法の一工程を示す断面図。
【図１７】第２の実施の形態の半導体装置の製造方法の一工程を示す断面図。
【図１８】第２の実施の形態の半導体装置の製造方法の一工程を示す断面図。
【図１９】第２の実施の形態の半導体装置の製造方法の一工程を示す断面図。
【図２０】第２の実施の形態の半導体装置の製造方法の一工程を示す断面図。
【図２１】第２の実施の形態の半導体装置の製造方法の一工程を示す断面図。
【図２２】第２の実施の形態の半導体装置の製造方法の一工程を示す断面図。
【図２３】第２の実施の形態の半導体装置の製造方法の一工程を示す断面図。
【図２４】第２の実施の形態の半導体装置の製造方法の一工程を示す断面図。
【図２５】第２の実施の形態の半導体装置の製造方法の一工程を示す断面図。
【図２６】第３の実施の形態の半導体装置の構成を示す断面図。
【図２７】第３の実施の形態の半導体装置の製造方法の一工程を示す断面図。
【図２８】第３の実施の形態の半導体装置の製造方法の一工程を示す断面図。
【図２９】第３の実施の形態の半導体装置の製造方法の一工程を示す断面図。
【図３０】第３の実施の形態の半導体装置の製造方法の一工程を示す断面図。
【図３１】第３の実施の形態の半導体装置の製造方法の一工程を示す断面図。
【図３２】第３の実施の形態の半導体装置の製造方法の一工程を示す断面図。
【図３３】第３の実施の形態の半導体装置の製造方法の一工程を示す断面図。
【図３４】第３の実施の形態の半導体装置の製造方法の一工程を示す断面図。
【図３５】第３の実施の形態の半導体装置の製造方法の一工程を示す断面図。
【図３６】第３の実施の形態の半導体装置の製造方法の一工程を示す断面図。
【図３７】第３の実施の形態の半導体装置の製造方法の一工程を示す断面図。
【図３８】（ａ）は、従来の半導体装置の製造方法の一工程を示す断面図であり、（ｂ）は、従来の半導体装置の製造方法の一工程を示す断面図であり、（ｃ）は、従来の半導体装置の製造方法の一工程を示す断面図であり、（ｄ）は、従来の半導体装置の製造方法の一工程を示す断面図であり、（ｅ）は、従来の半導体装置の構成を示す断面図である。
【符号の説明】
１ 第１層間絶縁膜
２ 第１配線層
３ 第１バリア層
４ 第２層間絶縁膜
５ 第１金属層
６ 第２金属層
７，４６ 第２バリア層
８ 第２配線層
９ 第３バリア層
１０ 第３配線層
１１ 第３層間絶縁膜
１２ 第４バリア層
１３ 第４配線層
２２ 第５配線層
２３ 第６配線層
２４ 第３金属層
２５ 第５バリア層
２６ 第６バリア層
３０ 第１金属材料膜
３１，３２，３３，３４，３５，３６，３７，３８，３９，４７，４８，４９，５０，５１，５２，６３，６４，６５，６６，６７，６８，６９ レジスト
４０，５３ スルーホール
４１ 第２金属材料膜
４２，５５，７１ 金属ダマシン配線材料
４５ 第７バリア層
５４ 第３金属材料膜
６０ 第７配線
６１ 第８バリア層
６２ 第８配線
７０ 第４金属材料膜

Claims (5)

  1. 半導体基板と、
    この半導体基板上に形成された第１層間絶縁膜と、
    この第１層間絶縁膜上に形成された第１配線層と、
    この第１配線層上に形成された絶縁層である第１バリア層と、
    この第１バリア層上に形成された第２層間絶縁膜と、
    この第２層間絶縁膜上に形成された第１金属層と、
    この第１金属層から離間し、前記第２層間絶縁膜上に形成されたヒューズ機能を有する第２金属層と、
    前記第１金属層上に形成された導電層である第２バリア層と、
    この第２バリア層で周囲が囲まれ、前記第１金属層に接続され、この第１金属層の厚さよりも厚さが大きい第２配線層と、
    前記第２金属層上に形成された導電層である第３バリア層と、
    この第３バリア層で周囲が囲まれ、前記第２金属層に接続され、前記第２配線層と同じ厚さを有する第３配線層と、
    前記第３バリア層から離間し、前記第２金属層上に形成された導電層である第４バリア層と、
    この第４バリア層で周囲が囲まれ、前記第２金属層に接続され、前記第２配線層と同じ厚さを有する第４配線層と、
    前記第１金属層及び第２金属層上に形成された第３層間絶縁膜と、
    を有することを特徴とする半導体装置。
  2. 半導体基板と、
    この半導体基板上に形成された第１層間絶縁膜と、
    この第１層間絶縁膜上に形成された第１配線層と、
    この第１配線層上に形成された絶縁層である第１バリア層と、
    この第１バリア層上に形成された第２層間絶縁膜と、
    この第２層間絶縁膜上に形成された導電層である第２バリア層と、
    この第２バリア層から離間し、前記第２層間絶縁膜上に形成されたヒューズ機能を有する第２金属層と、
    前記第２金属層上に形成された導電層である第３バリア層と、
    前記第２バリア層及び前記第３バリア層から離間し、前記第２金属層上に形成された導電層である第４バリア層と、
    前記第２バリア層で周囲が囲まれ、前記第２金属層の厚さよりも厚さが大きい第２配線層と、
    前記第３バリア層で周囲が囲まれ、前記第２金属層に接続され、前記第２配線層の厚さよりも厚さが小さい第３配線層と、
    前記第４バリア層で周囲が囲まれ、前記第３配線層と同じ厚さを有する第４配線層と、
    前記第２層間絶縁膜及び前記第２金属層上に形成された第３層間絶縁膜とを
    有することを特徴とする半導体装置。
  3. 半導体基板上の第１層間絶縁膜上に第１配線層を形成する工程と、
    前記第１配線層上に絶縁層である第１バリア層を形成する工程と、
    前記第１バリア層上に第２層間絶縁膜を形成する工程と、
    この第２層間絶縁膜上に金属層を形成する工程と、
    この金属層上に第１レジストを形成する工程と、
    前記第１レジストをマスクとして、前記金属層を選択的に除去して、第１金属層及び前記第１金属層から離間してヒューズ機能を有する第２金属層を形成する工程と、
    前記第２層間絶縁膜及び前記第１金属層及び前記第２金属層上に第３層間絶縁膜を形成する工程と、
    この第３層間絶縁膜上に第２レジストを形成する工程と、
    この第２レジストをマスクとして、前記第３層間絶縁膜を選択的に除去し、前記第１金属 層及び前記第２金属層の一部表面を露出する工程と、
    前記第２レジストを除去する工程と、
    前記半導体基板上の表面に金属材料膜を形成する工程と、
    この金属材料膜上に金属ダマシン配線材料膜を形成する工程と、
    この金属ダマシン配線材料及び前記金属材料膜を前記第３層間絶縁膜表面が露出するまで除去し、前記第１金属層上に、導電層である第２バリア層に周囲を囲まれ、前記第１金属層より厚さが厚い第２配線層を、また、前記第２金属層上に、導電層である第３バリア層に周囲を囲まれ、前記第２配線層と同じ厚さの第３配線層及び前記第３バリア層から離間し、導電層である第４バリア層に周囲を囲まれ、前記第２配線層と同じ厚さの第４配線層を形成する工程とを
    有することを特徴とする半導体装置の製造方法。
  4. 半導体基板上の第１層間絶縁膜上に第１配線層を形成する工程と、
    前記第１配線層上に絶縁層である第１バリア層を形成する工程と、
    前記第１バリア層上に第２層間絶縁膜を形成する工程と、
    この第２層間絶縁膜上に金属層を形成する工程と、
    この金属層上に第１レジストを形成する工程と、
    前記第１レジストをマスクとして、前記金属層を選択的に除去して、ヒューズ機能を有する第２金属層を形成する工程と、
    前記第２層間絶縁膜及び前記第２金属層上に第３層間絶縁膜を形成する工程と、
    この第３層間絶縁膜上に第２レジストを形成する工程と、
    この第２レジストをマスクとして、前記第３層間絶縁膜を選択的に除去し、前記第２層間絶縁膜の一部表面及び前記第２金属層の一部表面を露出する工程と、
    前記第２レジストを除去する工程と、
    前記半導体基板上の表面に金属材料膜を形成する工程と、
    この金属材料膜上に金属ダマシン配線材料膜を形成する工程と、
    この金属ダマシン配線材料及び前記金属材料膜を前記第３層間絶縁膜表面が露出するまで除去し、前記第２層間絶縁膜上に、導電層である第２バリア層に周囲を囲まれ前記第２金属層よりも厚さが厚い第２配線層を、また、前記第２金属層上に、導電層である第３バリア層に周囲を囲まれ、前記第２配線層よりも厚さが薄い第３配線層及び前記第３バリア層から離間し、導電層である第４バリア層に周囲を囲まれ、前記第３配線層と厚さが同じ第４配線層を形成する工程とを
    有することを特徴とする半導体装置の製造方法。
  5. 前記第２配線層、前記第３配線層及び前記第４配線層を形成する工程の後に、ヒューズ機能を有する前記第２金属層を切断する工程を有することを特徴とする請求項３又は４に記載の半導体装置の製造方法。
JP2000371011A 2000-12-06 2000-12-06 半導体装置及びその製造方法 Expired - Fee Related JP3566203B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000371011A JP3566203B2 (ja) 2000-12-06 2000-12-06 半導体装置及びその製造方法
US10/001,803 US6624514B2 (en) 2000-12-06 2001-12-05 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000371011A JP3566203B2 (ja) 2000-12-06 2000-12-06 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2002176055A JP2002176055A (ja) 2002-06-21
JP3566203B2 true JP3566203B2 (ja) 2004-09-15

Family

ID=18840799

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000371011A Expired - Fee Related JP3566203B2 (ja) 2000-12-06 2000-12-06 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US6624514B2 (ja)
JP (1) JP3566203B2 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6861670B1 (en) * 1999-04-01 2005-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having multi-layer wiring
US6608335B2 (en) * 2000-05-25 2003-08-19 Sun Microsystems, Inc. Grounded fill in a large scale integrated circuit
JP2004273523A (ja) * 2003-03-05 2004-09-30 Renesas Technology Corp 配線接続構造
US7170148B2 (en) * 2003-07-02 2007-01-30 Analog Devices, Inc. Semi-fusible link system for a multi-layer integrated circuit and method of making same
US20050266679A1 (en) * 2004-05-26 2005-12-01 Jing-Cheng Lin Barrier structure for semiconductor devices
US20050263891A1 (en) * 2004-05-28 2005-12-01 Bih-Huey Lee Diffusion barrier for damascene structures
US7193327B2 (en) * 2005-01-25 2007-03-20 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier structure for semiconductor devices
JP4634180B2 (ja) * 2005-02-15 2011-02-16 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP4449824B2 (ja) * 2005-06-01 2010-04-14 カシオ計算機株式会社 半導体装置およびその実装構造
US20070257366A1 (en) * 2006-05-03 2007-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier layer for semiconductor interconnect structure
US20090079080A1 (en) * 2007-09-24 2009-03-26 Infineon Technologies Ag Semiconductor Device with Multi-Layer Metallization
JP5350681B2 (ja) 2008-06-03 2013-11-27 ルネサスエレクトロニクス株式会社 半導体装置
US7709956B2 (en) * 2008-09-15 2010-05-04 National Semiconductor Corporation Copper-topped interconnect structure that has thin and thick copper traces and method of forming the copper-topped interconnect structure
US8563336B2 (en) 2008-12-23 2013-10-22 International Business Machines Corporation Method for forming thin film resistor and terminal bond pad simultaneously
KR101697573B1 (ko) * 2010-11-29 2017-01-19 삼성전자 주식회사 반도체 장치, 그 제조 방법, 및 상기 반도체 장치를 포함하는 반도체 패키지
US9082769B2 (en) 2011-02-07 2015-07-14 Rohm Co., Ltd. Semiconductor device and fabrication method thereof
US9627310B2 (en) * 2012-04-11 2017-04-18 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with self-aligned interconnects
TWI508278B (zh) * 2013-03-13 2015-11-11 Macronix Int Co Ltd 半導體元件及其製造方法
US10366921B2 (en) * 2014-08-15 2019-07-30 United Microelectronics Corp. Integrated circuit structure including fuse and method thereof
US11824002B2 (en) * 2019-06-28 2023-11-21 Intel Corporation Variable pitch and stack height for high performance interconnects

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2809200B2 (ja) 1996-06-03 1998-10-08 日本電気株式会社 半導体装置の製造方法
US6124638A (en) * 1996-10-31 2000-09-26 United Microelectronics Semiconductor device and a method of manufacturing the same
JP3463979B2 (ja) * 1997-07-08 2003-11-05 富士通株式会社 半導体装置の製造方法
US5877075A (en) * 1997-10-14 1999-03-02 Industrial Technology Research Institute Dual damascene process using single photoresist process
US6008084A (en) 1998-02-27 1999-12-28 Vanguard International Semiconductor Corporation Method for fabricating low resistance bit line structures, along with bit line structures exhibiting low bit line to bit line coupling capacitance
JP3469771B2 (ja) * 1998-03-24 2003-11-25 富士通株式会社 半導体装置およびその製造方法
US6177347B1 (en) * 1999-07-02 2001-01-23 Taiwan Semiconductor Manufacturing Company In-situ cleaning process for Cu metallization

Also Published As

Publication number Publication date
JP2002176055A (ja) 2002-06-21
US20020084526A1 (en) 2002-07-04
US6624514B2 (en) 2003-09-23

Similar Documents

Publication Publication Date Title
JP3566203B2 (ja) 半導体装置及びその製造方法
US6211561B1 (en) Interconnect structure and method employing air gaps between metal lines and between metal layers
US7960240B1 (en) System and method for providing a dual via architecture for thin film resistors
US20060183280A1 (en) Metal-insulator-metal capacitors and methods of forming the same
JP2002246467A (ja) 半導体装置及びその形成方法
US6372635B1 (en) Method for making a slot via filled dual damascene low k interconnect structure without middle stop layer
US7808048B1 (en) System and method for providing a buried thin film resistor having end caps defined by a dielectric mask
US20010036753A1 (en) Method of forming an on-chip decoupling capacitor with bottom hardmask
JP4425707B2 (ja) 半導体装置およびその製造方法
KR100338850B1 (ko) 매입배선구조 및 그 형성방법
US20050250280A1 (en) Capacitance process by using passivation film scheme
US20010023990A1 (en) Semiconductor device and method for fabricating same
US6429116B1 (en) Method of fabricating a slot dual damascene structure without middle stop layer
JP2004079924A (ja) 半導体装置
US7132364B2 (en) Method for forming metal interconnect of semiconductor device
US7112537B2 (en) Method of fabricating interconnection structure of semiconductor device
KR0179838B1 (ko) 반도체 소자의 절연막 구조 및 절연막 평탄화 방법
KR20050073890A (ko) 반도체 장치의 배선 구조체 및 그 형성 방법
KR100278274B1 (ko) 반도체장치의스택콘택형성방법
KR100508534B1 (ko) 반도체 금속 라인 제조 공정에서의 에어 갭 형성 방법
KR100450244B1 (ko) 반도체 소자 및 그 제조 방법
US6242342B1 (en) Fabrication method for a borderless via of a semiconductor device
KR100239901B1 (ko) 반도체장치의 콘택 형성방법
JPH0945763A (ja) コンタクトプラグおよびこれを用いた多層配線形成方法
KR100301045B1 (ko) 반도체소자의다층배선형성방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040302

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040506

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040608

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040609

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080618

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090618

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090618

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100618

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100618

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110618

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120618

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120618

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees