JP3469771B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP3469771B2
JP3469771B2 JP07593898A JP7593898A JP3469771B2 JP 3469771 B2 JP3469771 B2 JP 3469771B2 JP 07593898 A JP07593898 A JP 07593898A JP 7593898 A JP7593898 A JP 7593898A JP 3469771 B2 JP3469771 B2 JP 3469771B2
Authority
JP
Japan
Prior art keywords
insulating film
interlayer insulating
film
forming
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP07593898A
Other languages
English (en)
Other versions
JPH11274122A (ja
Inventor
寛 工藤
雅延 池田
健一 渡邊
嘉之 大倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP07593898A priority Critical patent/JP3469771B2/ja
Priority to KR1019990009864A priority patent/KR100327297B1/ko
Priority to TW088104613A priority patent/TW408437B/zh
Priority to US09/274,976 priority patent/US6417116B2/en
Publication of JPH11274122A publication Critical patent/JPH11274122A/ja
Priority to US10/105,190 priority patent/US7041586B2/en
Application granted granted Critical
Publication of JP3469771B2 publication Critical patent/JP3469771B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は一般に半導体装置に
関し、特に多層配線構造を有する半導体装置およびその
製造方法に関する。従来より、半導体装置を微細化する
ことにより、スケーリング則に沿った動作速度の高速化
が図られている。一方、最近の半導体集積回路装置で
は、個々の半導体装置間を配線するのに一般に多層配線
構造が使用されるが、かかる多層配線構造では、半導体
装置が非常に微細化された場合、多層配線構造中の配線
パターンが近接しすぎ、配線パターン間の寄生容量によ
る配線遅延の問題が生じる。
【０００２】そこで、従来より、前記多層配線構造中に
おける配線遅延の問題を解決すべく、多層配線構造中で
層間絶縁膜を構成する絶縁膜に、従来より使われている
ＳｉＯ2 系の絶縁膜の代わりに炭化水素系の有機絶縁膜
を使い、また配線パターンに、従来より使われているＡ
ｌの代わりにＣｕを使うことが研究されている。かかる
有機絶縁膜は誘電率が約２．５であるが、この値は従来
のＳｉＯ2 層間絶縁膜より４０％も低い。また、配線パ
ターンにＣｕを使う場合、従来より使われていたドライ
エッチング工程によるパターニングが非常に困難である
ため、Ｃｕ配線パターンはダマシン法により形成する必
要がある。
【０００３】
【従来の技術】図１（Ａ），（Ｂ）は、従来の有機絶縁
膜を層間絶縁膜に使った多層配線構造を有する半導体装
置の製造工程を示す図である。図１（Ａ）を参照する
に、半導体装置を構成する拡散領域等（図示せず）が形
成されている基板１１上には、炭化水素系の有機絶縁材
料、例えばダウケミカル社製のＳｉＬＫ（商品名）がス
ピンコーティングにより形成され、さらにそれをパター
ニングすることにより、前記基板１１上に、配線パター
ンを収容する溝を含む層間絶縁膜１２を形成する。さら
に、前記層間絶縁膜１２上にＴｉＮ膜１３をスパッタリ
ングにより略一様な厚さに形成し、さらに前記ＴｉＮ膜
１３上にスパッタリングを行うことにより、前記層間絶
縁膜１２上にＣｕ層１４を、前記層間絶縁膜１２中の溝
を埋めるように形成する。さらに、図１（Ｂ）の工程
で、前記Ｃｕ層１４を化学機械研磨（ＣＭＰ）法により
研磨することにより、前記層間絶縁膜１２上に残留する
Ｃｕ層が除去され、図１（Ｂ）に示す、前記層間絶縁膜
１２中の溝がＣｕパターン１４Ａにより埋められた、い
わゆるダマシン構造を有する多層配線構造が、前記基板
１１上に得られる。
【０００４】かかる図１（Ａ），（Ｂ）に示した構成の
多層配線構造の形成においては、前記ＣＭＰ工程の際に
前記有機層間絶縁膜１２が研磨されてしまい、その結
果、図１（Ｂ）に示すように、前記Ｃｕパターン１４Ａ
を設計通りの寸法に形成することが困難である。これに
対し、従来より、前記有機層間絶縁膜１２の表面上にＳ
ｉＯ2 膜１２ＡをＣＶＤ法等により形成し、かかるＳｉ
Ｏ2 膜１２Ａをストッパとして前記ＣＭＰ工程を実行す
ることが提案されている。例えば前記Ｃｕ層１４をＡｌ
2 Ｏ3 を主体とするスラリを使って研磨する場合、前記
ＳｉＯ2 膜は実質的に研磨されないので、図１（Ｃ）に
示すように、前記Ｃｕパターン１４Ａおよび層間絶縁膜
１２の厚さを設計値通りに制御することができる。
【０００５】
【発明が解決しようとする課題】しかし、図１（Ｃ）の
工程では、前記ＳｉＯ2 膜１２Ａが約４．０と非常に大
きな誘電率を有するため、前記ＳｉＯ2 膜１２Ａが低誘
電率の有機層間絶縁膜１２上に形成された場合、電気力
線が前記ＳｉＯ2 膜１２Ａに集中し、配線パターン１４
Ａ間の寄生容量が増大してしまう。
【０００６】また、図１（Ｃ）の工程により多層配線構
造を形成する場合、図２（Ａ）〜（Ｄ）に示すように特
に下層の配線パターンの幅が広い場合に、かかる下層配
線パターンに生じるディッシングの結果、上層の配線パ
ターンに短絡が生じる危険がある。ただし、図２（Ａ）
〜（Ｄ）中、先に説明した部分には同一の参照符号を付
し、説明を省略する。
【０００７】図２（Ａ）を参照するに、前記Ｃｕ層１４
は、前記有機層間絶縁膜１２中に形成された溝１２Ｇを
埋めるように形成されているが、図１（Ｃ）の工程に対
応する図２（Ｂ）の工程においてＣＭＰを行うことによ
り、前記溝１２Ｇを埋めるＣｕパターン１４Ａには、溝
１２Ｇの幅が広いため、ある程度のディッシングが生じ
ることが避けられない。そこで、このような、配線パタ
ーン１４Ａにディッシングが生じている構造上に図２
（Ｃ）の工程において層間絶縁膜１５を形成すると、前
記層間絶縁膜１５上にも前記配線パターン１４Ａのディ
ッシングに対応した凹部１５Ａが形成される。
【０００８】そこで、図２（Ｄ）の工程において前記層
間絶縁膜１５上にさらに有機層間絶縁膜１６を形成し、
前記有機層間絶縁膜中に、前記パターン１４Ａに対応し
て溝１６Ａ，１６Ｂを形成し、前記溝１６Ａ，１６Ｂを
Ｃｕ層１８により埋め、さらに前記層間絶縁膜１６上の
Ｃｕ層１８をＣＭＰ法により研磨・除去することによ
り、前記溝１６Ａ，１６Ｂを埋める、幅の狭い配線パタ
ーン１８Ａ，１８Ｂが得られる。
【０００９】しかし、図２（Ｄ）の状態では、前記層間
絶縁膜１６の下の層間絶縁膜１５が前記配線パターン１
４Ａのディッシングに対応してくぼんでいるため前記溝
１８Ａ，１８Ｂの底部の位置も対応して深くなり、その
結果、前記溝１８Ａと１８Ｂとの間にＣｕ層よりなる架
橋部１８Ｃが残ってしまう。換言すると、図２（Ｄ）の
構造では配線パターン１８Ａと１８Ｂとが短絡してしま
う。
【００１０】そこで、本発明は上記の課題を解決した新
規で有用な半導体装置およびその製造方法を提供するこ
とを概括的課題とする。本発明のより具体的な課題は、
有機層間絶縁膜中に形成された溝を導体パターンで埋め
たダマシン多層配線構造を有する半導体装置において、
前記有機層間絶縁膜表面に、前記導体パターンを研磨す
るＣＭＰ工程に対して耐性を有し、しかも誘電率の低い
研磨ストッパ層を形成した半導体装置、およびその製造
方法を提供することにある。
【００１１】本発明のその他の課題は、有機層間絶縁膜
中に形成された溝を導体パターンで埋めたダマシン多層
配線構造を有する半導体装置において、ディッシングを
生じている下側配線パターン上に重なって形成される別
の配線パターンの短絡を解消した半導体装置、およびそ
の製造方法を提供することにある。
【００１２】
【課題を解決するための手段】本発明は上記の課題を、
請求項１に記載したように、基板上に層間絶縁膜を形成
する工程と、前記層間絶縁膜上に有機ＳＯＧ膜を形成す
る工程と、前記有機ＳＯＧ膜および前記層間絶縁膜をパ
ターニングして、前記有機ＳＯＧ膜を貫通し前記層間絶
縁膜中に到達する凹部を形成する工程と、前記有機ＳＯ
Ｇ膜上に、前記凹部を埋めるように導体層を形成する工
程と、前記導体層のうち、前記有機ＳＯＧ膜よりも上に
位置する部分を、前記有機ＳＯＧ膜をストッパに化学機
械研磨により除去し、前記凹部を埋めるように導体パタ
ーンを形成する工程とよりなることを特徴とする半導体
装置の製造方法により、または請求項２に記載したよう
に、前記層間絶縁膜は、炭化水素系ポリマーよりなるこ
とを特徴とする請求項１記載の半導体装置の製造方法に
より、または請求項３に記載したように、前記層間絶縁
膜は、芳香族系ポリマーよりなることを特徴とする請求
項１記載の半導体装置の製造方法により、または請求項
４に記載したように、前記導体層はＣｕよりなることを
特徴とする請求項１〜３のうち、いずれか一項記載の半
導体装置の製造方法により、または請求項５に記載した
ように、前記凹部を形成する工程の後、前記導体層を形
成する工程よりも前に、前記凹部の表面を、前記凹部の
表面形状に沿った高融点金属膜で覆う工程を含むことを
特徴とする請求項４記載の半導体装置の製造方法によ
り、または請求項６に記載したように、前記凹部は、前
記層間絶縁膜を貫通するように形成されることを特徴と
する請求項１〜５のうち、いずれか一項記載の半導体装
置の製造方法により、または請求項７に記載したよう
に、さらに、前記導体パターンを形成する工程の後、前
記有機ＳＯＧ膜上に平坦化絶縁膜を形成する工程と、前
記平坦化絶縁膜中に凹部を形成する工程と、前記平坦化
絶縁膜中の凹部を埋めるように、別の導体パターンを形
成する工程とを含むことを特徴とする、請求項１〜６の
うち、いずれか一項記載の半導体装置の製造方法によ
り、または請求項８に記載したように、前記平坦化絶縁
膜を形成する工程は、液体状の絶縁膜を、前記液体状の
絶縁膜が前記導体パターンを覆うように、塗布により形
成する工程を含むことを特徴とする請求項７記載の半導
体装置の製造方法により、または請求項９に記載したよ
うに、前記平坦化絶縁膜を形成する工程は、前記有機Ｓ
ＯＧ膜上に別の絶縁膜を形成し、さらに前記別の絶縁膜
を化学機械研磨により平坦化する工程を含むことを特徴
とする請求項７記載の半導体装置の製造方法により、ま
たは請求項１０に記載したように、さらに、前記導体パ
ターンを形成する工程の後、前記有機ＳＯＧ膜上に、液
体状の絶縁膜を塗布することにより第１の平坦化層間絶
縁膜を形成する工程と、前記第１の平坦化層間絶縁膜上
に第２の平坦化層間絶縁膜を形成する工程と、前記第２
の平坦化層間絶縁膜を貫通して前記第１の平坦化層間絶
縁膜に到達する凹部を形成する工程と、前記凹部を埋め
るように、ダマシン構造を有する別の導体パターンを形
成する工程とを含むことを特徴とする、請求項１〜７の
うち、いずれか一項記載の半導体装置の製造方法によ
り、または請求項１１に記載したように、基板と、前記
基板上に形成された層間絶縁膜と、前記層間絶縁膜上に
形成された別の絶縁膜と、前記別の絶縁膜を貫通して形
成され、前記層間絶縁膜中に到達する凹部と、前記凹部
を埋める導体パターンとを有し、前記別の絶縁膜は有機
ＳＯＧよりなることを特徴とする半導体装置により、ま
たは請求項１２に記載したように、前記導体パターンは
Ｃｕよりなることを特徴とする請求項１１記載の半導体
装置により、または請求項１３に記載したように、前記
層間絶縁膜は炭化水素系ポリマーよりなることを特徴と
する請求項１１または１２記載の半導体装置により、ま
たは請求項１４に記載したように、前記層間絶縁膜は芳
香族ポリマーよりなることを特徴とする請求項１１また
は１２記載の半導体装置により、または請求項１５に記
載したように、さらに、前記溝と前記導体パターンとの
間に、前記凹部の形状に沿った形状の導体膜を含むこと
を特徴とする請求項１１〜１４のうち、いずれか一項記
載の半導体装置により、または請求項１６に記載したよ
うに、前記凹部は、前記層間絶縁膜を貫通することを特
徴とする請求項１１〜１４のうち、いずれか一項記載の
半導体装置により、解決する。
【００１３】以下の表１は、前記有機ＳＯＧ膜を含む様
々な絶縁膜に対して、様々な研磨剤を使って化学機械研
磨を行った場合の研磨速度を示す。ただし、表１中、
「Ｃｕ研磨条件」とあるのはＣｕ層に最適な研磨を行っ
た場合で、研磨剤としてＡｌ2Ｏ3 を、また酸化剤とし
てＨ2 Ｏ2 を使い、回転数を６０ｒｐｍに、また圧力を
４．０ｐｓｉに設定して研磨を行った場合に対応する。
同様に、「Ａｌ研磨条件」とあるのはＡｌ層に最適な研
磨を行った場合で、研磨剤としてＡｌ2 Ｏ3 を、また酸
化剤としてＨ2 Ｏ2 を使い、回転数を５０ｒｐｍに、さ
らに圧力を５．０ｐｓｉに設定して研磨を行った場合
を、また「Ｗ研磨条件」とあるのはＷ層に最適な研磨を
行った場合で、研磨剤としてＡｌ2 Ｏ3 を、また酸化剤
として硝酸鉄を使い、回転数を６０ｒｐｍに、さらに圧
力を５．０ｐｓｉに設定して研磨を行った場合を示す。
【００１４】
【表１】
【００１５】表１よりわかるように、いずれの研磨条件
においても有機ＳＯＧ膜の研磨速度はせいぜい１０〜１
３／ｍｉｎ程度で、他の酸化膜例えばプラズマＳｉＯ2
膜あるいはプラズマＳｉＮ膜の研磨速度とは桁違いに小
さいことがわかる。また、有機ＳＯＧ膜を研磨した場
合、プラズマＳｉＯ2 膜の研磨で発生しやすいスクラッ
チもほとんど見られないことが確認された。
【００１６】本発明の第２の特徴によれば、ダマシン構
造を有する多層配線構造において、下層の配線パターン
に発生するディッシング、およびディッシングに伴う上
層の配線パターンの短絡の問題が、かかるディッシング
を生じている下層配線パターン上に平坦化層間絶縁膜を
形成し、前記上層の配線パターンをかかる平坦化層間絶
縁膜上に形成することにより、解消される。かかる平坦
化層間絶縁膜の形成は、例えば液体状の有機層間絶縁膜
を塗布する、あるいは形成された層間絶縁膜の表面を化
学機械研磨により平坦化する等により実行できる。
【００１７】
【発明の実施の形態】［第１実施例］図３（Ａ）〜
（Ｃ），図４（Ｄ）〜（Ｆ），図５（Ｇ）〜（Ｉ），図
６（Ｊ），（Ｋ）および図７（Ｌ）〜（Ｎ）は、本発明
の第１実施例による半導体装置の製造工程を示す。
【００１８】図３（Ａ）を参照するに、ＭＯＳＦＥＴ等
の活性素子が形成されたＳｉ基板２１上にＳｉＯ2 膜２
２をプラズマＣＶＤ法により、例えば３００ｎｍの厚さ
に堆積し、さらに前記ＳｉＯ2 膜２２上にＳｉＮ膜２３
を約５０ｎｍの厚さに堆積する。次に、図３（Ｂ）の工
程において、前記ＳｉＮ膜２３上に典型的にはアライド
シグナル社製のＦＬＡＲＥ２．０（商品名）等の芳香族
系ポリマー、あるいはダウケミカル社製のＳｉＬＫ（商
品名）等の炭化水素系ポリマーよりなる有機層間絶縁膜
２４を、典型的には４００ｎｍの厚さにスピンコーティ
ングにより形成し、さらに前記有機層間絶縁膜２４上に
有機ＳＯＧ膜２５を、スピンコーティングにより約５０
ｎｍの厚さに形成する。図３（Ｂ）の工程では、前記層
間絶縁膜２４およびＳＯＧ膜２５を形成した後、４００
°ＣのＮ2 雰囲気中で約１時間熱処理し、前記膜２４お
よび２５を硬化させる。通常のＳｉＯ2 膜が４．１程度
の誘電率を有するのに対し、前記有機層間絶縁膜は２．
８程度の非常に低い誘電率を有する。また、前記有機Ｓ
ＯＧ膜２５も３．０程度の非常に低い誘電率を有する。
【００１９】次に、図３（Ｃ）の工程において、図３
（Ｂ）の構造上にレジスト膜２６Ａを形成し、これを露
光・現像して、前記有機層間絶縁膜２４中に形成される
導体パターンに対応したレジスト開口部２６Ｂを形成
し、さらに図４（Ｄ）の工程で、前記レジスト膜２６Ａ
をマスクに、前記有機ＳＯＧ膜２５および有機層間絶縁
膜２４をプラズマエッチングによりそれぞれエッチング
し、前記有機層間絶縁膜２４中に多数の溝２４Ａを形成
する。その際、前記有機ＳＯＧ膜２５のエッチングには
ＣＦ4 とＡｒの混合ガスを使い、また前記有機層間絶縁
膜２４のエッチングにはＯ2 を使う。前記有機層間絶縁
膜２４のエッチングではＯ2 を使うため、前記レジスト
膜２６Ａは層間絶縁膜２４のエッチングの際に除去され
てしまうが、前記有機ＳＯＧ膜２５はＯ2 プラズマを使
ったエッチングに対して耐性を有するため、前記有機Ｓ
ＯＧ膜２５は層間絶縁膜２４のエッチングの際にエッチ
ングマスクとして作用する。
【００２０】さらに、図４（Ｅ）の工程において、図４
（Ｄ）の構造上にＴｉＮ膜２６をスパッタリングにより
典型的には５０ｎｍの厚さに形成し、さらに前記ＴｉＮ
膜２６上にＣｕ層２７をスパッタリングにより、約８０
０ｎｍの厚さに形成する。さらに、図４（Ｆ）の工程
で、前記図４（Ｅ）の構造をＨ2 中、４００°Ｃで約５
分間熱処理し、前記Ｃｕ層２７をリフローさせる。リフ
ローの結果、前記Ｃｕ層２７は前記溝２４Ａを完全に充
填する。
【００２１】次に、図５（Ｇ）の工程で、前記Ｃｕ層２
７のうち、前記有機ＳＯＧ膜２５よりも上の部分をＡｌ
2 Ｏ3 をスラリとした化学機械研磨により、研磨・除去
する。前記Ｃｕ層２７の化学機械研磨は、例えば酸化剤
としてＨ2 Ｏ2 を使い、回転数を６０ｒｐｍに設定し、
また圧力を４．０ｐｓｉに設定して行う。その結果、先
に表１で説明したように、前記有機ＳＯＧ膜２５はほと
んど研磨されず、研磨は図５（Ｇ）に示すように、前記
有機ＳＯＧ膜２５が露出した時点で実質的に停止する。
換言すると、前記有機ＳＯＧ膜２５は化学機械研磨工程
に対して有効な研磨ストッパとなる。図５（Ｇ）の工程
において、前記導体パターン２７Ａは、前記有機層間絶
縁膜２４およびその上の有機ＳＯＧ膜２５中に埋設した
ダマシン構造の配線パターンを形成する。
【００２２】次に、図５（Ｈ）の工程で、図５（Ｇ）の
構造上に前記有機層間絶縁膜２４と同じ組成の有機層間
絶縁膜２８をスピンコーティングにより典型的には１０
０ｎｍの厚さに形成し、さらに４００°Ｃで約１時間、
Ｎ2 雰囲気中での熱処理により硬化させた後、前記層間
絶縁膜２８上にＳｉＯ2 膜２９をプラズマＣＶＤ法によ
り、典型的には５００ｎｍの厚さに堆積する。ただし、
前記ＳｉＯ2 膜２９は、例えば前記有機ＳＯＧ膜により
形成してもよい。
【００２３】さらに、図５（Ｉ）の工程において、前記
ＳｉＯ2 膜２９上にレジスト膜３０を形成し、さらにこ
れを露光・現像して開口部３０Ａを形成した後、図６
（Ｊ）の工程で前記レジスト膜３０をマスクに前記Ｓｉ
Ｏ2 膜２９およびその下の有機層間絶縁膜２８をプラズ
マエッチングによりパターニングし、前記導体パターン
２７Ａに対応したコンタクトホール２９Ａを前記ＳｉＯ
2 膜２９中に形成する。図６（Ｊ）の工程では、前記Ｓ
ｉＯ2 膜２９中に前記開口部２９Ａを形成するのにＣＦ
4 とＣＨ2 Ｆ2 混合ガスとＡｒの混合ガスをエッチング
ガスとして使い、一方前記有機層間絶縁膜２８をプラズ
マエッチングするのにはＯ2 とＡｒ混合ガスをエッチン
グガスとして使う。前記有機層間絶縁膜２８をエッチン
グする際には前記レジスト膜３０はエッチングガスによ
り除去されるが、前記ＳｉＯ2 膜２９中に形成された前
記開口部２９Ａがエッチングマスクの働きをなす。
【００２４】さらに図６（Ｋ）の工程において図６
（Ｊ）の構造上に前記コンタクトホール２９Ａの形状に
沿ってＴｉＮ膜３１をスパッタリングにより約５０ｎｍ
の厚さに堆積し、さらに前記ＴｉＮ膜３１を電極にＣｕ
層３２をスパッタリングにより、典型的には１０００ｎ
ｍの厚さに形成する。さらに図７（Ｌ）の工程で前記図
６（Ｋ）の構造をＨ2 中、４００°Ｃで約５分間熱処理
することにより、前記Ｃｕ層３２がリフローし、さらに
図７（Ｍ）の工程において、前記Ｃｕ層３２のうち、前
記ＳｉＯ2 膜２９上にある部分を化学機械研磨により除
去し、前記コンタクトホール２９Ａを埋める導体プラグ
３２Ａを形成する。さらに、図７（Ｍ）の構造上に、図
３（Ａ）〜図５（Ｇ）の工程を繰り返すことにより、図
７（Ｎ）に示す有機ＳＯＧ膜３４で覆われた有機層間絶
縁膜３３中に形成されたダマシン構造を有する導体パタ
ーン３３Ａが形成される。
【００２５】図８は、図７（Ｎ）の多層配線構造におけ
る配線の寄生容量を、配線間隔を変化させながら測定し
た結果を、前記有機ＳＯＧ膜２５あるいは３４のかわり
に通常のプラズマＣＶＤ−ＳｉＯ2 膜を使った場合と比
較対照しながら示す。ただし、図８中、○は前記有機Ｓ
ＯＧ膜を使った場合を、また●は前記プラズマＣＶＤ−
ＳｉＯ2 膜を使った場合を示す。ただし、いずれの場合
も配線幅は０．４μｍとしている。
【００２６】図８を参照するに、配線間隔が０．７μｍ
以上では両者の差は小さいが、配線間隔が短くなるにつ
れて、本発明の構成の多層配線構造の方が優れた結果を
示すことがわかる。 ［第２実施例］先にも図２（Ａ）〜（Ｄ）で説明したよ
うに、従来のダマシン構造を有する多層配線構造では、
下層配線パターンの幅が広い場合、かかる下層配線パタ
ーンにはディッシングが生じやすいが、かかるディッシ
ングが生じた場合、上層の配線パターンに短絡が生じて
半導体装置の製造歩留まりが低下する問題があった。
【００２７】以下、上記ディッシングの問題を解決し
た、本発明の第２実施例による半導体装置の製造方法
を、図９（Ａ）〜（Ｃ），図１０（Ｄ）〜（Ｆ），図１
１（Ｇ）〜（Ｉ），図１２（Ｊ）〜（Ｋ）および図１３
（Ｌ）〜（Ｍ）を参照しながら説明する。図９（Ａ）を
参照するに、ＭＯＳＦＥＴ等の活性素子（図示せず）が
形成されたＳｉ基板上にはＳｉＯ2 膜４２がプラズマＣ
ＶＤ法により約２００ｎｍの厚さに形成され、さらに前
記ＳｉＯ2 膜４２上にはアライドシグナル社製ＦＬＡＲ
Ｅ２．０（商品名）等の芳香族ポリマー、あるいはダウ
ケミカル社製ＳｉＬＫ等の炭化水素系ポリマーよりなる
有機層間絶縁膜４３が約４００ｎｍの厚さに、スピンコ
ーティングにより形成される。先にも説明したように、
かかる有機層間絶縁膜４３は約２．８程度の非常に低い
誘電率を有し、高速半導体装置の層間絶縁膜として好適
である。図９（Ａ）の構造では、さらに前記有機層間絶
縁膜４３上に有機ＳＯＧよりなる研磨ストッパ膜４４
を、スピンコーティングにより、典型的には５０ｎｍの
厚さに形成する。また、前記有機ＳＯＧ膜の代わりに、
前記研磨ストッパ膜４４を厚さが約１００ｎｍのプラズ
マＣＶＤ−ＳｉＯ2 膜により形成してもよい。
【００２８】次に、図９（Ｂ）の工程において、図９
（Ａ）の構造上に開口部４５Ｂを有するレジストパター
ン４５Ａを形成し、さらに図９（Ｃ）の工程で前記レジ
ストパターン４５をマスクに、前記研磨ストッパ膜４４
を前記開口部４５Ａに対応して、ＣＦ4 とＣＨ2 Ｆ2 と
Ａｒの混合ガスを使ったプラズマエッチング工程により
エッチングし、前記研磨ストッパ膜４４中に開口部４４
Ａを形成する。
【００２９】次に、図１０（Ｄ）の工程においてエッチ
ングガスをＯ2 とＡｒの混合ガスに切り替え、前記研磨
ストッパ膜４４をマスクに前記有機層間絶縁膜４３をプ
ラズマエッチングし、前記有機層間絶縁膜４３中に前記
開口部４４Ａに対応した開口部４３Ａを、前記ＳｉＯ2
膜４２が露出されるように形成する。また、前記Ｏ2ガ
スを使った有機層間絶縁膜４３のプラズマエッチングの
際に前記レジストパターン４５も除去される。
【００３０】さらに、図１０（Ｅ）の工程において、図
１０（Ｄ）の構造上にＴｉＮ等の高融点金属化合物膜４
５をスパッタリングにより約５０ｎｍの厚さに堆積し、
さらに前記高融点金属化合物膜４５上にＣｕ層４６を約
８００ｎｍの厚さにスパッタリングにより堆積する。次
に、図１０（Ｆ）の工程において図１０（Ｅ）の構造を
約４００°ＣのＨ2雰囲気中、約０．１Ｔｏｒｒの圧力
下で約５分間熱処理することにより前記Ｃｕ層４６をリ
フローさせ、さらに図１１（Ｇ）の工程においてＡｌ2
Ｏ3 をスラリとする化学機械研磨を行い、前記研磨スト
ッパ層４４上のＣｕ層部分を研磨・除去する。先に表１
で説明したように、かかるＣｕ層４６の化学機械研磨
は、前記研磨ストッパ層４４として有機ＳＯＧを使った
場合に、図１１（Ｇ）に示す研磨ストッパ層４４が露出
した状態で非常に高い選択性を持って停止させることが
できる。また、通常のプラズマＣＶＤ−ＳｉＯ2 膜を前
記研磨ストッパ層４４として使っても、図１１（Ｇ）の
状態で研磨を効果的に停止させることができる。かかる
Ｃｕ層４６の化学機械研磨の結果、前記開口部４３Ａを
埋める、いわゆるダマシン構造のＣｕパターン４６Ａが
形成される。先にも図２（Ｂ）で説明したように、この
ようにして形成されたＣｕパターン４６Ａでは、特にパ
ターン４６Ａの幅が広い場合、その表面４６Ｂに顕著な
ディッシングが生じる。
【００３１】次に、図１１（Ｈ）の工程において、本実
施例では図１１（Ｇ）の構造上に別の有機層間絶縁膜４
７を、スピンコーティングにより約２００ｎｍの厚さに
形成し、さらに図１１（Ｉ）の工程において前記有機層
間絶縁膜４７上にプラズマＣＶＤ法により、厚さが約５
００ｎｍのＳｉＯ2 層間絶縁膜４８を形成する。前記有
機層間絶縁膜４７としては、先に層間絶縁膜４３を形成
するのに使った芳香族系ポリマーあるいは炭化水素系ポ
リマーを使うことができる。層間絶縁膜４７は液体状原
料のスピンコーティングにより形成されるため、前記配
線パターン４６Ａの表面４６Ｂにディッシングが生じて
いても、平坦化された表面を形成する。また、これに伴
い、前記層間絶縁膜４７上に形成される層間絶縁膜４８
も平坦化した表面を有する。
【００３２】次に、図１２（Ｊ）の工程において、前記
層間絶縁膜４８およびその下の層間絶縁膜４７を貫通し
て、前記導体パターン４６Ａの表面４６Ｂを露出するコ
ンタクトホール４８Ａが形成され、さらに図１２（Ｋ）
の工程で図１２（Ｊ）の構造上にＴｉＮ等の高融点金属
化合物膜４９が約５０ｎｍの厚さに形成され、さらにそ
の上にＣｕ層５０がスパッタリングにより、約８００ｎ
ｍの厚さに堆積される。前記コンタクトホール４８Ａの
形成は、前記ＳｉＯ2 膜４８をＣＦ4 ，ＣＨ2Ｆ2 とＡ
ｒの混合ガスを使ったプラズマエッチングによりエッチ
ングし、次にその下の有機層間絶縁膜４７をＯ2 とＡｒ
の混合ガスプラズマによりエッチングすることにより実
行される。
【００３３】前記Ｃｕ層５０は、次に図１３（Ｌ）の工
程で、約４００°ＣのＨ2 雰囲気中で約０．１Ｔｏｒｒ
の圧力下、約５分間熱処理することによりリフローさ
れ、さらに図１３（Ｍ）の工程において前記ＳｉＯ2 層
間絶縁膜４８より上のＣｕ層５０を化学機械研磨するこ
とにより、前記コンタクトホール４８Ａを埋めるＣｕプ
ラグ５０Ａが形成される。
【００３４】さらに、図１３（Ｍ）の構造上に、先に説
明した図３（Ａ）〜５（Ｇ）と同様な工程を繰り返すこ
とにより、図１３（Ｎ）に示す、有機層間絶縁膜５１中
に導体パターン５４Ａを埋設したダマシン構造の多層配
線構造が得られる。図１３（Ｎ）の構造では、前記有機
層間絶縁膜５１は、有機ＳＯＧあるいはプラズマＣＶＤ
−ＳｉＯ2 よりなる研磨ストッパ層５２を担持してい
る。また、図１３（Ｎ）の構造を形成するに当たり、図
１３（Ｍ）の構造上に図９（Ａ）〜図１１（Ｇ）の工程
を行ってもよい。図１３（Ｎ）の構造において、ダマシ
ン導体パターン５４Ａは導体プラグ５０Ａを介して下側
の導体パターン４６Ａにコンタクトする。
【００３５】本実施例では、前記導体パターン５４Ａが
平坦化された層間絶縁膜４８上に形成されるため、かり
に前記下側導体パターン４６Ａの表面４６Ｂに顕著なデ
ィッシングが存在しても、導体パターン５４Ａどうしが
短絡する等の問題は生じない。また、本実施例におい
て、前記導体パターン５４Ａは下側導体パターン４６Ａ
と同一方向に延在しても、また他の方向、例えば直交す
る方向に延在してもよい。 ［第３実施例］図１４（Ａ）〜（Ｃ），図１５（Ｄ）〜
（Ｅ），図１６（Ｆ）〜（Ｇ）および図１７（Ｈ）は、
本発明の第３実施例による半導体装置の製造工程を示
す。
【００３６】図１４（Ａ）を参照するに、図１４（Ａ）
の工程は図１１（Ｇ）の工程に対応しており、ＭＯＳＦ
ＥＴ等の活性素子が形成されたＳｉ基板６１上にＳｉＯ
2 膜６２を介して有機層間絶縁膜６３が形成される。前
記有機層間絶縁膜６３上には有機ＳＯＧあるいはプラズ
マＣＶＤ−ＳｉＯ2 等よりなる研磨ストッパ膜６４が形
成されており、研磨ストッパ膜６４および前記有機層間
絶縁膜６３中に形成された溝中に、ＴｉＮ等の高融点金
属膜６５を介してダマシン構造のＣｕパターン６６Ａ
が、Ｃｕ層の堆積および化学機械研磨により、先の実施
例と同様に形成される。前記化学機械研磨の結果、前記
Ｃｕパターン６６Ａの表面６６Ｂにはディッシングが生
じる。
【００３７】次に、図１４（Ｂ）の工程で、図１４
（Ａ）の構造上にＳｉＮ膜６７をプラズマＣＶＤ法によ
り約５０ｎｍの厚さに形成し、さらに前記ＳｉＮ膜６７
上にプラズマＣＶＤ法により、ＳｉＯ2 層間絶縁膜６８
を約１０００ｎｍの厚さに堆積する。図１４（Ｂ）の工
程において、前記ＳｉＮ膜６７はＣｕパターン６６Ａか
らＣｕが前記ＳｉＯ2 層間絶縁膜６８に拡散するのを阻
止する拡散障壁として作用する。
【００３８】次に、図１４（Ｃ）の工程で、図１４
（Ｂ）の前記ＳｉＯ2 層間絶縁膜６８を、シリカをスラ
リとしたＣＭＰ工程により、平坦化する。さらに図１５
（Ｄ）の工程において、前記層間絶縁膜６８にＣＦ4 と
ＣＨ2 Ｆ2 とＡｒとの混合ガスをエッチングガスとした
プラズマエッチング工程を行い、前記層間絶縁膜６８お
よびその下のＳｉＮ膜６７を貫通して前記導体パターン
６６Ａの表面６６Ｂを露出するコンタクトホール６８Ａ
を形成する。
【００３９】さらに、図１５（Ｅ）の工程で、図１５
（Ｄ）の構造上にＴｉＮ膜等の高融点金属膜６９をスパ
ッタリングにより約５０ｎｍの厚さに堆積し、続いてＣ
ｕ層７０をスパッタリングにより、約８００ｎｍの厚さ
に堆積する。次に、図１６（Ｆ）の工程において、図１
５（Ｄ）の構造を、約０．１ＴｏｒｒのＨ2 雰囲気中、
約４００°Ｃで約５分間の熱処理を行うことにより前記
Ｃｕ層７０をリフローさせ、さらに図１６（Ｇ）の工程
において前記Ｃｕ層７０をＡｌ2 Ｏ3 をスラリとした化
学機械研磨工程により前記ＳｉＯ2 層間絶縁膜６８上か
ら除去する。前記Ｃｕ層７０の化学機械研磨工程は、前
記ＳｉＯ2 層間絶縁膜６８が露出した時点で研磨の選択
性により、自動的に停止する。前記化学機械研磨の結
果、前記ＳｉＯ2 層間絶縁膜６８は、下側の導体パター
ン６６Ａにディッシングが生じているにもかかわらず、
平坦な主面を有する。
【００４０】さらに、図１７（Ｈ）の工程において、前
記ＳｉＯ2 層間絶縁膜６８上において先に説明した図３
（Ａ）〜図５（Ｇ）の工程を実行することにより、有機
層間絶縁膜７１中の溝に保持されたダマシン構造の導体
パターン７３Ａを有する多層配線構造が得られる。前記
有機層間絶縁膜７１上には、有機ＳＯＧ膜あるいはプラ
ズマＣＶＤ−ＳｉＯ2 膜よりなる研磨ストッパ膜７２が
形成されているのがわかる。
【００４１】本実施例においても、前記上側導体パター
ン７３Ａが相互に短絡する問題は、前記下側導体パター
ン６６Ａにディッシングが生じていても、前記層間絶縁
膜６８を平坦化することにより、効果的に回避される。
図１８は、先に説明した本発明の第２実施例および第３
実施例により半導体装置を製造した場合の歩留まりを、
同じ半導体装置を図２（Ａ）〜（Ｄ）に説明した従来の
方法により製造した場合と比較して示す図である。
【００４２】図１８を参照するに、本発明の構成を採用
することにより、従来は４０〜５０％に過ぎなかった歩
留まりが、ほぼ１００％まで向上することがわかる。ま
た、従来見られていた歩留まりが配線幅の減少と共に低
下する傾向が、本発明では見られなくなっている。ま
た、本実施例において、前記導体パターン７３Ａは下側
導体パターン６６Ａと同一方向に延在しても、また他の
方向、例えば直交する方向に延在してもよい。
【００４３】以上に説明した本発明の実施例において、
前記導体層２７、３２あるいは４６、５０は、スパッタ
リング以外にも、電解めっきや無電解めっき、あるいは
ＣＶＤ法により形成してもよい。また、前記導体層とし
ては、Ｃｕ以外にＡｌ等を使うことも可能である。以
上、本発明を好ましい実施例について説明したが、本発
明はかかる特定の実施例に限定されるものではなく、特
許請求の範囲に記載した本発明の要旨内において様々な
変形・変更が可能である。
【００４４】
【発明の効果】請求項１〜１６記載の本発明の特徴によ
れば、前記層間絶縁膜上に研磨ストッパとして有機ＳＯ
Ｇ膜を形成することにより、ダマシン構造を有する多層
配線構造を、化学機械研磨工程を使って、所望のサイズ
に形成することができる。かかる有機ＳＯＧ膜は非常に
誘電率が低いため、誘電率の低い有機層間絶縁膜と組み
合わせて使った場合、多層配線構造で生じる配線遅延を
最小限に抑止することができる。
【００４５】請求項８〜１４および２１〜２７記載の本
発明の特徴によれば、ダマシン構造を有する多層配線構
造において、下層配線パターンにディッシングが生じて
いても、前記下層配線パターンを覆う層間絶縁膜を平坦
化することにより、上層の配線パターン相互間に生じる
短絡の問題を解消することができる。
【図面の簡単な説明】
【図１】（Ａ）〜（Ｃ）は従来のダマシン構造を有する
多層配線構造の形成工程を示す図である。
【図２】従来のダマシン構造を有する多層配線構造にお
いて生じていた問題点を説明する図である。
【図３】（Ａ）〜（Ｃ）は、本発明の第１実施例による
半導体装置の製造工程を示す図（その１）である。
【図４】（Ｄ）〜（Ｆ）は、本発明の第１実施例による
半導体装置の製造工程を示す図（その２）である。
【図５】（Ｇ）〜（Ｉ）は、本発明の第１実施例による
半導体装置の製造工程を示す図（その３）である。
【図６】（Ｊ）〜（Ｋ）は、本発明の第１実施例による
半導体装置の製造工程を示す図（その４）である。
【図７】（Ｌ）〜（Ｎ）は、本発明の第１実施例による
半導体装置の製造工程を示す図（その５）である。
【図８】本発明の第１実施例による多層配線構造におけ
る配線容量を、従来の多層配線構造と比較して示す図で
ある。
【図９】（Ａ）〜（Ｃ）は、本発明の第２実施例による
半導体装置の製造工程を示す図（その１）である。
【図１０】（Ｄ）〜（Ｆ）は、本発明の第２実施例によ
る半導体装置の製造工程を示す図（その２）である。
【図１１】（Ｇ）〜（Ｉ）は、本発明の第２実施例によ
る半導体装置の製造工程を示す図（その３）である。
【図１２】（Ｊ）〜（Ｋ）は、本発明の第２実施例によ
る半導体装置の製造工程を示す図（その４）である。
【図１３】（Ｌ）〜（Ｎ）は、本発明の第２実施例によ
る半導体装置の製造工程を示す図（その５）である。
【図１４】（Ａ）〜（Ｃ）は、本発明の第３実施例によ
る半導体装置の製造工程を示す図（その１）である。
【図１５】（Ｄ）〜（Ｅ）は、本発明の第３実施例によ
る半導体装置の製造工程を示す図（その２）である。
【図１６】（Ｆ）〜（Ｇ）は、本発明の第３実施例によ
る半導体装置の製造工程を示す図（その３）である。
【図１７】（Ｈ）は、本発明の第３実施例による半導体
装置の製造工程を示す図（その４）である。
【図１８】本発明の第２および第３実施例の効果を説明
する図である。
【符号の説明】
１１，２１，４１，６１ 基板 １２，２４，２８，３３，４３，４７，５１，６３，６
８，７１ 有機層間絶縁膜 １２Ａ 研磨ストッパ膜 １３ 高融点金属化合物膜 １４ Ｃｕ層 １４Ａ Ｃｕパターン １５ 層間絶縁膜 １５Ａ 凹部 ２２，２９，４２，４８，６２ ＳｉＯ2 膜 ２３，６７ ＳｉＮ膜 ２４Ａ，４３Ａ 溝 ２５，３４ 有機ＳＯＧ膜 ２６，３１，４５，４９，５３，６５，６９ ＴｉＮ膜 ２６Ａ，３０，４５Ａ レジスト膜 ２６Ｂ，３０Ａ，４５Ｂ レジスト開口部 ２７，３２，４６，５０，７０ Ｃｕ層 ２７Ａ，３３Ａ，４６Ａ，５４Ａ，６６Ａ，７３Ａ Ｃ
ｕパターン ２９Ａ，４８Ａ，６８Ａ コンタクトホール ３２Ａ，５０Ａ，７０Ａ Ｃｕプラグ ４４，５２，７２ 研磨ストッパ層 ４４Ａ 研磨ストッパ層開口部 ４６Ｂ，６６Ｂ Ｃｕパターン表面
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大倉 嘉之 神奈川県川崎市中原区上小田中４丁目１ 番１号 富士通株式会社内 (56)参考文献 特開 昭62−133736（ＪＰ，Ａ) 特開 平９−275138（ＪＰ，Ａ) 特開 平９−266286（ＪＰ，Ａ) 特開 平９−129727（ＪＰ，Ａ) 特開 平９−115866（ＪＰ，Ａ) 特開 平９−64036（ＪＰ，Ａ) 特開 平８−181134（ＪＰ，Ａ) 特開 平８−153696（ＪＰ，Ａ) 特開 平８−69980（ＪＰ，Ａ) 特開 平７−297183（ＪＰ，Ａ) 特開 平１−108109（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/304 H01L 21/316 H01L 21/768

Claims (16)

    (57)【特許請求の範囲】
  1. 【請求項１】 基板上に層間絶縁膜を形成する工程と、 前記層間絶縁膜上に有機ＳＯＧ膜を形成する工程と、 前記有機ＳＯＧ膜および前記層間絶縁膜をパターニング
    して、前記有機ＳＯＧ膜を貫通し前記層間絶縁膜中に到
    達する凹部を形成する工程と、 前記有機ＳＯＧ膜上に、前記凹部を埋めるように導体層
    を形成する工程と、 前記導体層のうち、前記有機ＳＯＧ膜よりも上に位置す
    る部分を、前記有機ＳＯＧ膜をストッパに化学機械研磨
    により除去し、前記凹部を埋めるように導体パターンを
    形成する工程とよりなることを特徴とする半導体装置の
    製造方法。
  2. 【請求項２】 前記層間絶縁膜は、炭化水素系ポリマー
    よりなることを特徴とする請求項１記載の半導体装置の
    製造方法。
  3. 【請求項３】 前記層間絶縁膜は、芳香族系ポリマーよ
    りなることを特徴とする請求項１記載の半導体装置の製
    造方法。
  4. 【請求項４】 前記導体層はＣｕよりなることを特徴と
    する請求項１〜３のうち、いずれか一項記載の半導体装
    置の製造方法。
  5. 【請求項５】 前記凹部を形成する工程の後、前記導体
    層を形成する工程よりも前に、前記凹部の表面を、前記
    凹部の表面形状に沿った高融点金属膜で覆う工程を含む
    ことを特徴とする請求項４記載の半導体装置の製造方
    法。
  6. 【請求項６】 前記凹部は、前記層間絶縁膜を貫通する
    ように形成されることを特徴とする請求項１〜５のう
    ち、いずれか一項記載の半導体装置の製造方法。
  7. 【請求項７】 さらに、前記導体パターンを形成する工
    程の後、前記有機ＳＯＧ膜上に平坦化絶縁膜を形成する
    工程と、前記平坦化絶縁膜中に凹部を形成する工程と、
    前記平坦化絶縁膜中の凹部を埋めるように、別の導体パ
    ターンを形成する工程とを含むことを特徴とする、請求
    項１〜６のうち、いずれか一項記載の半導体装置の製造
    方法。
  8. 【請求項８】 前記平坦化絶縁膜を形成する工程は、液
    体状の絶縁膜を、前記液体状の絶縁膜が前記導体パター
    ンを覆うように、塗布により形成する工程を含むことを
    特徴とする請求項７記載の半導体装置の製造方法。
  9. 【請求項９】 前記平坦化絶縁膜を形成する工程は、前
    記有機ＳＯＧ膜上に別の絶縁膜を形成し、さらに前記別
    の絶縁膜を化学機械研磨により平坦化する工程を含むこ
    とを特徴とする請求項７記載の半導体装置の製造方法。
  10. 【請求項１０】 さらに、前記導体パターンを形成する
    工程の後、前記有機ＳＯＧ膜上に、液体状の絶縁膜を塗
    布することにより第１の平坦化層間絶縁膜を形成する工
    程と、前記第１の平坦化層間絶縁膜上に第２の平坦化層
    間絶縁膜を形成する工程と、前記第２の平坦化層間絶縁
    膜を貫通して前記第１の平坦化層間絶縁膜に到達する凹
    部を形成する工程と、前記凹部を埋めるように、ダマシ
    ン構造を有する別の導体パターンを形成する工程とを含
    むことを特徴とする、請求項１〜７のうち、いずれか一
    項記載の半導体装置の製造方法。
  11. 【請求項１１】 基板と、 前記基板上に形成された層間絶縁膜と、 前記層間絶縁膜上に形成された別の絶縁膜と、 前記別の絶縁膜を貫通して形成され、前記層間絶縁膜中
    に到達する凹部と、 前記凹部を埋める導体パターンとを有し、 前記別の絶縁膜は有機ＳＯＧよりなることを特徴とする
    半導体装置。
  12. 【請求項１２】 前記導体パターンはＣｕよりなること
    を特徴とする請求項１１記載の半導体装置。
  13. 【請求項１３】 前記層間絶縁膜は炭化水素系ポリマー
    よりなることを特徴とする請求項１１または１２記載の
    半導体装置。
  14. 【請求項１４】前記層間絶縁膜は芳香族ポリマーよりな
    ることを特徴とする請求項１１または１２記載の半導体
    装置。
  15. 【請求項１５】 さらに、前記溝と前記導体パターンと
    の間に、前記凹部の形状に沿った形状の導体膜を含むこ
    とを特徴とする請求項１１〜１４のうち、いずれか一項
    記載の半導体装置。
  16. 【請求項１６】 前記凹部は、前記層間絶縁膜を貫通す
    ることを特徴とする請求項１１〜１４のうち、いずれか
    一項記載の半導体装置。
JP07593898A 1998-03-24 1998-03-24 半導体装置およびその製造方法 Expired - Lifetime JP3469771B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP07593898A JP3469771B2 (ja) 1998-03-24 1998-03-24 半導体装置およびその製造方法
KR1019990009864A KR100327297B1 (ko) 1998-03-24 1999-03-23 반도체 장치 및 그 제조 방법
TW088104613A TW408437B (en) 1998-03-24 1999-03-23 Semiconductor device having a multilayer interconnection structure
US09/274,976 US6417116B2 (en) 1998-03-24 1999-03-23 Semiconductor device having a multilayer interconnection structure
US10/105,190 US7041586B2 (en) 1998-03-24 2002-03-26 Semiconductor device having a multilayer interconnection structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07593898A JP3469771B2 (ja) 1998-03-24 1998-03-24 半導体装置およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2003016197A Division JP3996859B2 (ja) 2003-01-24 2003-01-24 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH11274122A JPH11274122A (ja) 1999-10-08
JP3469771B2 true JP3469771B2 (ja) 2003-11-25

Family

ID=13590698

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07593898A Expired - Lifetime JP3469771B2 (ja) 1998-03-24 1998-03-24 半導体装置およびその製造方法

Country Status (4)

Country Link
US (2) US6417116B2 (ja)
JP (1) JP3469771B2 (ja)
KR (1) KR100327297B1 (ja)
TW (1) TW408437B (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6904675B1 (en) * 1996-09-27 2005-06-14 Hewlett-Packard Development, L.P. Method of forming electrical interconnects having electromigration-inhibiting plugs
KR100559037B1 (ko) * 1999-11-23 2006-03-10 주식회사 하이닉스반도체 금속배선 및 그의 형성방법
KR100571259B1 (ko) * 1999-12-23 2006-04-13 주식회사 하이닉스반도체 반도체 소자의 다마신 패턴 형성방법
US6476775B1 (en) * 2000-03-13 2002-11-05 Rcd Technology Corporation Method for forming radio frequency antenna
US6410437B1 (en) * 2000-06-30 2002-06-25 Lam Research Corporation Method for etching dual damascene structures in organosilicate glass
JP3566203B2 (ja) * 2000-12-06 2004-09-15 株式会社東芝 半導体装置及びその製造方法
JP3639223B2 (ja) 2001-05-14 2005-04-20 松下電器産業株式会社 埋め込み配線の形成方法
KR100421278B1 (ko) * 2001-06-26 2004-03-09 주식회사 하이닉스반도체 반도체소자의 제조방법
JP2003077920A (ja) 2001-09-04 2003-03-14 Nec Corp 金属配線の形成方法
US6559543B1 (en) * 2001-11-16 2003-05-06 International Business Machines Corporation Stacked fill structures for support of dielectric layers
JP4250006B2 (ja) * 2002-06-06 2009-04-08 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
KR100526870B1 (ko) * 2003-06-04 2005-11-09 삼성전자주식회사 반도체 소자에서의 국부 상호연결배선 형성방법
US7319065B1 (en) * 2003-08-08 2008-01-15 Advanced Micro Devices, Inc. Semiconductor component and method of manufacture
JP4041785B2 (ja) 2003-09-26 2008-01-30 松下電器産業株式会社 半導体装置の製造方法
US6974772B1 (en) * 2004-08-19 2005-12-13 Intel Corporation Integrated low-k hard mask
CN1989608A (zh) * 2004-10-26 2007-06-27 罗姆股份有限公司 半导体装置以及半导体装置的制造方法
KR102321209B1 (ko) * 2014-11-03 2021-11-02 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR102534051B1 (ko) * 2018-04-06 2023-05-18 삼성디스플레이 주식회사 도전층의 연결 구조
CN113611663A (zh) * 2021-08-23 2021-11-05 上海芯物科技有限公司 一种半导体表面平坦化的方法及制得的半导体和用途

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4678709A (en) * 1982-09-15 1987-07-07 Raychem Corporation Electrical insulation
JPH0770534B2 (ja) * 1993-01-11 1995-07-31 日本電気株式会社 半導体装置の製造方法
JP2643793B2 (ja) * 1993-09-14 1997-08-20 日本電気株式会社 半導体装置及びその製造方法
JPH07111263A (ja) * 1993-10-14 1995-04-25 Kawasaki Steel Corp Ｗプラグ形成方法
JP2751820B2 (ja) * 1994-02-28 1998-05-18 日本電気株式会社 半導体装置の製造方法
JPH0845936A (ja) * 1994-05-31 1996-02-16 Texas Instr Inc <Ti> ダミーリードを用いた高速ｌｓｉ半導体装置およびその信頼性改善方法
JPH08124926A (ja) * 1994-10-20 1996-05-17 Oki Electric Ind Co Ltd 配線の形成方法
US5550405A (en) * 1994-12-21 1996-08-27 Advanced Micro Devices, Incorporated Processing techniques for achieving production-worthy, low dielectric, low interconnect resistance and high performance ICS
JP3149739B2 (ja) * 1995-07-14 2001-03-26 ヤマハ株式会社 多層配線形成法
JPH09172016A (ja) 1995-12-21 1997-06-30 Ricoh Co Ltd 半導体装置の製造方法
EP0820092A4 (en) * 1996-02-07 2000-03-29 Hitachi Chemical Co Ltd CERIUM OXIDE ABRASIVE, SEMICONDUCTOR MICROPLATE, SEMICONDUCTOR DEVICE, PROCESS FOR PRODUCING THE SAME, AND METHOD FOR POLISHING THE SUBSTRATES
US6825132B1 (en) * 1996-02-29 2004-11-30 Sanyo Electric Co., Ltd. Manufacturing method of semiconductor device including an insulation film on a conductive layer
JP3015752B2 (ja) * 1996-02-29 2000-03-06 三洋電機株式会社 半導体装置の製造方法
JPH09306988A (ja) * 1996-03-13 1997-11-28 Sony Corp 多層配線の形成方法
JP3323055B2 (ja) * 1996-04-03 2002-09-09 株式会社東芝 半導体装置およびその製造方法
JP3015767B2 (ja) * 1996-12-25 2000-03-06 三洋電機株式会社 半導体装置の製造方法及び半導体装置
JPH10242271A (ja) * 1997-02-28 1998-09-11 Sony Corp 半導体装置及びその製造方法
US5981374A (en) * 1997-04-29 1999-11-09 International Business Machines Corporation Sub-half-micron multi-level interconnection structure and process thereof
JP3390329B2 (ja) * 1997-06-27 2003-03-24 日本電気株式会社 半導体装置およびその製造方法
US6030904A (en) * 1997-08-21 2000-02-29 International Business Machines Corporation Stabilization of low-k carbon-based dielectrics
US5976968A (en) * 1997-10-14 1999-11-02 Industrial Technology Research Institute Single-mask dual damascene processes by using phase-shifting mask
US5882996A (en) * 1997-10-14 1999-03-16 Industrial Technology Research Institute Method of self-aligned dual damascene patterning using developer soluble arc interstitial layer
US5877076A (en) * 1997-10-14 1999-03-02 Industrial Technology Research Institute Opposed two-layered photoresist process for dual damascene patterning
US6051321A (en) * 1997-10-24 2000-04-18 Quester Technology, Inc. Low dielectric constant materials and method
JP3309783B2 (ja) * 1997-10-31 2002-07-29 日本電気株式会社 半導体装置の製造方法
US6017813A (en) * 1998-01-12 2000-01-25 Vanguard International Semiconductor Corporation Method for fabricating a damascene landing pad
US6204168B1 (en) * 1998-02-02 2001-03-20 Applied Materials, Inc. Damascene structure fabricated using a layer of silicon-based photoresist material
US5939788A (en) * 1998-03-11 1999-08-17 Micron Technology, Inc. Copper diffusion barrier, aluminum wetting layer and improved methods for filling openings in silicon substrates with cooper
TW374948B (en) * 1998-07-28 1999-11-21 United Microelectronics Corp Method of prevention of poisoning trenches in dual damascene process structures and dielectric layer windows
JP3353743B2 (ja) * 1999-05-18 2002-12-03 日本電気株式会社 半導体装置とその製造方法
JP2002009152A (ja) * 2000-06-21 2002-01-11 Nec Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JPH11274122A (ja) 1999-10-08
TW408437B (en) 2000-10-11
US20010044201A1 (en) 2001-11-22
KR100327297B1 (ko) 2002-03-04
US7041586B2 (en) 2006-05-09
US20020151190A1 (en) 2002-10-17
KR19990078156A (ko) 1999-10-25
US6417116B2 (en) 2002-07-09

Similar Documents

Publication Publication Date Title
JP3469771B2 (ja) 半導体装置およびその製造方法
US5801094A (en) Dual damascene process
US6156651A (en) Metallization method for porous dielectrics
US6040243A (en) Method to form copper damascene interconnects using a reverse barrier metal scheme to eliminate copper diffusion
US6184138B1 (en) Method to create a controllable and reproducible dual copper damascene structure
US6143641A (en) Structure and method for controlling copper diffusion and for utilizing low K materials for copper interconnects in integrated circuit structures
JP4948715B2 (ja) 半導体ウエハ装置およびその製造方法
US5891805A (en) Method of forming contacts
US6372632B1 (en) Method to eliminate dishing of copper interconnects by the use of a sacrificial oxide layer
KR19980063976A (ko) 알루미늄 접촉부 형성 방법
US6620727B2 (en) Aluminum hardmask for dielectric etch
US6376361B1 (en) Method to remove excess metal in the formation of damascene and dual interconnects
US20040171256A1 (en) Mask layer and interconnect structure for dual damascene semiconductor manufacturing
US6214745B1 (en) Method of improving surface planarity of chemical-mechanical polishing operation by forming shallow dummy pattern
US6503828B1 (en) Process for selective polishing of metal-filled trenches of integrated circuit structures
TW200307589A (en) Semiconductor device manufacture method preventing dishing and erosion during chemical mechanical polishing
US6291339B1 (en) Bilayer interlayer dielectric having a substantially uniform composite interlayer dielectric constant over pattern features of varying density and method of making the same
US6204096B1 (en) Method for reducing critical dimension of dual damascene process using spin-on-glass process
JP3487051B2 (ja) 半導体装置の製造方法
GB2325083A (en) A dual damascene process
KR19980063840A (ko) 매립 플러그 및 상호접속물 형성 방법
US20020180052A1 (en) Polish or etch stop layer
JP3996859B2 (ja) 半導体装置およびその製造方法
US6340638B1 (en) Method for forming a passivation layer on copper conductive elements
JPH10209276A (ja) 配線形成方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030826

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080905

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080905

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090905

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090905

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090905

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100905

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100905

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110905

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110905

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110905

Year of fee payment: 8

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110905

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120905

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120905

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130905

Year of fee payment: 10

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term