KR100559037B1 - 금속배선 및 그의 형성방법 - Google Patents

금속배선 및 그의 형성방법 Download PDF

Info

Publication number
KR100559037B1
KR100559037B1 KR1019990052212A KR19990052212A KR100559037B1 KR 100559037 B1 KR100559037 B1 KR 100559037B1 KR 1019990052212 A KR1019990052212 A KR 1019990052212A KR 19990052212 A KR19990052212 A KR 19990052212A KR 100559037 B1 KR100559037 B1 KR 100559037B1
Authority
KR
South Korea
Prior art keywords
insulating film
trench
film
metal layer
tungsten
Prior art date
Application number
KR1019990052212A
Other languages
English (en)
Other versions
KR20010047828A (ko
Inventor
김근수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019990052212A priority Critical patent/KR100559037B1/ko
Publication of KR20010047828A publication Critical patent/KR20010047828A/ko
Application granted granted Critical
Publication of KR100559037B1 publication Critical patent/KR100559037B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

오버 폴리싱이 발생되어도 금속배선층이 손상되는 것을 막아서 배선의 신뢰성을 높일 수 있는 금속배선 및 그의 형성방법을 제공하기 위한 것으로, 이와 같은 목적을 달성하기 위한 금속배선은 제 1 절연막상에 일정깊이를 갖고 형성된 트렌치, 상기 트렌치를 제외한 상기 제 1 절연막상에 형성된 버퍼절연막, 상기 트렌치내의 표면을 따라 형성된 제 2 절연막과, 상기 트렌치내의 상기 제 2 절연막 표면을 따라 형성된 베리어금속층과, 상기 트렌치내의 상기 베리어금속층상에 형성된 금속배선층을 포함하여 구성됨을 특징으로 한다.
텅스텐배선층, 질화막

Description

금속배선 및 그의 형성방법{METAL LINE AND METHOD FOR FABRICATING OF THE SAME}
도 1의 (a)는 종래 제 1 방법에 의한 금속배선의 단면도
도 1의 (b)는 종래 제 1 방법에 의한 금속배선의 사시도
도 2의 (a)는 도 1의 (a)가 오버 폴리싱(over polishing)되었을 경우의 금속배선의 단면도
도 2의 (b)는 도 2의 (a)에 따른 금속배선의 사시도
도 3a 내지 3e는 종래에 다마센(Damascene)공정을 이용한 금속배선의 형성방법을 나타낸 공정단면도
도 4의 (a)는 본 발명의 실시예에 따른 금속배선의 단면도
도 4의 (b)는 본 발명의 실시예에 따른 금속배선의 사시도
도 5의 (a)는 도 4의 (a)가 오버 폴리싱(over polishing)되었을 경우의 금속배선의 단면도
도 5의 (b)는 본 발명 도 5의 (a)에 따른 금속배선의 사시도
도 6a 내지 도 6g는 듀얼 다마센(Dual Damascene) 공정을 이용한 본 발명 금속배선의 형성방법을 나타낸 공정단면도
도면의 주요 부분에 대한 부호의 설명
31 : 제 1 산화막 32 : 질화막
33 : 제 2 산화막 34 : 트렌치
35 : HLD막 36 : 베리어금속층
37 : 텅스텐 37a : 텅스텐배선층
본 발명은 반도체소자에 대한 것으로, 특히 듀얼 다마센공정으로 신뢰성있는 텅스텐배선층을 제조하기 위한 금속배선 및 그의 형성방법에 관한 것이다.
첨부 도면을 참조하여 종래 금속배선 및 그의 형성방법에 대하여 설명하면 다음과 같다.
도 1의 (a)는 종래 제 1 방법에 의한 금속배선의 단면도이고, 도 1의 (b)는 종래 제 1 방법에 의한 금속배선의 사시도이다.
그리고 도 2의 (a)는 도 1의 (a)가 오버 폴리싱(over polishing)되었을 경우의 금속배선의 단면도이고, 도 2의 (b)는 도 2의 (a)에 따른 금속배선의 사시도이다.
종래에 따른 금속배선은 도 1의 (a),(b)에 도시한 바와 같이 제 1 산화막(1)에 일정깊이를 갖고 트렌치(2)(도 3a참조)가 형성되어 있고, 상기 트렌치(2)내의 표면을 따라 HLD(High temperature Low pressure Deposition)막(3)이 형성되어 있으며, 상기 트렌치(2)내의 HLD막(3)의 표면을 따라서 베리어금속층(4)이 형성되어 있고, 상기 트렌치(2)를 채우도록 상기 베리어금속층(5)사이의 상부에 텅스텐배선층(5a)이 형성되어 있다.
도 1은 텅스텐(5)을 화학적 기계적 연마를 통해 진행하는 것으로 이때 텅스텐은 화학적으로 그리고 기계적으로 모두 연마할 수 있는데 비해서, 산화막(1)은 화학적 반응에 의해서가 아니라 기계적으로만 제거가 된다.
따라서 전체적으로 연마의 불균형이 발생하는데 도 2의 (a),(b)는 텅스텐 CMP공정시에 오버 폴리싱(over polishing)이 발생되어 텅스텐배선층(5a)과 HLD막(3)과 베리어금속층(4)이 과도 연마되어 있는 것을 나타낸 것이다.
도 3a 내지 3e는 종래에 듀얼 다마센(Damascene)공정을 이용한 금속배선의 형성방법을 나타낸 공정단면도이다.
종래 금속배선 형성방법은 도 3a에 도시한 바와 같이 제 1 산화막(1)을 일정깊이 식각하여 트렌치(2)를 형성한다.
그리고 도 3b에 도시한 바와 같이 트렌치(2)내 표면을 포함한 제 1 산화막(1)상에 차후의 텅스텐으로 구성된 배선층의 씨디(CD)를 조절하기 위해서 HLD(High temperature Low pressure Deposition)막(3)을 증착한다.
그리고 도 3c에 도시한 바와 같이 HLD막(3)표면을 따라 그 상부에 티타늄(Ti)/티타늄나이트라이드(TiN)로 구성된 베리어금속층(4)을 증착한 후에, 트렌치(2)를 채우도록 베리어금속층(4) 전면에 텅스텐(5)을 증착한다.
이후에 도 3d에 도시한 바와 같이 텅스텐(5)을 일반적인 화학적 기계적 연마공정을 이용하여 연마하므로써, 트렌치(2)표면에 HLD막(3)과, 트렌치(2)내의 HLD막(3)표면에 베리어금속층(4)과, 상기 트렌치(2)를 채우도록 베리어금속층(4)사이에 텅스텐 배선층(3)을 형성한다.
그리고 텅스텐(5)에 화학적 기계적 연마공정을 진행할 때 산화막(1)은 화학적 반응에 의해서는 제거되지 않고 물리적 반응에 의해서만 제거가 된다. 이에 따라서 텅스텐이 도 3e에 도시한 바와 같이 오버 폴리싱(over polishing)될 수 있고, 심할 경우 텅스텐(5)이 없어질 수도 있다.
상기와 같은 종래 금속배선 및 그의 형성방법은 다음과 같은 문제가 있다.
듀얼 다마센 공정을 이용하여 텅스텐배선층을 형성할 때 텅스텐 화학적 기계적 연마공정을 이용하면 주변의 산화막은 기계적인 힘에 의해서만 제거되므로, 연마공정이 분균일하게 진행되고 이에 따라서 트렌치내의 텅스텐이 과도하게 연마되어 배선의 균일성이 떨어지게 된다.
본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로 특히, 오버 폴리싱이 발생되어도 금속배선층이 손상되는 것을 막아서 배선의 신뢰성을 높일 수 있는 금속배선 및 그의 형성방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명 금속배선은 제 1 절연막상에 일정깊이를 갖고 형성된 트렌치, 상기 트렌치를 제외한 상기 제 1 절연막상에 형성된 버퍼절연막, 상기 트렌치내의 표면을 따라 형성된 제 2 절연막과, 상기 트렌치내의 상기 제 2 절연막 표면을 따라 형성된 베리어금속층과, 상기 트렌치내의 상기 베리 어금속층상에 형성된 금속배선층을 포함하여 구성됨을 특징으로 한다.
상기와 같은 구성을 갖는 본 발명 금속배선의 제조방법은 제 1 절연막과 버퍼절연막과 제 2 절연막을 차례로 형성하는 공정, 상기 제 1 절연막이 일정깊이 식각되도록 상기 제 1 절연막과 상기 버퍼절연막과 상기 제 2 절연막에 트렌치를 형성하는 공정, 상기 트렌치내 표면 및 상기 제 2 절연막상에 차례로 제 3 절연막과 베리어금속층을 형성하는 공정, 상기 트렌치를 포함한 상기 베리어금속막상에 금속층을 형성하는 공정, 상기 트렌치 양측의 상기 제 2 절연막이 드러나며 상기 금속층이 상기 트렌치내에 리세스되도록 상기 금속층과 상기 베리어금속층과 상기 제 3절연막을 에치백하는 공정, 상기 버퍼절연막이 드러날때까지 상기 제 2 절연막과 제 3 절연막과 베리어금속층과 상기 금속층을 연마하여 트렌치내에 제 3 절연막과 베리어금속층과 금속배선층을 형성하는 공정을 포함함을 특징으로 한다.
첨부 도면을 참조하여 본 발명 금속배선 및 그의 제조방법에 대하여 설명하면 다음과 같다.
도 4의 (a)는 본 발명의 실시예에 따른 금속배선의 단면도이고, 도 4의 (b)는 본 발명의 실시예에 따른 금속배선의 사시도이다. 그리고 도 5의 (a)는 도 4의 (a)를 오버 폴리싱(over polishing)하였을 경우의 금속배선의 단면도이고, 도 5의 (b)는 본 발명 도 5의 (a)에 따른 금속배선의 사시도이다.
먼저 본 발명에 따른 금속배선은 듀얼 다마센 공정을 이용해서 형성된 텅스텐 비트라인 즉, 텅스텐 배선층에 대한 것으로써, 도 4의 (a)와 (b)에 도시한 바와 같이 제 1 산화막(31)상에 일정깊이를 갖고 트렌치(34)(도 6b참조)가 형성되어 있 고, 상기 트렌치(34)를 제외한 상기 제 1 산화막(31)상에 질화막(32)이 형성되어 있고, 상기 트렌치(34)내의 표면을 따라 HLD(High temperature Low pressure Deposition)막(35)이 형성되어 있으며, 상기 트렌치(34)내의 HLD막(35)의 표면을 따라서 베리어금속층(36)이 형성되어 있고, 상기 트렌치(34)를 채우도록 상기 베리어금속층(36)사이의 상부에 텅스텐배선층(37a)이 형성되어 있다.
도 4의 (a),(b)는 일반적인 연마공정을 이용해서 형성된 텅스텐배선층(37a)을 나타낸 것이고, 도 5(a),(b)는 오버 폴리싱(over polishing)된 텅스텐배선층(37a)을 나타낸 것으로써 이것은 질화막(32)이 일부 표면까지 식각되어도 트렌치(34)내의 표면을 따라 HLD막(35)이 형성되고, 상기 트렌치(34)내의 HLD막(35)의 표면을 따라서 베리어금속층(36)이 형성되고, 상기 트렌치(34)를 채우도록 상기 베리어금속층(36)사이의 상부에 텅스텐배선층(37a)이 형성되어 있는 것을 나타낸 것이다.
다음에 도 6a 내지 도 6g는 듀얼 다마센(Dual Damascene) 공정을 이용한 본 발명 금속배선의 형성방법을 나타낸 공정단면도로써, 그 제조방법을 설명하면 다음과 같다.
본 발명에 따른 금속배선의 제조방법은 도 6a에 도시한 바와 같이 제 1 산화막(31)과 질화막(32)과 제 2 산화막(33)을 차례로 증착한다.
이후에 도 6b에 도시한 바와 같이 제 1 산화막(31)이 일정깊이 식각되도록 제 3 산화막(33)과 질화막(32)과 제 1 산화막(31)을 이방성 식각하여서 트렌치(34)를 형성한다.
다음에 도 6c에 도시한 바와 같이 트렌치(34) 표면내를 포함한 제 2 산화막(33)상에 차후의 텅스텐으로 구성된 배선층의 씨디(CD)를 조절하기 위해서 HLD(High temperature Low pressure Deposition)막(35)을 증착한다.
그리고 도 6d에 도시한 바와 같이 HLD막(35)표면을 따라 그 상부에 티타늄(Ti)/티타늄나이트라이드(TiN)로 구성된 베리어금속층(36)을 증착한 후에 트렌치(34)를 채우도록 베리어금속층(36) 전면에 텅스텐(37)을 증착한다.
이후에 도 6e에 도시한 바와 같이 제 2 산화막(33)을 식각 스톱층으로 하여 제 2 산화막(33)이 드러날 때까지 텅스텐(37) 에치백을 실시한다. 이에 따라서 제 2 산화막(33)상의 텅스텐(37), 베리어금속층(36), HLD막(35)은 모두 제거되며 트렌치(34)내의 텅스텐(37)은 더 식각되어서 트렌치(34)내에 리세스되게 된다. 즉, 텅스텐(37)이 트렌치(34)내에 리세스되어 있기 때문에 텅스텐과 제 2 산화막(33)에 단차가 발생한다.
다음에 텅스텐(37)이 트렌치(34)내에 리세스되어 있기 때문에 텅스텐과 제 2 산화막(33)에 단차가 발생되는 것을 이용해서 도 6f에 도시한 바와 같이 제 2 산화막(33)을 화학적 기계적 연마한다.
이때 질화막(32)이 버퍼층으로 사용되므로 질화막(32)상부가 노출될 때까지 연마공정을 진행한다. 이에 따라서 트렌치(34)내 표면에 HLD막(32)이 구성되고, 트렌치(34)내의 HLD막(32)표면에 베리어금속층(36)이 구성되며, 트렌치(34)내를 채우도록 베리어금속층(36)사이 상부에 텅스텐배선층(37a)이 형성된다.
상기의 도 6f는 일반적인 화학적 기계적 연마공정을 통해서 진행되는 것이 고, 도 6g는 오버 폴리싱(over polishing)된 것으로써, 이와 같이 오버 폴리싱(over polishing)이 진행되면 도 6g에서와 같이 일반적인 화학적 기계적 연마공정에서 보다 질화막(32)도 일부 연마된다.
오버 폴리싱이 진행되는 동안 질화막과 산화막은 1:4∼5 정도의 식각선택비를 가지고 있으므로 오버 폴리싱이 일어나지 않는 도 6f가 점선까지 연마공정이 진행되는 동안 도 6g는 질화막(32) 상부표면까지 연마될 수 있고, 연마공정이 도 6f의 질화막(32) 표면까지 연마되는 동안은 도 6g는 질화막(32)의 일부까지 연마된다.
이와 같이 오버 폴리싱이 진행된다고 해도 질화막(32)이 버퍼역할을 하므로 트렌치 구조내의 텅스텐배선층(37a)은 보존된다.
상기와 같은 본 발명 금속배선 및 그의 제조방법은 다음과 같은 효과가 있다.
텅스텐 에치백을 진행하고 산화막 화학적 기계적 연마공정을 진행할 때 질화막이 연마공정의 버퍼역할을 해주므로 오버 폴리싱 공정이 발생되어도 텅스텐배선층이 손상되는 것을 방지할 수 있다. 이에 따라서 배선의 신뢰성을 높일 수 있다.

Claims (8)

  1. 제 1 절연막상에 일정깊이를 갖고 형성된 트렌치,
    상기 트렌치를 제외한 상기 제 1 절연막상에 형성된 버퍼절연막,
    상기 트렌치내의 표면을 따라 형성된 제 2 절연막과,
    상기 트렌치내의 상기 제 2 절연막 표면을 따라 형성된 베리어금속층과,
    상기 트렌치내의 상기 베리어금속층상에 형성된 금속배선층을 포함하여 구성됨을 특징으로 하는 금속배선.
  2. 제 1 항에 있어서, 상기 제 1 절연막은 산화막으로 구성됨을 특징으로 하는 금속배선.
  3. 제 1 항에 있어서, 상기 버퍼절연막은 질화막으로 구성됨을 특징으로 하는 금속배선.
  4. 제 1 절연막과 버퍼절연막과 제 2 절연막을 차례로 형성하는 공정,
    상기 제 1 절연막이 일정깊이 식각되도록 상기 제 1 절연막과 상기 버퍼절연막과 상기 제 2 절연막에 트렌치를 형성하는 공정,
    상기 트렌치내 표면 및 상기 제 2 절연막상에 차례로 제 3 절연막과 베리어금속층을 형성하는 공정,
    상기 트렌치를 포함한 상기 베리어금속막상에 금속층을 형성하는 공정,
    상기 트렌치 양측의 상기 제 2 절연막이 드러나며 상기 금속층이 상기 트렌치내에 리세스되도록 상기 금속층과 상기 베리어금속층과 상기 제 3절연막을 에치백하는 공정,
    상기 버퍼절연막이 드러날때까지 상기 제 2 절연막과 제 3 절연막과 베리어금속층과 상기 금속층을 연마하여 트렌치내에 제 3 절연막과 베리어금속층과 금속배선층을 형성하는 공정을 포함함을 특징으로 하는 금속배선 제조방법.
  5. 제 4 항에 있어서, 상기 제 1, 제 2 절연막은 산화막으로 형성함을 특징으로 하는 금속배선 형성방법.
  6. 제 4 항에 있어서, 상기 버퍼절연막은 질화막으로 형성함을 특징으로 하는 금속배선 형성방법.
  7. 제 4 항에 있어서, 상기 금속층은 텅스텐으로 형성함을 특징으로 하는 금속배선 형성방법.
  8. 제 4 항에 있어서, 상기 연마공정은 산화막의 화학적 기계적 연마공정을 적용하여 진행함을 특징으로 하는 금속배선 형성방법.
KR1019990052212A 1999-11-23 1999-11-23 금속배선 및 그의 형성방법 KR100559037B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990052212A KR100559037B1 (ko) 1999-11-23 1999-11-23 금속배선 및 그의 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990052212A KR100559037B1 (ko) 1999-11-23 1999-11-23 금속배선 및 그의 형성방법

Publications (2)

Publication Number Publication Date
KR20010047828A KR20010047828A (ko) 2001-06-15
KR100559037B1 true KR100559037B1 (ko) 2006-03-10

Family

ID=19621425

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990052212A KR100559037B1 (ko) 1999-11-23 1999-11-23 금속배선 및 그의 형성방법

Country Status (1)

Country Link
KR (1) KR100559037B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100430680B1 (ko) * 2001-06-30 2004-05-10 주식회사 하이닉스반도체 반도체소자의 금속배선 및 그 형성방법
KR20040025110A (ko) * 2002-09-18 2004-03-24 아남반도체 주식회사 반도체 소자의 텅스텐 플러그 형성 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10189733A (ja) * 1996-12-13 1998-07-21 Texas Instr Inc <Ti> 多孔性誘電体の金属被覆法
US5891804A (en) * 1996-04-18 1999-04-06 Texas Instruments Incorporated Process for conductors with selective deposition
KR19990055200A (ko) * 1997-12-27 1999-07-15 김영환 상감형 금속배선 형성방법
KR19990057289A (ko) * 1997-12-29 1999-07-15 김영환 모스페트트랜지스터의 금속배선층 형성방법
JPH11274122A (ja) * 1998-03-24 1999-10-08 Fujitsu Ltd 半導体装置およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5891804A (en) * 1996-04-18 1999-04-06 Texas Instruments Incorporated Process for conductors with selective deposition
JPH10189733A (ja) * 1996-12-13 1998-07-21 Texas Instr Inc <Ti> 多孔性誘電体の金属被覆法
KR19990055200A (ko) * 1997-12-27 1999-07-15 김영환 상감형 금속배선 형성방법
KR19990057289A (ko) * 1997-12-29 1999-07-15 김영환 모스페트트랜지스터의 금속배선층 형성방법
JPH11274122A (ja) * 1998-03-24 1999-10-08 Fujitsu Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
KR20010047828A (ko) 2001-06-15

Similar Documents

Publication Publication Date Title
US6114243A (en) Method to avoid copper contamination on the sidewall of a via or a dual damascene structure
US6531384B1 (en) Method of forming a bond pad and structure thereof
KR100219508B1 (ko) 반도체장치의 금속배선층 형성방법
US6060386A (en) Method and apparatus for forming features in holes, trenches and other voids in the manufacturing of microelectronic devices
EP0848419A1 (en) Method of making an aluminum contact
US6274485B1 (en) Method to reduce dishing in metal chemical-mechanical polishing
US6191025B1 (en) Method of fabricating a damascene structure for copper medullization
US6150260A (en) Sacrificial stop layer and endpoint for metal CMP
US6066550A (en) Method of improving selectivity between silicon nitride and silicon oxide
CN113053806A (zh) 键合结构及其形成方法、晶圆键合结构及晶圆的键合方法
KR100559037B1 (ko) 금속배선 및 그의 형성방법
US5981395A (en) Method of fabricating an unlanded metal via of multi-level interconnection
US5928961A (en) Dishing inhibited shallow trench isolation
US7135783B2 (en) Contact etching utilizing partially recessed hard mask
JPH06112197A (ja) 半導体装置の電気的な接続体の形成方法及び該方法で作られた電気的な接続体を備えた半導体装置
US6187668B1 (en) Method of forming self-aligned unlanded via holes
KR100690993B1 (ko) 금속캡핑층을 이용한 다마신구조의 금속배선방법
KR100327580B1 (ko) 반도체 소자의 금속배선 형성 방법
US20020168846A1 (en) Method for forming buried interconnect
JP2012253121A (ja) 半導体装置の製造方法
US20210020582A1 (en) Semiconductor structure and fabrication method thereof
KR100737701B1 (ko) 반도체 소자의 배선 형성 방법
KR100498647B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100850079B1 (ko) 듀얼 다마신 방법을 이용한 금속 배선 형성 방법
CN110085569B (zh) 半导体结构及其制作方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee