JPH06112197A - 半導体装置の電気的な接続体の形成方法及び該方法で作られた電気的な接続体を備えた半導体装置 - Google Patents

半導体装置の電気的な接続体の形成方法及び該方法で作られた電気的な接続体を備えた半導体装置

Info

Publication number
JPH06112197A
JPH06112197A JP20443493A JP20443493A JPH06112197A JP H06112197 A JPH06112197 A JP H06112197A JP 20443493 A JP20443493 A JP 20443493A JP 20443493 A JP20443493 A JP 20443493A JP H06112197 A JPH06112197 A JP H06112197A
Authority
JP
Japan
Prior art keywords
layer
etching
forming
semiconductor device
mask layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20443493A
Other languages
English (en)
Inventor
Charles H Dennison
チャールス・エイチ・デニソン
Trung T Doan
トラング・ティー・ドーン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of JPH06112197A publication Critical patent/JPH06112197A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 シリコン基板の能動素子領域との電気的な接
続体を信頼性及び歩留りよく作る製造方法を提供する。 【構成】 半導体基板１０の表面上に絶縁層１４を形成
し、絶縁層１４の表面上にエッチング阻止マスク１６の
開口を貫いて絶縁層１４に所定の深さまでエッチングを
行なう。次に層１６の表面上にホトレジストマスク２８
を設け、これにマスク層１６の開口の寸法よりわずかに
大きな幅寸法Ｗの開口を形成し、層１４にさらに基板１
０の表面に達するまでエッチングを行なって所望の溝を
形成しこの溝内にチタン、銅もしくは銀のような選択さ
れた金属４２を埋設する。その後層１６は除去又は残さ
れ、層４２は研磨して表面を平坦にし、この工程を繰返
す。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、超大規模集積回路装
置（ＵＬＳＩ）の製造方法、特に実装密度、信頼性及び
製造歩留を同時に高めるため自己整合による製造方法に
関するものである。
【０００２】
【従来の技術】４メガビット及びそれ以上の記憶容量の
ダイナミック・ランダム・アクセス・メモリ（ＤＲＡ
Ｍ）のような超大規模集積回路装置の製造方法におい
て、従来の技術の取り組み方の１つは、十分に集積化さ
れた配線技術を使用することにあった。この技術は、集
積回路の製造技術において、「デュアル・ダマスコ加工
（Ｄｕａｌ Ｄａｍａｓｃｅｎｅ）」技術として知られ
ている。
【０００３】ＵＬＳＩの電気的な接続体の開発に対する
この技術の取り組み方は、アイ・ビー・エム ゼネラル
テクノロジイ ディビジョン，エセックス，ジャンク
ション，ベルモント，ＶＭＩＣ コンファレンスの１９
９１年、６月１１〜１２日第１４４〜１５２頁（ＩＢＭ
Ｇｅｎｅｒａｌ Ｔｅｃｈｎｏｌｏｇｙ Ｄｉｖｉｓ
ｉｏｎ， Ｅｓｓｅｘ Ｊｕｎｃｔｉｏｎ，Ｖｅｒｍｏ
ｎｔ，ＶＭＩＣ Ｃｏｎｆｅｒｅｎｃｅ，Ｊｕｎｅ１１
−１２，１９９１ ａｔ ｐａｇｅｓ１４４−１５
２）、の題名「デュアル・ダマスコ加工：ＵＬＳＩの配
線技術」カーターダブリュ．カアンタ（Ｃａｒｔｅｒ
Ｗ．Ｋａａｎｔａ）著の論文に詳細に記述されている。
このデュアル・ダマスコ加工技術は、シリコン基板上に
形成された絶縁層をエッチングして溝を形成するもので
ある。このエッチングは、シリコン基板の表面に形成さ
れた絶縁層内に超深い溝を形成するために連続した２段
工程で行なわれる。
【０００４】
【発明が解決しようとする課題】この上述のデュアル・
ダマスコ加工技術を用いることの１つの欠点は、第２の
エッチング工程に必要とされるホトレジストマスクが、
第１のエッチング工程によって形成される溝の開口と正
確に整合されねばならないことにある。第２のエッチン
グ工程は、シリコン基板内の能動素子領域との接続を形
成するために絶縁層内に深い溝を形成することであり、
一方この第１のエッチング工程は、絶縁層内に制御され
た所定の深さの溝を形成することであり、シリコン基板
との完全な接続を行なうまではなされない。第１のエッ
チング工程においては、第１のエッチングマスクの中心
線に関して第２のエッチングマスクを正確に整合するこ
とが要求される。そしてこのようにして形成される溝
は、上述のデュアル・ダマスコ加工技術によって達成さ
れる最大限の実装密度、信頼性及び歩留の上限を課す
る。本発明は、この問題を解決することにある。
【０００５】本発明の目的は、高集積度のＩＣの製造方
法において電気的な接続体を形成するための新規なそし
て改良された自己整合プロセスを提供することにある。
【０００６】本発明の他の目的は、上述のデュアル・ダ
マスコプロセスに取って代わる新規なそして改良された
プロセスを提供することにある。
【０００７】本発明の他の目的は、ＩＣの製造において
実装密度を最大に高めることのできる新規なそして改良
されたプロセスを提供することにある。
【０００８】本発明の他の目的は、信頼性及び歩留を高
めるための新規なそして改良された電気的な接続体の形
成方法を提供することにある。
【０００９】本発明の他の目的は、ＳｉＯ2 のような絶
縁層を複数積み重ねて多層配線を備えたＩＣを作るため
の新規なそして改良されたプロセスを提供することにあ
る。
【００１０】
【課題を解決するための手段】本発明による集積回路製
造における電気的な接続体を形成する方法は、シリコン
基板の表面上に二酸化シリコン層を形成する工程と、該
二酸化シリコン層の表面上にエッチング阻止マスクを形
成する工程と、該エッチング阻止マスクに開口を形成す
る工程と、該エッチング阻止マスクの開口によって露出
した二酸化シリコン層を所定の深さまでエッチングする
工程と、前記エッチング阻止マスクの表面上にホトレジ
ストのエッチングマスクを形成する工程と、前記シリコ
ン基板の表面に達するまで前記エッチング阻止マスクの
開口によって露出した二酸化シリコン層にさらにエッチ
ングを行ない所望の溝を形成する工程と、ホトレジスト
を除去する工程と、タングステンのような選択された金
属で該溝を埋める工程とからなる。
【００１１】本発明の好ましい実施例において、化学的
又は機械的な研磨工程は、選択された金属の一部を取り
のぞいてエッチング阻止マスク表面と同一平面にするた
めに用いられる。
【００１２】本発明の上記要旨および、本発明の目的，
効果，新規な特徴は以下の実施例を参照してよりよく理
解されることになるだろう。
【００１３】
【作用】本発明によれば、第１に形成された溝の開口と
第２のエッチングマスクとの一次元での正確な整合は、
シリコン基板上の二酸化シリコン、ＳｉＯ2 からなる絶
縁層の表面にエッチング阻止マスクを用いることによっ
て行なわれる。エッチング阻止マスクの開口の幅寸法
は、二酸化シリコン層内に形成される望ましい溝の開口
のそれと同一の寸法を有する。次にエッチング阻止マス
クは、二酸化シリコン層内の溝の開口を規定するためＳ
ｉＯ2 のエッチング液と組合わされて用いられる。次
に、ホトレジストエッチングマスクは、エッチング阻止
層の表面に形成され、かつ予め定められた幅と長さ寸法
によって規定される開口を備える。この幅および長さは
溝の形状に依存する。このように、ホトレジストマスク
が、エッチング阻止層上に形成されることにより、それ
らの開口の幅寸法の整合は、厳密でなくてもよい。その
理由は、ＳｉＯ2 層において開口から溝を深く掘るため
のＳｉＯ2 のエッチングは、エッチング阻止層の開口に
よって、制限されて開口の幅寸法に自己整合されるため
である。かくして、第２のエッチング工程が、二酸化シ
リコン層をエッチングしてシリコン基板表面に達する溝
を形成するので、形成された溝の幅寸法は、一定とな
る。次に、ホトレジストマスクは、除去され、そしてこ
の完成された溝は、タングステンのような選択された金
属で埋められ、しかも基板とエッチング阻止層との間に
延出する垂直方向の寸法を有する。最後に、エッチング
阻止層は、そのまま残されるか又は除去される。そし
て、タングステン層は、エッチング阻止層が残されてい
る場合に、エッチング阻止層の表面と実質的に同一平面
になるまで既知のＣＭＰプロセスを用いて化学的及び機
械的に研磨される。
【００１４】さらに、表面の接続体パッドは、金属パタ
ーン上部に形成してもよい。また、エッチング阻止層の
除去は、タングステン堆積工程に先立って行なってもよ
い。また、ＣＭＰ工程に代えてブランケットエッチング
を用いてもよい。
【００１５】
【実施例】図１において、符号１０は、シリコン基板で
あり、該基板１０は少なくとも１つの能動素子領域１２
を有する。該領域１２は、マスク合せとエッチングによ
るリソグラフィ工程並びに拡散もしくはイオン注入によ
るドープ技術を用いて形成される。比較的に厚い二酸化
シリコン層１４が、低温の化学的気相堆積（ＣＶＤ）プ
ロセス、好ましくは既知のテトラエチルオルソシリケー
ト（ＴＥＯＳ）による堆積プロセスを用いてシリコン基
板１０の表面上に形成される。次に、窒化シリコンＳｉ
3 Ｎ4 、酸化チタンＴｉＯもしくは酸化アルミニウムＡ
ｌ2 Ｏ3 のような適当なエッチング阻止材料からなる薄
いエッチング阻止層１６が、二酸化シリコン層１４の表
面上に形成され、その厚さは約５００〜１０００オング
ストロームである。
【００１６】図２において、次に、第１のホトレジスト
層１８が、エッチング阻止層１６の表面に形成される。
開口２０が、マスク合せとエッチングによるリソグラフ
ィ工程を用いてホトレジスト層１８に形成され、エッチ
ング阻止層１６の所定の領域２２が露出される。
【００１７】図３において、次に、開口２４が、ＣＨＦ
3 とＣＦ4 のようなエッチング液を用いてエッチング阻
止層１６に形成される。なお、この第１のホトレジスト
層１８は、二酸化シリコン層１４内を所望の深溝２６に
エッチングする間除去されないでそのまま残置される。
深溝２６が、所望の位置に達した後、図３のホトレジス
ト層１８は、図４に示すように除去される。窒化シリコ
ン、酸化チタン、酸化アルミニウム又は他の同等の密度
の無機絶縁材料のいずれかからなるエッチング阻止マス
ク１６は、図３及び４に示すように二酸化シリコン層１
４を深溝２６の形状にエッチングする間エッチングマス
クとして好適に作用する。
【００１８】図５において、第２のホトレジストマスク
２８が、エッチング阻止層１６の表面上に設けられる。
このマスク２８は、開口３０を備え、該開口３０の幅寸
法Ｗは、溝の開口２６のそれに比べてわずかに大きい。
この第２のホトレジストマスク２８は、反応性イオンエ
ッチング（ＲＩＥ）技術を用いて行なわれるイオンビー
ムエッチングに対するマスクとして作用する。このエッ
チング工程の間、エッチング阻止マスク１６は、溝２６
の領域を除いて垂直なイオン衝撃に対するマスクとして
作用する。そして、このようなイオン衝撃及びエッチン
グは、基板の能動素子領域１２に達するまでＳｉＯ2 層
１４のエッチングを行ない図６に示すような形状の溝を
形成する。ここで、完成された溝２６はシリコン基板１
０の能動素子領域１２の表面域３２に達する。
【００１９】図６に示すように、完成された溝は、二酸
化シリコン層１４の後部壁３４にまで延出し、そしてこ
の後部壁３４は、第２のホトレジストマスク２８の後部
壁３６と整合される。
【００２０】図７において、図６の第２のホトレジスト
マスク２８は、除去され、溝が完成される。該溝は、第
１の深さの上部壁３８と第２のより深い下部壁３２とか
らなっている。なお、上部壁３８は、図７の装置構造の
Ｚ軸方向に延出している。よって、ホトレジストマスク
２８の幅寸法Ｗとエッチングされる垂直な溝の幅寸法と
のマスク整合は厳密でなくてもよい。しかしながら、図
６のホトレジストマスク２８の後部壁３６によって規定
される溝の長さ寸法の整合は、作られる集積回路の望ま
しいデバイス形状を正確に規定するため厳密さを要求さ
れる。
【００２１】図８において、図７の露出された表面３２
と３８及びエッチング阻止層１６の上部表面は、薄い接
着層４０で覆われる。
【００２２】次に、図９に示されるように、選択された
金属の厚い層４２が、接着層４０の外側表面に堆積され
る。この選択された金属層４２は、タングステン、鋼も
しくは銀であることが好ましく、この金属は、通常の金
属堆積工程を用いて堆積される。選択された金属層４２
の最上部表面は、図１０に示すように、エッチング阻止
層１６の上部表面と同一平面になるように厚い金属層４
２は研磨され又はエッチバックされることが好ましい場
合が多い。
【００２３】なお、図７におけるエッチング阻止層１６
は、図８，図９に示す接着層４０及び金属層４２を形成
するに先立って除去してもよい。また、接続パッド、す
なわち接続体（図示せず）は上述の平坦化された金属充
てん溝の上部もしくはその中に形成してもよい。
【００２４】種々の変形は、本発明の精神及び範囲内で
上記実施例について可能である。例えば、本発明は、現
在のＵＬＳＩ半導体プロセスで用いられる上述した典型
的な材料及び層の厚さに限定されない。さらに、エッチ
ング阻止層は、垂直な溝形成工程が終了した後に除去し
てもよいし、除去しないでそのまま残しておいてもよ
い。
【００２５】さらに、本発明は、図１０に示されたよう
な一層のＳｉＯ2 の絶縁層を介しての電気的な接続体に
限定されないで、多層金属配線プロセスを用いてもよ
い。この多層金属配線プロセスを用いた電気的な接続体
は、例えば、発明者トルグ ティ・ドーアン（Ｔｒｕｇ
Ｔ・Ｄｏａｎ）により本出願人に譲渡された出願中の
出願番号０７／７７５．７４４（出願日１９９１年１０
月１５日）の発明の名称「ＩＣの自己整合された接続体
及び垂直な相互接続体の製造方法及びそれによって作ら
れた半導体装置」に示されている。従って、プロセス及
び装置のこれらの、または他の変形は、あきらかに以下
に添付される特許請求の範囲内である。
【００２６】
【発明の効果】本発明によれば、シリコン基板の能動素
子領域との電気的な接続体を実装密度を高く、かつ信頼
性及び歩留よく作ることができる。
【図面の簡単な説明】
【図１】本発明の好ましい実施例で用いられる電気的な
接続体を作るための製造工程を示す接続体要部の断面図
である。
【図２】本発明の好ましい実施例で用いられる電気的な
接続体を作るための製造工程を示す接続体要部の断面図
である。
【図３】本発明の好ましい実施例で用いられる電気的な
接続体を作るための製造工程を示す接続体要部の断面図
である。
【図４】本発明の好ましい実施例で用いられる電気的な
接続体を作るための製造工程を示す接続体要部の断面図
である。
【図５】本発明の好ましい実施例で用いられる電気的な
接続体を作るための製造工程を示す接続体要部の断面図
である。
【図６】本発明の好ましい実施例で用いられる電気的な
接続体を作るための製造工程を示す接続体要部の断面図
である。
【図７】本発明の好ましい実施例で用いられる電気的な
接続体を作るための製造工程を示す接続体要部の断面図
である。
【図８】本発明の好ましい実施例で用いられる電気的な
接続体を作るための製造工程を示す接続体要部の断面図
である。
【図９】本発明の好ましい実施例で用いられる電気的な
接続体を作るための製造工程を示す接続体要部の断面図
である。
【図１０】本発明の好ましい実施例で用いられる電気的
な接続体を作るための製造工程を示す接続体要部の断面
図である。
【符号の説明】
１０ 半導体基板 １４ 絶縁層 １６ エッチング阻止マスク層 ２０，３０ 開口 ２８ ホトレジストマスク ４２ 充てん金属
───────────────────────────────────────────────────── フロントページの続き (72)発明者 トラング・ティー・ドーン アメリカ合衆国、83712−6668 アイダホ 州、ボイーズ、シェナンドア・ドライブ 1574

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 ａ．半導体基板（１０）の表面上に絶縁
    層（１４）を形成する工程と、 ｂ．前記絶縁層（１４）の表面上にエッチング阻止マス
    ク層（１６）を形成する工程と、 ｃ．前記エッチング阻止マスク層（１６）に開口（２
    ０）を形成する工程と、 ｄ．前記エッチング阻止マスク層（１６）の開口（２
    ０）を貫いて前記絶縁層（１４）内に所定の深さまでエ
    ッチングを行なう工程と、 ｅ．前記エッチング阻止マスク層（１６）の表面上にマ
    スク層（２８）を設け、該マスク層（２８）に該阻止マ
    スク層（１６）の前記開口の幅寸法よりわずかに大きな
    幅寸法（Ｗ）の開口を形成する工程と、 ｆ．前記絶縁層（１４）にさらに前記半導体基板の表面
    （３２）に達するまでエッチングを行なって、所望の溝
    を形成する工程と、 ｇ．前記絶縁層に形成された前記溝を選ばれた金属（４
    ２）で埋める工程と、を具備する半導体装置の電気的な
    接続体の形成方法。
  2. 【請求項２】 前記半導体基板は、シリコンであり、前
    記絶縁層（１４）は、二酸化シリコンであり、前記エッ
    チング阻止マスク層（１６）は、二酸化窒素、酸化チタ
    ン、もしくは酸化アルミニウムのようなより高密度な無
    機絶縁材料からなり、前記選ばれた金属（４２）は、タ
    ングステン、チタン、タンタル、モリブデン、銅、銀及
    びそれらの合金、並びにアルミニウム、ポリシリコンか
    らなる金属の群から選ばれてなることを特徴とする請求
    項１記載の半導体装置の電気的な接続体の形成方法。
  3. 【請求項３】 前記絶縁層に溝を形成するエッチング
    は、反応性イオンエッチング手法を用いて行なわれるこ
    とを特徴とする請求項２記載の半導体装置の電気的な接
    続体の形成方法。
  4. 【請求項４】 前記ａからｇの工程は、複数の絶縁層を
    介して繰り返し行なわれて多層金属配線を備えた半導体
    装置に多層金属線路を形成することを特徴とする請求項
    １記載の半導体装置の電気的な接続体の形成方法。
  5. 【請求項５】 ａ．半導体基板（１０）の表面上に絶縁
    層（１４）を形成する工程と、 ｂ．前記絶縁層（１４）の表面上にエッチング阻止マス
    ク層（１６）を形成する工程と、 ｃ．前記エッチング阻止マスク層（１６）に開口を形成
    する工程と、 ｄ．前記エッチング阻止マスク層（１６）の開口を貫い
    て前記絶縁層（１４）内に所定の深さまでエッチングを
    行なう工程と、 ｅ．前記エッチング阻止マスク層（１６）の表面上にエ
    ッチング用マスク層（２８）を設け、前記エッチング阻
    止マスク層（１６）の開口の幅寸法よりわずかに大きな
    幅寸法（Ｗ）の開口を形成する工程と、 ｆ．前記エッチング阻止マスク層によって露出された前
    記絶縁層（１４）を貫いて前記半導体基板の表面に達す
    るまでエッチングを行なって所望の溝を形成する工程
    と、 ｇ．前記絶縁層に形成された前記溝を選択された金属
    （４２）で埋める工程とによって作られる電気的な接続
    体を備えた半導体装置。
  6. 【請求項６】 前記半導体基板は、シリコンであり、前
    記絶縁層（１４）は、二酸化シリコンであり、前記エッ
    チング阻止マスク層（１６）は、二酸化窒素、酸化チタ
    ンもしくは酸化アルミニウムのようなより高密度な無機
    絶縁材料からなり、前記選ばれた金属（４２）は、タン
    グステン、チタン、タンタル、モリブデン、銅、銀及び
    それらの合金、並びにアルミニウム、ポリシリコンから
    なる金属の群から選ばれてなることを特徴とする請求項
    ５記載の半導体装置。
  7. 【請求項７】 前記ａからｇの工程は、複数の絶縁層を
    介して繰り返し行なわれて多層配線を備えた半導体装置
    に多層配線の線路を形成することを特徴とする請求項６
    記載の半導体装置。
JP20443493A 1992-07-28 1993-07-28 半導体装置の電気的な接続体の形成方法及び該方法で作られた電気的な接続体を備えた半導体装置 Pending JPH06112197A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US92132092A 1992-07-28 1992-07-28
US07/921320 1992-07-28

Publications (1)

Publication Number Publication Date
JPH06112197A true JPH06112197A (ja) 1994-04-22

Family

ID=25445273

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20443493A Pending JPH06112197A (ja) 1992-07-28 1993-07-28 半導体装置の電気的な接続体の形成方法及び該方法で作られた電気的な接続体を備えた半導体装置

Country Status (2)

Country Link
JP (1) JPH06112197A (ja)
DE (1) DE4324638A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5682044A (en) * 1995-01-31 1997-10-28 Takashige Tamamushi Reverse conducting thyristor with a planar-gate, buried-gate, or recessed-gate structure

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5642073A (en) * 1993-12-06 1997-06-24 Micron Technology, Inc. System powered with inter-coupled charge pumps
US5614765A (en) * 1995-06-07 1997-03-25 Advanced Micro Devices, Inc. Self aligned via dual damascene
US5691238A (en) * 1995-06-07 1997-11-25 Advanced Micro Devices, Inc. Subtractive dual damascene
US5686354A (en) * 1995-06-07 1997-11-11 Advanced Micro Devices, Inc. Dual damascene with a protective mask for via etching
US5539255A (en) * 1995-09-07 1996-07-23 International Business Machines Corporation Semiconductor structure having self-aligned interconnection metallization formed from a single layer of metal
DE10201448A1 (de) * 2002-01-16 2003-07-24 Infineon Technologies Ag Durchgangskontakt und Verfahren zum Herstellen desselben

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0387030A (ja) * 1989-08-30 1991-04-11 Sony Corp 多層配線法
JPH03230548A (ja) * 1990-02-06 1991-10-14 Mitsubishi Electric Corp 半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5055423A (en) * 1987-12-28 1991-10-08 Texas Instruments Incorporated Planarized selective tungsten metallization system
US5091339A (en) * 1990-07-23 1992-02-25 Microelectronics And Computer Technology Corporation Trenching techniques for forming vias and channels in multilayer electrical interconnects

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0387030A (ja) * 1989-08-30 1991-04-11 Sony Corp 多層配線法
JPH03230548A (ja) * 1990-02-06 1991-10-14 Mitsubishi Electric Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5682044A (en) * 1995-01-31 1997-10-28 Takashige Tamamushi Reverse conducting thyristor with a planar-gate, buried-gate, or recessed-gate structure

Also Published As

Publication number Publication date
DE4324638A1 (de) 1994-02-03

Similar Documents

Publication Publication Date Title
US7871934B2 (en) Method for an integrated circuit contact
US6245670B1 (en) Method for filling a dual damascene opening having high aspect ratio to minimize electromigration failure
US6077733A (en) Method of manufacturing self-aligned T-shaped gate through dual damascene
KR100219508B1 (ko) 반도체장치의 금속배선층 형성방법
JPH0754809B2 (ja) 集積回路の接点孔への相互接続線の自動位置決め方法
JPH11168105A (ja) 半導体集積回路の製造方法
US6008114A (en) Method of forming dual damascene structure
US6329281B1 (en) Methods for fabricating a multilevel interconnection for an integrated circuit device utilizing a selective overlayer
US6027994A (en) Method to fabricate a dual metal-damascene structure in a substrate
JP3214475B2 (ja) デュアルダマシン配線の形成方法
JP2004179659A (ja) 集積回路におけるダマシン金属導体のためのビア形成
US5479041A (en) Non-trenched buried contact for VLSI devices
JP2003508896A (ja) 少なくとも１つのメタライゼーション面を有する集積回路の製造方法
JPH06112197A (ja) 半導体装置の電気的な接続体の形成方法及び該方法で作られた電気的な接続体を備えた半導体装置
US6303465B1 (en) Method of forming low leakage current borderless contact
JPH10116904A (ja) 半導体装置の製造方法
KR100300065B1 (ko) 반도체 소자의 배선 형성방법
KR100292294B1 (ko) 상호연결부를교차하는스터드의높이를제어하는방법.
KR100485391B1 (ko) 반도체 장치의 금속배선 형성방법
KR20000072897A (ko) 반도체 장치의 제조 방법
KR100403357B1 (ko) 반도체 소자의 제조방법
KR100457404B1 (ko) 단일비아에칭및이중충전프로세스로형성된집적회로의다중레벨배선구조
EP0838851A2 (en) Dielectric for interconnect structure
TW415024B (en) Fabrication of dual damascene
JP2000091433A (ja) 半導体装置およびその製造方法並びにマスクパターン