DE4324638A1 - Verfahren zum Herstellen elektrischer Kontakte für integrierte Schaltungen sowie mit derartigen Kontakten ausgebildete integrierte Schaltung - Google Patents

Verfahren zum Herstellen elektrischer Kontakte für integrierte Schaltungen sowie mit derartigen Kontakten ausgebildete integrierte Schaltung

Info

Publication number
DE4324638A1
DE4324638A1 DE19934324638 DE4324638A DE4324638A1 DE 4324638 A1 DE4324638 A1 DE 4324638A1 DE 19934324638 DE19934324638 DE 19934324638 DE 4324638 A DE4324638 A DE 4324638A DE 4324638 A1 DE4324638 A1 DE 4324638A1
Authority
DE
Germany
Prior art keywords
mask
etching
forming
insulating layer
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19934324638
Other languages
German (de)
English (en)
Inventor
Charles H Dennison
Trung T Doan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of DE4324638A1 publication Critical patent/DE4324638A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Weting (AREA)
DE19934324638 1992-07-28 1993-07-22 Verfahren zum Herstellen elektrischer Kontakte für integrierte Schaltungen sowie mit derartigen Kontakten ausgebildete integrierte Schaltung Ceased DE4324638A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US92132092A 1992-07-28 1992-07-28

Publications (1)

Publication Number Publication Date
DE4324638A1 true DE4324638A1 (de) 1994-02-03

Family

ID=25445273

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19934324638 Ceased DE4324638A1 (de) 1992-07-28 1993-07-22 Verfahren zum Herstellen elektrischer Kontakte für integrierte Schaltungen sowie mit derartigen Kontakten ausgebildete integrierte Schaltung

Country Status (2)

Country Link
JP (1) JPH06112197A (ja)
DE (1) DE4324638A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5539255A (en) * 1995-09-07 1996-07-23 International Business Machines Corporation Semiconductor structure having self-aligned interconnection metallization formed from a single layer of metal
US5614765A (en) * 1995-06-07 1997-03-25 Advanced Micro Devices, Inc. Self aligned via dual damascene
US5686354A (en) * 1995-06-07 1997-11-11 Advanced Micro Devices, Inc. Dual damascene with a protective mask for via etching
US5691238A (en) * 1995-06-07 1997-11-25 Advanced Micro Devices, Inc. Subtractive dual damascene
US6057725A (en) * 1993-12-06 2000-05-02 Micron Technology, Inc. Protection circuit for use during burn-in testing
DE10201448A1 (de) * 2002-01-16 2003-07-24 Infineon Technologies Ag Durchgangskontakt und Verfahren zum Herstellen desselben

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5682044A (en) * 1995-01-31 1997-10-28 Takashige Tamamushi Reverse conducting thyristor with a planar-gate, buried-gate, or recessed-gate structure

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5055423A (en) * 1987-12-28 1991-10-08 Texas Instruments Incorporated Planarized selective tungsten metallization system
US5091339A (en) * 1990-07-23 1992-02-25 Microelectronics And Computer Technology Corporation Trenching techniques for forming vias and channels in multilayer electrical interconnects

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0387030A (ja) * 1989-08-30 1991-04-11 Sony Corp 多層配線法
JPH03230548A (ja) * 1990-02-06 1991-10-14 Mitsubishi Electric Corp 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5055423A (en) * 1987-12-28 1991-10-08 Texas Instruments Incorporated Planarized selective tungsten metallization system
US5091339A (en) * 1990-07-23 1992-02-25 Microelectronics And Computer Technology Corporation Trenching techniques for forming vias and channels in multilayer electrical interconnects

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Borderless Gate Contact - MO Local Interconnect Technology for Trench Gate MOSFETs. In: IBM TDB, Vol. 34, No. 11, April 1992, pp. 251-254 *
JP 2-292818 A2. In: Patent Abstracts of Japan, E-1035, Vol. 15, No. 70, 19.2.1991 *
Lithographic Patterns with a Barrier Layer. In: IBM TDB, Vol. 32, No. 10B, March 1990, pp.114-115 *

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6057725A (en) * 1993-12-06 2000-05-02 Micron Technology, Inc. Protection circuit for use during burn-in testing
US6255886B1 (en) 1993-12-06 2001-07-03 Micron Technology, Inc. Method for protecting an integrated circuit during burn-in testing
US5614765A (en) * 1995-06-07 1997-03-25 Advanced Micro Devices, Inc. Self aligned via dual damascene
US5686354A (en) * 1995-06-07 1997-11-11 Advanced Micro Devices, Inc. Dual damascene with a protective mask for via etching
US5691238A (en) * 1995-06-07 1997-11-25 Advanced Micro Devices, Inc. Subtractive dual damascene
US5795823A (en) * 1995-06-07 1998-08-18 Advanced Micro Devices, Inc. Self aligned via dual damascene
US6051882A (en) * 1995-06-07 2000-04-18 Advanced Micro Devices Subtractive dual damascene semiconductor device
US5539255A (en) * 1995-09-07 1996-07-23 International Business Machines Corporation Semiconductor structure having self-aligned interconnection metallization formed from a single layer of metal
US5663101A (en) * 1995-09-07 1997-09-02 International Business Machines Corporation Semiconductor structure having multiple levels of self-aligned interconnection metallization, and methods for its preparation
US5960254A (en) * 1995-09-07 1999-09-28 International Business Machines Corporation Methods for the preparation of a semiconductor structure having multiple levels of self-aligned interconnection metallization
DE10201448A1 (de) * 2002-01-16 2003-07-24 Infineon Technologies Ag Durchgangskontakt und Verfahren zum Herstellen desselben

Also Published As

Publication number Publication date
JPH06112197A (ja) 1994-04-22

Similar Documents

Publication Publication Date Title
DE69025300T2 (de) Integrierte Schaltung mit einer planarisierten dielektrischen Schicht
DE69826934T2 (de) Verfahren zur Herstellung einer Doppel-Damaszener Struktur
DE4235534C2 (de) Verfahren zum Isolieren von Feldeffekttransistoren
DE69025886T2 (de) Verfahren zum teilweisen Anfüllen von Kontakten oder Durchführungen verschiedener Tiefe
DE10209989B4 (de) Verfahren zur Herstellung von DRAM-Grabenkondensatorstrukturen mit kleinen Durchmessern mittels SOI-Technologie
DE19638684C2 (de) Halbleitervorrichtung mit einem Kontaktloch
DE10021385B4 (de) Verfahren zur Herstellung eines Kondensators mit Erzeugung einer unteren Kondensatorelektrode unter Verwendung einer CMP-Stoppschicht
DE19834917A1 (de) Verfahren zum Bilden von selbstausrichtenden Durchgängen in integrierten Schaltungen mit mehreren Metallebenen
DE10360537B4 (de) Verfahren zum Ausbilden tiefer Isolationsgräben bei der Herstellung integrierter Schaltungen
DE10054109C2 (de) Verfahren zum Bilden eines Substratkontakts in einem Feldeffekttransistor, der über einer vergrabenen Isolierschicht gebildet ist
DE69015564T2 (de) Vollverdiefte verbindungsstruktur mit titanium/wolfram und selektivem cvd-wolfram.
DE69838202T2 (de) Endpunktfühlung und Apparat
DE4234698A1 (de) Integrierte schaltung mit leitern auf mehreren niveaus sowie verfahren zu deren herstellung
DE19719699A1 (de) Verfahren zur Bildung eines dynamischen Speichers mit hoher Dichte und wahlfreiem Zugang
DE10030308A1 (de) Verfahren zur Herstellung eines Kontaktstifts und eines Halbleiterbauelementes
DE3783608T2 (de) Planarizierungsverfahren fuer die herstellung von kontaktloechern in siliziumkoerpern.
DE19509198C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Mehrschichtverbindungsstruktur
DE10244570B4 (de) Liner-Schicht mit geringer Stufenüberdeckung zur Verbesserung des Kontaktwiderstands bei W-Kontakten
DE19925657B4 (de) Verfahren zum Ausbilden eines selbstpositionierenden Kontakts in einem Halbleiterbauelement
DE19836164A1 (de) Verfahren zum Isolieren von Bereichen einer integrierten Schaltung und Vorrichtung umfassend eine integrierte Schaltung mit isolierten Bereichen
DE69004932T2 (de) Verfahren zur Herstellung breiter mit Dielektrikum gefüllter Isolationsgraben für Halbleiteranordnungen.
DE102004009292B3 (de) Verfahren zum Bilden von Kontaktlöchern
DE10347428B4 (de) Herstellungsverfahren für ein DRAM hoher Dichte mit reduziertem Peripherievorrichtungsbereich
DE10162905B4 (de) Neuartiges Konsolidierungsverfahren für die Übergangskontaktätzung für DT-basierte DRAM-Bauelemente mit weniger als 150 NM
DE19531602C2 (de) Verbindungsstruktur einer Halbleitereinrichtung und ihr Herstellungsverfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection