DE69838202T2 - Endpunktfühlung und Apparat - Google Patents
Endpunktfühlung und Apparat Download PDFInfo
- Publication number
- DE69838202T2 DE69838202T2 DE69838202T DE69838202T DE69838202T2 DE 69838202 T2 DE69838202 T2 DE 69838202T2 DE 69838202 T DE69838202 T DE 69838202T DE 69838202 T DE69838202 T DE 69838202T DE 69838202 T2 DE69838202 T2 DE 69838202T2
- Authority
- DE
- Germany
- Prior art keywords
- fuse structure
- oxide layer
- layer
- terminal via
- doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000035807 sensation Effects 0.000 title 1
- 238000001465 metallisation Methods 0.000 claims description 42
- 238000000034 method Methods 0.000 claims description 37
- 239000002184 metal Substances 0.000 claims description 36
- 238000005530 etching Methods 0.000 claims description 25
- 238000000151 deposition Methods 0.000 claims description 20
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 11
- 229910052731 fluorine Inorganic materials 0.000 claims description 11
- 239000011737 fluorine Substances 0.000 claims description 11
- 239000002019 doping agent Substances 0.000 claims description 9
- 239000011521 glass Substances 0.000 claims description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 6
- 230000005012 migration Effects 0.000 claims description 6
- 238000013508 migration Methods 0.000 claims description 6
- 229910052698 phosphorus Inorganic materials 0.000 claims description 6
- 239000011574 phosphorus Substances 0.000 claims description 6
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 claims description 4
- 238000001020 plasma etching Methods 0.000 claims 3
- 239000004065 semiconductor Substances 0.000 description 18
- 239000000463 material Substances 0.000 description 13
- 230000008569 process Effects 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000008021 deposition Effects 0.000 description 3
- 230000015654 memory Effects 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 125000004437 phosphorous atom Chemical group 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000011112 process operation Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000012549 training Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32917—Plasma diagnostics
- H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
- H01J37/32963—End-point detection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Analytical Chemistry (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Drying Of Semiconductors (AREA)
Description
- ALLGEMEINER STAND DER TECHNIK
- 1. Erfindungsgebiet
- Die vorliegende Erfindung betrifft das Design und die Herstellung von Halbleiterbauelementen. Die vorliegende Erfindung betrifft insbesondere verbesserte Techniken zum Detektieren von Ätzendpunkten bei der Metall-Fuse-Herstellung.
- 2. Beschreibung des verwandten Stands der Technik
- Es gibt eine signifikante Anzahl integrierter Schaltungsanwendungen, die eine gewisse Art programmierbaren Speicher zum Speichern von Informationen erfordern. Ein üblicher Weg zum programmierbaren Speichern von Daten in einem integrierten Schaltungschip besteht darin, sogenannte "Metall-Fuses" auszulegen. Metall-Fuses werden in der Regel aus existierenden Metallisierungsschichten strukturiert, die über dielektrischen Schichten eines Siliciumwafers hergestellt sind. Beispielsweise wird nach dem Abscheiden einer Metallisierungsschicht über einer dielektrischen Schicht ein Aufschleuderprozeß verwendet, um einen Fotolack über der Metallisierungsschicht aufzubringen.
- Die Fotolackschicht wird dann mit einer Retikel-Stepper-Vorrichtung strukturiert, mit der eine gewünschte Struktur auf die Fotolackschicht transferiert wird. Nach dem Strukturieren, d.h. Belichten und Entwickeln wird der Fotolack einer Maske ähneln, die bestimmte Gebiete der darunterliegenden Metallisierung exponiert lässt und dabei immer noch andere Abschnitte der Metallisierungsschicht bedeckt. Als nächstes wird eine Ätzoperation durchgeführt, um Abschnitte der Metallisierungsschicht zu entfernen, wo der Fotolack nicht vorlag. An diesem Punkt wird die Metallisierungsschicht strukturiert worden sein, um eine beliebige Anzahl von Merkmalen zu definieren, wie etwa Kopplungsleitungen und Metall-Fuse-Strukturen. Die Metallisierungsschicht kann dann mit einer dielektrischen Schicht bedeckt und Anschluß durch Kontakt-TV-(Terminal Via)-Löcher herab nahe bei den Metall-Fuse-Strukturen geätzt werden. Bei der Metall-Fuse-Technology gibt es jedoch eine allgemeine Anforderung, daß eine gewisse Dicke der dielektrischen Schicht über der Metall-Fuse-Struktur zurückbleibt, um entsprechende Funktionalität sicherzustellen.
- Ein übliches Problem beim Ätzen der Anschlußdurch-kontakte besteht darin, daß das Ausmaß, wie die Dicke des über den Metall-Fuse-Strukturen liegenden dielektrischen Materials variiert, von der verwendeten Art von Abscheidungstechnik, dem Ort benachbarter Merkmale und dem Gebiet des Wafers abhängt, das strukturiert wird. Folglich müssen die zeitlich gesteuerten Ätzprozesse variiert werden, um diese und andere Faktoren zu berücksichtigen. Leider können solche Variationen bei der Ausbildung der Anschlußdurchkontakte zu substantiellen Verlusten bei der Produktivität sowie geschädigten Metall-Fuse-Strukturen führen. Das heißt, wenn die Anschlußdurchkontakte-Ätzoperation zu viel von dem darüberliegenden Dielektrikum beseitigt oder bis hinunter in die Metallisierungsschicht ätzt, kann die Metall-Fuse-Struktur möglicherweise zu beschädigt werden, damit sie ihren beabsichtigten Zweck erfüllen kann.
- Mit Blick darauf zeigt
1 eine Querschnittsansicht eines Halbleiterwafers100 mit einer darauf hergestellten Anzahl von Schichten. Wie gezeigt wird eine die lektrische Schicht102 üblicherweise über dem Halbleiterwafer100 bis zu einer Dicke abgeschieden, die alle über den Halbleiterwafer100 hinweg strukturierten aktiven Bauelemente ausreichend isoliert. Nachdem die dielektrische Schicht102 abgeschieden worden ist, wird über der dielektrischen Schicht102 eine Metallisierungsschicht ausgebildet und in dem oben erwähnten Verfahren strukturiert, um ein Metallisierungsstrukturmerkmal104 auszubilden. - Bei diesem Beispiel wird das Metallisierungsstrukturmerkmal
104 in Form einer Metall-Fuse-Struktur hergestellt, die programmiert werden kann, um Bitdaten zu speichern oder Bauelemente miteinander zu verbinden. In einem nächsten Schritt wird eine Oxidschicht106 über dem Metallisierungsmerkmal104 sowie über anderen Merkmalen über den Halbleiterwafer hinweg abgeschieden. Wie oben erwähnt ist es eine übliche Anforderung, daß eine Menge an Oxid, z.B. zu einem Niveau120 über dem Metallisierungsmerkmal104 zurückbleiben soll, um eine entsprechende Programmierung zu ermöglichen. In typischen Fällen sollte das Niveau120 von Oxid, das zurückbleibt, zwischen etwa 1000 Ångström und 3000 Ångström liegen. - Wenn natürlich das darunterliegende Metallisierungsmerkmal
104 (das eine Metall-Fuse-Struktur sein kann) exponiert wird, wird die Programmierungsintegrität der Metall-Fuse-Struktur auf Grund der Unfähigkeit zum Steuern des Grabens über eine Ätzoperation über variierende Oxiddicken leiden. Wenngleich Fuse-Designer in der Regel zeitlich gesteuerte Ätztechniken implementieren, variieren die Zeitsteuerparameter mit Oxiddicken. Als solches werden die Zeitsteuertechniken oftmals beim Durchführen einer Anschlussdurchkontakt-Ätzung einen gewünschten Endpunkt nicht genau detektieren. - Angesichts des oben gesagten besteht ein Bedarf an einem Verfahren und einer Vorrichtung zum Ausbilden von Anschlußdurchkontakten in Metall-Fuse-Strukturen ohne Überätzen darunterliegender Oxidmaterialien. Es besteht außerdem ein Bedarf für Metall-Fuse-Strukturen, die Stressmigrationsprobleme in darunterliegenden Metallisierungsschichten verbessern.
-
EP 0 762 498 A2 betrifft eine Fuse-Fenster-Struktur und ein Verfahren zum Ausbilden selbiger für ein Halbleiterbauelement. Verschiedene Fuse-Fenster-Strukturen werden ausgebildet durch Verwendung geätzter Stops mit verschiedenen Konfigurationen. Diese Erfindung beinhaltet jedoch nicht die Detektion des Niveaus einer Dotierstoffspezies, die emittiert wird, wenn die dotierte Oxidschicht zu ätzen beginnt, und dort bei Abschluß des Ätzens. - KURZE DARSTELLUNG DER ERFINDUNG
- Allgemein gesprochen erfüllt die vorliegende Erfindung diesen Bedarf durch Bereitstellung eines Verfahrens und einer Vorrichtung, die den Prozeß des Ausbildens von Anschlußdurchkontakten über Metall-Fuse-Strukturen in Bauelementen mit variierenden Oxiddicken verbessern. Bei einer weiteren Ausführungsform wird ein Verfahren zum Detektieren eines Ätzendpunkts während der Ausbildung von Anschlußdurchkontakten bei gleichzeitiger Verbesserung von Stressmigrationsproblemen offenbart. Mehrere erfindungsgemäße Ausführungsformen der vorliegenden Erfindung sind unten beschrieben.
- Bei einer Ausführungsform wird ein Verfahren zum Ausbilden eines Anschlußdurchkontakts in einer Fuse-Struktur offenbart. Das Verfahren beinhaltet das Aus bilden der Fuse-Struktur aus einer Metallisierungsschicht,
Abscheiden einer unteren Oxidschicht, die eine HDP-Oxidschicht ist, über der Fuse-Struktur, die aus der Metallisierungsschicht ausgebildet ist, Abscheiden einer dotierten Oxidschicht über der Basisoxidschicht,
Abscheiden einer oberen Oxidschicht über der dotierten Oxidschicht, Ätzen durch die obere Oxidschicht,
Detektieren eines erhöhten Niveaus einer Dotierstoffspezies, die emittiert wird, wenn die dotierte Oxidschicht zu ätzen beginnt. - Das Verfahren beinhaltet weiterhin das Beenden der Ätzung, wenn das erhöhte Niveau an Dotierstoffspezies detektiert ist, wobei mindestens die untere Oxidschicht über der Fuse-Struktur bleibt, die aus der Metallisierungsschicht ausgebildet ist.
- Bei einer weiteren Ausführungsform wird eine Metall-Fuse-Struktur offenbart. Die Struktur enthält eine Fuse-Struktur, die aus einer Metallisierungsschicht strukturiert ist; eine Basisoxidschicht, die über der Fuse-Struktur liegt, wobei die Basisoxidschicht eine Dicke von zwischen etwa 500 Ångström und etwa 2000 Ångström aufweist; eine Ätzstopsignalschicht, die über der Basisoxidschicht liegt; eine obere Oxidschicht, die über der Ätzstopsignalschicht liegt. Die Struktur enthält weiterhin einen Anschlußdurchkontakt, der durch die obere Oxidschicht definiert ist, die über der Fuse-Struktur liegt, wobei der Anschlußdurchkontakt nicht an der Ätzstopschicht vorbei definiert wird und die über der Fuse-Struktur liegende Basisoxidschicht zurückbleibt.
- Bei noch einer weiteren Ausführungsform wird eine Metall-Fuse-Struktur offenbart. Die Struktur enthält eine Fuse-Struktur, die aus einer Metallisierungsschicht strukturiert wird. Eine Basisoxidschicht liegt über der Fuse-Struktur, und die Basisoxidschicht weist eine Dicke von zwischen etwa 500 Ångström und etwa 2000 Ångström auf. Eine Aufschleuderglasätzstopschicht liegt über der Basisoxidschicht. Eine obere Oxidschicht liegt über der Aufschleuderglasätzstopschicht. Die Struktur enthält weiterhin einen Anschlußdurchkontakt, der durch die obere Oxidschicht definiert ist, die über der Fuse-Struktur liegt, und zwar derart, daß der Anschlußdurchkontakt nicht an der Aufschleuderglasätzstopschicht vorbei definiert wird, und wobei die über der Fuse-Struktur liegende Basisoxidschicht zurückbleibt.
- Wenn Metall-Fuse-Strukturen ein ausreichendes Ausmaß an Oxid über Anschlußdurchkontakte beibehalten, funktionieren vorteilshafterweise die Metall-Fuse-Strukturen substantiell besser in einer Reihe von Anwendungen, zu denen Zellersatz in DRAM-Bauelementen, Programmieren von Bitdaten oder Mikrocode auf einen Chip usw. zählen können. Deshalb verbessern die kombinierte Fähigkeit zum Aufrechterhalten einer gewünschten Menge an Oxid über einem Anschlußdurchkontakt (ungeachtet von Variationen beim Oxid) und die Einführung von weniger komprimierbaren Materialien in den Intermetalldielektrikumschichten, die Fuse-Leistung und reduzieren Stressmigration in darunterliegenden Metallisierungsstrukturmerkmalen. Andere Aspekte und Vorteile der Erfindung ergeben sich aus der folgenden ausführlichen Beschreibung in Verbindung mit den beiliegenden Zeichnungen, die beispielhaft die Prinzipien der Erfindung veranschaulichen.
- KURZE BESCHREIBUNG DER ZEICHNUNGEN
- Die vorliegende Erfindung läßt sich durch die folgende ausführliche Beschreibung in Verbindung mit den beilie genden Zeichnungen ohne weiteres verstehen, in denen gleiche Referenzzahlen gleiche Strukturelemente bezeichnen. Es zeigen:
-
1 eine Querschnittsansicht eines Halbleiterwafers mit einem in eine darunterliegende Metall-Fuse Metallisierungsschicht übergeätzten Anschlußdurch-kontakt, -
2 eine Querschnittsansicht eines Halbleiterwafers mit einer darauf abgeschiedenen ersten Oxidschicht gemäß einer Ausführungsform der vorliegenden Erfindung, -
3 eine Querschnittsansicht von2 nach dem Abscheiden einer hochdichten Plasmaoxidschicht (HDP) über der ersten Oxidschicht und der Metallisierungsschicht gemäß einer Ausführungsform der vorliegenden Erfindung, -
4 eine Querschnittsansicht des Halbleiterwafers von3 nach dem Abscheiden einer Fluor-(F)-dotierten HDP-Oxidschicht über der HDP-Oxidschicht gemäß einer Ausführungsform der vorliegenden Erfindung, -
5 eine Querschnittsansicht des Halbleiterwafers von4 nach dem Abscheiden einer weiterem HDP-Oxidschicht über der Fluor-dotierten HDP-Oxidschicht gemäß einer Ausführungsform der vorliegenden Erfindung, -
6 eine Querschnittsansicht des Halbleiterwafers von5 nach dem Abscheiden einer weiteren Oxidschicht gefolgt von einem CMP-Prozeß gemäß einer Ausführungsform der vorliegenden Erfindung, und -
7A –7C Querschnittsansichten des Halbleiterwafers nach dem Durchführen von Ätzoperationen zum Öffnen eines Anschlußdurchkontakts (TV) durch eine Oxidschicht und eine HDP-Oxidschicht, die über einer Metall-Fuse-Struktur liegt, gemäß mehrerer Ausführungsformen der vorliegenden Erfindung. - AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
- Die Erfindung betrifft die Ausbildung von Anschlußdurchkontakten zur Verwendung in integrierten Schaltungen (ICs). Zu solchen ICs zählen beispielsweise RAMs (Random Access Memories), DRAMs (Dynamic Rams), ein SDRAM (Synchronous DRAM), ROM (Read Only Memories). Es eignen sich auch andere ICs wie etwa anwendungsspezifische ICs (ASICs), kombinierte DRAM-Logikschaltungen (eingebettete DRAMs) oder andere Logikschaltungen sind ebenfalls geeignet.
- In der Regel werden auf dem Wafer zahlreiche ICs parallel ausgebildet. Nach dem Abschluß der Verarbeitung wird der Wafer zersägt, um die ICs in individuelle Chips zu trennen. Die Chips werden dann gekapselt, was zu einem Endprodukt führt, das beispielsweise in Verbraucherprodukten wie etwa Computersystemen, Mobiltelefonen, PDAs (Personal Digital Assistants) und anderen Elektronikprodukten verwendet wird.
- Gemäß der Erfindung wird ein verbesserter Prozeß zum Ausbilden von Anschlußdurchkontakten über Metall-Fuse-Strukturen in Bauteilen mit variierenden Oxiddicken offenbart. Bei einer weiteren Ausführungsform wird auch ein Verfahren offenbart, um zu detektieren, wann bei der Ausbildung von Anschlußdurchkontakten ein Ätzendpunkt erreicht wird, bei gleichzeitiger Einführung einer Eigenstreßentspannungskomponente in einem Prozeß für ein Zwischendielektrikum mit mehreren Höhen. In der folgenden Beschreibung werden zahlreiche spezifische Details dargelegt, um ein eingehendes Verständnis der vorliegenden Erfindung zu vermitteln. Der Fachmann versteht jedoch, daß die vorliegende Erfindung ohne einige oder alle diese spezifischen Details praktiziert werden kann. Bei anderen Fällen sind wohlbekannte Prozeßoperationen nicht ausführlich beschrieben worden, damit die vorliegende Erfindung nicht unnötig verdunkelt wird.
-
2 zeigt eine Querschnittsansicht eines Halbleiterwafers200 mit einer darauf abgeschiedenen ersten Oxidschicht202 gemäß einer Ausführungsform der vorliegenden Erfindung. In der Regel wird die erste Oxidschicht202 unter Verwendung eines herkömmlichen Verfahrens der chemischen Gasphasenabscheidung (CVD) zum Abscheiden von Oxidmaterial bis zu einer gewünschten Höhe abgeschieden. Nach der Abscheidung kann die erste Oxidschicht202 unter Verwendung einer Reihe von Techniken planarisiert werden, einschließlich einer herkömmlichen chemisch-mechanischen Poliertechnik (CMP), die eine im wesentlichen flache Oxidoberfläche produziert. Nach dem Durchführen der CMP-Operation wird ein Metallisierungsmaterial unter Verwendung einer Reihe herkömmlicher Metallabscheidungstechniken wie etwa Sputtern oder dergleichen unstrukturiert über der ersten Oxidschicht202 abgeschieden. Das Metallisierungsmaterial wird dann unter Verwendung einer nicht gezeigten Fotolackmaske strukturiert, die die Ausbildung von Merkmalen204a und204b auf der Metallisierungsschicht204 ermöglicht. -
3 zeigt eine Querschnittsansicht von2 nach dem Abscheiden einer hochdichten Plasmaoxidschicht (HDP)302 über der ersten Oxidschicht202 und der Metallisierungsschicht204 . Wie in der Technik wohl bekannt ist, ist HDP-Oxid eines der besten, für Intermetalldielektrikumsanwendungen verwendeten Spaltfüllprozesse. Bei einer Ausführungsform wird das HDP-Oxid302 bis zu einer Dicke von zwischen etwa 500 Ångström und etwa 5000 Ångström und besonders bevorzugt zwischen etwa 1000 Ångström und 3000 Ångström und ganz besonders bevorzugt bis zu einer Dicke von etwa 2000 Ångström abgeschieden. Wie zu verstehen ist, kommt es durch Aufbringen der HDP-Oxidschicht302 zu einem guten konformen Spaltfüllen zwischen den engstrukturierten Metallisierungsstrukturmerkmalen204a . -
4 ist eine Querschnittsansicht des Halbleiterwafers200 von3 nach dem Abscheiden einer Fluor-(F)-dotierten HDP-Oxidschicht402 über der HDP-Oxidschicht302 . Im allgemeinen weißt die Fluor-dotierte HDP-Oxidschicht402 einen Zugstreß auf, der mindestens eine Ordnung weniger komprimierend ist als nicht-dotierte HDP-Oxide. Deshalb wird der Fluor-Dotierstoff als eine eingebaute Streßentspannung für die über der Metallisierungsschicht204 ausgebildeten Intermetalldielektrikumsschichten wirken. Bei einer Ausführungsform wird die Fluor-dotierte HDP-Oxidschicht402 bevorzugt bis zu einer Dicke von zwischen etwa 100 Ångström und etwa 2000 Ångström und besonders bevorzugt 300 Ångström und 1000 Ångström und ganz besonders bevorzugt etwa 500 Ångström abgeschieden. Außerdem beträgt die Fluor-Konzentration in der Fluor-dotierten HDP-Oxidschicht402 zwischen etwa 2 Gew.-% und etwa 20 Gew.-% und besonders bevorzugt zwischen etwas 3 Gew.-% und etwa 8 Gew.-% und ganz besonders bevorzugt etwa 5 Gew.-%. Es versteht sich, daß zwar ein Oxid vom HDP-Typ für die Schicht402 abgeschieden wird, auch andere Oxide wie etwa CVD-Oxid und PECVD-Oxid als ein dotiertes Material mit den oben identifizierten Konzentrationen abgeschieden werden können. -
5 zeigt eine Querschnittsansicht des Halbleiterwafers von4 nach dem Abscheiden einer weiteren HDP-Oxidschicht502 über Fluor-dotierter HDP-Oxidschicht402 . Allgemein wird die HDP-Oxidschicht502 bis zu einer Dicke von zwischen etwa 500 Ångström und etwa 5000 Ångström und besonders bevorzugt zwischen etwa 1000 Ångström und etwa 3000 Ångström und ganz besonders bevorzugt etwa 1500 Ångström abgeschieden. Nach dem Abscheiden der HDP-Oxidschicht502 bis zu einer geeigneten Dicke wird zum Abscheiden einer Oxidschicht602 wie in6 gezeigt eine chemische Gasphasenabscheidung (CVD) mit Silan-(SiH4)-Oxid durchgeführt. Bevorzugt wird die Oxidschicht602 bis zu einer Dicke von zwischen etwa 3000 Ångström und etwa 10000 Ångström und besonders bevorzugt zwischen etwa 4000 Ångström und 7500 Ångström und ganz besonders bevorzugt etwa 6500 Ångström abgeschieden. Nach dem Abscheiden wird die Oxidschicht602 einem chemisch-mechanischen Polieren (CMP) unterzogen, um die obere Oberfläche der Oxidschicht602 zu planarisieren und weitere Bearbeitung wie etwa Abscheiden und Strukturieren zusätzlicher Metallisierungsschichten zu ermöglichen. - In
7A zeigt eine Querschnittsansicht des Halbleiterwafers von6 nach dem Durchführen einer Ätzoperation zum öffnen eines Anschlußdurchkontakts (TV) durch die Oxidschicht602 und die HDP-Oxidschicht502 . Bei dieser Ausführungsform eignet sich die Fluor-dotierte Oxidschicht402 gut für das Erzeugen eines Ätzstopsignals704 , wenn das Ätzen auf einen Punkt702 in der Fluor-dotierten HDP-Oxidschicht402 trifft. Beispielsweise sind die Fluor-Spezies in der Fluor-dotierten HDP-Schicht402 gut geeignet, ein detektierbares Signal während des Ätzprozesses zu liefern, das anzeigt, wann das Ätzen stoppen sollte, so daß eine gewünschte Dicke von Oxid über dem Metallisierungsmerkmal204b (d.h. der Metall-Fuse-Struktur) zurückbleibt. Zusätzlich zu dem Bereitstellen eines guten Ätzstopsig nals liefert die Fluor-dotierte HDP-Oxidschicht402 auch eine signifikante Verbesserung bei der Stressmigration der Metallisierungsschicht204 . - Folglich profitieren auch die Intermetalldielektrikums-(IMD)-Schichten
302 ,402 ,502 und602 , in dem sie weniger Druckstreß als undotierte HDP-Oxidmaterialien haben. Dementsprechend wird ein Ätzstopsignal714 , daß in Form von mehr Phosphoratomen vorliegt, anzeigen, daß innerhalb des Anschlußdurchkontakts (TV) ein Punkt702 erreicht worden ist. - Bei einer Ausführungsform werden zum Ausbilden der Anschlußdurchkontakten bevorzugt Trockenplasmaätzoperationen verwendet. Beispielhaft kann die Trockenätzung in einer Kammer MxP+ von Materials durchgeführt werden, indem entweder eine O2/CHF4- oder eine CF4/Ar-Chemie implementiert wird. Die beispielhaften Rezepte für jede Chemie sind unten in Tabelle A bzw. Tabelle B gezeigt.
Beispielhafte Ätzchemie TABELLE A O2/CHF3 Ätzwerkzeug: MxP+ von Applied Materials HF-Leistung (Watt) Fließrate Druck Temperatur Bevorzugter Bereich 100 bis 3500 0–100 sccms O2 0–100 sccms CHF2 5 bis 1000 mTorr 0°C bis 1000°C Besonders bevorzugter Bereich 500 bis 1500 0–30 sccms O2 5–20 sccms CHF3 20 bis 120 mTorr 5°C bis 30°C Ganz besonders bevorzugter Bereich 1000 0 sccms O2 10 sccms CHF3 40 mTorr 15°C Beispielhafte Ätzchemie TABELLE B CF4/Ar Ätzwerkzeug: MxP+ von Applied Materials HF-Leistung (Watt) Fließrate Druck Temperatur Bevorzugter Bereich 100 bis 3500 0–200 sccms CF4 0–300 sccms Ar 5 bis 1000 mTorr 0°C bis 1000°C Besonders bevorzugter Bereich 500 bis 1500 40–80 sccms CF4 50–200 sccms Ar 20 bis 120 mTorr 5°C bis 30°C Ganz besonders bevorzugter Bereich 1000 60 sccms CF4 10 sccms Ar 40 mTorr 15°C -
7B zeigt eine Querschnittsansicht des Halbleiterwafers200 gemäß einer alternativen Ausführungsform der vorliegenden Erfindung. Bei dieser Ausführungsform ist die Fluor-dotierte HDP-Oxidschicht402 durch eine Phosphor-(P)-dotierte HDP-Oxidschicht712 ersetzt. Die Phosphor-dotierte HDP-Oxidschicht722 ist bevorzugt bis zu einer Dicke von zwischen etwa 100 Ångström und etwa 2000 Ångström und besonders bevorzugt zwischen etwa 300 Ångström und etwa 1000 Ångström und ganz besonders bevorzugt etwa 500 Ångström abgeschieden. Die Konzentration an Phosphor ist bevorzugt so ausgewählt, daß die zwischen etwa 3 Gew.-% und etwa 20 Gew.-% und besonders bevorzugt zwischen etwa 6 Gew.-% und etwa 12 Gew.-% und ganz besonders bevorzugt etwa 9 Gew.-% beträgt. Wie bei dem vorausgegangenen Beispiel von7A liefert die Phosphor-dotierte HDP-Oxidschicht712 ein gutes Ätzstopsignal714 bei Beginn des Ätzens in die Schicht712 an einem Punkt702 innerhalb des Anschlußdurchkontakts (TV). Allgemein wird das Ätzstopsignal in Form einer erhöhten Detektion von Phosphoratomen innerhalb der Plasmaätzkammer vorliegen. Wenngleich ein Oxid vom HDT-Typ für die Schicht712 abgeschieden wird, können als ein dotiertes Material auch andere Oxide wie etwa ein CVD-Oxid und PECVD-Oxid mit den oben identifizierten Konzentrationen abgeschieden werden. -
7C zeigt eine Querschnittsansicht des Halbleiterwafers200 gemäß noch einer weiteren alternativen Ausführungsform der vorliegenden Erfindung. Bei dieser Ausführungsform ist die Phosphor-(P)-dotierte HDP-Oxidschicht712 durch eine Zugstreß-Aufschleuderglas-(SOG-spin-on-glas)-Schicht722 ersetzt. Bevorzugt ist die Zugstreß-SOG-Schicht722 ein Organix-SOG, erhältlich von Allied Signal in Sunnyvale, Kalifornien, USA, ein Organic SOG, erhältlich von Dow Corning, Auburn, Michigan, USA, oder ein beliebiges anderes SOG-Material mit einem Zugstreß oder weniger Druckstreß als ein reines HDP-Oxidmaterial. - Bei dieser Ausführungsform wird die Zugstreß-SOG-Schicht
722 bevorzugt bis zu einer Dicke von zwischen etwa 100 Angström und etwa 2000 angström und besonders zwischen etwa 300 Ångström und etwa 1000 Angström und ganz besonders bevorzugt etwa 500 Ångström abgeschieden. Nach dem Aufbringen bis zu einer gewünschten Dicke wird die Zugstreß-SOG-Schicht vor dem Abscheiden der HDP-Oxidschicht502 gehärtet. Wie bei den vorausgegangenen Beispielen von7A und7B liefert die Zugstreß-SOG-Schicht722 während der Ausbildung von Anschlußdurchkontakten (TV) eine gute physische Ätz stopbarriere, wenn eine selektive Plasmaätzoperation vorgenommen wird. - Das heißt, die Zugstreß-SOG-Schicht
722 dient sowohl zum Reduzieren des Druckstresses der Zwischenmetalldielektrika (d.h. Schichten302 ,502 und602 ) als auch zum Liefern eines guten physischen Ätzstops. Vorteilhafterweise wird der physische Ätzstop sicherstellen, daß über eine Metall-Fuse-Struktur (die zum Beispiel aus der Metallisierungsschicht204 strukturiert werden kann) mindestens zwischen etwa 500 Ångström und etwa 5000 Ångström und besonders bevorzugt zwischen etwa 1000 Ångström und 3000 Ångström und ganz besonders bevorzugt etwa 2000 Ångström an Oxid zurückbleiben. - Wenngleich die obige Erfindung zum Zweck der Klarheit des Verständnisses in einigem Detail beschrieben worden ist, versteht sich, daß innerhalb des Schutzbereichs der beigefügten Ansprüche gewisse Änderungen und Modifikationen praktiziert werden können. Dementsprechend sollen die vorliegenden Ausführungsformen als veranschaulichend und nicht als restriktiv angesehen werden, und die Erfindung soll nicht auf die hierin angegebenen Details beschränkt sein, sondern kann innerhalb des Schutzbereichs der beigefügten Ansprüche modifiziert werden.
Claims (24)
- Verfahren zum Ausbilden eines Anschlußdurchkontakts in einer Fuse-Struktur (
204b ) umfassend: Ausbilden der Fuse-Struktur (204b ) aus einer Metallisierungsschicht (204 ); Abscheiden einer unteren Oxidschicht (302 ) über der Fuse-Struktur (204b ) die aus der Metallisierungsschicht (204 ) ausgebildet ist, Abscheiden einer dotierten Oxidschicht (402 ,712 ) über der Basisoxidschicht (302 ); Abscheiden einer oberen Oxidschicht (602 ) über der dotierten Oxidschicht (402 ,712 ); Ätzen durch die obere Oxidschicht (602 ); Detektieren eines erhöhten Niveaus einer Dotierstoffspezies, die emittiert wird, wenn die dotierte Oxidschicht (402 ,712 ) zu ätzen beginnt; und Beenden der Ätzung, wenn das erhöhte Niveau an Dotierstoffspezies detektiert ist, derart, daß mindestens die untere Oxidschicht (302 ) über der Fuse-Struktur (204b ) zurückbleibt, die aus der Metallisierungsschicht (204 ) ausgebildet ist. - Verfahren zum Ausbilden eines Anschlußdurchkontakts in einer Fuse-Struktur (
204b ) nach Anspruch 1, wobei die untere Oxidschicht (302 ) eine Dicke von zwischen etwa 500 Ångström und etwa 2000 Ångström aufweist. - Verfahren zum Ausbilden eines Anschlußdurchkontakts in einer Fuse-Struktur (
204b ) nach Anspruch 2, wobei die dotierte Oxidschicht (402 ) ein hochdichtes Plasmaoxid ist, das mit einem Fluor-Dotierstoff dotiert ist. - Verfahren zum Ausbilden eines Anschlußdurchkontakts in einer Fuse-Struktur (
204b ) nach Anspruch 2, wobei die Fluorkonzentration zwischen etwa 2 Gew.-% und etwa 20 Gew.-% ausgewählt wird. - Verfahren zum Ausbilden eines Anschlußdurchkontakts in einer Fuse-Struktur (
204b ) nach Anspruch 2, wobei die dotierte Oxidschicht (712 ) ein hochdichtes Plasmaoxid ist, das mit einem Phosphor-Dotierstoff dotiert ist. - Verfahren zum Ausbilden eines Anschlußdurchkontakts in einer Fuse-Struktur (
204b ) nach Anspruch 5, wobei die Phosphor-Konzentration zwischen etwa 3 Gew.-% und etwa 20 Gew.-% ausgewählt ist. - Verfahren zum Ausbilden eines Anschlußdurchkontakts in einer Fuse-Struktur (
204b ) nach Anspruch 3, wobei das Ätzen in einer Plasmaätzkammer unter Verwendung einer Ätzchemie ausgewählt aus der Gruppe aus einer CHF3/02-Chemie und einer CF4/Ar-Chemie durchgeführt wird. - Verfahren zum Ausbilden eines Anschlußdurchkontakts in einer Fuse-Struktur (
204b ) nach Anspruch 7, weiterhin umfassend: Setzen eines Drucks in der Plasmaätzkammer auf zwischen 20 mTorr und etwa 120 mTorr. - Verfahren zum Ausbilden eines Anschlußdurchkontakts in einer Fuse-Struktur (
204b ) nach Anspruch 8, weiterhin umfassend: Setzen einer Temperatur in der Plasmaätzkammer auf zwischen etwa 5°C und etwa 30°C. - Verfahren zum Ausbilden eines Anschlußdurchkontakts in einer Fuse-Struktur (
204b ) nach Anspruch 9, wobei, wenn die CHF3/O2-Chemie ausgewählt ist, das Verfahren weiterhin folgendes umfaßt: Fließenlassen von CHF3 mit einer Rate von zwischen etwa 5 und etwa 20sccms; und Fließenlassen von O2 mit einer Rate von zwischen etwa 0 und etwa 30sccms. - Verfahren zum Ausbilden eines Anschlußdurchkontakts in einer Fuse-Struktur (
204b ) nach Anspruch 9, wobei, wenn die CF4/Ar-Chemie ausgewählt ist, das Verfahren weiterhin folgendes umfaßt: Fließenlassen von CF4 mit einer Rate von zwischen etwa 40 und etwa 80sccms; und Fließenlassen von Ar mit einer Rate von zwischen etwa 50 und etwa 200sccms. - Verfahren zum Ausbilden eines Anschlußdurchkontakts in einer Fuse-Struktur (
204b ) nach Anspruch 9, wobei die Fuse-Struktur (204b ) in einer DRAM-Schaltung ausgebildet wird. - Metall-Fuse-Struktur umfassend: eine Fuse-Struktur (
204b ), die aus einer Metallisierungsschicht (204 ) strukturiert ist; eine Basisoxidschicht (302 ), die über der Fuse-Struktur (204b ) liegt, wobei die Basisoxidschicht (302 ) eine Dicke von zwischen etwa 500 Angström und etwa 2000 Ångström aufweist; eine Ätzstoppsignalschicht (402 ,712 ), die über der Basisoxidschicht (302 ) liegt; eine obere Oxidschicht (602 ), die über der Ätzstopsignalschicht (402 ,712 ) liegt; und einen Anschlußdurchkontakt der durch die obere Oxidschicht (602 ) definiert ist, die über der Fuse-Struktur (204b ) liegt, derart, daß der Anschlußdurchkontakt nicht an der Ätzstopschicht (402 ,712 ) vorbei definiert wird und die über der Fuse-Struktur (204b ) liegende Basisoxidschicht (302 ) zurückbleibt. - Metall-Fuse-Struktur nach Anspruch 13, wobei die über der Basisoxidschicht (
302 ) liegende Ätzstopsignalschicht (402 ,712 ) einen Zugstreß innerhalb eines Intermetalldielektrikumstapels liefert, die die Basisoxidschicht (302 ), die Ätzstopsignalschicht (402 ,712 ) und die obere Oxidschicht (602 ) enthält. - Metall-Fuse-Struktur nach Anspruch 14, wobei der Zugstreß Stressmigration in der Metallisierungsschicht (
204 ) reduziert. - Metall-Fuse-Struktur nach Anspruch 15, wobei die über der Basisoxidschicht (
302 ) liegende Ätzstopsignalschicht (402 ,712 ) ein dotiertes hochdichtes Plasmaoxid ist. - Metall-Fuse-Struktur nach Anspruch 16, wobei das dotierte hochdichte Plasmaoxid (
402 ) ausgewählt ist aus der Gruppe bestehend aus einem Fluor-dotierten hochdichten Plasmaoxid und einem Phosphor-dotierten hochdichten Plasma (712 ). - Metall-Fuse-Struktur nach Anspruch 17, wobei das Fluor-dotierte hochdichte Plasmaoxid (
402 ) eine Fluor-Dotierstoff-Konzentration von zwischen etwa 2 Gew.% und etwa 20 Gew.-% aufweist. - Metall-Fuse-Struktur nach Anspruch 18, wobei das Phosphor-dotierte hochdichte Plasmaoxid (
712 ) eine Fluor-Dotierstoff-Konzentration von zwischen etwa 3 Gew.% und etwa 20 Gew.-% aufweist. - Metall-Fuse-Struktur nach Anspruch 13, wobei die Metall-Fuse-Struktur in einer DRAM-Schaltung ausgebildet wird.
- Metall-Fuse-Struktur, umfassend: eine Fuse-Struktur (
204b ), die aus einer Metallisierungsschicht (204 ) strukturiert ist; eine Basisoxidschicht (302 ), die über der Fuse-Struktur (204b ) liegt, wobei die Basisoxidschicht (302 ) eine Dicke von zwischen etwa 500 Ångström und etwa 2000 Ångström aufweist; eine Aufschleuderglasätzstopschicht (722 ), die über der Basisoxidschicht (302 ) liegt; eine obere Oxidschicht (602 ), die über der Aufschleuderglasätzstopschicht (722 )) liegt; und einen Anschlußdurchkontakt der durch die obere Oxidschicht (602 ) definiert ist, die über der Fuse-Struktur (204b ) liegt, derart, daß der Anschlußdurchkontakt nicht an der Aufschleuderglasätzstopschicht (722 ) vorbei definiert wird und die über der Fuse-Struktur (204b ) liegende Basisoxidschicht (302 ) zurückbleibt. - Metall-Fuse-Struktur nach Anspruch 21, wobei die über der Basisoxidschicht (
302 ) liegende Aufschleuderglasätzstopschicht (722 ) einen Zugstreß innerhalb eines Intermetalldielektrikumstapels liefert, die die Basisoxidschicht (302 ), die Aufschleuderglasätzstopschicht (722 ) und die obere Oxidschicht (602 ) enthält. - Metall-Fuse-Struktur nach Anspruch 22, wobei der Zugstreß Stressmigration in der Metallisierungsschicht (
204 ) reduziert. - Metall-Fuse-Struktur nach Anspruch 23, wobei die Metall-Fuse-Struktur in einer DRAM-Schaltung ausgebildet ist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/941,093 US5955380A (en) | 1997-09-30 | 1997-09-30 | Endpoint detection method and apparatus |
US941093 | 1997-09-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69838202D1 DE69838202D1 (de) | 2007-09-20 |
DE69838202T2 true DE69838202T2 (de) | 2008-05-29 |
Family
ID=25475906
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69838202T Expired - Fee Related DE69838202T2 (de) | 1997-09-30 | 1998-09-04 | Endpunktfühlung und Apparat |
Country Status (7)
Country | Link |
---|---|
US (1) | US5955380A (de) |
EP (1) | EP0905765B1 (de) |
JP (1) | JPH11163154A (de) |
KR (1) | KR100567976B1 (de) |
CN (1) | CN1150606C (de) |
DE (1) | DE69838202T2 (de) |
TW (1) | TW395028B (de) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW442923B (en) * | 1998-03-20 | 2001-06-23 | Nanya Technology Corp | Manufacturing method of DRAM comprising redundancy circuit region |
US6177286B1 (en) * | 1998-09-24 | 2001-01-23 | International Business Machines Corporation | Reducing metal voids during BEOL metallization |
US6255207B1 (en) * | 1999-06-21 | 2001-07-03 | Taiwan Semiconductor Manufacturing Company | Composite planarizing dielectric layer employing high density plasma chemical vapor deposited (HDP-CVD) underlayer |
US6306746B1 (en) * | 1999-12-30 | 2001-10-23 | Koninklijke Philips Electronics | Backend process for fuse link opening |
US20020013044A1 (en) * | 2000-07-27 | 2002-01-31 | Mena Rafael A. | HDP liner layer prior to HSQ/SOG deposition to reduce the amount of HSQ/SOG over the metal lead |
JP3551944B2 (ja) * | 2001-07-25 | 2004-08-11 | セイコーエプソン株式会社 | 半導体装置 |
JP2004055876A (ja) * | 2002-07-22 | 2004-02-19 | Renesas Technology Corp | 半導体装置及び半導体装置の製造方法 |
KR100885843B1 (ko) * | 2002-08-31 | 2009-02-27 | 엘지디스플레이 주식회사 | 유기전계발광 표시소자 및 그 제조방법 |
US7067896B2 (en) | 2002-11-13 | 2006-06-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Microelectronic fabrication having edge passivated bond pad integrated with option selection device access aperture |
US6827868B2 (en) * | 2002-11-27 | 2004-12-07 | International Business Machines Corporation | Thinning of fuse passivation after C4 formation |
JP2005032916A (ja) * | 2003-07-10 | 2005-02-03 | Renesas Technology Corp | 半導体装置 |
CN101467250A (zh) * | 2006-06-09 | 2009-06-24 | Nxp股份有限公司 | 半导体熔丝结构及制造半导体熔丝结构的方法 |
CN100397609C (zh) * | 2006-08-04 | 2008-06-25 | 北京中星微电子有限公司 | 一种聚焦离子束修改集成电路的方法及集成电路 |
US7491585B2 (en) * | 2006-10-19 | 2009-02-17 | International Business Machines Corporation | Electrical fuse and method of making |
JP5696620B2 (ja) | 2011-08-22 | 2015-04-08 | 富士通セミコンダクター株式会社 | ヒューズ、半導体装置、半導体装置の製造方法 |
US10081535B2 (en) | 2013-06-25 | 2018-09-25 | Analog Devices, Inc. | Apparatus and method for shielding and biasing in MEMS devices encapsulated by active circuitry |
US9556017B2 (en) * | 2013-06-25 | 2017-01-31 | Analog Devices, Inc. | Apparatus and method for preventing stiction of MEMS devices encapsulated by active circuitry |
WO2016021061A1 (ja) | 2014-08-08 | 2016-02-11 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US9604841B2 (en) | 2014-11-06 | 2017-03-28 | Analog Devices, Inc. | MEMS sensor cap with multiple isolated electrodes |
TWI677056B (zh) | 2018-04-16 | 2019-11-11 | 華邦電子股份有限公司 | 半導體裝置及其製造方法 |
CN108573952A (zh) * | 2018-04-23 | 2018-09-25 | 上海华虹宏力半导体制造有限公司 | 半导体元件熔丝结构及其制造方法 |
CN110416182B (zh) * | 2018-04-28 | 2021-01-29 | 华邦电子股份有限公司 | 半导体装置及其制造方法 |
CN117766511A (zh) * | 2024-02-20 | 2024-03-26 | 芯联集成电路制造股份有限公司 | 熔丝结构及其制备方法、半导体集成电路及其制备方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3879321T2 (de) * | 1987-08-14 | 1993-09-16 | Fairchild Semiconductor | Bestimmung des aetzungsendpunktes. |
JPH05235170A (ja) * | 1992-02-24 | 1993-09-10 | Nec Corp | 半導体装置 |
US5565114A (en) * | 1993-03-04 | 1996-10-15 | Tokyo Electron Limited | Method and device for detecting the end point of plasma process |
JP3255524B2 (ja) * | 1993-12-28 | 2002-02-12 | 三菱電機株式会社 | 冗長回路を有する半導体装置およびその製造方法 |
JP4417439B2 (ja) * | 1994-06-29 | 2010-02-17 | フリースケール セミコンダクター インコーポレイテッド | エッチング・ストップ層を利用する半導体装置構造とその方法 |
JP2713178B2 (ja) * | 1994-08-01 | 1998-02-16 | 日本電気株式会社 | 半導体記憶装置およびその製造方法 |
KR0154766B1 (ko) * | 1994-12-09 | 1998-12-01 | 김광호 | 반도체장치의 접촉창 형성방법 |
EP0762498A3 (de) * | 1995-08-28 | 1998-06-24 | International Business Machines Corporation | Fenster für Sicherung mit kontrollierter Sicherungsoxiddicke |
KR100244793B1 (ko) * | 1996-05-01 | 2000-03-02 | 김영환 | 반도체 소자의 콘택홀 형성방법 |
-
1997
- 1997-09-30 US US08/941,093 patent/US5955380A/en not_active Expired - Lifetime
-
1998
- 1998-08-05 TW TW087112883A patent/TW395028B/zh not_active IP Right Cessation
- 1998-08-14 CN CNB981184286A patent/CN1150606C/zh not_active Expired - Fee Related
- 1998-09-04 EP EP98116749A patent/EP0905765B1/de not_active Expired - Lifetime
- 1998-09-04 DE DE69838202T patent/DE69838202T2/de not_active Expired - Fee Related
- 1998-09-29 KR KR1019980040451A patent/KR100567976B1/ko not_active IP Right Cessation
- 1998-09-30 JP JP10279025A patent/JPH11163154A/ja not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
KR19990030226A (ko) | 1999-04-26 |
EP0905765A3 (de) | 2002-08-21 |
JPH11163154A (ja) | 1999-06-18 |
EP0905765B1 (de) | 2007-08-08 |
CN1150606C (zh) | 2004-05-19 |
US5955380A (en) | 1999-09-21 |
CN1213165A (zh) | 1999-04-07 |
EP0905765A2 (de) | 1999-03-31 |
TW395028B (en) | 2000-06-21 |
KR100567976B1 (ko) | 2006-05-25 |
DE69838202D1 (de) | 2007-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69838202T2 (de) | Endpunktfühlung und Apparat | |
DE4310955C2 (de) | Verfahren zum Bearbeiten eines Halbleiterwafers | |
DE102016117486B4 (de) | Herstellungsverfahren für eine halbleitervorrichtung | |
DE4319070C2 (de) | Halbleitervorrichtung mit einer Mehrschicht-Verbindungsstruktur und Herstellungsverfahren dafür | |
DE69323628T2 (de) | Chip-verbindung mit gasdurchlässiger ätzsperrschicht | |
DE102008016425B4 (de) | Verfahren zur Strukturierung einer Metallisierungsschicht durch Verringerung der durch Lackentfernung hervorgerufenen Schäden des dielektrischen Materials | |
DE69826934T2 (de) | Verfahren zur Herstellung einer Doppel-Damaszener Struktur | |
DE69837313T2 (de) | Verfahren zur Herstellung von koplanaren Metal/isolierenden mehrlagigen Schichten unter Verwendung eines damaszenen Prozesses mit fliesfähiger Opferoxyd | |
DE102010064289B4 (de) | Größenreduzierung von Kontaktelementen und Kontaktdurchführungen in einem Halbleiterbauelement durch Einbau eines zusätzlichen Abschrägungsmaterials | |
DE69327600T2 (de) | Herstellungsverfahren von Submikronkontakten | |
DE102010063780A1 (de) | Halbleiterbauelement mit einer Kontaktstruktur mit geringerer parasitärer Kapazität | |
DE10260619B4 (de) | Verfahren zur Herstellung einer Deckschicht mit antireflektierenden Eigenschaften auf einem Dielektrikum mit kleinem ε | |
DE10347428B4 (de) | Herstellungsverfahren für ein DRAM hoher Dichte mit reduziertem Peripherievorrichtungsbereich | |
DE102008054069A1 (de) | Reduzierte Scheibendurchbiegung in Halbleitern durch Verspannungstechniken im Metallisierungssystem | |
DE10162905B4 (de) | Neuartiges Konsolidierungsverfahren für die Übergangskontaktätzung für DT-basierte DRAM-Bauelemente mit weniger als 150 NM | |
DE102008044988A1 (de) | Verwenden einer Deckschicht in Metallisierungssystemen von Halbleiterbauelementen als CMP- und Ätzstoppschicht | |
DE10328350A1 (de) | Isolierende Deckschicht und leitende Deckschicht in Halbleiterbauelementen mit magnetischen Materiallagen | |
DE19822048A1 (de) | Verfahren zum Ätzen von Tantaloxidschichten | |
EP1118122B1 (de) | Integrierte schaltungsanordnung und verfahren zu deren herstellung | |
DE69932664T2 (de) | Verfahren und Vorrichtung zum Schutz eines Gebietes, welches einem zu ätzenden Gebiet benachbart ist, und Verfahren zur Herstellung einer Sicherung | |
EP1711958B1 (de) | Verfahren zum Herstellen eines Kondensators mit lokal erhöhter dielektrischer Konstante und eines Zwischendielektrikums mit niedriger dielektrischer Konstante | |
DE10358556B4 (de) | Ausbildung selbstjustierender Kontakte unter Verwendung von Doppelten-SiN-Abstandschichten | |
DE102005024944B3 (de) | Kontaktstruktur für einen Stack-DRAM-Speicherkondensator | |
DE10347458A1 (de) | Seitenwand-Abstandshalterstruktur für einen Selbstausrichtkontakt und Verfahren zur Herstellung derselben | |
DE10219841B4 (de) | Kontaktplugausbildung für Bauelemente mit gestapelten Kondensatoren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8327 | Change in the person/name/address of the patent owner |
Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |