JP3551944B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3551944B2 JP3551944B2 JP2001224688A JP2001224688A JP3551944B2 JP 3551944 B2 JP3551944 B2 JP 3551944B2 JP 2001224688 A JP2001224688 A JP 2001224688A JP 2001224688 A JP2001224688 A JP 2001224688A JP 3551944 B2 JP3551944 B2 JP 3551944B2
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- insulating layer
- layer
- semiconductor device
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 40
- 239000000758 substrate Substances 0.000 claims description 11
- 239000010410 layer Substances 0.000 description 159
- 150000004767 nitrides Chemical class 0.000 description 30
- 239000011229 interlayer Substances 0.000 description 24
- 239000003870 refractory metal Substances 0.000 description 19
- 229910052751 metal Inorganic materials 0.000 description 16
- 239000002184 metal Substances 0.000 description 16
- 238000002844 melting Methods 0.000 description 14
- 230000008018 melting Effects 0.000 description 14
- 238000000034 method Methods 0.000 description 14
- 239000000463 material Substances 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 238000007664 blowing Methods 0.000 description 5
- 238000002161 passivation Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- 230000002950 deficient Effects 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- UPSOBXZLFLJAKK-UHFFFAOYSA-N ozone;tetraethyl silicate Chemical compound [O-][O+]=O.CCO[Si](OCC)(OCC)OCC UPSOBXZLFLJAKK-UHFFFAOYSA-N 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ヒューズを含む半導体装置に関し、特に、レーザ光照射により溶断されるヒューズを含む半導体装置に関する。
【０００２】
【背景技術】
現在、半導体装置においては、製造工程で発生する欠陥によって不良となった回路を代替するために、代用回路があらかじめ組み込まれている。例えば、半導体記憶装置においては、製造工程で発生する不良の多くがメモリセル部で発生するため、一般に、ワード線またはビット線を単位とした冗長メモリセルが複数個設置される。この冗長メモリセルを制御する回路を冗長回路という。この冗長回路は、半導体装置を構成する１チップ内に不良素子が発生した場合、この不良素子に対応するアドレスを有するヒューズ素子にレーザ光を照射して、このヒューズ素子を溶断することで、不良素子を正常な素子に切り替える機能を有する。
【０００３】
ところで、近年の半導体装置の高集積化の要請によりメモリが微細化され、これに伴い、ヒューズ素子自体も微細化されている。ヒューズ素子の信頼性は、半導体記憶装置の歩留まりに影響を与えるため、信頼性の高いヒューズ素子の溶断が望まれている。ヒューズ溶断の信頼性を向上することができれば、半導体装置の歩留まりを高めることができる。
【０００４】
【発明が解決しようとする課題】
本発明の目的は、歩留まりが良好な半導体装置を提供することにある。
【０００５】
【課題を解決するための手段】
（半導体装置）
本発明の半導体装置は、
第１の絶縁層と、
前記第１の絶縁層上に所定のピッチで配列された複数のヒューズであって、レーザ光照射により溶断されるヒューズと、
前記ヒューズの側面および上面を覆うように形成された第２の絶縁層と、を含むことを特徴とする。
【０００６】
この構成によれば、前記ヒューズの材質や膜厚、および構造に応じて前記第２の絶縁層の膜厚を調製することにより、安定した前記ヒューズの溶断が可能となる。その結果、歩留まりの向上を図ることができる。
【０００７】
本発明の半導体装置の好ましい態様としては、次の（１）〜（３）が例示できる。
【０００８】
（１）１のヒューズを覆う前記第２の絶縁層は、該１のヒューズに隣接するヒューズを覆う前記第２の絶縁層と連続することが望ましい。
【０００９】
（２）前記ヒューズは、半導体基板上に形成された開口部の底部に形成されることが望ましい。
【００１０】
（３）さらに、多層配線構造を有する回路部を含み、
前記ヒューズは、前記回路部を構成する１の配線層と同じレベルの層に形成されていることが望ましい。
【００１１】
この場合、前記ヒューズは、前記回路部を構成する配線層のうち、最上の配線層と同じレベルの層に形成されていることが望ましい。
【００１２】
また、この場合、前記ヒューズの膜厚は、前記回路部を構成する１の配線層の膜厚とほぼ等しいことが望ましい。
【００１３】
【発明の実施の形態】
以下、本発明の好適な実施の形態について、図面を参照しながら説明する。
【００１４】
（装置の構造）
図１は、本発明の一実施の形態にかかる半導体装置を模式的に示す断面図である。図１においては、ヒューズ２０の長手方向と垂直な面でヒューズ２０を切断した場合の断面を示す。図２は、図１に示す半導体装置に形成されたヒューズ２０を模式的に示す平面図である。
【００１５】
本実施の形態にかかる半導体装置は、図１に示すように、多層配線構造を有する回路部１２０と、レーザ光の照射により溶断されるヒューズ２０を複数個含むヒューズ部１１０とを含む。なお、図１においては、溶断前のヒューズ２０の構造を示す。
【００１６】
回路部１２０およびヒューズ部１１０はともに、半導体基板であるシリコン基板１０上に形成されている。シリコン基板１０の上には、シリコン基板１０側から順に第１層目〜第４層目の層間絶縁層３２，３４，３６，３８が積層されている。第１層目〜第４層目の層間絶縁層３２，３４，３６，３８は、酸化シリコン、ＦＳＧ（フッ素ドープされた酸化シリコン；ｆｌｕｏｒｉｎｅ ｄｏｐｅｄ ｓｉｌｉｃｏｎ ｏｘｉｄｅ）、またはこれらを積層したものからなるのが望ましい。第１層目〜第４層目の層間絶縁層３２，３４，３６，３８にはそれぞれ、所定の位置にスルーホール（図示せず）が形成され、このスルーホール内に導電性材料が埋め込まれてコンタクト部（図示せず）が形成されており、このコンタクト部によって、各層間絶縁層の上下に形成された配線層同士が電気的に接続されている。さらに、第４層目の層間絶縁層３８の上には、例えば窒化シリコン層からなるパッシベーション層４０が形成されている。
【００１７】
回路部１２０は、トランジスタ等の素子を含む回路を含む。かかる回路としては、記憶回路、液晶駆動回路、またはキャパシタや抵抗素子が形成されたアナログ回路等が挙げられる。また、前記記憶回路としては、例えば、ＤＲＡＭ、ＳＲＡＭ、フラッシュメモリ等が挙げられる。
【００１８】
回路部１２０には、回路部１２０に含まれるメモリ等を構成するトランジスタや他の素子（図示せず）と電気的に接続する複数の配線層（図１では配線層５０，６０のみを示す）が形成されている。図１に示す半導体装置においては、配線層５０は第２層目の層間絶縁層３４上に形成されており、配線層６０は第３層目の層間絶縁層（第１の絶縁層）３６上に形成されている。
【００１９】
ヒューズ部１１０は、図１に示すように、シリコン基板１０上に形成された開口部１６を含む領域である。開口部１６は、図３に示す半導体装置の所定の領域を、パッシベーション層４０側から第４層目の層間絶縁層３８までエッチングすることにより形成される。ヒューズ２０はこの開口部１６の底部１６ａに形成される。
【００２０】
図１に示す半導体装置においては、ヒューズ２０は、回路部１２０に形成された配線層６０と同じレベルの層に形成されている。配線層６０およびヒューズ２０は同一のパターニング工程により形成することができる。この場合、配線層６０およびヒューズ２０はともに第３層目の層間絶縁層（第１の絶縁層）３６上に形成され、ほぼ等しい膜厚を有し、かつ、同一の材料によって形成される。例えば、配線層６０およびヒューズ２０は導電性材料、例えば、アルミニウム、銅、ポリシリコン、タングステン、およびチタンから形成することができる。
【００２１】
本実施の形態の半導体装置においては、回路部１２０を構成する配線層のうち、最上の配線層６０と同じレベルの層にヒューズ２０が形成されている場合を示す。最上の配線層６０と同じレベルの層にヒューズ２０を形成することにより、ヒューズ２０形成のために開口部１６を形成する際に、エッチングにより除去する絶縁層の量を少なくすることができ、エッチング工程に要する時間を短縮することができる。なお、ヒューズ２０を形成する位置は最上の配線層６０と同じレベルの層に限定されるわけではなく、他の配線層と同じレベルの層（例えば配線層５０と同じレベルの層）に形成することもできる。
【００２２】
また、図１に示す半導体装置においては、ヒューズ２０の上面および底面にはそれぞれ、高融点金属の窒化物層２２，２４が形成されている。高融点金属の窒化物層２２，２４は、高融点金属の窒化物層、あるいは高融点金属の窒化物層と高融点金属層との積層からなる。
【００２３】
高融点金属の窒化物層２２，２４としては、例えば、窒化チタン、あるいは窒化チタンおよびチタンからなる積層が例示できる。同様に、回路部１２０を構成する配線層６０の上面および底面にもそれぞれ高融点金属の窒化物層６２，６４が形成されている。高融点金属の窒化物層６２，６４も、ヒューズ２０の上面および底面にそれぞれ形成される高融点金属の窒化物層２２，２４と同じ工程で形成することができる。 高融点金属の窒化物層６２，６４は、配線層６０の信頼性（ストレスマイグレーション耐性およびエレクトロマイグレーション耐性など）を向上させるために形成される。さらに、窒化物層６４は、配線層６０を加工する際のフォトリソグラフィ工程において反射防止膜として使用される。
【００２４】
さらに、配線層５０は、ヒューズ２０および配線層６０とほぼ同様の工程にて形成する。したがって、ヒューズ２０および配線層６０と同様に、配線層５０の上面および底面にはそれぞれ、高融点金属層の窒化物層５２，５４が形成される。この高融点金属層の窒化物層５２，５４は、高融点金属の窒化物層６２，６４と同様の機能を有する。
【００２５】
ヒューズ２０は、図１および図２で示すように、開口部１６の底部１６ａに、所定のピッチで配列している。また、ヒューズ２０の側面および上面は第２の絶縁層１９に覆われている。本実施の形態の半導体装置においては、ヒューズ２０の上に高融点金属の窒化物層２４が形成されているため、ヒューズ２０の上面は高融点金属の窒化物層２４を介して第２の絶縁層１９で覆われている。また、ヒューズ２０の上面および底面にそれぞれ高融点金属の窒化物層２２，２４が形成されていることから、ヒューズ２０と同様に、高融点金属の窒化物層２２，２４の側面は第２の絶縁層１９で覆われている。
【００２６】
また、隣接するヒューズ２０間には溝１８が形成されている。各ヒューズ２０上に形成される第２の絶縁層１９は同一工程で形成される。このため、１のヒューズ２０を覆う第２の絶縁層１９は、隣接するヒューズ２０を覆う第２の絶縁層１９と連続する。
【００２７】
第２の絶縁層１９は、例えば酸化シリコンからなる。この第２の絶縁層１９は、ヒューズ２０の側面および上面にＣＶＤ法により成膜される。
【００２８】
一般に、ＣＶＤ法により形成された絶縁層は、エッチングにより所定の膜厚に形成された絶縁層と比較して面内均一性が良好である。前述したように、第２の絶縁層１９はＣＶＤ法により形成されるため、面内均一性が良好であり、ヒューズ２０毎に第２の絶縁層１９の膜厚にバラツキが少なくなる。一般に、ヒューズ上に形成された絶縁層の膜厚にバラツキがあると、ヒューズ上面側からヒューズにレーザ光を照射して溶断する場合、ヒューズが溶断されなかったり、あるいはヒューズは溶断されるもののヒューズ周辺の絶縁層にクラックが生じたりして、安定したヒューズの溶断が困難となることが多い。これに対し、第２の絶縁層１９がＣＶＤ法により形成されることにより、ヒューズ２０毎に第２の絶縁層１９の膜厚にバラツキが少なくなるため、安定したヒューズ２０の溶断が可能となる。
【００２９】
また、第２の絶縁層１９の膜厚は、安定したヒューズ２０の溶断を行なうために、第２の絶縁層１９の材質、ヒューズ２０の材質や膜厚、および用いるレーザ光の出力や波長により適宜調製することができる。特に、ヒューズ２０の材質や膜厚、および構造に応じて第２の絶縁層１９の膜厚を調製することにより、安定したヒューズ２０の溶断が可能となる。
【００３０】
（装置の製造プロセス）
次に、図１に示す本実施の形態の半導体装置の製造方法の一例について、図３および図４を参照して説明する。図３および図４は、図１に示す半導体装置の一製造工程を模式的に示す断面図である。
【００３１】
（１）まず、図３に示すように、シリコン基板１０に素子分離領域１２を形成した後、所定のパターンのレジスト（図示せず）を基板上に形成してから、イオン注入により所定の位置にウエル（図示せず）を形成する。続いて、シリコン基板１０上にトランジスタ（図示せず）を形成した後、公知のサリサイド技術によって、チタンまたはコバルト等の高融点金属を含むシリサイド層１１を形成する。つづいて、窒化シリコンを主成分とするストッパ層１４をプラズマＣＶＤ法等により形成する。
【００３２】
（２）次いで、ヒューズ部１１０においてヒューズ２０、および回路部１２０において配線層５０，６０を含む配線層（図３では配線層５０，６０のみ図示する）をそれぞれ形成するとともに、第１層目〜第４層目の層間絶縁層３２、３４、３６、３８を順次積層する。第１層目〜第４層目の層間絶縁層３２、３４、３６、３８は、ＨＤＰ（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ）法、オゾンＴＥＯＳ（ｔｅｔｒａｅｔｈｙｌｏｒｔｈｏｓｉｌｉｃａｔｅ）法、またはプラズマＣＶＤ法等によって形成し、必要に応じてＣＭＰ法で平坦化する。
【００３３】
（３）次に、ヒューズ２０の形成工程について説明する。ヒューズ２０は、配線層６０と同一の工程にて同一レベルの層に形成する。すなわち、ヒューズ２０および配線層６０はともに、第３層目の層間絶縁層（第１の絶縁層）３６上に同一の材料にて形成される。
【００３４】
まず、第３層目の層間絶縁層（第１の絶縁層）３６上に、窒化チタン等の高融点金属の窒化物層、所定の膜厚のアルミニウムからなる金属層、およびチタン等の高融点金属層と窒化チタン等の高融点金属の窒化物層との積層（いずれも図示せず）をスパッタリングにより形成し、続いて、これらの層を所定の形状にパターニングする。この工程により、前記高融点金属の窒化物層から高融点金属の窒化物層２２，６２が、アルミニウムからなる金属層からヒューズ２２および配線層６０が、および高融点金属の窒化物層と高融点金属層との積層から高融点金属層の窒化物層２４，６４がそれぞれ形成される。この工程により、図３に示すように、ヒューズ２０は配線層６０と同様の膜厚に形成される。
【００３５】
つづいて、第４層目の層間絶縁層３８を形成した後、第４層目の層間絶縁層３８の上に、窒化シリコン等からなるパシベーション層４０を形成する。
【００３６】
なお、各層間絶縁層には、配線層同士を電気的に接続するためにコンタクト部（図示せず）が形成される。コンタクト部は、各層間絶縁層を貫通するコンタクトホール（図示せず）を設け、このコンタクトホールに、例えばスパッタリング等により導電性材料を埋め込むことにより形成される。
【００３７】
次に、半導体装置の所定の領域を、パッシベーション層４０から第３層目の層間絶縁層３８までエッチングすることにより、図４に示すように、開口部１６を形成する。この工程において、ヒューズ２０が開口部１６の底部１６ａにくるように、開口部１６が形成される。また、この工程において、ヒューズ２０の側面および上面が露出するようにエッチングを行なう。この工程により、隣接するヒューズ２０の間には、溝１７が形成される。
【００３８】
つづいて、ヒューズ２０の側面および上面に、例えば、プラズマＣＶＤ法や、ＨＤＰ法や、オゾンＴＥＯＳ法等のＣＶＤ法により、例えば酸化シリコンからなる第２の絶縁層１９を形成する。すなわち、高融点金属の窒化物層２２，２４およびヒューズ２０の側面、ならびに第３層目の層間絶縁層（第１の絶縁層）３６および高融点金属の窒化物層２４の上面に、第２の絶縁層１９を成膜する。ここで、第２の絶縁層１９の膜厚は、安定したヒューズ２０の溶断を行なうために、第２の絶縁層１９の材質、ヒューズ２０の材質や膜厚、および用いるレーザ光の出力や波長により適宜調製する。特に、ヒューズ２０の材質や膜厚、および構造に応じて第２の絶縁層１９の膜厚を調製することで、安定したヒューズ２０の溶断が可能となる。
【００３９】
上記工程では、第２の絶縁層１９は、ヒューズ２０の側面および上面が露出するようにエッチングされた後、ＣＶＤ法により形成される。すなわち、図４に示すように、ヒューズ２０の側面および上面に形成された第４層目の層間絶縁層３８が除去された後、図１に示すように、露出したヒューズ２０の側面および上面に、ＣＶＤ法により所定の膜厚を有する第２の絶縁層１９が形成される。このため、ヒューズ２０毎に第２の絶縁層１９の膜厚にバラツキが少なく、安定したヒューズ２０の溶断が可能となる。以上の工程により、図１および図２に示すヒューズ２０が得られる。
【００４０】
（ヒューズの溶断方法）
続いて、図３および図４に示す工程にて得られた半導体装置に形成されたヒューズ２０の溶断工程の一例について、図５および図６を参照して説明する。図５は、ヒューズ２０の溶断工程を模式的に示す断面図である。図６は、溶断されたヒューズ２７を模式的に示す断面図である。
【００４１】
図５に示すように、図示されない冗長メモリセルを使用するために、対応するヒューズ２０に、レーザ光源（図示せず）からレーザ光１９を照射する。これにより、レーザ光１９が照射されたヒューズ２０が溶断される。レーザ光の波長や出力等は、ヒューズ２０、ヒューズ２０の上面に形成される高融点金属層の窒化物層２４、および高融点金属層の窒化物層２４上に形成される第２の絶縁層１９それぞれの材質や膜厚によって適宜決定される。
【００４２】
図５に示す工程により溶断されたヒューズ２７の模式図を図６に示す。図５に示す工程によりヒューズ２０が溶断されると、ヒューズ２０とともに、高融点金属層の窒化物層２２，２４、および第２の絶縁層１９のうちヒューズ２０上に形成された部分が除去される。この工程により、図６に示すように、溶断されたヒューズ２７には、第２の絶縁層１９のうち除去されなかった部分１９ａが残り、ヒューズ２０が形成されていた部分には溝２１が形成される。
【００４３】
以上の工程により、本実施の形態の半導体装置においては、ヒューズ２０の側面および上面が第２の絶縁層１９で覆われているため、前述した理由により、安定したヒューズ２０の溶断を行なうことができる。その結果、歩留まりの向上を図ることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態にかかる半導体装置を模式的に示す断面図である。
【図２】図１に示す半導体装置に形成されたヒューズを模式的に示す平面図である。
【図３】図１に示す半導体装置の一製造工程を模式的に示す断面図である。
【図４】図１に示す半導体装置の一製造工程を模式的に示す断面図である。
【図５】図１に示す半導体装置に対するヒューズの溶断工程を模式的に示す断面図である。
【図６】図５に示す工程によって溶断されたヒューズを模式的に示す断面図である。
【符号の説明】
１０ シリコン基板
１１ シリサイド層
１２ 素子分離領域
１４ ストッパ層
１６ 開口部
１６ａ 開口部１６の底部
１７，１８，２１ 溝
１９ 第２の絶縁層
２９ レーザ光
２０ ヒューズ
２２，２４ 高融点金属層の窒化物層
２７ 溶断されたヒューズ
３２ 第１層目の層間絶縁層
３４ 第２層目の層間絶縁層
３６ 第３層目の層間絶縁層（第１の絶縁層）
３８ 第４層目の層間絶縁層
４０ パッシベーション層
５０，６０ 配線層
５２，５４，６２，６４ 高融点金属層の窒化物層
１１０ ヒューズ部
１２０ 回路部
【発明の属する技術分野】
本発明は、ヒューズを含む半導体装置に関し、特に、レーザ光照射により溶断されるヒューズを含む半導体装置に関する。
【０００２】
【背景技術】
現在、半導体装置においては、製造工程で発生する欠陥によって不良となった回路を代替するために、代用回路があらかじめ組み込まれている。例えば、半導体記憶装置においては、製造工程で発生する不良の多くがメモリセル部で発生するため、一般に、ワード線またはビット線を単位とした冗長メモリセルが複数個設置される。この冗長メモリセルを制御する回路を冗長回路という。この冗長回路は、半導体装置を構成する１チップ内に不良素子が発生した場合、この不良素子に対応するアドレスを有するヒューズ素子にレーザ光を照射して、このヒューズ素子を溶断することで、不良素子を正常な素子に切り替える機能を有する。
【０００３】
ところで、近年の半導体装置の高集積化の要請によりメモリが微細化され、これに伴い、ヒューズ素子自体も微細化されている。ヒューズ素子の信頼性は、半導体記憶装置の歩留まりに影響を与えるため、信頼性の高いヒューズ素子の溶断が望まれている。ヒューズ溶断の信頼性を向上することができれば、半導体装置の歩留まりを高めることができる。
【０００４】
【発明が解決しようとする課題】
本発明の目的は、歩留まりが良好な半導体装置を提供することにある。
【０００５】
【課題を解決するための手段】
（半導体装置）
本発明の半導体装置は、
第１の絶縁層と、
前記第１の絶縁層上に所定のピッチで配列された複数のヒューズであって、レーザ光照射により溶断されるヒューズと、
前記ヒューズの側面および上面を覆うように形成された第２の絶縁層と、を含むことを特徴とする。
【０００６】
この構成によれば、前記ヒューズの材質や膜厚、および構造に応じて前記第２の絶縁層の膜厚を調製することにより、安定した前記ヒューズの溶断が可能となる。その結果、歩留まりの向上を図ることができる。
【０００７】
本発明の半導体装置の好ましい態様としては、次の（１）〜（３）が例示できる。
【０００８】
（１）１のヒューズを覆う前記第２の絶縁層は、該１のヒューズに隣接するヒューズを覆う前記第２の絶縁層と連続することが望ましい。
【０００９】
（２）前記ヒューズは、半導体基板上に形成された開口部の底部に形成されることが望ましい。
【００１０】
（３）さらに、多層配線構造を有する回路部を含み、
前記ヒューズは、前記回路部を構成する１の配線層と同じレベルの層に形成されていることが望ましい。
【００１１】
この場合、前記ヒューズは、前記回路部を構成する配線層のうち、最上の配線層と同じレベルの層に形成されていることが望ましい。
【００１２】
また、この場合、前記ヒューズの膜厚は、前記回路部を構成する１の配線層の膜厚とほぼ等しいことが望ましい。
【００１３】
【発明の実施の形態】
以下、本発明の好適な実施の形態について、図面を参照しながら説明する。
【００１４】
（装置の構造）
図１は、本発明の一実施の形態にかかる半導体装置を模式的に示す断面図である。図１においては、ヒューズ２０の長手方向と垂直な面でヒューズ２０を切断した場合の断面を示す。図２は、図１に示す半導体装置に形成されたヒューズ２０を模式的に示す平面図である。
【００１５】
本実施の形態にかかる半導体装置は、図１に示すように、多層配線構造を有する回路部１２０と、レーザ光の照射により溶断されるヒューズ２０を複数個含むヒューズ部１１０とを含む。なお、図１においては、溶断前のヒューズ２０の構造を示す。
【００１６】
回路部１２０およびヒューズ部１１０はともに、半導体基板であるシリコン基板１０上に形成されている。シリコン基板１０の上には、シリコン基板１０側から順に第１層目〜第４層目の層間絶縁層３２，３４，３６，３８が積層されている。第１層目〜第４層目の層間絶縁層３２，３４，３６，３８は、酸化シリコン、ＦＳＧ（フッ素ドープされた酸化シリコン；ｆｌｕｏｒｉｎｅ ｄｏｐｅｄ ｓｉｌｉｃｏｎ ｏｘｉｄｅ）、またはこれらを積層したものからなるのが望ましい。第１層目〜第４層目の層間絶縁層３２，３４，３６，３８にはそれぞれ、所定の位置にスルーホール（図示せず）が形成され、このスルーホール内に導電性材料が埋め込まれてコンタクト部（図示せず）が形成されており、このコンタクト部によって、各層間絶縁層の上下に形成された配線層同士が電気的に接続されている。さらに、第４層目の層間絶縁層３８の上には、例えば窒化シリコン層からなるパッシベーション層４０が形成されている。
【００１７】
回路部１２０は、トランジスタ等の素子を含む回路を含む。かかる回路としては、記憶回路、液晶駆動回路、またはキャパシタや抵抗素子が形成されたアナログ回路等が挙げられる。また、前記記憶回路としては、例えば、ＤＲＡＭ、ＳＲＡＭ、フラッシュメモリ等が挙げられる。
【００１８】
回路部１２０には、回路部１２０に含まれるメモリ等を構成するトランジスタや他の素子（図示せず）と電気的に接続する複数の配線層（図１では配線層５０，６０のみを示す）が形成されている。図１に示す半導体装置においては、配線層５０は第２層目の層間絶縁層３４上に形成されており、配線層６０は第３層目の層間絶縁層（第１の絶縁層）３６上に形成されている。
【００１９】
ヒューズ部１１０は、図１に示すように、シリコン基板１０上に形成された開口部１６を含む領域である。開口部１６は、図３に示す半導体装置の所定の領域を、パッシベーション層４０側から第４層目の層間絶縁層３８までエッチングすることにより形成される。ヒューズ２０はこの開口部１６の底部１６ａに形成される。
【００２０】
図１に示す半導体装置においては、ヒューズ２０は、回路部１２０に形成された配線層６０と同じレベルの層に形成されている。配線層６０およびヒューズ２０は同一のパターニング工程により形成することができる。この場合、配線層６０およびヒューズ２０はともに第３層目の層間絶縁層（第１の絶縁層）３６上に形成され、ほぼ等しい膜厚を有し、かつ、同一の材料によって形成される。例えば、配線層６０およびヒューズ２０は導電性材料、例えば、アルミニウム、銅、ポリシリコン、タングステン、およびチタンから形成することができる。
【００２１】
本実施の形態の半導体装置においては、回路部１２０を構成する配線層のうち、最上の配線層６０と同じレベルの層にヒューズ２０が形成されている場合を示す。最上の配線層６０と同じレベルの層にヒューズ２０を形成することにより、ヒューズ２０形成のために開口部１６を形成する際に、エッチングにより除去する絶縁層の量を少なくすることができ、エッチング工程に要する時間を短縮することができる。なお、ヒューズ２０を形成する位置は最上の配線層６０と同じレベルの層に限定されるわけではなく、他の配線層と同じレベルの層（例えば配線層５０と同じレベルの層）に形成することもできる。
【００２２】
また、図１に示す半導体装置においては、ヒューズ２０の上面および底面にはそれぞれ、高融点金属の窒化物層２２，２４が形成されている。高融点金属の窒化物層２２，２４は、高融点金属の窒化物層、あるいは高融点金属の窒化物層と高融点金属層との積層からなる。
【００２３】
高融点金属の窒化物層２２，２４としては、例えば、窒化チタン、あるいは窒化チタンおよびチタンからなる積層が例示できる。同様に、回路部１２０を構成する配線層６０の上面および底面にもそれぞれ高融点金属の窒化物層６２，６４が形成されている。高融点金属の窒化物層６２，６４も、ヒューズ２０の上面および底面にそれぞれ形成される高融点金属の窒化物層２２，２４と同じ工程で形成することができる。 高融点金属の窒化物層６２，６４は、配線層６０の信頼性（ストレスマイグレーション耐性およびエレクトロマイグレーション耐性など）を向上させるために形成される。さらに、窒化物層６４は、配線層６０を加工する際のフォトリソグラフィ工程において反射防止膜として使用される。
【００２４】
さらに、配線層５０は、ヒューズ２０および配線層６０とほぼ同様の工程にて形成する。したがって、ヒューズ２０および配線層６０と同様に、配線層５０の上面および底面にはそれぞれ、高融点金属層の窒化物層５２，５４が形成される。この高融点金属層の窒化物層５２，５４は、高融点金属の窒化物層６２，６４と同様の機能を有する。
【００２５】
ヒューズ２０は、図１および図２で示すように、開口部１６の底部１６ａに、所定のピッチで配列している。また、ヒューズ２０の側面および上面は第２の絶縁層１９に覆われている。本実施の形態の半導体装置においては、ヒューズ２０の上に高融点金属の窒化物層２４が形成されているため、ヒューズ２０の上面は高融点金属の窒化物層２４を介して第２の絶縁層１９で覆われている。また、ヒューズ２０の上面および底面にそれぞれ高融点金属の窒化物層２２，２４が形成されていることから、ヒューズ２０と同様に、高融点金属の窒化物層２２，２４の側面は第２の絶縁層１９で覆われている。
【００２６】
また、隣接するヒューズ２０間には溝１８が形成されている。各ヒューズ２０上に形成される第２の絶縁層１９は同一工程で形成される。このため、１のヒューズ２０を覆う第２の絶縁層１９は、隣接するヒューズ２０を覆う第２の絶縁層１９と連続する。
【００２７】
第２の絶縁層１９は、例えば酸化シリコンからなる。この第２の絶縁層１９は、ヒューズ２０の側面および上面にＣＶＤ法により成膜される。
【００２８】
一般に、ＣＶＤ法により形成された絶縁層は、エッチングにより所定の膜厚に形成された絶縁層と比較して面内均一性が良好である。前述したように、第２の絶縁層１９はＣＶＤ法により形成されるため、面内均一性が良好であり、ヒューズ２０毎に第２の絶縁層１９の膜厚にバラツキが少なくなる。一般に、ヒューズ上に形成された絶縁層の膜厚にバラツキがあると、ヒューズ上面側からヒューズにレーザ光を照射して溶断する場合、ヒューズが溶断されなかったり、あるいはヒューズは溶断されるもののヒューズ周辺の絶縁層にクラックが生じたりして、安定したヒューズの溶断が困難となることが多い。これに対し、第２の絶縁層１９がＣＶＤ法により形成されることにより、ヒューズ２０毎に第２の絶縁層１９の膜厚にバラツキが少なくなるため、安定したヒューズ２０の溶断が可能となる。
【００２９】
また、第２の絶縁層１９の膜厚は、安定したヒューズ２０の溶断を行なうために、第２の絶縁層１９の材質、ヒューズ２０の材質や膜厚、および用いるレーザ光の出力や波長により適宜調製することができる。特に、ヒューズ２０の材質や膜厚、および構造に応じて第２の絶縁層１９の膜厚を調製することにより、安定したヒューズ２０の溶断が可能となる。
【００３０】
（装置の製造プロセス）
次に、図１に示す本実施の形態の半導体装置の製造方法の一例について、図３および図４を参照して説明する。図３および図４は、図１に示す半導体装置の一製造工程を模式的に示す断面図である。
【００３１】
（１）まず、図３に示すように、シリコン基板１０に素子分離領域１２を形成した後、所定のパターンのレジスト（図示せず）を基板上に形成してから、イオン注入により所定の位置にウエル（図示せず）を形成する。続いて、シリコン基板１０上にトランジスタ（図示せず）を形成した後、公知のサリサイド技術によって、チタンまたはコバルト等の高融点金属を含むシリサイド層１１を形成する。つづいて、窒化シリコンを主成分とするストッパ層１４をプラズマＣＶＤ法等により形成する。
【００３２】
（２）次いで、ヒューズ部１１０においてヒューズ２０、および回路部１２０において配線層５０，６０を含む配線層（図３では配線層５０，６０のみ図示する）をそれぞれ形成するとともに、第１層目〜第４層目の層間絶縁層３２、３４、３６、３８を順次積層する。第１層目〜第４層目の層間絶縁層３２、３４、３６、３８は、ＨＤＰ（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ）法、オゾンＴＥＯＳ（ｔｅｔｒａｅｔｈｙｌｏｒｔｈｏｓｉｌｉｃａｔｅ）法、またはプラズマＣＶＤ法等によって形成し、必要に応じてＣＭＰ法で平坦化する。
【００３３】
（３）次に、ヒューズ２０の形成工程について説明する。ヒューズ２０は、配線層６０と同一の工程にて同一レベルの層に形成する。すなわち、ヒューズ２０および配線層６０はともに、第３層目の層間絶縁層（第１の絶縁層）３６上に同一の材料にて形成される。
【００３４】
まず、第３層目の層間絶縁層（第１の絶縁層）３６上に、窒化チタン等の高融点金属の窒化物層、所定の膜厚のアルミニウムからなる金属層、およびチタン等の高融点金属層と窒化チタン等の高融点金属の窒化物層との積層（いずれも図示せず）をスパッタリングにより形成し、続いて、これらの層を所定の形状にパターニングする。この工程により、前記高融点金属の窒化物層から高融点金属の窒化物層２２，６２が、アルミニウムからなる金属層からヒューズ２２および配線層６０が、および高融点金属の窒化物層と高融点金属層との積層から高融点金属層の窒化物層２４，６４がそれぞれ形成される。この工程により、図３に示すように、ヒューズ２０は配線層６０と同様の膜厚に形成される。
【００３５】
つづいて、第４層目の層間絶縁層３８を形成した後、第４層目の層間絶縁層３８の上に、窒化シリコン等からなるパシベーション層４０を形成する。
【００３６】
なお、各層間絶縁層には、配線層同士を電気的に接続するためにコンタクト部（図示せず）が形成される。コンタクト部は、各層間絶縁層を貫通するコンタクトホール（図示せず）を設け、このコンタクトホールに、例えばスパッタリング等により導電性材料を埋め込むことにより形成される。
【００３７】
次に、半導体装置の所定の領域を、パッシベーション層４０から第３層目の層間絶縁層３８までエッチングすることにより、図４に示すように、開口部１６を形成する。この工程において、ヒューズ２０が開口部１６の底部１６ａにくるように、開口部１６が形成される。また、この工程において、ヒューズ２０の側面および上面が露出するようにエッチングを行なう。この工程により、隣接するヒューズ２０の間には、溝１７が形成される。
【００３８】
つづいて、ヒューズ２０の側面および上面に、例えば、プラズマＣＶＤ法や、ＨＤＰ法や、オゾンＴＥＯＳ法等のＣＶＤ法により、例えば酸化シリコンからなる第２の絶縁層１９を形成する。すなわち、高融点金属の窒化物層２２，２４およびヒューズ２０の側面、ならびに第３層目の層間絶縁層（第１の絶縁層）３６および高融点金属の窒化物層２４の上面に、第２の絶縁層１９を成膜する。ここで、第２の絶縁層１９の膜厚は、安定したヒューズ２０の溶断を行なうために、第２の絶縁層１９の材質、ヒューズ２０の材質や膜厚、および用いるレーザ光の出力や波長により適宜調製する。特に、ヒューズ２０の材質や膜厚、および構造に応じて第２の絶縁層１９の膜厚を調製することで、安定したヒューズ２０の溶断が可能となる。
【００３９】
上記工程では、第２の絶縁層１９は、ヒューズ２０の側面および上面が露出するようにエッチングされた後、ＣＶＤ法により形成される。すなわち、図４に示すように、ヒューズ２０の側面および上面に形成された第４層目の層間絶縁層３８が除去された後、図１に示すように、露出したヒューズ２０の側面および上面に、ＣＶＤ法により所定の膜厚を有する第２の絶縁層１９が形成される。このため、ヒューズ２０毎に第２の絶縁層１９の膜厚にバラツキが少なく、安定したヒューズ２０の溶断が可能となる。以上の工程により、図１および図２に示すヒューズ２０が得られる。
【００４０】
（ヒューズの溶断方法）
続いて、図３および図４に示す工程にて得られた半導体装置に形成されたヒューズ２０の溶断工程の一例について、図５および図６を参照して説明する。図５は、ヒューズ２０の溶断工程を模式的に示す断面図である。図６は、溶断されたヒューズ２７を模式的に示す断面図である。
【００４１】
図５に示すように、図示されない冗長メモリセルを使用するために、対応するヒューズ２０に、レーザ光源（図示せず）からレーザ光１９を照射する。これにより、レーザ光１９が照射されたヒューズ２０が溶断される。レーザ光の波長や出力等は、ヒューズ２０、ヒューズ２０の上面に形成される高融点金属層の窒化物層２４、および高融点金属層の窒化物層２４上に形成される第２の絶縁層１９それぞれの材質や膜厚によって適宜決定される。
【００４２】
図５に示す工程により溶断されたヒューズ２７の模式図を図６に示す。図５に示す工程によりヒューズ２０が溶断されると、ヒューズ２０とともに、高融点金属層の窒化物層２２，２４、および第２の絶縁層１９のうちヒューズ２０上に形成された部分が除去される。この工程により、図６に示すように、溶断されたヒューズ２７には、第２の絶縁層１９のうち除去されなかった部分１９ａが残り、ヒューズ２０が形成されていた部分には溝２１が形成される。
【００４３】
以上の工程により、本実施の形態の半導体装置においては、ヒューズ２０の側面および上面が第２の絶縁層１９で覆われているため、前述した理由により、安定したヒューズ２０の溶断を行なうことができる。その結果、歩留まりの向上を図ることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態にかかる半導体装置を模式的に示す断面図である。
【図２】図１に示す半導体装置に形成されたヒューズを模式的に示す平面図である。
【図３】図１に示す半導体装置の一製造工程を模式的に示す断面図である。
【図４】図１に示す半導体装置の一製造工程を模式的に示す断面図である。
【図５】図１に示す半導体装置に対するヒューズの溶断工程を模式的に示す断面図である。
【図６】図５に示す工程によって溶断されたヒューズを模式的に示す断面図である。
【符号の説明】
１０ シリコン基板
１１ シリサイド層
１２ 素子分離領域
１４ ストッパ層
１６ 開口部
１６ａ 開口部１６の底部
１７，１８，２１ 溝
１９ 第２の絶縁層
２９ レーザ光
２０ ヒューズ
２２，２４ 高融点金属層の窒化物層
２７ 溶断されたヒューズ
３２ 第１層目の層間絶縁層
３４ 第２層目の層間絶縁層
３６ 第３層目の層間絶縁層（第１の絶縁層）
３８ 第４層目の層間絶縁層
４０ パッシベーション層
５０，６０ 配線層
５２，５４，６２，６４ 高融点金属層の窒化物層
１１０ ヒューズ部
１２０ 回路部
Claims (5)
- 第１の絶縁層と、
前記第１の絶縁層上に所定のピッチで配列された複数のヒューズであって、レーザ光照射により溶断されるヒューズと、
前記ヒューズの側面および上面を覆うように形成された第２の絶縁層と、を含み、
前記第２の絶縁層は、ＣＶＤ法で形成され、かつ、１のヒューズを覆う該第２の絶縁層は、該１のヒューズに隣接するヒューズを覆う該第２の絶縁層と連続する、半導体装置。 - 請求項１において、
前記ヒューズは、半導体基板上に形成された開口部の底部に形成される、半導体装置。 - 請求項１または２において、
さらに、多層配線構造を有する回路部を含み、
前記ヒューズは、前記回路部を構成する１の配線層と同じレベルの層に形成されている、半導体装置。 - 請求項３において、
前記ヒューズは、前記回路部を構成する配線層のうち、最上の配線層と同じレベルの層に形成されている、半導体装置。 - 請求項３において、
前記ヒューズの膜厚は、前記回路部を構成する１の配線層の膜厚とほぼ等しい、半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001224688A JP3551944B2 (ja) | 2001-07-25 | 2001-07-25 | 半導体装置 |
| CNB021269556A CN100420015C (zh) | 2001-07-25 | 2002-07-24 | 半导体器件 |
| US10/202,028 US20030038339A1 (en) | 2001-07-25 | 2002-07-25 | Semiconductor devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001224688A JP3551944B2 (ja) | 2001-07-25 | 2001-07-25 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003037166A JP2003037166A (ja) | 2003-02-07 |
| JP3551944B2 true JP3551944B2 (ja) | 2004-08-11 |
Family
ID=19057807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001224688A Expired - Fee Related JP3551944B2 (ja) | 2001-07-25 | 2001-07-25 | 半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20030038339A1 (ja) |
| JP (1) | JP3551944B2 (ja) |
| CN (1) | CN100420015C (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003037164A (ja) | 2001-07-25 | 2003-02-07 | Seiko Epson Corp | 半導体装置 |
| JP3485110B2 (ja) | 2001-07-25 | 2004-01-13 | セイコーエプソン株式会社 | 半導体装置 |
| US6737345B1 (en) * | 2002-09-10 | 2004-05-18 | Taiwan Semiconductor Manufacturing Company | Scheme to define laser fuse in dual damascene CU process |
| TW200531253A (en) * | 2003-09-19 | 2005-09-16 | Koninkl Philips Electronics Nv | Fuse structure for maintaining passivation integrity |
| KR100519799B1 (ko) | 2004-03-25 | 2005-10-10 | 삼성전자주식회사 | 반도체 소자의 퓨즈영역 및 그 제조방법 |
| KR100534102B1 (ko) | 2004-04-21 | 2005-12-06 | 삼성전자주식회사 | 반도체 기억소자의 퓨즈 영역들 및 그 제조방법들 |
| KR100735757B1 (ko) * | 2006-01-12 | 2007-07-06 | 삼성전자주식회사 | 퓨즈 영역 및 그의 제조방법 |
| KR101046229B1 (ko) * | 2009-03-17 | 2011-07-04 | 주식회사 하이닉스반도체 | 퓨즈를 포함하는 반도체 장치 |
| JP2013157468A (ja) * | 2012-01-30 | 2013-08-15 | Asahi Kasei Electronics Co Ltd | 半導体装置の製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1187521A (ja) * | 1997-09-12 | 1999-03-30 | Toshiba Microelectron Corp | 半導体装置及びその製造方法 |
| US5955380A (en) * | 1997-09-30 | 1999-09-21 | Siemens Aktiengesellschaft | Endpoint detection method and apparatus |
| JPH11260922A (ja) * | 1998-03-13 | 1999-09-24 | Toshiba Corp | 半導体装置及びその製造方法 |
| US6486526B1 (en) * | 1999-01-04 | 2002-11-26 | International Business Machines Corporation | Crack stop between neighboring fuses for protection from fuse blow damage |
| JP2000268699A (ja) * | 1999-03-18 | 2000-09-29 | Toshiba Corp | フューズ回路 |
-
2001
- 2001-07-25 JP JP2001224688A patent/JP3551944B2/ja not_active Expired - Fee Related
-
2002
- 2002-07-24 CN CNB021269556A patent/CN100420015C/zh not_active Expired - Fee Related
- 2002-07-25 US US10/202,028 patent/US20030038339A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20030038339A1 (en) | 2003-02-27 |
| JP2003037166A (ja) | 2003-02-07 |
| CN100420015C (zh) | 2008-09-17 |
| CN1399329A (zh) | 2003-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7556989B2 (en) | Semiconductor device having fuse pattern and methods of fabricating the same | |
| TW522538B (en) | Semiconductor device and method of manufacturing the semiconductor device | |
| US6265778B1 (en) | Semiconductor device with a multi-level interconnection structure | |
| JP2000114382A (ja) | 半導体装置 | |
| JP2005311372A (ja) | 半導体記憶素子のヒューズ領域及びその製造方法 | |
| JPH07202002A (ja) | 冗長回路を有する半導体装置およびその製造方法 | |
| JP3551944B2 (ja) | 半導体装置 | |
| JP2002043432A (ja) | 半導体装置およびその製造方法 | |
| JP3485110B2 (ja) | 半導体装置 | |
| JP3584928B2 (ja) | 半導体装置 | |
| JP2003224187A (ja) | 半導体素子のヒューズ及びその形成法 | |
| JP4083441B2 (ja) | ヒューズを備えた半導体装置及びヒューズ切断方法 | |
| JP2005197602A (ja) | 半導体装置およびその製造方法 | |
| JPH0945782A (ja) | 冗長手段を有する半導体装置及びその製造方法 | |
| US6876015B2 (en) | Semiconductor devices | |
| US20070170544A1 (en) | Semiconductor device with metal fuses | |
| JP3178438B2 (ja) | 半導体装置及びその製造方法 | |
| JP3506369B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| KR20070054278A (ko) | 반도체 소자의 퓨즈구조 및 퓨즈 형성방법 | |
| KR101062820B1 (ko) | 반도체 장치의 퓨즈 및 그 제조방법 | |
| KR100838920B1 (ko) | 금속 퓨즈를 갖는 반도체 디바이스 | |
| JP2004303991A (ja) | 半導体装置及びその製造方法 | |
| KR100557958B1 (ko) | 반도체 장치의 퓨즈 박스 형성 방법 | |
| KR101025738B1 (ko) | 반도체 장치의 퓨즈 및 그 제조방법 | |
| JP2004335735A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031111 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040113 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040317 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040406 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040419 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080514 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |