JP3584928B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3584928B2 JP3584928B2 JP2002007712A JP2002007712A JP3584928B2 JP 3584928 B2 JP3584928 B2 JP 3584928B2 JP 2002007712 A JP2002007712 A JP 2002007712A JP 2002007712 A JP2002007712 A JP 2002007712A JP 3584928 B2 JP3584928 B2 JP 3584928B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- fuse
- wiring
- semiconductor device
- protective layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
【０００１】
【発明の属する技術分野】
本発明は、ヒューズを含む半導体装置に関する。
【０００２】
【背景技術】
現在、半導体装置においては、製造工程で発生する欠陥によって不良となった回路を代替するために、代用回路があらかじめ組み込まれている。例えば、半導体記憶装置においては、製造工程で発生する不良の多くがメモリセル部で発生するため、一般に、ワード線またはビット線を単位とした冗長メモリセルが複数個設置される。この冗長メモリセルを制御する回路を冗長回路という。この冗長回路は、半導体装置を構成する１チップ内に不良素子が発生した場合、この不良素子に対応するアドレスを有するヒューズにレーザ光を照射して、このヒューズを溶断することで、不良素子を正常な素子に切り替える機能を有する。
【０００３】
ヒューズを溶断するためには、パッシベーション層を開口しなければならない。その場合、水分やその他の汚染物質がパッシベーション層の開口部から層間絶縁層内に侵入し、ヒューズや回路配線を腐食したり、半導体素子の特性を変化させたりする危険性がある。とくに、近年、微細化・高集積化に伴い層間絶縁層に低誘電率膜が用いられることがある。このような膜は、透湿性、吸湿性が高く、前記のような不具合が発生しやすい。そこで、ヒューズについては、少々の腐食が起きても断線や短絡しないように、配線を太くし、また隣接する配線との間隔を広くする必要がある。さらに、こうしたパッシベーション層の開口部の周囲には、金属配線層を用いたガードリングを形成して、半導体素子や回路配線の形成されている領域への水分や汚染物質等の侵入を防止する必要がある。
【０００４】
【発明が解決しようとする課題】
しかしながら、半導体装置の微細化・高集積化とともにヒューズの数が増加し、こうしたヒューズ領域がチップ面積中にしめる割合が大きくなっている。このことは、チップ面積の縮小を妨げ、レイアウト設計の自由度を減らす要因となる。
【０００５】
本発明の目的は、微細化・高集積化に適した信頼性の高いヒューズを備えた半導体装置を提供することである。
【０００６】
【課題を解決するための手段】
本発明の半導体装置は、半導体基板の上方に形成された第１層間絶縁層と、前記第１層間絶縁層の上方に形成された、レーザ光により溶断可能なヒューズを含む配線層と、前記ヒューズを構成する配線層の上方に形成された第１保護層と、前記第１保護層の上方に形成された第２層間絶縁層と、を備える。
【０００７】
本発明によれば、ヒューズを構成する配線層上に、第１保護層を形成することにより、水分や不純物などの汚染物質がヒューズを構成する配線層に侵入することを防ぎ、腐食を防止できる。レーザーで溶断するヒューズを形成する場合、その上方にあるパッシベーション層は、開口部を有しており、ヒューズを溶断する際の衝撃により、ヒューズの上の層間絶縁層が破壊されることから、水分や不純物などの汚染物質は、主にヒューズの上方から侵入する場合が多い。すなわち、ヒューズの、とくに、上方に第１保護層を形成することで、汚染物質の侵入防止の効果を高めることができる。また、通常のプロセスによりヒューズの上に第１保護層を形成すると、同時にヒューズの側面も第１保護層に覆われるため、さらに、汚染物質の侵入防止の効果を高めることができる。
【０００８】
本発明は、下記の態様をとることができる。
【０００９】
（Ａ）本発明の半導体装置は、さらに、前記第１層間絶縁層と前記ヒューズを含む配線層との間に形成された第２保護層を備えることができる。
【００１０】
この態様によれば、ヒューズを構成する配線層の下方に第２保護層を形成することにより、この第２保護層より下方に形成されている配線層や半導体素子に、水分や不純物などの汚染物質が侵入することを防ぐことができる。そして、ガードリング等が必ずしも必要ではない。また、ヒューズが第１保護層および第２保護層に覆われることによりヒューズを保護する効果も高くなる。
【００１１】
（Ｂ）本発明の半導体装置において、前記第１保護層または前記第２保護層は、前記第２層間絶縁層に比して水分または不純物の拡散速度が低い層であることができる。
【００１２】
この態様によれば、水分または不純物の拡散を抑えることができ、ヒューズを保護する効果を高めることができる。
【００１３】
（Ｃ）本発明の半導体装置において、前記第１保護層または前記第２保護層は、窒化シリコン膜であることができる。
【００１４】
（Ｄ）本発明の半導体装置において、前記第２保護層は、ヒューズを溶断する際に破壊されない厚さを有することができる。
【００１５】
（Ｅ）本発明の半導体装置は、さらに、多層配線構造を有する回路部を備え、前記ヒューズは、前記多層配線のうち１つの配線層と同一の層に形成されることができる。
【００１６】
（Ｆ）前記ヒューズを回路部の配線層の１つと同じ層に形成する場合、前記ヒューズは、前記多層配線のうちの最上の配線層と同一層に形成されることができる。
【００１７】
（Ｇ）このような半導体装置において、さらに、前記第２層間絶縁層の上方に形成されたパッシベーション層と、前記ヒューズが形成された領域上の前記パッシベーション層に形成された開口部と、を備え、前記開口部の鉛直下方であって前記ヒューズよりも下層に、前記回路部を構成する少なくとも１層の配線層が形成されることができる。
【００１８】
この態様によれば、前記ヒューズの形成される領域の下層を回路部を構成する領域として用いることができる。このため、本発明による半導体装置は、微細化を図りやすく、またレイアウト設計の自由度を高めることができる。
【００１９】
【発明の実施の形態】
以下、本発明の実施の形態について図１を参照しながら説明する。図１は、本発明の一実施形態にかかる半導体装置を模式的に示す断面図である。
【００２０】
本実施の形態にかかる半導体装置は、図１に示すように、多層配線構造を有する回路部１２０と、レーザ光の照射により溶断されるヒューズ２０を複数個含むヒューズ部１１０とを含む。
【００２１】
回路部１２０およびヒューズ部１１０はともに、シリコン基板１０上に形成されている。なお、基板はシリコン基板に限らず半導体領域を含む基板であれば良く、例えば、ＧａＡｓ基板、ＳｉＧｅ基板、絶縁体上に薄膜のシリコン層を有するＳＯＩ基板などが挙げられる。
【００２２】
シリコン基板１０の上には、シリコン基板１０側から順に第１層目〜第４層目の層間絶縁層３２，３４，３６，３８が形成されている。第３層目の層間絶縁層（第１層間絶縁層）３６と第４層目の層間絶縁層（第２層間絶縁層）３８との間には、第１保護層４０および第２保護層４２が形成されている。第１層目〜第４層目の層間絶縁層３２，３４，３６，３８は、酸化シリコン、ＦＳＧ（フッ素ドープされた酸化シリコン；ｆｌｕｏｒｉｎｅ ｄｏｐｅｄ ｓｉｌｉｃａｔｅ ｇｌａｓｓ）、またはこれらを積層したものから形成されるのが好ましい。なお、本実施の形態では、第１保護層４０および第２保護層４２が第３層目の層間絶縁層３６と第４層目の層間絶縁層３８との間に形成したが、これに限定されず、第１保護層４０と第２保護層４２との間に、ヒューズ２０が位置するように形成されればよい。
【００２３】
第１層目〜第４層目の層間絶縁層３２，３４，３６，３８にはそれぞれ、所定の位置にスルーホール（図示せず）が形成されている。このスルーホール内には導電性材料が埋め込まれてコンタクト部（図示せず）が形成されている。このコンタクト部によって、各層間絶縁層の上下に形成された配線層同士が電気的に接続されている。さらに、第４層目の層間絶縁層３８の上には、たとえば窒化シリコン膜からなるパッシベーション層８０が形成されている。
【００２４】
まず、回路部１２０について説明する。回路部１２０は、トランジスタ等の素子を含む回路を含む。かかる回路としては、記憶回路、液晶駆動回路、またはキャパシタや抵抗素子が形成されたアナログ回路等が挙げられる。また、前記記憶回路としては、たとえば、ＤＲＡＭ、ＳＲＡＭ、フラッシュメモリ等が挙げられる。
【００２５】
回路部１２０には、回路部１２０に含まれるメモリ等を構成するトランジスタや他の素子（図示せず）と電気的に接続する複数の配線層（図１では配線層６０，７０のみを示す）が形成されている。図１に示す半導体装置においては、配線層６０は第２層目の層間絶縁層３４上に形成されており、配線層７０は第２保護層４２の上に形成されている。
【００２６】
次にヒューズ部１１０について説明する。ヒューズ部１１０は、図１に示すように、シリコン基板１０上に形成された、開口部１６を含む領域である。開口部１６は、半導体装置の所定の領域を、層間絶縁層３８の途中までエッチングすることにより形成される。ヒューズ２０は、第２保護層４２の上方に形成されている。そして、ヒューズ２０の上方には第１保護層４０が形成されている。すなわち、ヒューズ２０は、第１保護層４０と第２保護層４２との間に位置する構造になっており、その底面は第２保護層４２に覆われ、上面および側面は第１保護層４０に覆われている。
【００２７】
本実施の形態にかかる半導体装置によれば、ヒューズ２０が構成される配線層の上には、第１保護層４０が形成されている。そのため、水分や不純物などの汚染物質がヒューズ２０を構成する配線層に侵入することを防ぎ、腐食を防止できる。
【００２８】
また、レーザーで溶断するヒューズ２０を形成する場合、その上方にあるパッシベーション層８０は、開口部を有する。そして、ヒューズ２０を溶断する際の衝撃により、ヒューズ２０の上の層間絶縁層３８が破壊される。そのため、水分や不純物などの汚染物質は、主にヒューズ２０の上方から侵入する場合が多いが、本実施の形態によれば、ヒューズ２０の上方に第１保護層４０が形成されているため、汚染物質の侵入を防止することができる。また、第２保護層４２が、ヒューズ２０が構成されている配線層の下方に形成されていることにより、下方に形成されている配線層や半導体素子に、水分や不純物などの汚染物質が侵入することを防ぐことができる。
【００２９】
第１保護層４０および第２保護層４２の材質としては、前記第４層目の層間絶縁層３８に比して水分または不純物の拡散速度が低い層で形成されていることが好ましく、たとえば、窒化シリコン膜を用いることができる。第１保護層４０は、ヒューズ２０を溶断する際に破壊されない程度の膜厚を有しており、また、ヒューズ２０を溶断後においても、保護層として水分や不純物などの汚染物質の侵入を防ぐために十分な膜厚を有している。第１保護層４０の膜厚は、具体的には、１００ｎｍ〜２００ｎｍである。第２保護層４２の膜厚は、ヒューズ２０の溶断が困難にならない程度の膜厚を有し、具体的には、２０ｎｍ〜５０ｎｍである。
【００３０】
第１保護層４０の上方には、第４層目の層間絶縁層３８が形成されている。第１保護層４０および第２保護層４２に覆われたヒューズ２０は、第４層目の層間絶縁層３８によって埋め込まれており、隣接するヒューズ２０同士は第４層目の層間絶縁層３８によって絶縁されている。
【００３１】
図１に示す半導体装置においては、ヒューズ２０は、回路部１２０に形成された配線層７０と同じレベルの層に形成されている。配線層７０およびヒューズ２０は同一のパターニング工程により形成することができる。したがって、配線層７０およびヒューズ２０はともに第２保護層４２上に形成され、ほぼ等しい膜厚を有し、かつ、同一の材料によって形成される。たとえば、配線層７０およびヒューズ２０はアルミニウム、銅、ポリシリコン、タングステン、またはチタンから形成することができる。
【００３２】
本実施の形態では、ヒューズ２０の下方に、回路部１２０を構成する配線層の一つが形成されている。このような場合、第１保護層４０および第２保護層４２があるため、水分や汚染物質などの侵入を防ぐことができる。
【００３３】
また、図１に示す半導体装置においては、ヒューズ２０の上面および底面にはそれぞれ、高融点金属の窒化物層（図示せず）が形成されている。同様に、回路部１２０を構成する配線層６０、７０の上面および底面にもそれぞれ高融点金属の窒化物層（図示せず）が形成されている。
【００３４】
配線層６０、７０の上面および底面に形成される高融点金属の窒化物層は、配線層６０、７０の信頼性（ストレスマイグレーション耐性およびエレクトロマイグレーション耐性など）を向上させるために形成される。さらに、上面に形成された窒化物層は、配線層６０、７０を加工する際のフォトリソグラフィ工程において反射防止膜として使用される。
【００３５】
次に、図１に示す本実施の形態の半導体装置の製造方法の一例について説明する。
【００３６】
まず、シリコン基板１０に素子分離領域１２を形成した後、所定のパターンのレジスト（図示せず）を基板上に形成してから、イオン注入により所定の位置にウエル（図示せず）を形成する。続いて、シリコン基板１０上の回路部１２０において、トランジスタ（図示せず）を形成した後、公知のサリサイド技術によって、チタンまたはコバルト等の高融点金属を含むシリサイド層（図示せず）を形成する。つづいて、窒化シリコン膜を主成分とするストッパ層（図示せず）をプラズマＣＶＤ法等により形成する。
【００３７】
次いで、ヒューズ部１１０において配線層５０およびヒューズ２０を形成し、回路部１２０において配線層６０，７０を含む配線層（配線層６０，７０のみ図示する）をそれぞれ形成する。それぞれの工程に合わせて第１層目〜第３層目の層間絶縁層３２、３４、３６、窒化シリコン膜からなる第２保護層４２、第１保護層４０、および第４層目の層間絶縁層３８を形成する。第１層目〜第４層目の層間絶縁層３２，３４，３６，３８は、ＨＤＰ法、オゾンＴＥＯＳ（ｔｅｔｒａｅｔｈｙｌｏｒｔｈｏｓｉｌｉｃａｔｅ）法、プラズマＣＶＤ法、またはスピンコート法などの塗布方法（ＳＯＧを利用した方法）等によって形成し、必要に応じてＣＭＰ法で平坦化する。第１保護層４０は、プラズマＣＶＤ法、熱ＣＶＤ法などにより形成され、窒化シリコン膜以外にオキシナイトライド膜または窒化シリコン膜を含む積層膜などを用いることができる。
【００３８】
ヒューズ２０は、配線層７０と同一の工程にて同一レベルの層に形成する。すなわち、ヒューズ２０および配線層７０はともに、第２保護層４２上に形成され、同一の材料にて形成される。
【００３９】
以下、ヒューズ２０の形成工程について説明する。
【００４０】
まず、第１層目から第３層目の層間絶縁層３２、３４、３６を形成した後、第３層目の層間絶縁層３６上に、第２保護層４２となる窒化シリコン膜の層を形成する。第２保護層４２の上に窒化チタン等の高融点金属の窒化物層、アルミニウムからなる金属層、およびチタン等の高融点金属層と窒化チタン等の高融点金属の窒化物層との積層（いずれも図示せず）をスパッタリングにより形成し、ついで、これらの層を所定の形状にパターニングする。この工程により、アルミニウムからなる金属層からヒューズ２０および配線層７０が形成される。また、ヒューズ２０および配線層７０の底面には、高融点金属の窒化物層が形成され、上面には、高融点金属の窒化物層と高融点金属層との積層からなる高融点金属の窒化物層が形成される。次に、ヒューズ２０および配線層７０の上方に第１保護層４０となる窒化シリコン膜の層が形成される。形成方法や材質については、第２保護層４２と同様である。
【００４１】
また、各層間絶縁層には、配線層同士を電気的に接続するためにコンタクト部（図示せず）を形成する。コンタクト部は、各層間絶縁層を貫通するコンタクトホール（図示せず）を設け、このコンタクトホールに、たとえばスパッタリング等により導電性材料を埋め込むことにより形成される。さらに、第４層目の層間絶縁層３８を形成した後、第４層目の層間絶縁層３８の上に、パッシベーション層８０を形成する。パッシベーション層８０は、窒化シリコン膜などで構成される。
【００４２】
次に、半導体装置の所定の領域を、パッシベーション層８０側から第４層目の層間絶縁層３８の途中までエッチングすることにより、図１に示すように、開口部１６を形成する。この工程において、ヒューズ２０が開口部１６の底部１６ａの下方にくるように、開口部１６が形成される。また、図１に示すようにヒューズ２０上部が第４層目の層間絶縁層３８で覆われるように、第４層目の層間絶縁層３８をエッチングする。すなわち、少なくともヒューズ２０が露出しないように、第４層目の層間絶縁層３８をエッチングする。
【００４３】
以上説明したように、本発明の半導体装置によれば、ヒューズ２０の外周が窒化シリコン膜などの耐湿性に優れた第１保護層４０、４２に覆われているため水分の侵入などによる配線の腐食を防ぐことができる。また、第４層間絶縁層３８をＳＯＧ膜で構成した場合、ＳＯＧ膜は吸湿性が強くヒューズの信頼性に問題を起こすことがあるが、そのような問題を防ぐことができる。
【００４４】
ヒューズ部１１０の下方に、たとえば、配線層５０のような回路部を構成する配線層を設ける場合においては、第１保護層４０が水分や汚染物質の侵入を防ぎ、配線層の信頼性を高めることができる。
【００４５】
なお、本発明は、本実施の形態に限定されない。たとえば、ヒューズの開口部１６を取り囲むようにガードリングを設けることができる。また、回路部１２０を構成する配線層のうち、最上の配線層と同じレベルの層にヒューズ２０が形成されているについて説明したが、ヒューズ２０を形成する位置はこの層に限定されるわけではなく、他の配線層と同じレベルの層に形成することもできる。
【図面の簡単な説明】
【図１】本発明の半導体装置の断面を模式的に示した図である。
【符号の説明】
１０ 半導体装置
１２ 素子分離領域
１６ 開口部
１６ａ 開口部の底部
２０ ヒューズ
３２、３４、３６、３８ 層間絶縁層
４０ 第１保護層
４２ 第２保護層
５０、６０、７０ 配線層
８０ パッシベーション層
【発明の属する技術分野】
本発明は、ヒューズを含む半導体装置に関する。
【０００２】
【背景技術】
現在、半導体装置においては、製造工程で発生する欠陥によって不良となった回路を代替するために、代用回路があらかじめ組み込まれている。例えば、半導体記憶装置においては、製造工程で発生する不良の多くがメモリセル部で発生するため、一般に、ワード線またはビット線を単位とした冗長メモリセルが複数個設置される。この冗長メモリセルを制御する回路を冗長回路という。この冗長回路は、半導体装置を構成する１チップ内に不良素子が発生した場合、この不良素子に対応するアドレスを有するヒューズにレーザ光を照射して、このヒューズを溶断することで、不良素子を正常な素子に切り替える機能を有する。
【０００３】
ヒューズを溶断するためには、パッシベーション層を開口しなければならない。その場合、水分やその他の汚染物質がパッシベーション層の開口部から層間絶縁層内に侵入し、ヒューズや回路配線を腐食したり、半導体素子の特性を変化させたりする危険性がある。とくに、近年、微細化・高集積化に伴い層間絶縁層に低誘電率膜が用いられることがある。このような膜は、透湿性、吸湿性が高く、前記のような不具合が発生しやすい。そこで、ヒューズについては、少々の腐食が起きても断線や短絡しないように、配線を太くし、また隣接する配線との間隔を広くする必要がある。さらに、こうしたパッシベーション層の開口部の周囲には、金属配線層を用いたガードリングを形成して、半導体素子や回路配線の形成されている領域への水分や汚染物質等の侵入を防止する必要がある。
【０００４】
【発明が解決しようとする課題】
しかしながら、半導体装置の微細化・高集積化とともにヒューズの数が増加し、こうしたヒューズ領域がチップ面積中にしめる割合が大きくなっている。このことは、チップ面積の縮小を妨げ、レイアウト設計の自由度を減らす要因となる。
【０００５】
本発明の目的は、微細化・高集積化に適した信頼性の高いヒューズを備えた半導体装置を提供することである。
【０００６】
【課題を解決するための手段】
本発明の半導体装置は、半導体基板の上方に形成された第１層間絶縁層と、前記第１層間絶縁層の上方に形成された、レーザ光により溶断可能なヒューズを含む配線層と、前記ヒューズを構成する配線層の上方に形成された第１保護層と、前記第１保護層の上方に形成された第２層間絶縁層と、を備える。
【０００７】
本発明によれば、ヒューズを構成する配線層上に、第１保護層を形成することにより、水分や不純物などの汚染物質がヒューズを構成する配線層に侵入することを防ぎ、腐食を防止できる。レーザーで溶断するヒューズを形成する場合、その上方にあるパッシベーション層は、開口部を有しており、ヒューズを溶断する際の衝撃により、ヒューズの上の層間絶縁層が破壊されることから、水分や不純物などの汚染物質は、主にヒューズの上方から侵入する場合が多い。すなわち、ヒューズの、とくに、上方に第１保護層を形成することで、汚染物質の侵入防止の効果を高めることができる。また、通常のプロセスによりヒューズの上に第１保護層を形成すると、同時にヒューズの側面も第１保護層に覆われるため、さらに、汚染物質の侵入防止の効果を高めることができる。
【０００８】
本発明は、下記の態様をとることができる。
【０００９】
（Ａ）本発明の半導体装置は、さらに、前記第１層間絶縁層と前記ヒューズを含む配線層との間に形成された第２保護層を備えることができる。
【００１０】
この態様によれば、ヒューズを構成する配線層の下方に第２保護層を形成することにより、この第２保護層より下方に形成されている配線層や半導体素子に、水分や不純物などの汚染物質が侵入することを防ぐことができる。そして、ガードリング等が必ずしも必要ではない。また、ヒューズが第１保護層および第２保護層に覆われることによりヒューズを保護する効果も高くなる。
【００１１】
（Ｂ）本発明の半導体装置において、前記第１保護層または前記第２保護層は、前記第２層間絶縁層に比して水分または不純物の拡散速度が低い層であることができる。
【００１２】
この態様によれば、水分または不純物の拡散を抑えることができ、ヒューズを保護する効果を高めることができる。
【００１３】
（Ｃ）本発明の半導体装置において、前記第１保護層または前記第２保護層は、窒化シリコン膜であることができる。
【００１４】
（Ｄ）本発明の半導体装置において、前記第２保護層は、ヒューズを溶断する際に破壊されない厚さを有することができる。
【００１５】
（Ｅ）本発明の半導体装置は、さらに、多層配線構造を有する回路部を備え、前記ヒューズは、前記多層配線のうち１つの配線層と同一の層に形成されることができる。
【００１６】
（Ｆ）前記ヒューズを回路部の配線層の１つと同じ層に形成する場合、前記ヒューズは、前記多層配線のうちの最上の配線層と同一層に形成されることができる。
【００１７】
（Ｇ）このような半導体装置において、さらに、前記第２層間絶縁層の上方に形成されたパッシベーション層と、前記ヒューズが形成された領域上の前記パッシベーション層に形成された開口部と、を備え、前記開口部の鉛直下方であって前記ヒューズよりも下層に、前記回路部を構成する少なくとも１層の配線層が形成されることができる。
【００１８】
この態様によれば、前記ヒューズの形成される領域の下層を回路部を構成する領域として用いることができる。このため、本発明による半導体装置は、微細化を図りやすく、またレイアウト設計の自由度を高めることができる。
【００１９】
【発明の実施の形態】
以下、本発明の実施の形態について図１を参照しながら説明する。図１は、本発明の一実施形態にかかる半導体装置を模式的に示す断面図である。
【００２０】
本実施の形態にかかる半導体装置は、図１に示すように、多層配線構造を有する回路部１２０と、レーザ光の照射により溶断されるヒューズ２０を複数個含むヒューズ部１１０とを含む。
【００２１】
回路部１２０およびヒューズ部１１０はともに、シリコン基板１０上に形成されている。なお、基板はシリコン基板に限らず半導体領域を含む基板であれば良く、例えば、ＧａＡｓ基板、ＳｉＧｅ基板、絶縁体上に薄膜のシリコン層を有するＳＯＩ基板などが挙げられる。
【００２２】
シリコン基板１０の上には、シリコン基板１０側から順に第１層目〜第４層目の層間絶縁層３２，３４，３６，３８が形成されている。第３層目の層間絶縁層（第１層間絶縁層）３６と第４層目の層間絶縁層（第２層間絶縁層）３８との間には、第１保護層４０および第２保護層４２が形成されている。第１層目〜第４層目の層間絶縁層３２，３４，３６，３８は、酸化シリコン、ＦＳＧ（フッ素ドープされた酸化シリコン；ｆｌｕｏｒｉｎｅ ｄｏｐｅｄ ｓｉｌｉｃａｔｅ ｇｌａｓｓ）、またはこれらを積層したものから形成されるのが好ましい。なお、本実施の形態では、第１保護層４０および第２保護層４２が第３層目の層間絶縁層３６と第４層目の層間絶縁層３８との間に形成したが、これに限定されず、第１保護層４０と第２保護層４２との間に、ヒューズ２０が位置するように形成されればよい。
【００２３】
第１層目〜第４層目の層間絶縁層３２，３４，３６，３８にはそれぞれ、所定の位置にスルーホール（図示せず）が形成されている。このスルーホール内には導電性材料が埋め込まれてコンタクト部（図示せず）が形成されている。このコンタクト部によって、各層間絶縁層の上下に形成された配線層同士が電気的に接続されている。さらに、第４層目の層間絶縁層３８の上には、たとえば窒化シリコン膜からなるパッシベーション層８０が形成されている。
【００２４】
まず、回路部１２０について説明する。回路部１２０は、トランジスタ等の素子を含む回路を含む。かかる回路としては、記憶回路、液晶駆動回路、またはキャパシタや抵抗素子が形成されたアナログ回路等が挙げられる。また、前記記憶回路としては、たとえば、ＤＲＡＭ、ＳＲＡＭ、フラッシュメモリ等が挙げられる。
【００２５】
回路部１２０には、回路部１２０に含まれるメモリ等を構成するトランジスタや他の素子（図示せず）と電気的に接続する複数の配線層（図１では配線層６０，７０のみを示す）が形成されている。図１に示す半導体装置においては、配線層６０は第２層目の層間絶縁層３４上に形成されており、配線層７０は第２保護層４２の上に形成されている。
【００２６】
次にヒューズ部１１０について説明する。ヒューズ部１１０は、図１に示すように、シリコン基板１０上に形成された、開口部１６を含む領域である。開口部１６は、半導体装置の所定の領域を、層間絶縁層３８の途中までエッチングすることにより形成される。ヒューズ２０は、第２保護層４２の上方に形成されている。そして、ヒューズ２０の上方には第１保護層４０が形成されている。すなわち、ヒューズ２０は、第１保護層４０と第２保護層４２との間に位置する構造になっており、その底面は第２保護層４２に覆われ、上面および側面は第１保護層４０に覆われている。
【００２７】
本実施の形態にかかる半導体装置によれば、ヒューズ２０が構成される配線層の上には、第１保護層４０が形成されている。そのため、水分や不純物などの汚染物質がヒューズ２０を構成する配線層に侵入することを防ぎ、腐食を防止できる。
【００２８】
また、レーザーで溶断するヒューズ２０を形成する場合、その上方にあるパッシベーション層８０は、開口部を有する。そして、ヒューズ２０を溶断する際の衝撃により、ヒューズ２０の上の層間絶縁層３８が破壊される。そのため、水分や不純物などの汚染物質は、主にヒューズ２０の上方から侵入する場合が多いが、本実施の形態によれば、ヒューズ２０の上方に第１保護層４０が形成されているため、汚染物質の侵入を防止することができる。また、第２保護層４２が、ヒューズ２０が構成されている配線層の下方に形成されていることにより、下方に形成されている配線層や半導体素子に、水分や不純物などの汚染物質が侵入することを防ぐことができる。
【００２９】
第１保護層４０および第２保護層４２の材質としては、前記第４層目の層間絶縁層３８に比して水分または不純物の拡散速度が低い層で形成されていることが好ましく、たとえば、窒化シリコン膜を用いることができる。第１保護層４０は、ヒューズ２０を溶断する際に破壊されない程度の膜厚を有しており、また、ヒューズ２０を溶断後においても、保護層として水分や不純物などの汚染物質の侵入を防ぐために十分な膜厚を有している。第１保護層４０の膜厚は、具体的には、１００ｎｍ〜２００ｎｍである。第２保護層４２の膜厚は、ヒューズ２０の溶断が困難にならない程度の膜厚を有し、具体的には、２０ｎｍ〜５０ｎｍである。
【００３０】
第１保護層４０の上方には、第４層目の層間絶縁層３８が形成されている。第１保護層４０および第２保護層４２に覆われたヒューズ２０は、第４層目の層間絶縁層３８によって埋め込まれており、隣接するヒューズ２０同士は第４層目の層間絶縁層３８によって絶縁されている。
【００３１】
図１に示す半導体装置においては、ヒューズ２０は、回路部１２０に形成された配線層７０と同じレベルの層に形成されている。配線層７０およびヒューズ２０は同一のパターニング工程により形成することができる。したがって、配線層７０およびヒューズ２０はともに第２保護層４２上に形成され、ほぼ等しい膜厚を有し、かつ、同一の材料によって形成される。たとえば、配線層７０およびヒューズ２０はアルミニウム、銅、ポリシリコン、タングステン、またはチタンから形成することができる。
【００３２】
本実施の形態では、ヒューズ２０の下方に、回路部１２０を構成する配線層の一つが形成されている。このような場合、第１保護層４０および第２保護層４２があるため、水分や汚染物質などの侵入を防ぐことができる。
【００３３】
また、図１に示す半導体装置においては、ヒューズ２０の上面および底面にはそれぞれ、高融点金属の窒化物層（図示せず）が形成されている。同様に、回路部１２０を構成する配線層６０、７０の上面および底面にもそれぞれ高融点金属の窒化物層（図示せず）が形成されている。
【００３４】
配線層６０、７０の上面および底面に形成される高融点金属の窒化物層は、配線層６０、７０の信頼性（ストレスマイグレーション耐性およびエレクトロマイグレーション耐性など）を向上させるために形成される。さらに、上面に形成された窒化物層は、配線層６０、７０を加工する際のフォトリソグラフィ工程において反射防止膜として使用される。
【００３５】
次に、図１に示す本実施の形態の半導体装置の製造方法の一例について説明する。
【００３６】
まず、シリコン基板１０に素子分離領域１２を形成した後、所定のパターンのレジスト（図示せず）を基板上に形成してから、イオン注入により所定の位置にウエル（図示せず）を形成する。続いて、シリコン基板１０上の回路部１２０において、トランジスタ（図示せず）を形成した後、公知のサリサイド技術によって、チタンまたはコバルト等の高融点金属を含むシリサイド層（図示せず）を形成する。つづいて、窒化シリコン膜を主成分とするストッパ層（図示せず）をプラズマＣＶＤ法等により形成する。
【００３７】
次いで、ヒューズ部１１０において配線層５０およびヒューズ２０を形成し、回路部１２０において配線層６０，７０を含む配線層（配線層６０，７０のみ図示する）をそれぞれ形成する。それぞれの工程に合わせて第１層目〜第３層目の層間絶縁層３２、３４、３６、窒化シリコン膜からなる第２保護層４２、第１保護層４０、および第４層目の層間絶縁層３８を形成する。第１層目〜第４層目の層間絶縁層３２，３４，３６，３８は、ＨＤＰ法、オゾンＴＥＯＳ（ｔｅｔｒａｅｔｈｙｌｏｒｔｈｏｓｉｌｉｃａｔｅ）法、プラズマＣＶＤ法、またはスピンコート法などの塗布方法（ＳＯＧを利用した方法）等によって形成し、必要に応じてＣＭＰ法で平坦化する。第１保護層４０は、プラズマＣＶＤ法、熱ＣＶＤ法などにより形成され、窒化シリコン膜以外にオキシナイトライド膜または窒化シリコン膜を含む積層膜などを用いることができる。
【００３８】
ヒューズ２０は、配線層７０と同一の工程にて同一レベルの層に形成する。すなわち、ヒューズ２０および配線層７０はともに、第２保護層４２上に形成され、同一の材料にて形成される。
【００３９】
以下、ヒューズ２０の形成工程について説明する。
【００４０】
まず、第１層目から第３層目の層間絶縁層３２、３４、３６を形成した後、第３層目の層間絶縁層３６上に、第２保護層４２となる窒化シリコン膜の層を形成する。第２保護層４２の上に窒化チタン等の高融点金属の窒化物層、アルミニウムからなる金属層、およびチタン等の高融点金属層と窒化チタン等の高融点金属の窒化物層との積層（いずれも図示せず）をスパッタリングにより形成し、ついで、これらの層を所定の形状にパターニングする。この工程により、アルミニウムからなる金属層からヒューズ２０および配線層７０が形成される。また、ヒューズ２０および配線層７０の底面には、高融点金属の窒化物層が形成され、上面には、高融点金属の窒化物層と高融点金属層との積層からなる高融点金属の窒化物層が形成される。次に、ヒューズ２０および配線層７０の上方に第１保護層４０となる窒化シリコン膜の層が形成される。形成方法や材質については、第２保護層４２と同様である。
【００４１】
また、各層間絶縁層には、配線層同士を電気的に接続するためにコンタクト部（図示せず）を形成する。コンタクト部は、各層間絶縁層を貫通するコンタクトホール（図示せず）を設け、このコンタクトホールに、たとえばスパッタリング等により導電性材料を埋め込むことにより形成される。さらに、第４層目の層間絶縁層３８を形成した後、第４層目の層間絶縁層３８の上に、パッシベーション層８０を形成する。パッシベーション層８０は、窒化シリコン膜などで構成される。
【００４２】
次に、半導体装置の所定の領域を、パッシベーション層８０側から第４層目の層間絶縁層３８の途中までエッチングすることにより、図１に示すように、開口部１６を形成する。この工程において、ヒューズ２０が開口部１６の底部１６ａの下方にくるように、開口部１６が形成される。また、図１に示すようにヒューズ２０上部が第４層目の層間絶縁層３８で覆われるように、第４層目の層間絶縁層３８をエッチングする。すなわち、少なくともヒューズ２０が露出しないように、第４層目の層間絶縁層３８をエッチングする。
【００４３】
以上説明したように、本発明の半導体装置によれば、ヒューズ２０の外周が窒化シリコン膜などの耐湿性に優れた第１保護層４０、４２に覆われているため水分の侵入などによる配線の腐食を防ぐことができる。また、第４層間絶縁層３８をＳＯＧ膜で構成した場合、ＳＯＧ膜は吸湿性が強くヒューズの信頼性に問題を起こすことがあるが、そのような問題を防ぐことができる。
【００４４】
ヒューズ部１１０の下方に、たとえば、配線層５０のような回路部を構成する配線層を設ける場合においては、第１保護層４０が水分や汚染物質の侵入を防ぎ、配線層の信頼性を高めることができる。
【００４５】
なお、本発明は、本実施の形態に限定されない。たとえば、ヒューズの開口部１６を取り囲むようにガードリングを設けることができる。また、回路部１２０を構成する配線層のうち、最上の配線層と同じレベルの層にヒューズ２０が形成されているについて説明したが、ヒューズ２０を形成する位置はこの層に限定されるわけではなく、他の配線層と同じレベルの層に形成することもできる。
【図面の簡単な説明】
【図１】本発明の半導体装置の断面を模式的に示した図である。
【符号の説明】
１０ 半導体装置
１２ 素子分離領域
１６ 開口部
１６ａ 開口部の底部
２０ ヒューズ
３２、３４、３６、３８ 層間絶縁層
４０ 第１保護層
４２ 第２保護層
５０、６０、７０ 配線層
８０ パッシベーション層
Claims (6)
- 半導体基板と、
前記半導体基板の上方に形成された層間絶縁層と、
前記層間絶縁層の上方に形成された第１窒化シリコン膜と、
前記第１窒化シリコン膜の上方に形成されたヒューズと、
前記ヒューズの上方に形成された保護層と、
前記保護層の上方に形成された絶縁層と、を含む、半導体装置。 - 請求項１において、
前記保護層は、第２窒化シリコン膜である、半導体装置。 - 請求項１または２において、
前記第１窒化シリコン膜は、前記ヒューズが溶断される際に、破壊されない厚さを有する、半導体装置。 - 請求項１〜３のいずれかにおいて、
さらに、多層配線を有する回路部を備え、
前記ヒューズは、前記多層配線のうち１つの配線層と同一の層に形成されている、半導体装置。 - 請求項４において、
前記ヒューズは、前記多層配線のうちの最上の配線層と同一の層に形成されている、半導体装置。 - 請求項４または５において、
さらに、前記絶縁層の上方に形成されたパッシベーション層と、を含み、
前記パッシベーション層は、前記ヒューズ上方に形成された開口部を有し、
前記開口部の鉛直下方であって、前記ヒューズよりも下層に、前記回路部を構成する少なくとも１層の配線層が形成されている、半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002007712A JP3584928B2 (ja) | 2002-01-16 | 2002-01-16 | 半導体装置 |
| US10/329,685 US20030173597A1 (en) | 2002-01-16 | 2002-12-27 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002007712A JP3584928B2 (ja) | 2002-01-16 | 2002-01-16 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003209173A JP2003209173A (ja) | 2003-07-25 |
| JP3584928B2 true JP3584928B2 (ja) | 2004-11-04 |
Family
ID=27646157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002007712A Expired - Fee Related JP3584928B2 (ja) | 2002-01-16 | 2002-01-16 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20030173597A1 (ja) |
| JP (1) | JP3584928B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004055876A (ja) * | 2002-07-22 | 2004-02-19 | Renesas Technology Corp | 半導体装置及び半導体装置の製造方法 |
| US7098491B2 (en) * | 2003-12-30 | 2006-08-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Protection circuit located under fuse window |
| JP4673557B2 (ja) * | 2004-01-19 | 2011-04-20 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| JP4603281B2 (ja) * | 2004-03-31 | 2010-12-22 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP4830455B2 (ja) * | 2005-11-10 | 2011-12-07 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| KR100770696B1 (ko) | 2006-06-20 | 2007-10-29 | 삼성전자주식회사 | 퓨즈 구조물 및 그 형성 방법 |
| JP5909980B2 (ja) * | 2011-10-12 | 2016-04-27 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| JP6219562B2 (ja) * | 2012-10-30 | 2017-10-25 | 株式会社半導体エネルギー研究所 | 表示装置及び電子機器 |
| JP6215020B2 (ja) * | 2013-01-25 | 2017-10-18 | エスアイアイ・セミコンダクタ株式会社 | 半導体装置 |
| KR102175040B1 (ko) | 2013-12-20 | 2020-11-05 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| JP6432737B2 (ja) | 2015-03-04 | 2018-12-05 | セイコーエプソン株式会社 | Ｍｅｍｓデバイス、ヘッド及び液体噴射装置 |
| JP6447819B2 (ja) * | 2015-03-10 | 2019-01-09 | セイコーエプソン株式会社 | ヘッド及び液体噴射装置 |
| US9818691B2 (en) * | 2015-03-12 | 2017-11-14 | Sii Semiconductor Corporation | Semiconductor device having a fuse element |
-
2002
- 2002-01-16 JP JP2002007712A patent/JP3584928B2/ja not_active Expired - Fee Related
- 2002-12-27 US US10/329,685 patent/US20030173597A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20030173597A1 (en) | 2003-09-18 |
| JP2003209173A (ja) | 2003-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100534096B1 (ko) | 반도체 기억소자의 퓨즈 영역 및 그 제조방법 | |
| KR100663364B1 (ko) | 퓨즈 분리 장벽을 갖는 퓨즈 영역을 구비하는 반도체소자및 그 제조방법들 | |
| US20020063305A1 (en) | Semiconductor device having fuses or anti-fuses | |
| KR101151302B1 (ko) | 집적 회로 장치의 퓨즈 구조 | |
| JP3977578B2 (ja) | 半導体装置および製造方法 | |
| JP3584928B2 (ja) | 半導体装置 | |
| JP2005109145A (ja) | 半導体装置 | |
| JPH0722513A (ja) | 半導体装置及びその製造方法 | |
| US20050218477A1 (en) | Semiconductor device and method for manufacturing the same | |
| US7064409B2 (en) | Structure and programming of laser fuse | |
| US20020014680A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP3572738B2 (ja) | 半導体装置及びその製造方法 | |
| JP4455819B2 (ja) | 半導体素子のヒューズの形成法 | |
| US7352050B2 (en) | Fuse region of a semiconductor region | |
| JP3485110B2 (ja) | 半導体装置 | |
| JP2006156960A (ja) | 半導体装置 | |
| US20080315355A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP2003037166A (ja) | 半導体装置 | |
| JP4921949B2 (ja) | 半導体装置 | |
| JPH11340434A (ja) | 半導体装置及びその製造方法 | |
| US6306746B1 (en) | Backend process for fuse link opening | |
| US6876015B2 (en) | Semiconductor devices | |
| KR100838920B1 (ko) | 금속 퓨즈를 갖는 반도체 디바이스 | |
| CN113394193B (zh) | 半导体结构及其形成方法、激光熔丝的熔断方法 | |
| KR101025738B1 (ko) | 반도체 장치의 퓨즈 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040209 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040406 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040607 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040713 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040726 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070813 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100813 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110813 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120813 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130813 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |