JP3572738B2

JP3572738B2 - 半導体装置及びその製造方法

Info

Publication number: JP3572738B2
Application number: JP22432795A
Authority: JP
Inventors: 智之古畑
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1995-08-31
Filing date: 1995-08-31
Publication date: 2004-10-06
Anticipated expiration: 2015-08-31
Also published as: JPH0969571A

Description

【０００１】
【産業上の利用分野】
本発明はヒューズ素子を備えた半導体装置に関する。
【０００２】
【従来の技術】
近年、半導体記憶装置においては、記憶容量の拡大に伴い、冗長（Ｒｅｄｕｎｄａｎｃｙ）回路を備えることにより数ビットの不良を救済し、歩留まりの向上を図ることが一般に行われている。この冗長回路への切り換え方法は多種報告されているが、特開昭６０−１７６２５０に開示されているように、レーザ照射法により冗長回路の一部であるヒューズを溶断する方法が多く採用されている。
【０００３】
また、この種の半導体装置においては、高集積、高性能化に伴い、表面段差の低減のために、半導体基板上の層間絶縁膜として、高濃度リンガラス（ＰＳＧ）膜やボロン・リンガラス（ＢＰＳＧ）膜が採用され、グラスフロー（リフロー）をすることにより表面段差の平坦化が行われている。
【０００４】
図３は、このような冗長回路を備えた従来の半導体装置の断面図を示す。
【０００５】
図において、半導体基板１上には、フィ−ルド酸化膜２と二酸化シリコン膜４を介して多結晶シリコンからなる所定パターンのヒューズ素子６が形成されている。ヒューズ素子６は、層間絶縁膜をなす二酸化シリコン膜４に形成された開孔部５を介して多結晶シリコン配線層３に接続され、内部回路につながっている。また、ヒューズ素子６上には、層間絶縁膜をなす二酸化シリコン膜７とＢＰＳＧ膜８を介しアルミ配線９とパッシベーション膜１０が形成されている。さらに、ヒューズ素子６の被溶断領域に対応してパッシベーション膜１０には開孔部１１が設けられている。なお、図中、３０は、前記開孔部１１とアルミ配線９との距離を示す。
【０００６】
【発明が解決しようとする課題】
しかしながら、この種の半導体装置においては、ヒューズ素子６の被溶断領域に対応しパッシベーション膜１０に設けられた開孔部１１において、前記ＢＰＳＧ膜８を含む層間絶縁膜が露出する。既知のように高濃度ＰＳＧ膜もしくはＢＰＳＧ膜には吸湿性があり、水分を吸うとリン酸が生成され、これが近傍のアルミ配線９を侵食し、断線の問題が発生していた。また、ヒューズ素子の溶断後に保護用の樹脂層を形成した場合においても、樹脂層は充分な耐湿性がないため、前記の信頼性上の問題があった。そこで、従来の半導体装置においては、前記開孔部１１と近傍のアルミ配線９との距離３０を２０μｍ以上と充分にとり、この問題を回避していた。しかし、この場合、素子占有面積が大きくなり、半導体装置の高集積化の障害となっていた。また、被溶断領域において、ヒューズ素子６上の二酸化シリコン膜７とＢＰＳＧ膜８からなる層間絶縁膜の膜厚は約５０００〜１００００Å程度と厚く、膜厚ばらつきが大きいため、ヒューズ溶断条件がばらつき、冗長歩留まりの低下を招いていた。
【０００７】
そこで、本発明はこのような問題点を解決するものであり、その目的とするところは、高信頼性と高溶断成功確率を有し、素子占有面積が小さい高集積化に適したヒューズ素子を具備する半導体装置を提供するところにある。
【０００８】
【課題を解決するための手段】
本発明の半導体装置は、半導体基板上方に形成されたヒューズと、前記ヒューズ素子を覆うように形成された第１の層間絶縁膜と、前記ヒューズ素子の被溶断領域の上方に形成された第１の開孔部と該第１の開孔部を囲むように形成された第２の開孔部とが設けられ、前記ヒューズ素子の少なくとも一部を覆うように形成された第２の層間絶縁膜と、前記第２の開孔部内に形成された金属層と前記第２の層間絶縁膜と前記金属層を覆うように形成されたパッシベーション膜と、を備えたことを特徴とする。
【０００９】
また、本発明の半導体装置は、前記半導体装置において、前記第２の開孔部の下には、前記ヒューズ素子より上層に位置する、少なくとも１層以上の配線層が形成されていることを特徴とする。
【００１０】
また、本発明の半導体装置は、前記半導体装置において、前記第２の層間絶縁膜に形成された前記第２の開孔部の開孔幅サイズが、チップ内に同時に形成された内部回路素子の開孔部の開孔サイズと同一であることを特徴とする。
【００１１】
また、本発明の半導体装置は、前記半導体装置において、前記金属層が、一定電位を有するチップ内の金属配線層に接続されてなることを特徴とする。
【００１２】
また、本発明の半導体装置は、前記半導体装置において、前記第１の層間絶縁膜の膜厚が、５００〜３０００Åであることを特徴とする。
【００１３】
また、本発明の半導体装置は、前記半導体装置において、前記パッシベ−ション膜が、シリコン窒化膜、オキシナイトライド膜もしくは、少なくともシリコン窒化膜を含む積層膜から選ばれてなることを特徴とする。
【００１４】
さらに、本発明の半導体装置は、前記半導体装置において、前記層間絶縁膜膜が、少なくとも高濃度リンガラス膜もしくは、ボロン・リンガラス膜を含むことを特徴とする。
【００１５】
本発明の半導体装置の製造方法は、半導体基板上に絶縁膜を介してヒューズを形成する工程と、前記ヒューズを覆うように第１の層間絶縁膜を形成する工程と、
前記第１の層間絶縁膜上に第２の層間絶縁膜を形成する工程と、前記第２の層間絶縁膜のヒューズ上方に第１の開孔部を形成する工程と、前記第２の層間絶縁膜上と前記第１の開孔部を覆うように金属配線層を形成する工程と、少なくとも前記金属配線層の前記第１の開孔部に対応する領域に前記第１の開孔部より小さい第２の開孔部を形成する工程と、前記第２の層間絶縁膜と前記金属層配線を覆うようにパッシベーション膜を形成する工程と、少なくとも前記パッシベーション膜の前記第２の開孔部に対応する領域に前記第２の開孔部より小さな第３の開孔部を形成する工程と、を有することを特徴とする。
【００１６】
また、本発明の半導体装置の製造方法は、半導体基板上に絶縁膜を介してヒューズを形成するヒューズ形成工程と、前記ヒューズを覆うように第１の層間絶縁膜を形成する第１層間絶縁膜形成工程と、前記第１の層間絶縁膜上に第２の層間絶縁膜を形成する第２層間絶縁膜形成工程と、前記第１及び第２の層間絶縁膜に、リング状の第１の開孔部を形成する第１開孔部形成工程と、金属膜を少なくとも前記第１の開孔部内に形成する金属膜形成工程と、前記第２の絶縁膜と前記金属膜を覆うようにパッシベーション膜を形成するパッシベーション膜形成工程と、前記第１の開孔部の内周側に、少なくとも前記第２の絶縁膜と前記パッシベーション膜とに第２の開孔部を設ける第２開孔部形成工程と、を有することを特徴とする。
また、本発明の半導体装置の製造方法は、前記第１層間絶縁膜形成工程後、前記第１の開孔部の下方にポリシリコン層を形成する工程を有することを特徴とする。
さらに、本発明の半導体装置の製造方法は、前記第１の層間絶縁膜は燐を含むガラスであることを特徴とする。
【００１７】
【実施例】
以下、本発明の実施例を図面を用いて具体的に説明する。
【００１８】
図１は、本発明の一実施例を示す半導体装置の平面図、図２は同じく断面図を示す。なお、図中、１〜１１、３０は上記図３の従来の半導体装置と全く同一のものである。
【００１９】
図１および図２において、この半導体装置は、半導体基板１の一主面上に、フィ−ルド酸化膜２と二酸化シリコン膜４を介して多結晶シリコンからなる所定パターンのヒューズ素子６が形成されている。このヒューズ素子６は、層間絶縁膜をなす二酸化シリコン膜４に形成された開孔部５を介して多結晶シリコン配線層３に接続され二酸化シリコン膜７とＢＰＳＧ膜８、内部回路につながっている。また、ヒューズ素子６上には、二酸化シリコン膜７とＢＰＳＧ膜８からなる層間絶縁膜を介しアルミ配線９とパッシベーッション膜１０が形成されている。さらに、ヒューズ素子６の被溶断領域に対応して、パッシベーション膜１０には開孔部１１が設けられている。また、前記開孔部１１の外周のＢＰＳＧ膜８には開孔部１２がガードリング状に設けられ、このＢＰＳＧ膜の開孔部１２端の表面および側面がアルミ層１３と前記アルミ層１３の直上に配設されたパッシベ−ション膜１０で覆われている。なお、図中、前記アルミ層１３は、内部回路素子の配線をなすアルミ配線層９と同一の層で構成され、アルミ配線層９と同時に形成される。もちろん工程数が増加するが、別途形成しても良い。
【００２０】
ここで、二酸化シリコン膜４、ヒューズ素子をなす多結晶シリコン６、二酸化シリコン膜７、ＢＰＳＧ膜８、アルミ配線層９、１３およびシリコン窒化膜１０の膜厚はそれぞれ１０００〜２０００Å程度、５００〜２０００Å程度、５００〜３０００Å程度、５０００〜８０００Å程度、５０００〜１００００Å程度および５０００〜１００００Å程度、ＢＰＳＧ膜８中のＢ_２Ｏ_３およびＰ_２Ｏ_５濃度は、それぞれ２〜１０モル％程度および２〜１０モル％程度に設定される。
【００２１】
上記実施例の構造によれば、ヒューズ素子６の被溶断領域に対応しパッシベーション膜１０に設けられた開孔部１１において、ＢＰＳＧ膜８の一部には開孔部１２が設けられているが、この絶縁膜の開孔部端の表面および側面は、アルミ層１３とこの直上に配設されたシリコン窒化膜１０により外気に直接接する部分が全くないように被覆されて、ＢＰＳＧ膜８の吸湿性がシリコン窒化膜１０の耐湿性で阻止される構造となっている。したがって、この実施例の構造においては、前記開孔部１１と近傍のアルミ配線９との距離３０を約５μｍ程度と縮小化できる。また、被溶断領域において、ヒューズ素子６上の層間絶縁膜は二酸化シリコン膜７のみからなり、その膜厚は５００〜３０００Å程度と従来に比べ薄くなり、膜厚ばらつきも小さくなり、ヒューズ溶断条件のばらつきも小さくなり、冗長歩留まり向上が図れる。その結果、高信頼性と高溶断成功確率を有し、素子占有面積が小さい高集積化に適したヒューズ素子を具備する半導体装置が実現できる。
【００２２】
次に、図４は、本発明の他の一実施例を示す半導体装置の平面図、図５は同じく断面図を示す。図中、１〜１０は上記図１および図２の実施例の半導体装置と全く同一のものである。
【００２３】
図４および図５において、この半導体装置におけるヒューズ素子６の被溶断領域には、パッシベーション膜１０、ＢＰＳＧ膜８および二酸化シリコン膜７に開孔部１９が設けられている。さらに、前記開孔部１９の外周のＢＰＳＧ膜８と二酸化シリコン膜７には、エッチング・ストッパーをなす多結晶シリコン層１５まで達するスリット状の開孔部１７が、内部回路素子のコンタクトホールと同時に形成され、前記開孔部１９の周囲を囲っている。さらに、この開孔部１７の表面および側面がアルミ層１８と前記アルミ層１８の直上に配設されたシリコン窒化膜１０で覆われている。なお、図中、前記アルミ層１８は、内部回路素子の配線をなすアルミ配線層９と同一の層で形成される。
【００２４】
ここで、二酸化シリコン膜４、ヒューズ素子をなす多結晶シリコン６、二酸化シリコン膜７、多結晶シリコン層１５、二酸化シリコン膜１６、ＢＰＳＧ膜８、アルミ配線層９、１３およびシリコン窒化膜１０の膜厚はそれぞれ１０００〜２０００Å程度、５００〜２０００Å程度、５００〜３０００Å程度、１０００〜２０００Å程度、１０００〜３０００Å程度、５０００〜８０００Å程度、５０００〜１００００Å程度および５０００〜１００００Å程度、ＢＰＳＧ膜８中のＢ_２Ｏ_３およびＰ_２Ｏ_５濃度は、それぞれ２〜１０モル％程度および２〜１０モル％程度に設定される。
【００２５】
次に、図４および図５に示す半導体装置の製造方法の一実施例を図４および図５を用いて説明する。
【００２６】
従来法により、半導体基板１の一主面上にフィ−ルド酸化膜２、多結晶シリコン配線層３、二酸化シリコン膜４、開孔部５および多結晶シリコンからなる所定パターンのヒューズ素子６を形成する。さらに、二酸化シリコン膜１６を介し多結晶シリコン層１５を形成する。次に、二酸化シリコン膜７とＢＰＳＧ膜８をＣＶＤ法により堆積後、この層間絶縁膜に内部回路素子のコンタクトホ−ル（図１に図示せず。）形成と同時に、ヒューズ素子６の被溶断領域の外周を囲むようににスリット状の開孔部１７を形成する。この際、多結晶シリコン層１５は、エッチング・ストッパーの役目を果たす。一見エッチングストッパを形成するために工程が増加するが、複数層の多結晶シリコン層を用いる場合は、ヒューズ形成後の多結晶シリコン層配線を形成する際に、多結晶シリコン層をエッチングストッパとして利用することができ、エッチングストッパを形成する工程が増加するということはない。次に、内部回路素子のアルミ配線層９形成と同時に、前記スリット状の開孔部１７の表面および側面にアルミ層１８を形成後、前記アルミ層１８を覆うようにシリコン窒化膜１０を形成する。さらに、パッド部（図示せず）の開孔と同時にヒューズ素子６の被溶断領域上の前記二酸化シリコン膜７、ＢＰＳＧ膜８とシリコン窒化膜６を選択的に除去し、図４に示す半導体装置が得られる。
【００２７】
上記実施例の構造および製造方法によれば、開孔部１９ではＢＰＳＧ膜８が露出しているが、ＢＰＳＧ膜はスリット状の開孔部１７とアルミ配線層１８により、内部回路素子側とヒューズ素子開孔部側とに分離されている。よって、ＢＰＳＧ膜を通しての水分の侵入を防止でき、上記図１および図２の実施例の半導体装置と同一の効果を有するとともに、開孔部１７の下部にはエッチング・ストッパーをなす多結晶シリコン層１５があるため、コンタクトホ−ル形成時の加工制御性を向上し、高歩留まりの半導体装置が実現できる。
【００２８】
なお、上記実施例いおいては、１層の多結晶シリコン層１５をエッチングストッパーとして用いたが、それに変えて、２層以上の多結晶シリコン層を配設することにより、その効果をより向上することができる。
【００２９】
図６および図７は、本発明をアルミ２層配線を有する半導体装置に適用した場合の一実施例を示す半導体装置の断面図である。なお、図中、１〜１０、は上記図４および図５の実施例の半導体装置と全く同一のものである。
【００３０】
図６および図７において、この半導体装置は、図４および図５の実施例の半導体装置とほぼ同様の構造であり、半導体基板１の一主面上に、フィ−ルド酸化膜２、多結晶シリコン配線層３、二酸化シリコン膜４、開孔部５、ヒューズ素子６、二酸化シリコン膜１６、多結晶シリコン配線層１５、第１の層間絶縁膜をなす二酸化シリコン膜７、ＢＰＳＧ膜８、１層目のアルミ配線層９、１層目のアルミ配線層９と２層目のアルミ配線層２７との層間絶縁膜をなす二酸化シリコン酸化膜２１、２層目のアルミ配線層２７およびをシリコン窒化膜からなるパッシベーション膜１０を具備する。また、ヒューズ素子６の被溶断領域において、パッシベーション膜１０、二酸化シリコン酸化膜２１、ＢＰＳＧ膜８および二酸化シリコン膜７に開孔部２４が設けられている。さらに、前記開孔部２４の外周において、ＢＰＳＧ膜８と二酸化シリコン膜７には、エッチング・ストッパーをなす多結晶シリコン層１５まで達するスリット状の開孔部１７が、内部回路素子のコンタクトホール（図示せず）と同時に形成され、この開孔部１７の表面および側面がアルミ層２０と、前記１層目のアルミ配線層９上の前記層間絶縁膜をなすシリコン酸化膜２１で覆われている。また、前記１層目のアルミ層２０上の前記シリコン酸化膜２１には、前記１層目のアルミ層２０まで達するスリット状の開孔部２２が、内部回路素子のビアホ−ルと（図示せず）同時に形成され、さらに２層目のアルミ層２３および前記２層目のアルミ層２３直上のシリコン窒化膜６で覆われている。なお、図中、前記アルミ層２０および２３はそれぞれ、内部回路素子の配線をなす１層目および２層目のアルミ配線層９、２７と同一の層で形成される。
【００３１】
上記実施例の構造によれば、本発明は、アルミ２層配線を有する半導体装置においても、上記図１、図２、図４および図５の実施例の半導体装置と同一の効果を有する。
【００３２】
図８および図９は、本発明をアルミ２層配線を有する半導体装置に適用した場合の他の一実施例を示す半導体装置の断面図である。なお、図中、１〜２７は上記図６および図７の実施例の半導体装置と同一のものである。
【００３３】
図８および図９において、この半導体装置は、図６および図７の実施例の半導体装置とほぼ同様の構造であり、ヒューズ素子６の被溶断領域の前記開孔部２４の外周において、ＢＰＳＧ膜８と二酸化シリコン膜７に設けられたスリット状の開孔部１７の直上に、前記１層目のアルミ層２０を介し、前記シリコン酸化膜２１にに設けられたスリット状の開孔部２２が配設されている。また、前記開孔部１７および開孔部２２の開孔幅は、チップ内の内部回路素子の開孔部すなわちコンタクトホ−ルおよびビアホ−ル（図示せず）と開孔サイズが同一であり、同時に形成され、前記開孔部１７および開孔部２２内には窒化チタン膜もしくは窒化タングステン膜等から選ばれてなるバリヤメタル膜とタングステン膜からなる金属層２５が埋め込まれている。
【００３４】
ここで、配線特性の改善のために、バリヤメタル膜として、チタン膜等と窒化チタン膜もしくは窒化タングステン膜の積層構造としても良い。
【００３５】
上記実施例の構造および製造方法によれば、本発明は、上記図１、図２、図４図５、図６および図７の実施例の半導体装置と同一の効果を有するとともに、図６および図７の実施例に比較し、ヒューズ素子の占有面積を低減することができるため、半導体装置の縮小化が実現可能となる。また、チップ内の開孔部は、すべて開孔サイズが同一であるため、加工性が良く、高歩留まりの半導体装置が得られる。
【００３６】
ところで、上述の実施例において、前記金属配線層１３、１８もしくは２３を、例えば電源電位もしくは接地電位等の一定電位を有するチップ内の金属配線層に接続されてなる半導体装置においては以下の効果がある。
【００３７】
上記の構造によれば、前述の半導体装置と同一の効果に加え、ヒューズ素子の被溶断領域の外周を一定電位に保持することができるため、外部ノイズ等の外乱からチップ内回路素子を遮蔽することができ、そのチップ内素子への影響やナトルウムイオン等の妨害不純物のチップ内への侵入等を防止することができるため、高信頼性を有する半導体装置が実現できる。
【００３８】
なお、上記実施例は、パッシベ−ション膜としてシリコン窒化膜を用いた場合について述べたが、それに代えてオキシナイトライドや少なくともシリコン窒化膜を含む積層膜から選ばれてなるパッシベ−ション膜を用いた場合についても本発明は効果を発揮する。
【００３９】
また、上記実施例は、層間絶縁膜膜が、ＢＰＳＧ膜を用いた場合について述べたが、それに代えて少なくとも高濃度ＰＳＧ膜もしくは、ＢＰＳＧ膜を含む層間絶縁膜を用いた場合についても本発明は効果がある。
【００４０】
また、上記実施例は、ヒューズ素子に、多結晶シリコン層を用いた場合について述べたが、それに代えてタングステンシリサイドやモリブデンシリサイド等からなる金属シリサイドもしくは、金属ポリサイドを用いた場合についても本発明は効果がある。
【００４１】
さらに、上記実施例は、アルミ１層配線層およびアルミ２層を有する半導体装置の場合について述べたが、それに代えて３層配線層以上もしくは２層以上の金属配線層を有する半導体装置の場合についても本発明は効果を発揮する。
【００４２】
なお、本発明は、エネルギー照射法によりヒューズ素子を溶断し、冗長回路へ接続切り換え可能とする機能を具備する半導体記憶装置等へ応用することができる。
【００４３】
以上、本発明を実施例に基いて説明したが、本発明は上記実施例に限定されることなく、その要旨を逸しない範囲で種々変更が可能であることは言うまでもない。
【００４４】
【発明の効果】
以上述べたように、本発明の半導体装置によれば、ヒューズ素子の被溶断領域に対応しパッシベーション膜に設けられた開孔部において、層間絶縁膜の一部には開孔部が設けられているが、この絶縁膜の開孔部端の表面および側面は、アルミ層と前記アルミ層の上に配設されたパッシベ−ション膜より外気に直接接する部分が全くないように被覆され、耐湿性がある構造となっているため、前記開孔部と近傍のアルミ配線との距離を縮小化できる。また、ヒューズ素子上の層間絶縁膜の膜厚は５００〜３０００Å程度であり膜厚ばらつきを均一に制御できる。その結果、高信頼性と高溶断成功確率を有し、素子占有面積が小さい高集積化に適したヒューズ素子を具備する半導体装置が実現できる。
【図面の簡単な説明】
【図１】本発明の半導体装置の一実施例を示す平面図である。
【図２】本発明の半導体装置の一実施例を示す断面図である。
【図３】従来の半導体装置を示す断面図である。
【図４】本発明の半導体装置の他の一実施例を示す平面図である。
【図５】本発明の半導体装置の他の一実施例を示す断面図である。
【図６】本発明の半導体装置の一実施例を示す平面図である。
【図７】本発明の半導体装置の他の一実施例を示す断面図である。
【図８】本発明の半導体装置の一実施例を示す平面図である。
【図９】本発明の半導体装置の他の一実施例を示す断面図である。
【符号の説明】
１半導体基板
２フィ−ルド酸化膜
３多結晶シリコン配線層
４、７二酸化シリコン膜
５開孔部
６ヒューズ素子
８ＢＰＳＧ膜
９アルミ配線層
１０パッシベーション膜
１１パッシベーション膜の開孔部
１２ＢＰＳＧ膜の開孔部
１３アルミ層
１５多結晶シリコン配線層
１６、２１二酸化シリコン膜
１７二酸化シリコン膜とＢＰＳＧ膜の開孔部
１８、２０１層目アルミ層
１９、２４パッシベーション膜の開孔部
２２二酸化シリコン膜の開孔部
２３２層目アルミ層
２５、２６タングステン膜
２７２層目アルミ配線層
３０開孔部とアルミ配線層との距離

Claims

半導体基板上方に形成されたヒューズと、
前記ヒューズ素子を覆うように形成された第１の層間絶縁膜と、
前記ヒューズ素子の被溶断領域の上方に形成された第１の開孔部と該第１の開孔部を囲むように形成された第２の開孔部とが設けられ、前記ヒューズ素子の少なくとも一部を覆うように形成された第２の層間絶縁膜と、前記第２の開孔部内に形成された金属層と前記第２の層間絶縁膜と前記金属層を覆うように形成されたパッシベーション膜と、を備えたことを特徴とする半導体装置。
前記第２の開孔部の下には、前記ヒューズ素子より上層に位置する、少なくとも１層以上の配線層が形成されていることを特徴とする請求項１記載の半導体装置。
前記第２の層間絶縁膜に形成された前記第２の開孔部の開孔幅サイズが、チップ内に同時に形成された内部回路素子の開孔部の開孔サイズと同一であることを特徴とする請求項１または２記載の半導体装置。
前記金属層が、一定電位を有するチップ内の金属配線層に接続されてなることを特徴とする請求項１〜３いずれか記載の半導体装置。
前記第１の層間絶縁膜の膜厚が、５００〜３０００Åであることを特徴とする請求項１〜４いずれか記載の半導体装置。
前記パッシベ−ション膜が、シリコン窒化膜、オキシナイトライド膜もしくは、少なくともシリコン窒化膜を含む積層膜から選ばれてなることを特徴とする請求項１〜５いずれか記載の半導体装置。
前記層間絶縁膜膜が、少なくとも高濃度リンガラス膜もしくは、ボロン・リンガラス膜を含むことを特徴とする請求項１〜６いずれか記載の半導体装置。
半導体基板上に絶縁膜を介してヒューズを形成する工程と、
前記ヒューズを覆うように第１の層間絶縁膜を形成する工程と、
前記第１の層間絶縁膜上に第２の層間絶縁膜を形成する工程と、
前記第２の層間絶縁膜のヒューズ上方に第１の開孔部を形成する工程と、
前記第２の層間絶縁膜上と前記第１の開孔部を覆うように金属配線層を形成する工程と、
少なくとも前記金属配線層の前記第１の開孔部に対応する領域に前記第１の開孔部より小さい第２の開孔部を形成する工程と、
前記第２の層間絶縁膜と前記金属層配線を覆うようにパッシベーション膜を形成する工程と、
少なくとも前記パッシベーション膜の前記第２の開孔部に対応する領域に前記第２の開孔部より小さな第３の開孔部を形成する工程と、を有することを特徴とする半導体装置の製造方法。
半導体基板上に絶縁膜を介してヒューズを形成するヒューズ形成工程と、
前記ヒューズを覆うように第１の層間絶縁膜を形成する第１層間絶縁膜形成工程と、
前記第１の層間絶縁膜上に第２の層間絶縁膜を形成する第２層間絶縁膜形成工程と、
前記第１及び第２の層間絶縁膜に、リング状の第１の開孔部を形成する第１開孔部形成工程と、
金属膜を少なくとも前記第１の開孔部内に形成する金属膜形成工程と、
前記第２の絶縁膜と前記金属膜を覆うようにパッシベーション膜を形成するパッシベーション膜形成工程と、
前記第１の開孔部の内周側に、少なくとも前記第２の絶縁膜と前記パッシベーション膜とに第２の開孔部を設ける第２開孔部形成工程と、を有することを特徴とする半導体装置の製造方法。
前記第１層間絶縁膜形成工程後、前記第１の開孔部の下方にポリシリコン層を形成する工程を有することを特徴とする請求項９記載の半導体装置の製造方法。
前記第１の層間絶縁膜は燐を含むガラスであることを特徴とする請求項９〜１０いずれか記載の半導体装置の製造方法。