JPH05291406A - ヒューズ回路 - Google Patents
ヒューズ回路Info
- Publication number
- JPH05291406A JPH05291406A JP9320692A JP9320692A JPH05291406A JP H05291406 A JPH05291406 A JP H05291406A JP 9320692 A JP9320692 A JP 9320692A JP 9320692 A JP9320692 A JP 9320692A JP H05291406 A JPH05291406 A JP H05291406A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- window
- groove
- wiring
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 冗長回路を備えた集積回路素子に形成するセ
ルの中で所定の特性が得られない時、他のセルと電気的
に非接続とするヒューズ回路を形成するのに不可欠な窓
からの水分の侵入を防止する点。 【構成】 ヒューズ回路を構成する導電層を囲んで形成
する窓を、保護層に設け、露出する側壁からの水分の侵
入を防ぐために、側壁に近い保護層表面部分から内部に
向けて溝を設けることにより侵入水分に対するパスを長
くする。これにより、ヒューズ回路を境にして対称的に
設けるセルへの水分の侵入が抑制できる。
ルの中で所定の特性が得られない時、他のセルと電気的
に非接続とするヒューズ回路を形成するのに不可欠な窓
からの水分の侵入を防止する点。 【構成】 ヒューズ回路を構成する導電層を囲んで形成
する窓を、保護層に設け、露出する側壁からの水分の侵
入を防ぐために、側壁に近い保護層表面部分から内部に
向けて溝を設けることにより侵入水分に対するパスを長
くする。これにより、ヒューズ回路を境にして対称的に
設けるセルへの水分の侵入が抑制できる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体素子の構造に係
わり、特に、耐湿性の向上に好適する。
わり、特に、耐湿性の向上に好適する。
【０００２】
【従来の技術】現在市販しているいわゆる冗長回路を備
えたモス型集積回路素子では、機能が停止するかまたは
不完全な特性のセルを集積回路素子の一部に設けたヒュ
ーズ回路により他のセルと電気的に非接続とするもので
ある。その要部を図１及び図２により説明すると、一般
的な素子と同様に、例えばシリコン製半導体基板に所定
の不純物を導入拡散して複数個のセルをモノリシックに
設け、各素子に導電性金属から成る電極及びこれと電気
的に接続する配線を形成する。
えたモス型集積回路素子では、機能が停止するかまたは
不完全な特性のセルを集積回路素子の一部に設けたヒュ
ーズ回路により他のセルと電気的に非接続とするもので
ある。その要部を図１及び図２により説明すると、一般
的な素子と同様に、例えばシリコン製半導体基板に所定
の不純物を導入拡散して複数個のセルをモノリシックに
設け、各素子に導電性金属から成る電極及びこれと電気
的に接続する配線を形成する。
【０００３】この配線は、セルの集積度により単層また
は多層配線構造とするが、当然セルに対応する電極以外
の半導体基板表面を覆うフィールド酸化膜即ち第一絶縁
物層に重ねて設ける。しかし、多層配線には、層間絶縁
物層を利用して電気的な短絡を防止する。
は多層配線構造とするが、当然セルに対応する電極以外
の半導体基板表面を覆うフィールド酸化膜即ち第一絶縁
物層に重ねて設ける。しかし、多層配線には、層間絶縁
物層を利用して電気的な短絡を防止する。
【０００４】冗長回路を備えたモス型集積回路素子にヒ
ューズ回路を形成するには、図１及び図２に示すよう
に、先ずフィールド酸化膜である第一絶縁物層１に、層
間絶縁物層として機能する第二絶縁物層２及びいわゆる
パッシベイション層を含む２層ａ、ｂから成る保護層３
を積層して設けて配線４を埋め込む。その具体的なプロ
セスは、省略するが、通常のフォトリソグラフィ技術
と、スパッタリングもしくは蒸着工程の併用により形成
する。
ューズ回路を形成するには、図１及び図２に示すよう
に、先ずフィールド酸化膜である第一絶縁物層１に、層
間絶縁物層として機能する第二絶縁物層２及びいわゆる
パッシベイション層を含む２層ａ、ｂから成る保護層３
を積層して設けて配線４を埋め込む。その具体的なプロ
セスは、省略するが、通常のフォトリソグラフィ技術
と、スパッタリングもしくは蒸着工程の併用により形成
する。
【０００５】配線４と電気的に接続するポリシリコンな
どの導電層５によりヒューズ回路６を構成するが、導電
層５の途中に径小部分Ａを設け、更に、これに対応する
保護層３部分及び第二絶縁物層２には、公知のフォトリ
ソグラフィ技術を利用して窓７を設ける。
どの導電層５によりヒューズ回路６を構成するが、導電
層５の途中に径小部分Ａを設け、更に、これに対応する
保護層３部分及び第二絶縁物層２には、公知のフォトリ
ソグラフィ技術を利用して窓７を設ける。
【０００６】特定のセルを他のセルと電気的に非接続と
するためには、ヒューズ回路を構成する導電層５の径小
部分Ａを、例えばレーザにより溶断する方式が採られて
いる。
するためには、ヒューズ回路を構成する導電層５の径小
部分Ａを、例えばレーザにより溶断する方式が採られて
いる。
【０００７】なお、冗長回路を備えたモス型集積回路素
子では、封止樹脂は使用せず、保護層としては、パッシ
ベイション(Passivation) 層として機能する窒化珪素ａ
にＰＳＧ(Phospho Silicate Glass)ｂを重ねて設けるの
が一般的であり、またセルは図１紙面のヒューズ回路６
の左右に形成する。
子では、封止樹脂は使用せず、保護層としては、パッシ
ベイション(Passivation) 層として機能する窒化珪素ａ
にＰＳＧ(Phospho Silicate Glass)ｂを重ねて設けるの
が一般的であり、またセルは図１紙面のヒューズ回路６
の左右に形成する。
【０００８】
【発明が解決しようとする課題】ヒューズ回路６では、
窓７に対応する径小部分Ａを溶断するのに好都合となる
ように、窓７を形成するので側壁部分が露出する構造と
なり、この部分から水分の侵入が起って、配線４を腐食
する問題がある。
窓７に対応する径小部分Ａを溶断するのに好都合となる
ように、窓７を形成するので側壁部分が露出する構造と
なり、この部分から水分の侵入が起って、配線４を腐食
する問題がある。
【０００９】本発明は、このような事情により成された
もので、特に、水分の侵入を防ぎ、かつ耐湿性を向上す
るヒューズ回路を提供することを目的とするものであ
る。
もので、特に、水分の侵入を防ぎ、かつ耐湿性を向上す
るヒューズ回路を提供することを目的とするものであ
る。
【００１０】
【課題を解決するための手段】半導体基板表面を覆う第
一絶縁物層と，この第一絶縁物層部分に重ねて形成する
導電層と，この導電層を埋込む第二絶縁物層と，この第
二絶縁物層に重ねて形成する保護層部分と，前記導電層
に対応する第二絶縁物層部分及び保護層に設ける導電層
切断用の窓と，この窓の側壁を形成して露出する保護層
と，前記窓の側壁に近接する保護層の表面部分から内部
に向けて形成する溝とに本発明に係わるヒューズ回路の
特徴がある。
一絶縁物層と，この第一絶縁物層部分に重ねて形成する
導電層と，この導電層を埋込む第二絶縁物層と，この第
二絶縁物層に重ねて形成する保護層部分と，前記導電層
に対応する第二絶縁物層部分及び保護層に設ける導電層
切断用の窓と，この窓の側壁を形成して露出する保護層
と，前記窓の側壁に近接する保護層の表面部分から内部
に向けて形成する溝とに本発明に係わるヒューズ回路の
特徴がある。
【００１１】
【作用】このように、本発明に係わるヒューズ回路にお
いては、導電層切断用の窓の側壁が露出するが、その近
くに溝を形成するので、水分の侵入が防げて耐湿性が向
上できるとの事実を基に本発明は完成したものである。
いては、導電層切断用の窓の側壁が露出するが、その近
くに溝を形成するので、水分の侵入が防げて耐湿性が向
上できるとの事実を基に本発明は完成したものである。
【００１２】
【実施例】本発明に係わる一実施例を図３乃至図８を参
照して説明する。図３のヒューズ回路６の上面図に明ら
かなように、導電層５に対応して形成する窓６を囲んで
溝８を設け、その外側の半導体基板に半導体素子を造り
込む構造となる。
照して説明する。図３のヒューズ回路６の上面図に明ら
かなように、導電層５に対応して形成する窓６を囲んで
溝８を設け、その外側の半導体基板に半導体素子を造り
込む構造となる。
【００１３】図４は、図３をＢ−Ｂ線で切断した断面図
であり、両図により単層の配線に電気的に接続するヒュ
ーズ回路を説明する。
であり、両図により単層の配線に電気的に接続するヒュ
ーズ回路を説明する。
【００１４】図示しないシリコン製半導体基板には、冗
長回路を備えた複数個のセルを造り込み、これと電気的
に接続する電極（図示せず）と配線４を設ける。セル用
配線の形成に当たっては、半導体基板表面をフィールド
酸化物層として動作する第一絶縁物層で覆ってから、公
知のフォトリソグラフィ技術により開けた窓を介して不
純物を導入拡散してセルを形成後、更にスパッタリング
法または真空蒸着法により電極と配線４を第一絶縁物層
に重ねて設ける。
長回路を備えた複数個のセルを造り込み、これと電気的
に接続する電極（図示せず）と配線４を設ける。セル用
配線の形成に当たっては、半導体基板表面をフィールド
酸化物層として動作する第一絶縁物層で覆ってから、公
知のフォトリソグラフィ技術により開けた窓を介して不
純物を導入拡散してセルを形成後、更にスパッタリング
法または真空蒸着法により電極と配線４を第一絶縁物層
に重ねて設ける。
【００１５】また冗長回路と共に設けるヒューズ回路６
を構成する導電層５は、通常多結晶珪素を減圧気相成長
法により第一絶縁物層１に堆積して設けて、配線４と電
気的に接続する。その接続には、いわゆるコンタクト領
域や VIAコンタクト領域を利用する。
を構成する導電層５は、通常多結晶珪素を減圧気相成長
法により第一絶縁物層１に堆積して設けて、配線４と電
気的に接続する。その接続には、いわゆるコンタクト領
域や VIAコンタクト領域を利用する。
【００１６】このようにして第一絶縁物層１上に形成す
る配線４及び導電層５には、ＣＶＤ(Chemical Vapour D
eposition)層即ち第二絶縁物層２を重ねて堆積して埋め
込む。また集積回路素子として樹脂封止工程を行わない
ので、パッシベイション層として機能する窒化珪素層ａ
に重ねるＰＳＧ層ｂから成る保護層３を減圧気相成長法
により堆積して設ける。
る配線４及び導電層５には、ＣＶＤ(Chemical Vapour D
eposition)層即ち第二絶縁物層２を重ねて堆積して埋め
込む。また集積回路素子として樹脂封止工程を行わない
ので、パッシベイション層として機能する窒化珪素層ａ
に重ねるＰＳＧ層ｂから成る保護層３を減圧気相成長法
により堆積して設ける。
【００１７】ところで導電層５は、冗長回路の一部とし
て設け、特定のセルを電気的に非接続とするのに例えば
レーザにより溶断するのに便利なように、第二絶縁物層
２に窓７を公知のフォトリソグラフィ技術により形成す
ると共にその中間に径小部Ａ（図２参照）を設ける。
て設け、特定のセルを電気的に非接続とするのに例えば
レーザにより溶断するのに便利なように、第二絶縁物層
２に窓７を公知のフォトリソグラフィ技術により形成す
ると共にその中間に径小部Ａ（図２参照）を設ける。
【００１８】また、図３をＢ−Ｂ線で切断した図４に明
らかなように、冗長回路を備える集積回路素子では、封
止樹脂を利用しないので、紙面の導電層５の左右にセル
（図示せず）が形成される。
らかなように、冗長回路を備える集積回路素子では、封
止樹脂を利用しないので、紙面の導電層５の左右にセル
（図示せず）が形成される。
【００１９】窓７の側壁Ｃは、窒化珪素層ａに重ねるＰ
ＳＧ層ｂから成る保護層３により構成しかつ露出する形
となる。
ＳＧ層ｂから成る保護層３により構成しかつ露出する形
となる。
【００２０】説明が前後するが保護層の形成前に、導電
層５の付近の第二絶縁物層２に溝８を形成してから、、
窒化珪素層ａに重ねるＰＳＧ層ｂを堆積するために、第
二絶縁物層２に形成する溝８に対応する部分にも溝８が
形成される。言い換えると、セルにVIA コンタクトを形
成する際に同時に形成する。
層５の付近の第二絶縁物層２に溝８を形成してから、、
窒化珪素層ａに重ねるＰＳＧ層ｂを堆積するために、第
二絶縁物層２に形成する溝８に対応する部分にも溝８が
形成される。言い換えると、セルにVIA コンタクトを形
成する際に同時に形成する。
【００２１】図４は、配線４が単層の場合であるのに対
して、多層配線に関しては図５ならびに図６により断面
図を示したが、前者がVIA コンタクト形成時に溝８形成
工程を行うのに対して、後者がVIA コンタクトとコンタ
クト形成工程と一緒に溝８を設置する例である。これに
対して図６の例では、第二絶縁物層２を貫通する溝８を
結果的に設けており、図５の例では、完全でなく浅いエ
ッチングによる場合である。なお、図５と図６では、層
間絶縁物層９が両配線４間に設置する。
して、多層配線に関しては図５ならびに図６により断面
図を示したが、前者がVIA コンタクト形成時に溝８形成
工程を行うのに対して、後者がVIA コンタクトとコンタ
クト形成工程と一緒に溝８を設置する例である。これに
対して図６の例では、第二絶縁物層２を貫通する溝８を
結果的に設けており、図５の例では、完全でなく浅いエ
ッチングによる場合である。なお、図５と図６では、層
間絶縁物層９が両配線４間に設置する。
【００２２】
【発明の効果】図７と図８を利用して説明する。即ち、
図８では、窓７と配線４の間に形成する溝８の長さを
ａ、深さをａとした場合、保護層３と第二絶縁物層２の
接触距離は３ａとなるのに対して、図７のように溝８が
形成しない従来の技術では、単にａとなる。
図８では、窓７と配線４の間に形成する溝８の長さを
ａ、深さをａとした場合、保護層３と第二絶縁物層２の
接触距離は３ａとなるのに対して、図７のように溝８が
形成しない従来の技術では、単にａとなる。
【００２３】従って、窓７の周囲か一部に溝を設けるこ
とにより、窓から配線までの距離が溝の深さ分だけ長く
なって、水分の侵入を阻止することができる。
とにより、窓から配線までの距離が溝の深さ分だけ長く
なって、水分の侵入を阻止することができる。
【００２４】また絶縁物層などの境界部分から水分が侵
入し易いが、この境界部分が溝により分断されて水分の
侵入を防ぐことができる。
入し易いが、この境界部分が溝により分断されて水分の
侵入を防ぐことができる。
【００２５】更に、窓から配線までの距離を小さくする
ことができるので、ヒューズ回路用の面積を小さくする
ことができる。
ことができるので、ヒューズ回路用の面積を小さくする
ことができる。
【図１】従来のヒューズ回路を示す上面図である。
【図２】図１の断面図である。
【図３】本発明に係わるヒューズ回路を示す上面図であ
る。
る。
【図４】図３をＢ−Ｂ線で切断した断面図である。
【図５】多層配線を備えた集積回路にヒューズ回路を設
けた例を示す断面図である。
けた例を示す断面図である。
【図６】多層配線を備えた集積回路にヒューズ回路を設
けた他の例を示す断面図である。
けた他の例を示す断面図である。
【図７】溝を設置しない従来のヒューズ回路の腰部を示
す断面図である。
す断面図である。
【図８】溝を設置した本発明に係わるヒューズ回路の要
部を示す断面図である。
部を示す断面図である。
１：第一絶縁物層、 ２：第二絶縁物層、 ３：保護層、 ４：配線、 ５：導電層、 ６：ヒューズ回路、 ７：窓、 ８：溝、 ９：層間絶縁物層。
Claims (1)
- 【請求項１】 半導体基板表面を覆う第一絶縁物層と，
この第一絶縁物層部分に重ねて形成する導電層と，この
導電層を埋込む第二絶縁物層と，この第二絶縁物層に重
ねて形成する保護層と，前記導電層に対応する第二絶縁
物層部分及び保護層に設ける導電層切断用の窓と，この
窓の側壁を形成して露出する保護層部分と，前記窓の側
壁に近接する保護層の表面部分から内部に向けて形成す
る溝とを具備することを特徴とするヒューズ回路
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9320692A JPH05291406A (ja) | 1992-04-14 | 1992-04-14 | ヒューズ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9320692A JPH05291406A (ja) | 1992-04-14 | 1992-04-14 | ヒューズ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05291406A true JPH05291406A (ja) | 1993-11-05 |
Family
ID=14076099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9320692A Withdrawn JPH05291406A (ja) | 1992-04-14 | 1992-04-14 | ヒューズ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05291406A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004335267A (ja) * | 2003-05-08 | 2004-11-25 | Sanyo Electric Co Ltd | 有機ｅｌ表示装置 |
| CN109390275A (zh) * | 2016-12-02 | 2019-02-26 | 乐清市风杰电子科技有限公司 | 多晶硅熔丝结构的制造方法 |
-
1992
- 1992-04-14 JP JP9320692A patent/JPH05291406A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004335267A (ja) * | 2003-05-08 | 2004-11-25 | Sanyo Electric Co Ltd | 有機ｅｌ表示装置 |
| JP4518747B2 (ja) * | 2003-05-08 | 2010-08-04 | 三洋電機株式会社 | 有機ｅｌ表示装置 |
| CN109390275A (zh) * | 2016-12-02 | 2019-02-26 | 乐清市风杰电子科技有限公司 | 多晶硅熔丝结构的制造方法 |
| CN109390275B (zh) * | 2016-12-02 | 2024-01-09 | 乐清市风杰电子科技有限公司 | 多晶硅熔丝结构的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10321811A (ja) | 集積回路強誘電体デバイスのための二層メタライゼーション方法 | |
| JPH0846050A (ja) | 半導体記憶装置およびその製造方法 | |
| JP3572738B2 (ja) | 半導体装置及びその製造方法 | |
| US6261882B1 (en) | Method for fabricating a semiconductor device | |
| JP2536413B2 (ja) | 半導体集積回路装置の製造方法 | |
| KR0161379B1 (ko) | 반도체 소자의 다층배선 및 그 제조방법 | |
| JPH05291406A (ja) | ヒューズ回路 | |
| JP3180768B2 (ja) | 半導体記憶装置及びその製造方法 | |
| JPH1074838A (ja) | 多層配線半導体装置とその製造方法 | |
| JPH04355951A (ja) | 半導体装置及びその製造方法 | |
| US6432771B1 (en) | DRAM and MOS transistor manufacturing | |
| KR100302423B1 (ko) | 반도체장치및그제조방법 | |
| US7566594B2 (en) | Fabricating method of semiconductor device | |
| US7372157B2 (en) | Semiconductor device including titanium wires and manufacturing method therefor | |
| JPH09298247A (ja) | 半導体装置及びその製造方法 | |
| JP2555755B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0142147B2 (ja) | ||
| WO2000077840A1 (en) | Semiconductor device and method of manufacture thereof | |
| KR100358164B1 (ko) | 강유전체 메모리 소자의 제조 방법 | |
| JP2520721B2 (ja) | 半導体記憶装置及びその製造方法 | |
| JPH03116852A (ja) | 半導体装置 | |
| JPH05275656A (ja) | 集積回路装置 | |
| JPS5842257A (ja) | 半導体装置 | |
| JPH0685273A (ja) | 不揮発性半導体メモリ装置 | |
| KR100564556B1 (ko) | 리던던시 셀을 포함하는 반도체 소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990706 |