JP4673557B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP4673557B2
JP4673557B2 JP2004010596A JP2004010596A JP4673557B2 JP 4673557 B2 JP4673557 B2 JP 4673557B2 JP 2004010596 A JP2004010596 A JP 2004010596A JP 2004010596 A JP2004010596 A JP 2004010596A JP 4673557 B2 JP4673557 B2 JP 4673557B2
Authority
JP
Japan
Prior art keywords
film
fuse
insulating film
sion
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004010596A
Other languages
English (en)
Other versions
JP2005203688A (ja
Inventor
隆 佐甲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2004010596A priority Critical patent/JP4673557B2/ja
Priority to CN2008101449544A priority patent/CN101339925B/zh
Priority to CNB2005100045319A priority patent/CN100444314C/zh
Priority to US11/037,166 priority patent/US7323760B2/en
Publication of JP2005203688A publication Critical patent/JP2005203688A/ja
Priority to US11/947,807 priority patent/US7579266B2/en
Application granted granted Critical
Publication of JP4673557B2 publication Critical patent/JP4673557B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48847—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Description

本発明は、メモリやロジック等の回路素子を有する半導体装置およびその製造方法に関する。
従来、半導体装置のうちＤＲＡＭ等のメモリでは、不良ビットに代わる冗長ビットを動作させるためにヒューズを備えたものがあり（例えば、非特許文献１参照）、ウエハプロセス製造工程後に半導体装置の動作を確認し、不良ビットがあれば、その不良ビットを冗長ビットに置き換えるために、不良ビットに接続されたヒューズにレーザを照射して切断する。
半導体装置でのヒューズの使用方法として、上記メモリの場合以外にも次のものがある。ヒューズが切れているか否かという状態で「１」または「０」の情報を記録すれば、例えば、半導体チップ毎にヒューズを１２８個設けることで、１２８ビット分の情報を各半導体チップに記録できる。記録する情報が半導体チップ毎に異なる識別子であれば、ヒューズに記録した情報を読み出すことで各半導体チップを区別可能になる。
また、その他の使用方法として、半導体装置内の電圧調整のためのヒューズを設け、ウエハプロセス製造工程後に内部の電圧を測定し、所望の電圧になるようにヒューズを切断するものがある。
上記非特許文献１の場合の半導体装置の構成について説明する。
図５は従来の半導体装置の一構成例を示す断面模式図である。
この半導体装置は、半導体基板１００上にトランジスタ、コンデンサおよび抵抗等の半導体素子（不図示）及び下地絶縁膜１０１が形成され、図５に示すように、配線埋め込み用絶縁膜として形成されたＳｉＯ2膜１０２に銅（Ｃｕ）配線１２０が形成され、Ｃｕ配線１２０の上にＡｌ（アルミニウム）配線１２４が形成されている。Ｃｕ配線１２０とＡｌ配線１２４との接続部分以外での層間絶縁膜はＳｉＯ2膜２１０単層である。また、ヒューズ１２２はＳｉＯ2膜２１０に覆われている。ＳｉＯ2膜２１０の形成膜厚は約１μｍである。ＳｉＯ2膜２１０上にはＳｉＯＮ膜２１２が形成され、その膜厚は約１μｍである。
ヒューズ１２２は図に示さない配線を介して回路と接続されている。また、ヒューズ１２２はＣｕ配線１２０のＣｕ腐蝕防止膜１２３と同じ層で形成され、Ｔｉ膜とＴｉＮ膜を順に形成した構造（以下では、「ＴｉＮ／Ｔｉ構造」と表記する）の積層導電性膜である。
なお、図５では、Ａｌ配線１２４はボンディングパッド部１２６の役目を果たしているが、Ａｌ配線１２４と同一層に形成された他のＡｌ配線（不図示）は素子間を電気的に接続するための役目を果たしている。
図５に示したボンディングのための開口を形成する際に、ＳｉＯ2膜２１０のエッチング時間を制御してヒューズ１２２上のＳｉＯ2膜２１０を所定の膜厚だけ残すようにしていた。
K. Arndt et al., Reliability of Laser Activated Metal Fuses in DRAMs, 1999 IEEE/CPMT Inte'l Electronics Manufacturing Technology Symposium, p.389-394
上述したように、所定のエッチング時間だけエッチングを行うことによりヒューズ上の絶縁膜を所定の膜厚だけ残すようにすると、エッチング装置のチャンバー内雰囲気によりエッチング速度が変わるため、同じエッチング時間で処理しても、ヒューズ上の絶縁膜の膜厚がウエハ間およびウエハ面内で大きくばらつくことがあった。レーザのスポット径と照射エネルギー等の照射条件が同じでも、ヒューズ上の絶縁膜の膜厚が設定値よりも薄くなりすぎると、ヒューズに照射されるエネルギーが強すぎて、切断したいヒューズのみならず隣のヒューズまで切断してしまうことがある。反対に、ヒューズ上の絶縁膜の膜厚が設定値よりも厚くなりすぎると、ヒューズに照射されるレーザのエネルギーが不十分でヒューズを切断できないという問題が生じる。
そのため、ヒューズを切断する際、レーザの照射条件が毎回同じになるように制御しても、ヒューズ上の絶縁膜の膜厚にばらつきがある場合には、ヒューズを切断することができない「切断ミス」や隣のヒューズまで切ってしまう「誤切断」が発生しやすく、歩留まりの低下を招くおそれがあった。
また、従来例においては、ヒューズ上の絶縁膜がＳｉＯ2膜だけなので、ヒューズ上に設けた開口部を通じて外部から水分が浸入してしまう。この水分により銅配線の特性変化や腐食が生じる。酸化シリコン膜よりも誘電率が低い絶縁膜であるＬｏｗ−ｋ膜がヒューズよりも下層にある場合、水分がＬｏｗ−ｋ膜に浸入してしまうと、Ｌｏｗ−ｋ膜の配線間容量が上昇し、半導体装置の長期信頼性劣化を招くおそれがある。
本発明は上述したような従来の技術が有する問題点を解決するためになされたものであり、ヒューズ上の絶縁膜の膜厚が均一で、かつ水分の侵入を防いだ半導体装置およびその製造方法を提供することを目的とする。
上記目的を達成するための本発明の半導体装置は、半導体基板上に形成された回路と、前記半導体基板上に設けられた下地絶縁膜と、前記下地絶縁膜中に設けられた銅配線と、前記回路に接続され、前記下地絶縁膜上に設けられたヒューズと、前記ヒューズ上、前記銅配線上および前記下地絶縁膜上に設けられ、前記ヒューズおよび前記銅配線を覆う第１のＳｉＯＮ膜と、前記第１のＳｉＯＮ膜上に設けられたエッチングストッパ膜と、前記エッチングストッパ膜上に設けられた層間絶縁膜と、前記層間絶縁膜上に設けられ、前記銅配線と接続するボンディングパッドと、前記ボンディングパッド上および前記層間絶縁膜上に設けられた第２のＳｉＯＮ膜と、前記第２のＳｉＯＮ膜上に設けられた有機膜と、を有しており、前記エッチングストッパ膜、前記層間絶縁膜、前記第２のＳｉＯＮ膜および前記有機膜は、平面視で前記ヒューズと重なる第１の開口部を有し、前記第２のＳｉＯＮ膜および前記有機膜は、平面視で前記ボンディングパッドと重なる第２の開口部を有し、前記エッチングストッパ膜は、ＳｉＮ膜またはＳｉＣＮ膜からなる。
また、回路は銅配線を含んでいてもよい。本発明では、ヒューズ上の絶縁膜が窒素を含有する酸化シリコン膜であるため、ヒューズ上絶縁膜からの水分の浸入を防ぎ、銅配線の腐蝕が抑制される。
さらに、本発明の他の半導体装置は、下地絶縁膜に埋め込まれ、かつ、ヒューズの外周部を取り囲んで形成されたガードリングを有することを特徴とする。本発明では、ヒューズの下層にガードリングが設けられているため、ヒューズが切断されても、ヒューズ切断箇所から侵入した水分の拡散を抑制する。
また、ガードリングは銅配線と同一平面上に形成されていてもよい。
また、窒素を含有する酸化シリコン膜の膜厚は１５０〜３００ｎｍであることが望ましく、１８０〜２５０ｎｍであることがさらに望ましい。
また、本発明の他の半導体装置の製造方法は、半導体基板上に下地絶縁膜を形成する工程と、前記下地絶縁膜に銅配線を形成する工程と、前記下地絶縁膜上にヒューズを形成する工程と、前記ヒューズと前記銅配線を覆って第１のＳｉＯＮ膜を形成する工程と、前記第１のＳｉＯＮ膜上にエッチングストッパ膜を形成する工程と、前記エッチングストッパ膜上に絶縁膜を形成する工程と、前記銅配線の一部の上に形成された前記第１のＳｉＯＮ膜と前記エッチングストッパ膜と前記絶縁膜を除去する工程と、前記銅配線と接続されたボンディングパッドを形成する工程と、前記ボンディングパッドを覆うようにして第２のＳｉＯＮ膜を形成する工程と、前記第２のＳｉＯＮ膜上に有機膜を形成する工程と、前記ボンディングパッドの一部の上に形成された前記有機膜と前記第２のＳｉＯＮ膜を除去すると共に、前記ヒューズの一部の上に形成された前記有機膜と前記第２のＳｉＯＮ膜と前記絶縁膜を、前記エッチングストッパ膜によってストップされるエッチングにより除去する工程と、前記ヒューズの一部の上に形成された前記エッチングストッパ膜を除去する工程とを含むことを特徴とする。本発明では、絶縁膜をエッチングする際にエッチングがエッチングストッパ膜で停止するため、エッチングストッパ膜のエッチング後における第１のＳｉＯＮ膜の膜厚ばらつきが従来よりも低減する。また、パッド上とヒューズ上の膜を別々にエッチングする必要がなく、有機膜のフォトリソグラフィが１回で済む。
また、エッチングストッパ膜は窒化シリコン膜又はＳｉＣＮ膜を含んでいてもよい。本発明では、エッチングストッパ膜が窒化シリコン膜およびＳｉＣＮ膜のいずれかを少なくとも含んでいるため、酸化シリコン膜をエッチングする条件では、エッチングストッパ膜をエッチングする速度が酸化シリコン膜に比べて遅くなり、酸化シリコン膜のエッチング停止が検出可能となる。
さらに、エッチングストッパ膜の膜厚は３０〜１００ｎｍであることが望ましい。
本発明では、ヒューズ上絶縁膜として窒素を含有する酸化シリコン膜があるため、ヒューズ上絶縁膜からの水分の浸入を防ぎ、ヒューズの下地絶縁膜としてＬｏｗ−ｋ膜等の水分による影響を受けやすい材料を用いた場合には、Ｌｏｗ−ｋ膜等の水分による影響を防止できる。
さらに、本発明では、ヒューズ上の窒素を含有する酸化シリコン膜を所望の厚さに残すためのエッチングの際、最終的な被エッチング膜の膜厚がエッチングストッパ膜の膜厚の３０〜１００ｎｍとなり、従来の場合よりも薄くなる。そのため、オーバーエッチングで窒素を含有する酸化シリコン膜が削れたとしても、エッチングによる膜厚ばらつきは従来よりも小さくなり、窒素を含有する酸化シリコン膜のヒューズ上残膜は従来よりも膜厚ばらつきが小さくなる。
本発明の半導体装置の製造方法は、ヒューズ上絶縁膜にエッチング停止のためのエッチングストッパ膜を設けることで、ヒューズ上の膜厚制御が容易になるため、ヒューズ上のＳｉＯＮ膜を所望の膜厚だけ残すことが可能となる。そのため、レーザにより絶縁膜の上からヒューズを切断するとき、ヒューズ上絶縁膜のウエハ面内およびウエハ間の膜厚ばらつきが低減した構造になっており、ヒューズの切断ミスや誤切断の割合を大幅に低減することができ、半導体装置の歩留まりを向上させることができる。
また、本発明の半導体装置は、ヒューズ上に設けたレーザ照射用の開口部を含めてヒューズ上を必ずＳｉＯＮ膜が覆っているため外部からの水分の浸入が抑制される。そのため、銅配線の特性変化や腐蝕が防止される。また、水分が浸入すると配線間容量が上昇してしまうＬｏｗ−ｋ膜が層間絶縁膜に用いられていても、Ｌｏｗ−ｋ膜への水分の浸入を防ぎ、従来の製造方法と比較して配線の信頼性が格段に向上し、半導体装置の信頼性が向上する。
本発明の半導体装置は、ヒューズを覆って水分の侵入を防ぐ絶縁膜を設けた構成を有することを特徴とする。また、本発明の半導体装置の製造方法は、ヒューズを覆って形成した水分の侵入を防ぐ絶縁膜上にエッチング停止のためのエッチングストッパ膜（以下、単にストッパ膜と称する）を含む絶縁膜を形成する工程を有することを特徴とする。
本発明の半導体装置について説明する。
図１は本発明の半導体装置の一構成例を示す断面模式図である。なお、従来と同様に、半導体基板１００の上には半導体素子が形成されているが、図に示すことを省略する。
図１に示すように、本発明の半導体装置では、ヒューズ１２２の上にＳｉＯＮ膜１０６が形成されている。また、最上層配線となるＡｌ配線１２４とその下層の配線となるＣｕ配線１２０との間の接続部以外における層間絶縁膜として、ＳｉＯ2／ＳｉＮ／ＳｉＯＮ構造の積層絶縁膜が形成されている。ヒューズ１２２は、Ｃｕ配線１２０のＣｕ腐蝕防止膜１２３と同質の膜で形成されており、ＴｉＮ／Ｔｉ構造の積層導電性膜である。ヒューズ１２２上のＳｉＯＮ膜１０６の膜厚は１５０〜３００ｎｍであり、より望ましくは１８０〜２５０ｎｍである。
ＳｉＯＮ膜１０６は窒素を含有する酸化シリコン膜であり、ＳｉＯ2膜に比べて水分が浸入しにくい膜である。そのため、ＳｉＯＮ膜１０６はヒューズ用開口部１４２からヒューズ１２２に水分が侵入するのを防ぐだけでなく、Ｃｕ配線１２０、ＳｉＯ2膜１０２、ならびに図に示さない下層の配線および絶縁膜へ水分が浸入するのを防ぐ。したがって、前記の範囲を超えて膜厚を厚くすれば、レーザ照射によるヒューズの切断が困難となり、一方薄くすると水分の浸入を抑制する効果が低下する。
ヒューズ１２２は図に示さない配線を介してＣｕ配線１２０を含む回路に接続されている。
次に、上述した構成の半導体装置の製造方法について説明する。図２および図３は半導体装置の製造方法を示す断面模式図である。
半導体基板１００上に、図に示さない半導体素子と複数の配線層を形成した後、図２（ａ）に示すように、下地絶縁膜１０１を形成する。続いて、ＳｉＯ2膜１０２を形成した後、フォトリソグラフィ工程およびエッチング工程によりＳｉＯ2膜１０２に配線用の溝を形成する。形成した溝の底部と側壁にバリアメタル（不図示）を形成し、さらに、電解めっき法で溝内にＣｕを埋め込む。熱処理によりＣｕを粒成長させた後、ＣＭＰ（Chemical and Mechanical Polishing）処理によりＳｉＯ2膜１０２上のＣｕを除去してＣｕ膜１２１を形成する。Ｃｕ膜１２１は純Ｃｕに限らず、Ｃｕを主成分として他の元素を含有する金属膜の場合を含む。
続いて、膜厚５０ｎｍのＴｉ膜と膜厚１５０ｎｍのＴｉＮ膜の積層導電性膜を形成した後、フォトリソグラフィ工程およびエッチング工程により積層導電性膜でＣｕ膜１２１の上面を覆うＣｕ腐蝕防止膜１２３と、ヒューズ１２２を形成する。これにより、Ｃｕ膜１２１およびＣｕ腐蝕防止膜１２３とを含むＣｕ配線１２０が形成される。なお、このＣｕ腐蝕防止膜１２３はＣｕ配線１２１の強度を強くする役目もある。
その後、プラズマＣＶＤ法により膜厚２００〜３００ｎｍのＳｉＯＮ膜１０６を形成し、ＣＶＤ法により膜厚３０〜１００ｎｍのＳｉＮ膜１０８と膜厚６００〜７００ｎｍのＳｉＯ2膜１１０を順に形成する。ＳｉＮ膜１０８はＳｉＯ2膜１１０に対するエッチング停止のためのストッパ膜となる。
図２（ｂ）に示すように、ＳｉＯ2膜１１０の上にレジスト１１４を形成した後、露光および現像処理を行い、レジスト１１４におけるＣｕ配線１２０の上に開口パターン１１５を形成する。続いて、レジスト１１４の上から異方性エッチングを行うことで、開口パターン１１５のＳｉＯ2膜１１０、ＳｉＮ膜１０８およびＳｉＯＮ膜１０６を除去してＣｕ腐蝕防止膜１２３の上面を露出させる。
レジスト１１４を除去した後、下層バリアメタル膜として膜厚２５ｎｍのＴｉＮ膜１２８と、膜厚１６００ｎｍのＡｌ−Ｃｕ膜１３０と、上層バリアメタル膜として膜厚２５ｎｍのＴｉＮ膜１３２を順に形成する。続いて、フォトリソグラフィ工程とエッチング工程によりＡｌ配線１２４を形成する（図２（ｃ））。
その後、図３（ａ）に示すように、プラズマＣＶＤ法により膜厚１０００ｎｍのＳｉＯＮ膜１１２を形成する。
続いて、保護膜となるポリイミド膜１４０を塗布した後、フォトリソグラフィ工程によりポリイミド膜１４０に、ボンディングパッドの上にパッド用開口パターン１４１ａとヒューズ１２２の上にヒューズ用開口パターン１４１ｂを形成する。
その後、異方性エッチングによりパッド用開口パターン１４１ａとヒューズ用開口パターン１４１ｂのＳｉＯＮ膜１１２を除去する。これにより、パッド用開口パターン１４１ａには、Ａｌ配線１２４のＴｉＮ膜１３２の上面が露出する。続いて、酸化シリコン膜をエッチングする条件で異方性エッチングを行ってヒューズ用開口パターン１４１ｂのＳｉＯ2膜１１０を除去する。このＳｉＯ2膜１１０のエッチングの際、ＳｉＯ2膜１１０の下層がＳｉＮ膜１０８であるため、酸化シリコン膜をエッチングする条件では、窒化シリコン膜をエッチングする速度が酸化シリコン膜に比べて遅くなり、ＳｉＯ2膜１１０のエッチングが終了したときを十分に検出可能となる。
その後、窒化シリコン膜をエッチングする条件で異方性エッチングを行ってヒューズ用開口パターン１４１ｂのＳｉＮ膜１０８を除去する。その際、ＳｉＮ膜１０８を完全に除去するために、オーバーエッチングを１００％かけても、ＳｉＯＮ膜１０６は約１００ｎｍ削れるだけなので、ヒューズ１２２上に膜厚約２００ｎｍのＳｉＯＮ膜が残る。
なお、ボンディングパッド部１２６では、ヒューズ用開口パターン１４１ｂのＳｉＯ2膜１１０およびＳｉＮ膜１０８をエッチングする際に、ＴｉＮ膜１３２がエッチングに曝されるため、ＴｉＮ膜１３２は除去されてしまうが、Ａｌ−Ｃｕ膜１３０が露出するとエッチングはほぼ停止する。その理由は、エッチング速度の比であるエッチング選択比（以下、単に選択比と称する）について、絶縁膜とＴｉＮ膜の選択比に対して絶縁膜とアルミニウムの選択比の方が大きく、絶縁膜をエッチングする条件ではアルミニウムが削れにくいからである。このようにして、パッド用開口パターン１４１ａでＡｌ−Ｃｕ膜１３０が露出したボンディングパッド部１２６が形成されるため、ワイヤーボンディングによる外部との接続配線と良好な接続特性を得ることができる。
なお、上記ＳｉＯＮ膜１０６は本発明の窒素を含有する第１酸化シリコン膜であり、ＳｉＯＮ膜１１２は本発明の窒素を含有する第２酸化シリコン膜である。
本発明では、上述したように、ヒューズ１２２上の絶縁膜をエッチングする際、ＳｉＯ2膜１１０を削るときに一度ＳｉＮ膜１０８でエッチングを停止させ、その後ＳｉＮ膜１０８をエッチングしてＳｉＯＮ膜１０６の膜厚を制御よく形成している。そのため、ヒューズ１２２上の絶縁膜のウエハ内およびウエハ間ばらつきを低減できる。このことを従来の場合と比較して説明する。
従来のようにヒューズ上にＳｉＯＮ膜とＳｉＯ2膜が合わせて数μｍ形成されていると、絶縁膜を時間制御でエッチングするとウエハ面内のエッチングレートのばらつきと絶縁膜形成時のばらつきにより、ヒューズ上の膜厚ばらつきが非常に大きくなる。例えば、被エッチング膜に対して削れる膜の膜厚ばらつきが１０％あれば、被エッチング膜の膜厚が２．０μｍでは削れる膜の膜厚ばらつきは０．２μｍになる。これに対して、被エッチング膜の膜厚が０．２μｍでは削れる膜の膜厚ばらつきは０．０２μｍになる。したがって、一度ＳｉＮ膜でエッチングを停止させ、その後、ＳｉＮ膜をエッチングすることにより、ヒューズ上の絶縁膜の膜厚ばらつきを大幅に低減できる。
ヒューズ上の絶縁膜が従来の構造で、ヒューズ上の絶縁膜を所望の膜厚にしようとすると、ボンディングパッド部上絶縁膜のエッチング時間の最適値の方がヒューズ上絶縁膜のエッチング時間の最適値より長いため、エッチングを２回に分けて行う必要がある。
これに対して、本発明では、上述したように、ポリイミド膜１４０に対して１度のフォトリソグラフィ工程でパッド用開口パターン１４１ａとヒューズ用開口パターン１４１ｂを形成し、その後のエッチング工程でヒューズ上の絶縁膜のエッチングを一度ＳｉＮ膜で停止させているため、ボンディングパッド部１２６の開口に対して十分なエッチング時間が確保されるとともに、ヒューズ上のＳｉＯＮ膜１０６を所望の膜厚に形成できる。
また、ＳｉＯＮ膜１０６に比べてＳｉＯ2膜２１０（従来例の図５参照）は水分の浸入を抑制する能力が小さい。従来の製造方法では、ヒューズ用開口部でＳｉＯ2膜２１０が露出するため、そこから水分が浸入することがあり得た。本発明では、ヒューズの上がＳｉＯＮ膜１０６で覆われているため、水分の浸入が抑制される。
本発明の半導体装置の製造方法は、ヒューズ上絶縁膜としてＳｉＯ2／ＳｉＮ／ＳｉＯＮ構造の積層絶縁膜を形成し、ＳｉＮ膜をエッチング停止のためのストッパ膜として利用することで、ヒューズ上の膜厚制御が容易になるため、ヒューズ上のＳｉＯＮ膜を所望の膜厚だけ残すことが可能となる。そのため、レーザにより絶縁膜の上からヒューズを切断するとき、ヒューズ上の絶縁膜のウエハ面内およびウエハ間の膜厚ばらつきが低減した構造になっており、ヒューズの切断ミスや誤切断の割合が大幅に減少する。したがって、半導体装置の歩留まりが向上する。
また、本発明の半導体装置は、ヒューズ上を必ずＳｉＯＮ膜が覆っているため外部からの水分の浸入が抑制される。そのため、銅配線の特性変化や腐蝕が防止される。また、水分が浸入すると配線間容量が上昇してしまうＬｏｗ−ｋ膜が層間絶縁膜に用いられていても、Ｌｏｗ−ｋ膜への水分の浸入を防ぎ、従来のような製造方法と比較して配線の信頼性が格段に向上する。したがって、半導体装置の信頼性が向上する。
（実施形態２）
本実施形態は、実施形態１で示した構成で、ヒューズ切断後の水分の侵入を防ぐためにヒューズ１２２形成部位の下層にガードリングを設けたものである。
本実施形態の構成について説明する。なお、実施形態１と同様な構成については同一の符号を付し、その詳細な説明を省略する。
図４（ａ）は本実施形態の一構成例を示す断面模式図である。図４（ｂ）はＣｕ配線１２０とヒューズ１２２の層のパターンを示す平面模式図であり、線分Ｘ−Ｘ’の部分の断面図が図４（ａ）に相当する。
図４（ａ）および（ｂ）に示すように、ヒューズ１２２の下層のＳｉＯ2膜１０２にヒューズ１２２の平面パターン領域を囲むガードリング１５０がＣｕ配線で形成されている。即ち、ガードリング１５０はヒューズの下地絶縁膜であるＳｉＯ2膜１０２に埋め込まれ、かつ、ヒューズ１２２の外周部を取り囲んで形成されている。そして、本実施形態では、ヒューズ１２２が複数形成された例を示している。ヒューズ１２２にレーザを照射してヒューズ１２２が切断されると、ヒューズ１２２上のＳｉＯＮ膜１０６及びヒューズ１２２の一部が消失するため、上記消失した部分を通じて水分がＳｉＯ2膜１０２に浸入するおそれがある。ＳｉＯ2膜１０２に侵入した水分がヒューズ下部で横方向に拡散しようとした場合であっても、ガードリング１５０が水分の横方向への拡散を防ぐ。なお、ガードリング１５０は、他の配線と電気的に絶縁されているため、ガードリング１５０自体に水分が浸入しても問題ない。
次に、図４（ａ）、（ｂ）に示した構造におけるガードリングの作用について説明する。
例えば、半導体チップに３〜４μｍのピッチで配列された複数のヒューズ１２２を設ける。そのうちの１本のヒューズ１２２にスポット径２．７〜３．３μｍのレーザを照射して切断すると、ヒューズ１２２の上のＳｉＯＮ膜１０６及びヒューズ１２２の一部が飛散する。切断したヒューズ１２２上のＳｉＯＮ膜１０６及びヒューズ１２２の一部が飛散した部位から水分がＳｉＯ２膜１０２に浸入するが、ガードリング１５０により図の横方向への水分の拡散が防止され、Ｃｕ配線１２０への水分の浸入を抑制することができる。
上記構成の半導体装置の製造方法については、ガードリング１５０をＣｕ配線１２０と同一工程で形成すればよく、プロセスの工程数の増加はない。
本実施形態では、ヒューズが切断された場合であっても、図１に示したヒューズ用開口部１４２から半導体装置内部への水分の浸入を防ぐことができる。
なお、上記実施形態１および実施形態２において、ヒューズ１２２はＣｕ配線１２０のＣｕ腐蝕防止膜１２３と同一層に形成されているが、Ｃｕ腐蝕防止膜１２３と同一層に限らず、Ｃｕ腐蝕防止膜１２３よりも上層に形成されていてもよい。ヒューズ用開口部１４２から侵入する水分はＳｉＯ2膜１０２からどの方向にも拡散し得るからである。
また、ヒューズ１２２をＴｉＮ／Ｔｉ構造の積層導電性膜としたが、ＴｉＮ膜単層であってもよい。
また、酸化シリコン膜に対するエッチング停止のためのストッパ膜をＳｉＮ膜としたが、ＳｉＣＮ膜であってもよい。ＳｉＣＮ膜も、酸化シリコン膜エッチング条件でエッチングすると、ＳｉＮ膜と同様にエッチング速度が遅くなるからである。
また、ＳｉＯＮ膜１０６は酸素と窒素の含有比１：１に限られない。
また、最上層配線をＡｌ配線１２４で単層としたが、ＴｉＮ単層構造、ＴｉＮ／Ｔｉ積層構造、ＴｉＮ／Ｃｕ積層構造、およびＴｉＮ／Ｔｉ／Ｃｕ積層構造のうちいずれかであってもよい。
また、外部との接続を取るためのパッドとしてボンディングパッド１２６の場合で説明したが、ワイヤーボンディングのためのパッドに限らない。
さらに、配線として銅配線を用いた例を示したが、銅配線以外の配線を用いる場合であっても、水分によって腐蝕等の影響を受ける材料を配線に用いる場合にも、本発明を用いることにより配線の水分による腐蝕を防止することができる。また、配線が水分によって腐蝕を受けないような場合であっても、Ｌｏｗ−ｋ膜等の水分による影響を受けやすい材料をヒューズの下地絶縁膜として用いる場合には、本発明を用いることによって、Ｌｏｗ−ｋ膜等の水分による影響を防止することができる。
実施形態１の半導体装置の一構成例を示す断面模式図である。 実施形態１の半導体装置の製造方法を示す断面模式図である。 実施形態１の半導体装置の製造方法を示す断面模式図である。 実施形態２の半導体装置の一構成例を示す図である。 従来の半導体装置の一構成例を示す断面模式図である。
符号の説明
１００ 半導体基板
１０１ 下地絶縁膜
１０６、１１２、２１２ ＳｉＯＮ膜
１０８ ＳｉＮ膜
１０２、１１０、２１０ ＳｉＯ2膜
１１４ レジスト
１２０ Ｃｕ配線
１２１ Ｃｕ膜
１２２ ヒューズ
１２３ Ｃｕ腐蝕防止膜
１２４ Ａｌ配線
１２８、１３２ ＴｉＮ膜
１３０ Ａｌ−Ｃｕ膜
１４１ａ パッド用開口パターン
１４１ｂ ヒューズ用開孔パターン
１４２ ヒューズ用開口部

Claims (11)

  1. 半導体基板上に形成された回路と、
    前記半導体基板上に設けられた下地絶縁膜と、
    前記下地絶縁膜中に設けられた銅配線と、
    前記回路に接続され、前記下地絶縁膜上に設けられたヒューズと、
    前記ヒューズ上、前記銅配線上および前記下地絶縁膜上に設けられ、前記ヒューズおよび前記銅配線を覆う第１のＳｉＯＮ膜と、
    前記第１のＳｉＯＮ膜上に設けられたエッチングストッパ膜と、
    前記エッチングストッパ膜上に設けられた層間絶縁膜と、
    前記層間絶縁膜上に設けられ、前記銅配線と接続するボンディングパッドと、
    前記ボンディングパッド上および前記層間絶縁膜上に設けられた第２のＳｉＯＮ膜と、
    前記第２のＳｉＯＮ膜上に設けられた有機膜と、
    を有しており、
    前記エッチングストッパ膜、前記層間絶縁膜、前記第２のＳｉＯＮ膜および前記有機膜は、平面視で前記ヒューズと重なる第１の開口部を有し、
    前記第２のＳｉＯＮ膜および前記有機膜は、平面視で前記ボンディングパッドと重なる第２の開口部を有し、
    前記エッチングストッパ膜は、ＳｉＮ膜またはＳｉＣＮ膜からなることを特徴とする半導体装置。
  2. 前記回路は銅配線を含むことを特徴とする請求項１記載の半導体装置。
  3. 前記下地絶縁膜に埋め込まれ、かつ、前記ヒューズの外周部を取り囲んで形成されたガードリングを有することを特徴とする請求項１記載の半導体装置。
  4. 前記下地絶縁膜に埋め込まれ、かつ、前記ヒューズの外周部を取り囲んで形成されたガードリングを有することを特徴とする請求項２記載の半導体装置。
  5. 前記ガードリングは前記銅配線と同一平面上に形成されていることを特徴とする請求項４記載の半導体装置。
  6. 前記第１のＳｉＯＮ膜の膜厚は１５０〜３００ｎｍであることを特徴とする請求項１乃至５のいずれか一項に記載の半導体装置。
  7. 前記第１のＳｉＯＮ膜の膜厚は１８０〜２５０ｎｍであることを特徴とする請求項１乃至５のいずれか一項に記載の半導体装置。
  8. 半導体基板上に下地絶縁膜を形成する工程と、
    前記下地絶縁膜に銅配線を形成する工程と、
    前記下地絶縁膜上にヒューズを形成する工程と、
    前記ヒューズと前記銅配線を覆って第１のＳｉＯＮ膜を形成する工程と、
    前記第１のＳｉＯＮ膜上にエッチングストッパ膜を形成する工程と、
    前記エッチングストッパ膜上に絶縁膜を形成する工程と、
    前記銅配線の一部の上に形成された前記第１のＳｉＯＮ膜と前記エッチングストッパ膜と前記絶縁膜を除去する工程と、
    前記銅配線と接続されたボンディングパッドを形成する工程と、
    前記ボンディングパッドを覆うようにして第２のＳｉＯＮ膜を形成する工程と、
    前記第２のＳｉＯＮ膜上に有機膜を形成する工程と、
    前記ボンディングパッドの一部の上に形成された前記有機膜と前記第２のＳｉＯＮ膜を除去すると共に、前記ヒューズの一部の上に形成された前記有機膜と前記第２のＳｉＯＮ膜と前記絶縁膜を、前記エッチングストッパ膜によってストップされるエッチングにより除去する工程と、
    前記ヒューズの一部の上に形成された前記エッチングストッパ膜を除去する工程とを含むことを特徴とする半導体装置の製造方法。
  9. 前記エッチングストッパ膜は窒化シリコン膜を含むことを特徴とする請求項８に記載の半導体装置の製造方法。
  10. 前記エッチングストッパ膜はＳｉＣＮ膜を含むことを特徴とする請求項８に記載の半導体装置の製造方法。
  11. 前記エッチングストッパ膜の膜厚は３０〜１００ｎｍであることを特徴とする請求項８乃至１０のいずれか一項記載の半導体装置の製造方法。
JP2004010596A 2004-01-19 2004-01-19 半導体装置およびその製造方法 Expired - Fee Related JP4673557B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004010596A JP4673557B2 (ja) 2004-01-19 2004-01-19 半導体装置およびその製造方法
CN2008101449544A CN101339925B (zh) 2004-01-19 2005-01-18 半导体装置
CNB2005100045319A CN100444314C (zh) 2004-01-19 2005-01-18 半导体装置的制造方法
US11/037,166 US7323760B2 (en) 2004-01-19 2005-01-19 Fuse structure for semiconductor integrated circuit with improved insulation film thickness uniformity and moisture resistance
US11/947,807 US7579266B2 (en) 2004-01-19 2007-11-30 Fuse structure for semiconductor integrated circuit with improved insulation film thickness uniformity and moisture resistance

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004010596A JP4673557B2 (ja) 2004-01-19 2004-01-19 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2005203688A JP2005203688A (ja) 2005-07-28
JP4673557B2 true JP4673557B2 (ja) 2011-04-20

Family

ID=34747262

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004010596A Expired - Fee Related JP4673557B2 (ja) 2004-01-19 2004-01-19 半導体装置およびその製造方法

Country Status (3)

Country Link
US (2) US7323760B2 (ja)
JP (1) JP4673557B2 (ja)
CN (2) CN100444314C (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4504791B2 (ja) * 2004-11-24 2010-07-14 パナソニック株式会社 半導体回路装置及びその製造方法
KR100595856B1 (ko) * 2004-12-29 2006-06-30 동부일렉트로닉스 주식회사 반도체 소자 제조 방법
JP2007019188A (ja) * 2005-07-06 2007-01-25 Renesas Technology Corp 半導体集積回路装置およびその製造方法
JP4830455B2 (ja) * 2005-11-10 2011-12-07 ルネサスエレクトロニクス株式会社 半導体装置
KR100727490B1 (ko) * 2005-12-08 2007-06-13 삼성전자주식회사 본딩 영역과 프로빙 영역을 구분하기 위한 식별표시가구비된 반도체 장치 및 그 제조방법
DE102006013077A1 (de) * 2006-03-22 2007-09-27 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleiterbauelement mit Sekundärpassivierungsschicht und zugehöriges Herstellungsverfahren
KR100741990B1 (ko) * 2006-07-10 2007-07-23 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP4405488B2 (ja) * 2006-08-30 2010-01-27 株式会社東芝 半導体装置及び半導体装置の製造方法
DE102006046790B4 (de) * 2006-10-02 2014-01-02 Infineon Technologies Ag Integriertes Bauelement und Verfahren zum Trennen einer elektrisch leitfähigen Verbindung
US20090009281A1 (en) * 2007-07-06 2009-01-08 Cyntec Company Fuse element and manufacturing method thereof
US8106476B2 (en) * 2007-08-13 2012-01-31 Broadcom Corporation Semiconductor die with fuse window and a monitoring window over a structure which indicates fuse integrity
JP5287154B2 (ja) * 2007-11-08 2013-09-11 パナソニック株式会社 回路保護素子およびその製造方法
US8772156B2 (en) * 2008-05-09 2014-07-08 International Business Machines Corporation Methods of fabricating interconnect structures containing various capping materials for electrical fuse and other related applications
US7956466B2 (en) 2008-05-09 2011-06-07 International Business Machines Corporation Structure for interconnect structure containing various capping materials for electrical fuse and other related applications
KR100994978B1 (ko) * 2008-07-23 2010-11-18 (주) 이피웍스 입체형 반도체 디바이스, 그 제조방법 및 입체형 반도체디바이스의 퓨즈 패턴을 이용한 전기적 차단 방법
CN101771021B (zh) * 2008-12-29 2013-07-24 联华电子股份有限公司 电熔丝结构及其制作方法
KR101586270B1 (ko) 2009-02-04 2016-01-19 삼성전자주식회사 퓨즈를 포함하는 반도체 소자
US8878335B2 (en) * 2010-12-23 2014-11-04 Infineon Technologies Ag Method and system for providing fusing after packaging of semiconductor devices
JP5981260B2 (ja) * 2011-09-30 2016-08-31 エスアイアイ・セミコンダクタ株式会社 半導体装置
JP5909980B2 (ja) * 2011-10-12 2016-04-27 三菱電機株式会社 半導体装置及びその製造方法
CN103094248B (zh) * 2011-11-04 2015-10-14 上海华虹宏力半导体制造有限公司 金属熔丝结构及其制造方法
US9059175B2 (en) 2011-11-16 2015-06-16 International Business Machines Corporation Forming BEOL line fuse structure
CN103177973B (zh) * 2011-12-21 2016-03-30 北大方正集团有限公司 一种加厚压焊块的制作方法
JP6447819B2 (ja) * 2015-03-10 2019-01-09 セイコーエプソン株式会社 ヘッド及び液体噴射装置
JP6620024B2 (ja) * 2015-03-12 2019-12-11 エイブリック株式会社 半導体装置
KR102616489B1 (ko) 2016-10-11 2023-12-20 삼성전자주식회사 반도체 장치 제조 방법
CN108257934B (zh) * 2016-12-29 2021-02-19 联华电子股份有限公司 焊垫开口及熔丝焊接口的制作方法与焊垫开口结构
JP2018139251A (ja) * 2017-02-24 2018-09-06 エイブリック株式会社 半導体装置及び半導体装置の製造方法
CN108630657B (zh) * 2017-03-24 2020-12-15 联华电子股份有限公司 半导体结构及其制作方法
TWI677056B (zh) 2018-04-16 2019-11-11 華邦電子股份有限公司 半導體裝置及其製造方法
CN110416182B (zh) * 2018-04-28 2021-01-29 华邦电子股份有限公司 半导体装置及其制造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03138963A (ja) * 1989-10-24 1991-06-13 Seikosha Co Ltd 半導体装置
JPH0969571A (ja) * 1995-08-31 1997-03-11 Seiko Epson Corp 半導体装置及びその製造方法
WO1999019905A1 (fr) * 1997-10-13 1999-04-22 Fujitsu Limited Dispositif semi-conducteur pourvu d'un fusible et son procede de fabrication
JPH11354644A (ja) * 1998-05-11 1999-12-24 Motorola Inc 集積回路の製造方法
JP2001077202A (ja) * 1999-07-06 2001-03-23 Matsushita Electronics Industry Corp 半導体集積回路装置及びその製造方法
JP2001250867A (ja) * 2000-03-07 2001-09-14 Fujitsu Ltd 半導体装置及びその製造方法
JP2003209173A (ja) * 2002-01-16 2003-07-25 Seiko Epson Corp 半導体装置
JP2004095877A (ja) * 2002-08-30 2004-03-25 Fujitsu Ltd 半導体装置及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6100116A (en) * 1998-06-18 2000-08-08 Taiwan Semiconductor Manufacturing Company Method to form a protected metal fuse
JP3275875B2 (ja) * 1999-04-16 2002-04-22 日本電気株式会社 半導体装置
JP2002110799A (ja) * 2000-09-27 2002-04-12 Toshiba Corp 半導体装置及びその製造方法
US6518643B2 (en) * 2001-03-23 2003-02-11 International Business Machines Corporation Tri-layer dielectric fuse cap for laser deletion
US6756620B2 (en) * 2001-06-29 2004-06-29 Intel Corporation Low-voltage and interface damage-free polymer memory device
JP3600598B2 (ja) * 2002-06-12 2004-12-15 株式会社東芝 半導体装置及びその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03138963A (ja) * 1989-10-24 1991-06-13 Seikosha Co Ltd 半導体装置
JPH0969571A (ja) * 1995-08-31 1997-03-11 Seiko Epson Corp 半導体装置及びその製造方法
WO1999019905A1 (fr) * 1997-10-13 1999-04-22 Fujitsu Limited Dispositif semi-conducteur pourvu d'un fusible et son procede de fabrication
JPH11354644A (ja) * 1998-05-11 1999-12-24 Motorola Inc 集積回路の製造方法
JP2001077202A (ja) * 1999-07-06 2001-03-23 Matsushita Electronics Industry Corp 半導体集積回路装置及びその製造方法
JP2001250867A (ja) * 2000-03-07 2001-09-14 Fujitsu Ltd 半導体装置及びその製造方法
JP2003209173A (ja) * 2002-01-16 2003-07-25 Seiko Epson Corp 半導体装置
JP2004095877A (ja) * 2002-08-30 2004-03-25 Fujitsu Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20050156276A1 (en) 2005-07-21
CN101339925B (zh) 2011-07-27
CN1645565A (zh) 2005-07-27
CN100444314C (zh) 2008-12-17
US7323760B2 (en) 2008-01-29
US7579266B2 (en) 2009-08-25
CN101339925A (zh) 2009-01-07
US20080081454A1 (en) 2008-04-03
JP2005203688A (ja) 2005-07-28

Similar Documents

Publication Publication Date Title
JP4673557B2 (ja) 半導体装置およびその製造方法
JP5324822B2 (ja) 半導体装置
US7977232B2 (en) Semiconductor wafer including cracking stopper structure and method of forming the same
JP4801296B2 (ja) 半導体装置及びその製造方法
US9105706B2 (en) Semiconductor device fabrication method capable of scribing chips with high yield
JP4360881B2 (ja) 多層配線を含む半導体装置およびその製造方法
US20060001165A1 (en) Semiconductor device
JP2005109145A (ja) 半導体装置
JP2004235416A (ja) 半導体装置、および半導体装置の製造方法
JP2007019188A (ja) 半導体集積回路装置およびその製造方法
US10734336B2 (en) Semiconductor device and method for manufacturing the same
JP2001185626A (ja) 半導体素子のヒューズ部及びその形成方法
JP2010093161A (ja) 半導体装置
JP3530073B2 (ja) 半導体装置及びその製造方法
JP2010093163A (ja) 半導体装置
JP4913563B2 (ja) 半導体装置の製造方法
JP2006228977A (ja) 半導体装置及び半導体装置の製造方法
JP3506369B2 (ja) 半導体集積回路装置及びその製造方法
JP2005327763A (ja) 半導体装置
JP5041088B2 (ja) 半導体装置
JP2008066440A (ja) 半導体装置およびその製造方法
KR101062820B1 (ko) 반도체 장치의 퓨즈 및 그 제조방법
JP4770892B2 (ja) 半導体装置の製造方法
KR100808585B1 (ko) 반도체 소자의 제조방법
JP2007242644A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060206

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060908

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081201

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100701

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100810

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110118

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110121

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140128

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees