JP4770892B2

JP4770892B2 - 半導体装置の製造方法

Info

Publication number: JP4770892B2
Application number: JP2008224266A
Authority: JP
Inventors: 智宏伊藤
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 2008-03-31
Filing date: 2008-09-02
Publication date: 2011-09-14
Anticipated expiration: 2028-09-02
Also published as: JP2009267330A

Description

この発明は半導体装置およびその製造方法に関する。

携帯型電子機器等に代表される小型の電子機器に搭載される半導体装置として、半導体基板とほぼ同じ大きさ（サイズ＆ディメンション）を有するＣＳＰ（Chip Size Package）が知られている。ＣＳＰの中でも、ウエハ状態でパッケージングを完成させ、ダイシングにより個々の半導体装置に分離されたものは、ＷＬＰ（Wafer Level Package）とも言われている。

従来のこのような半導体装置（例えば、特許文献１参照）では、半導体基板に形成された接続パッドを覆う絶縁膜の上面に配線が延出され、延出された配線の一端に形成された接続パッド部上面に多数の柱状電極が設けられ、絶縁膜の上面における柱状電極間に配線を覆って封止膜が形成されている。封止膜はその上面が柱状電極の上面と面一となるように設けられ、柱状電極の上面に半田ボールが設けられている。

特開２００４−３４９４６１号公報

ところで、上記のような半導体装置には、半導体基板の一面上に形成された集積回路に、層間絶縁膜と配線との積層構造からなる層間絶縁膜配線積層構造部を設けたものがある。この場合、微細化に伴って層間絶縁膜配線積層構造部の配線間の間隔が小さくなると、当該配線間の容量が大きくなり、当該配線を伝わる信号の遅延が増大してしまう。

この点を改善するために、層間絶縁膜の材料として、誘電率が層間絶縁膜の材料として一般的に用いられている酸化シリコンの誘電率４．２〜４．０よりも低いｌｏｗ−ｋ材料等と言われる低誘電率材料が注目されている。ｌｏｗ−ｋ材料としては、酸化シリコン（ＳｉＯ２）に炭素（Ｃ）をドープしたＳｉＯＣやさらにＨを含むＳｉＯＣＨ等が挙げられる。また、誘電率をさらに低くするため、空気を含んだポーラス（多孔性）型の低誘電率膜の検討も行われている。

しかしながら、上述した低誘電率膜を備えた半導体装置では、特に、中空構造を有するポーラス型の低誘電率膜に代表されるように、機械的強度が低く、また水分の影響を受けやすく、ひいては下地層から剥離しやすいという問題がある。

そこで、この発明は、低誘電率膜の剥離を大幅に改善することができる半導体装置およびその製造方法を提供することを目的とする。

請求項１に記載の発明に係る半導体装置の製造方法は、半導体ウエハの一面上に、比誘電率が３．０以下である低誘電率膜と配線とが積層された低誘電率膜配線積層構造部が形成され、ダイシングストリートおよびその両側の領域以外の領域における前記低誘電率膜配線積層構造部上に絶縁膜が形成され、前記絶縁膜上に電極用接続パッド部が前記低誘電率膜配線積層構造部の最上層の配線の接続パッド部に接続されて形成され、前記電極用接続パッド部上に外部接続用バンプ電極が形成されたものを準備する工程と、前記準備したものの上面に粘着テープを貼り付ける工程と、前記半導体ウエハの下面側を研削して該半導体ウエハの厚さを薄くする工程と、前記半導体ウエハの下面に有機樹脂からなる下層保護膜を形成する工程と、前記粘着テープを剥離する工程と、前記ダイシングストリートおよびその両側の領域における前記低誘電率膜配線積層構造部および前記半導体ウエハをレーザビームを照射することにより除去して、前記低誘電率膜配線積層構造部の側面、前記半導体ウエハの側面および前記下層保護膜の上面を露出する溝を形成する工程と、前記溝内および前記絶縁膜上における前記外部接続用バンプ電極の周囲に有機樹脂からなる封止膜を形成する工程と、前記封止膜および前記下層保護膜を前記溝内の中央部の前記ダイシングストリートに沿って切断して、個々の半導体装置を複数個得る工程と、をこの順で行うことを特徴とするものである。
請求項２に記載の発明に係る半導体装置の製造方法は、請求項１に記載の発明において、前記低誘電率膜のガラス転移温度は４００℃以上であることを特徴とするものである。
請求項３に記載の発明に係る半導体装置の製造方法は、請求項１または２に記載の発明において、前記下層保護膜を形成した後に、前記下層保護膜の下面をダイシングテープの上面に貼り付け、この後に、前記粘着テープを剥離することを特徴とするものである。
請求項４に記載の発明に係る半導体装置の製造方法は、請求項１乃至３の何れか一項に記載の発明において、前記ダイシングストリートに沿って切断して個々の半導体装置を複数個得る工程後に、前記半導体装置を前記ダイシングテープから剥離する工程を有することを特徴とするものである。
請求項５に記載の発明に係る半導体装置の製造方法は、請求項１乃至４の何れか一項に記載の発明において、前記電極用接続パッド部を形成する工程は、前記絶縁膜上に前記電極用接続パッド部を有する上層配線を形成する工程であることを特徴とするものである。
請求項６に記載の発明に係る半導体装置の製造方法は、請求項５に記載の発明において、前記外部接続用バンプ電極は、前記上層配線の接続パッド部上に形成された柱状電極であることを特徴とするものである。
請求項７に記載の発明に係る半導体装置の製造方法は、請求項６に記載の発明において、前記柱状電極上に半田ボールを形成する工程を有することを特徴とするものである。
請求項８に記載の発明に係る半導体装置の製造方法は、請求項１乃至７の何れか一項に記載の発明において、前記低誘電率膜は、Ｓｉ−Ｏ結合とＳｉ−Ｈ結合を有するポリシロキサン系材料、Ｓｉ−Ｏ結合とＳｉ−ＣＨ_３結合を有するポリシロキサン系材料、炭素添加酸化シリコン、有機ポリマー系のｌｏｗ−ｋ材料のいずれかを含み、あるいは、フッ素添加酸化シリコン、ボロン添加酸化シリコン、酸化シリコンのいずれかであってポーラス型のものを含むことを特徴とするものである。

この発明によれば、半導体基板上に比誘電率が３．０以下である低誘電率膜と配線との積層構造からなる低誘電率膜配線積層構造部をその側面が半導体基板の側面と実質的に面一となるように設け、半導体基板および低誘電率膜配線積層構造部の側面を封止膜によって覆っているので、低誘電率膜の剥離を大幅に改善することができる。この場合、半導体基板の下面に有機樹脂からなる下層保護膜を設けているのは、半導体基板の下面をクラック等から保護するためである。

（第１実施形態）
図１はこの発明の第１実施形態としての半導体装置の断面図を示す。この半導体装置はシリコン基板（半導体基板）１を備えている。シリコン基板１の上面には所定の機能の集積回路、特に、トランジスタ、ダイオード、抵抗、コンデンサ等の素子（図示せず）が形成され、上面周辺部には、上記集積回路の各素子に接続されアルミニウム系金属等からなる接続パッド２が設けられている。接続パッド２は２個のみを図示するが実際にはシリコン基板１の上面に多数配列されている。シリコン基板１の上面には上記集積回路の各素子を接続するための低誘電率膜配線積層構造部３が設けられている。低誘電率膜配線積層構造部３は、複数層例えば４層の低誘電率膜４と同数層の銅やアルミニウム系金属等からなる配線５とが交互に積層された構造となっている。

低誘電率膜４の材料としては、Ｓｉ−Ｏ結合とＳｉ−Ｈ結合を有するポリシロキサン系材料（ＨＳＱ：Hydrogen silsesquioxane、比誘電率３．０）、Ｓｉ−Ｏ結合とＳｉ−ＣＨ_３結合を有するポリシロキサン系材料（ＭＳＱ：Methyl silsesquioxane、比誘電率２．７〜２．９）、炭素添加酸化シリコン（ＳｉＯＣ：Carbon doped silicon oxide、比誘電率２．７〜２．９）、有機ポリマー系のｌｏｗ−ｋ材料等が挙げられ、比誘電率が３．０以下でガラス転移温度が４００℃以上であるものを用いることができる。

有機ポリマー系のｌｏｗ−ｋ材料としては、Dow Chemical社製の「ＳｉＬＫ（比誘電率２．６）」、Honeywell Electronic Materials社製の「ＦＬＡＲＥ（比誘電率２．８）」等が挙げられる。ここで、ガラス転移温度が４００℃以上であるということは、後述する製造工程における温度に十分に耐え得るようにするためである。なお、上記各材料のポーラス型も用いることができる。

また、低誘電率膜４の材料としては、以上のほかに、通常の状態における比誘電率が３．０よりも大きいが、ポーラス型とすることにより、比誘電率が３．０以下でガラス転移温度が４００℃以上であるものを用いることができる。例えば、フッ素添加酸化シリコン（ＦＳＧ：Fluorinated Silicate Glass、比誘電率３．５〜３．７）、ボロン添加酸化シリコン（ＢＳＧ：Boron-doped Silicate Glass、比誘電率３．５）、酸化シリコン（比誘電率４．０〜４．２）である。

低誘電率膜配線積層構造部３において、各層の配線５は層間で互いに接続されている。最下層の配線５の一端部は、最下層の低誘電率膜４に設けられた開口部６を介して接続パッド２に接続されている。最上層の配線５の接続パッド部５ａは最上層の低誘電率膜４の上面周辺部に配置されている。

最上層の配線５および最上層の低誘電率膜４の上面には酸化シリコン等の無機材料からなるパッシベーション膜（絶縁膜）７が設けられている。最上層の配線５の接続パッド部５ａに対応する部分におけるパッシベーション膜７には開口部８が設けられている。パッシベーション膜７の上面にはポリイミド系樹脂等の有機樹脂からなる上層保護膜（絶縁膜）９が設けられている。パッシベーション膜７の開口部８に対応する部分における上層保護膜９には開口部１０が設けられている。

上層保護膜９の上面には上層配線１１が設けられている。上層配線１１は、上層保護膜９の上面に設けられた銅等からなる下地金属層１２と、下地金属層１２の上面に設けられた銅からなる上部金属層１３との２層構造となっている。上層配線１１の一端部は、パッシベーション膜７および上層保護膜９の開口部８、１０を介して最上層の配線５の接続パッド部５ａに接続されている。

上層配線１１の接続パッド部（電極用接続パッド部）上面には銅からなる柱状電極（外部接続用バンプ電極）１４が設けられている。シリコン基板１、低誘電率膜配線積層構造部３、パッシベーション７および上層保護膜９の周側面および上層配線１１を含む上層保護膜９の上面にはエポキシ系樹脂等の有機樹脂からなる封止膜１５がその上面が柱状電極１４の上面と面一となるように設けられている。柱状電極１４の上面には半田ボール１６が設けられている。

ここで、シリコン基板１および低誘電率膜配線積層構造部３の側面は、実質的に一面を形成し、封止膜１５によって覆われている。パッシベーション７および上層保護膜９の側面は、実質的に一面を形成し、低誘電率膜配線積層構造部３の側面よりも内側に配置されている。シリコン基板１の周側面に設けられた封止膜１５の下面はシリコン基板１の下面と面一となっている。シリコン基板１の下面およびシリコン基板１の周側面に設けられた封止膜１５の下面にはエポキシ系樹脂等の有機樹脂からなる下層保護膜１７が設けられている。

以上のように、この半導体装置では、シリコン基板１上に低誘電率膜４と配線５との積層構造からなる低誘電率膜配線積層構造部３をその側面がシリコン基板１の側面と実質的に面一となるように設け、シリコン基板１および低誘電率膜配線積層構造部３の側面を封止膜１５によって覆っているので、シリコン基板１から低誘電率膜配線積層構造部３が剥離しにくい構造とすることができ、且つ、シリコン基板１の側面をクラック等から保護することができる。また、シリコン基板１の下面およびシリコン基板１の周側面に設けられた封止膜１５の下面を下層保護膜１７によって覆っているので、シリコン基板１の下面をクラック等から保護することができる。

次に、この半導体装置の製造方法の一例について説明する。まず、図２に示すように、ウエハ状態のシリコン基板（以下、半導体ウエハ２１という）上に、接続パッド２と、各４層の低誘電率膜４および配線５と、パッシベーション膜７と、上層保護膜９と、下地金属層１２および上部金属層１３からなる２層構造の上層配線１１と、柱状電極１４とが設けられたものを準備する。

この場合、半導体ウエハ２１の厚さは、図１に示すシリコン基板１の厚さよりもある程度厚くなっている。低誘電率膜４の材料としては、上記のようなものが挙げられ、ポーラス型となったものを含めて、比誘電率が３．０以下でガラス転移温度が４００℃以上であるものを用いることができる。図２において、符号２２で示す領域はダイシングストリートに対応する領域であり、ダイシングストリート２２およびその両側の領域における上層保護膜９およびパッシベーション膜７にはフォトリソグラフィ法により開口部２３が形成され、上層保護膜９およびパッシベーション膜７の側面は実質的に一面を形成している。

上層保護膜９およびパッシベーション膜７の開口部２３は、最上層の低誘電率膜４上全面にパッシベーション膜７をＣＶＤ法により成膜し、その上にポリイミド系あるいはエポキシ系等の有機樹脂をスピンコート法またはスクリーン法等によりに成膜し、フォトリソグラフィ法等を用いて上層保護膜９およびパッシベーション膜７を除去して形成されるものであり、平面視では、各デバイス領域（ダイシングストリート２２の各内側領域）の周囲を囲む枠状形状を有する。

次に、図３に示すように、上層保護膜９およびパッシベーション膜７の開口部２３を介して露出された最上層の低誘電率膜４の上面および上層配線１１、柱状電極１４を含む上層保護膜９の上面に、粘着テープ２４、すなわち、ポリイミド系樹脂やポリエチレンテレフタレート等からなるテープ２４ａの下面に設けられたシリコーン系樹脂等からなる粘着剤２４ｂを貼り付ける。次に、図４に示すように、半導体ウエハ２１の下面側を研削砥石（図示せず）を用いて適宜に研削し、半導体ウエハ２１の厚さを適宜に薄くする。

次に、図５に示すように、半導体ウエハ２１の下面にエポキシ系樹脂等の有機樹脂からなる下層保護膜１７を形成する。下層保護膜１７の形成方法としては、スクリーン印刷法、スピンコート法等により液状樹脂を塗布するようにしてもよく、あるいは、樹脂テープを貼り付けるようにしてもよい。次に、図６に示すように、下層保護膜１７の下面をダイシングテープ２５の上面に貼り付ける。次に、粘着テープ２４を剥離する。この状態では、図７に示すように、最上層の低誘電率膜４、上層保護膜９、上層配線１１および柱状電極１４等が露出され、上面側が図２に示す当初の状態と同じとなる。

次に、図８に示すように、レーザビームを照射するレーザ加工により、上層保護膜９およびパッシベーション膜７の開口部２３内においてダイシングストリート２２およびその両側の領域における４層の低誘電率膜４および半導体ウエハ２１に溝２６を形成する。この場合、溝２６は上層保護膜９およびパッシベーション膜７の開口部２３よりも幅狭に形成されており、上層保護膜９およびパッシベーション７に形成された開口部２３と同様、平面視では、各デバイス領域の周囲を囲んで４層の低誘電率膜４の側面よりも外側に枠状に設けられている。

そして、この状態では、半導体ウエハ２１上に積層された４層の低誘電率膜４が溝２６により分離されることにより、低誘電率膜配線積層構造部３が形成されている。また、半導体ウエハ２１が溝２６により分離されることにより、個々のシリコン基板１に分離されている。そして、シリコン基板１および低誘電率膜配線積層構造部３の側面は実質的に一面を形成している。

ここで、低誘電率膜４は脆いため、ブレードにより切断して溝２６を形成する場合には、切断面において低誘電率膜４に多数の切欠け、破損が生じてしまうので、溝２６の形成はレーザビームの照射により低誘電率膜４を切断する方法が推奨される。レーザビームの照射により溝２６を形成する場合、レーザビームがエポキシ系樹脂等の有機樹脂からなる下層保護膜１７の上面に照射されると、下層保護膜１７の上面側に溝（２６）が形成されるが、下層保護膜１７の上面側にやや溝（２６）が形成されても、後述の如く、別に問題はない。

次に、図９に示すように、スクリーン印刷法、スピンコート法等により、上層配線１１および柱状電極１４を含む上層保護膜９の上面、上層保護膜９およびパッシベーション膜７の開口部２３を介して露出された低誘電率膜配線積層構造部３の上面および溝２６を介して露出された下層保護膜１７の上面にエポキシ系樹脂等の有機樹脂からなる封止膜１５をその厚さが柱状電極１４の高さよりも厚くなるように形成する。したがって、この状態では、柱状電極１４の上面は封止膜１５によって覆われている。

次に、封止膜１５の上面側を適宜に研削し、図１０に示すように、柱状電極１４の上面を露出させ、且つ、この露出された柱状電極１４の上面を含む封止膜１５の上面を平坦化する。次に、図１１に示すように、柱状電極１４の上面に半田ボール１６を形成する。次に、図１２に示すように、封止膜１５および下層保護膜１７を溝２６内の中央部のダイシングストリート２２に沿って切断して、個々の半導体装置に分離し、次いで、分離された半導体装置の下層保護膜１７をダイシングテープ２５から剥離すると、図１に示す半導体装置が複数個得られる。

ところで、図７を参照して説明すると、上層配線１１および柱状電極１４を形成していない状態において、レーザビームを照射するレーザ加工により、上層保護膜９およびパッシベーション膜７の開口部２３内においてダイシングストリート２２およびその両側の領域における４層の低誘電率膜４のみに溝２６を形成し、該溝２６を介して半導体ウエハ２１の上面を露出させ、この後に、上層配線１１および柱状電極１４を形成することが考えられる。

この場合、レーザビームが半導体ウエハ２１の上面に照射されると、半導体ウエハ２１の上面が溶融し、この溶融したものが半導体ウエハ２１から跳ね上がってから半導体ウエハ２１上に落下するため、溝２６の底面は凹凸面となる。すなわち、低誘電率膜配線積層構造部３の周囲における半導体ウエハ２１の上面は、溝２６を介して露出され、且つ、凹凸面となる。そして、半導体ウエハ２１の凹凸面が溝を介して露出された状態において、半導体ウエハ２１を搬送するとき、半導体ウエハ２１に凹凸面に起因するクラックが発生することがある。

また、上層配線１１の上部金属層１３および柱状電極１４を電解メッキにより形成するために、溝２６を介して露出された半導体ウエハ２１の凹凸面に下地金属層１２およびメッキレジスト膜を形成するが、半導体ウエハ２１の凹凸面に倣って下地金属層１２が凸凹となり、この下地金属層１２の凸凹に起因してメッキレジスト膜にクラックが発生することがある。

これに対し、上記半導体装置の製造方法では、第１に、図８に示すように、レーザビームを照射するレーザ加工により、上層保護膜９およびパッシベーション膜７の開口部２３内においてダイシングストリート２２およびその両側の領域における４層の低誘電率膜４および半導体ウエハ２１に溝２６を形成し、下層保護膜１７の上面を露出させているので、低誘電率膜配線積層構造部３の周囲における半導体ウエハ２１の上面が凹凸面となることがなく、したがって半導体ウエハ２１にこのような凹凸面に起因するクラックが発生しないようにすることができる。

第２に、図２に示すように、上層保護膜９およびパッシベーション膜７の開口部２３内においてダイシングストリート２２およびその両側の領域における４層の低誘電率膜４に溝２６を形成しない状態において、上層配線１１および柱状電極１４を形成しているので、半導体ウエハ２１の凹凸面に倣って下地金属層１２が凸凹となることがなく、したがってメッキレジスト膜に下地金属層１２の凸凹に起因するクラックが発生しないようにすることができる。

（第２実施形態）
図１３はこの発明の第２実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す半導体装置と異なる点は、パッシベーション膜７のサイズを上層保護膜９のサイズよりも小さくし、パッシベーション膜７の側面を上層保護膜９の側面よりも内側に配置した点である。この場合、パッシベーション膜７をフォトリソグラフィ法によりパターン形成した後に、上層保護膜７をフォトリソグラフィ法によりパターン形成すればよい。

（その他の実施形態）
上記実施形態では、上層保護膜９上に上層配線１１を形成し、この上層配線１１の接続パッド部上に柱状電極１４を形成した構造を有するものであるが、この発明は、上層保護膜９上に接続パッド部のみを形成し、この接続パッド部上に柱状電極１４や半田ボール１６等の外部接続用バンプ電極を形成する構造に適用することもできる。

この発明の第１実施形態としての半導体装置の断面図。図１に示す半導体装置の製造方法の一例において、当初準備したものの断面図。図２に続く工程の断面図。図３に続く工程の断面図。図４に続く工程の断面図。図５に続く工程の断面図。図６に続く工程の断面図。図７に続く工程の断面図。図８に続く工程の断面図。図９に続く工程の断面図。図１０に続く工程の断面図。図１１に続く工程の断面図。この発明の第２実施形態としての半導体装置の断面図。

符号の説明

１シリコン基板
２接続パッド
３低誘電率膜配線積層構造部
４低誘電率膜
５配線
７パッシベーション膜
９上層保護膜
１１上層配線
１４柱状電極
１５封止膜
１６半田ボール
１７下層保護膜
２１半導体ウエハ
２２ダイシングストリート
２３開口部
２４粘着テープ
２５ダイシングテープ
２６溝

Claims

半導体ウエハの一面上に、比誘電率が３．０以下である低誘電率膜と配線とが積層された低誘電率膜配線積層構造部が形成され、ダイシングストリートおよびその両側の領域以外の領域における前記低誘電率膜配線積層構造部上に絶縁膜が形成され、前記絶縁膜上に電極用接続パッド部が前記低誘電率膜配線積層構造部の最上層の配線の接続パッド部に接続されて形成され、前記電極用接続パッド部上に外部接続用バンプ電極が形成されたものを準備する工程と、
前記準備したものの上面に粘着テープを貼り付ける工程と、
前記半導体ウエハの下面側を研削して該半導体ウエハの厚さを薄くする工程と、
前記半導体ウエハの下面に有機樹脂からなる下層保護膜を形成する工程と、
前記粘着テープを剥離する工程と、
前記ダイシングストリートおよびその両側の領域における前記低誘電率膜配線積層構造部および前記半導体ウエハをレーザビームを照射することにより除去して、前記低誘電率膜配線積層構造部の側面、前記半導体ウエハの側面および前記下層保護膜の上面を露出する溝を形成する工程と、
前記溝内および前記絶縁膜上における前記外部接続用バンプ電極の周囲に有機樹脂からなる封止膜を形成する工程と、
前記封止膜および前記下層保護膜を前記溝内の中央部の前記ダイシングストリートに沿って切断して、個々の半導体装置を複数個得る工程と、
をこの順で行うことを特徴とする半導体装置の製造方法。
請求項１に記載の発明において、前記低誘電率膜のガラス転移温度は４００℃以上であることを特徴とする半導体装置の製造方法。
請求項１または２に記載の発明において、前記下層保護膜を形成した後に、前記下層保護膜の下面をダイシングテープの上面に貼り付け、この後に、前記粘着テープを剥離することを特徴とする半導体装置の製造方法。
請求項１乃至３の何れか一項に記載の発明において、前記ダイシングストリートに沿って切断して個々の半導体装置を複数個得る工程後に、前記半導体装置をダイシングテープから剥離する工程を有することを特徴とする半導体装置の製造方法。
請求項１乃至４の何れか一項に記載の発明において、前記電極用接続パッド部を形成する工程は、前記絶縁膜上に前記電極用接続パッド部を有する上層配線を形成する工程であることを特徴とする半導体装置の製造方法。
請求項５に記載の発明において、前記外部接続用バンプ電極は、前記上層配線の接続パッド部上に形成された柱状電極であることを特徴とする半導体装置の製造方法。
請求項６に記載の発明において、前記柱状電極上に半田ボールを形成する工程を有することを特徴とする半導体装置の製造方法。
請求項１乃至７の何れか一項に記載の発明において、前記低誘電率膜は、Ｓｉ−Ｏ結合とＳｉ−Ｈ結合を有するポリシロキサン系材料、Ｓｉ−Ｏ結合とＳｉ−ＣＨ_３結合を有するポリシロキサン系材料、炭素添加酸化シリコン、有機ポリマー系のｌｏｗ−ｋ材料のいずれかを含み、あるいは、フッ素添加酸化シリコン、ボロン添加酸化シリコン、酸化シリコンのいずれかであってポーラス型のものを含むことを特徴とする半導体装置の製造方法。